TW454269B - A method for the preparation of an epitaxial silicon wafer with intrinsic gettering - Google Patents

A method for the preparation of an epitaxial silicon wafer with intrinsic gettering Download PDF

Info

Publication number
TW454269B
TW454269B TW089111492A TW89111492A TW454269B TW 454269 B TW454269 B TW 454269B TW 089111492 A TW089111492 A TW 089111492A TW 89111492 A TW89111492 A TW 89111492A TW 454269 B TW454269 B TW 454269B
Authority
TW
Taiwan
Prior art keywords
wafer
degrees celsius
temperature
heated
silicon
Prior art date
Application number
TW089111492A
Other languages
English (en)
Inventor
Charles Chiun-Chieh Yang
Darrell D Watkins
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Application granted granted Critical
Publication of TW454269B publication Critical patent/TW454269B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

、發明說明( 經濟部智慧財產局員工消費合作社印製 發明领域 一般本發明係關於半導體物質基底的製備,特別是矽日 圓二ΐ:用於電子元件的製造。比較特別;也,本發明係:: 万;一種衣備早一晶體矽晶圓的方法,該晶圓包括了 一個具 有-蟲晶碎層沉料其上的表面,並在任何電子裝置製程 的基本熱處理週期中,形成一理想但非均勻深度分佈的 沉澱物β 發明背景 單一晶體矽是製造半導體電子裝置中,大部.份製程的啓 始物_質,通常是以Cz0chralski (簡稱,,cz”)製程備製的。此 方法中,將多重晶體梦(”多晶梦”),載送至一掛螞融化, 引進一種子晶體接觸到融化的碎,再緩慢萃取長成一單一 晶體硬塊。 在C z製程中’當晶體冷卻硬化之後,單一晶體♦中會 形成一些瑕疵,其中一個特別麻煩的缺點是在矽硬塊内出 現空隙。空隙的來源被認爲是矽晶格空隙的集結,通常$ 空隙(或是"凝聚的空位")有一八面體的形狀,且有至少約 0.01微米的實質大小。將珍硬塊切成薄片晶圓時,這些礙 聚的2隙就曝露在外,像是出現在晶圓表面上的凹陷處9 這種凹陷處(稱爲”晶體原始凹陷”或簡稱” COPs”)繼而影響 了晶圓的品質。 發展至今,有三種主要的方法可以降低C〇Ps的密度數 目。第一種方法偏重於晶體拉動技術,以降低珍硬塊内的 凝聚空隙之密度數目。例如:此方法用控制v/Go,(其中v _ 4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I------------裝--------訂---------埃) (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部智慧財產局員工消費合作社印製 4-5 4^6 9 7 五、發明說明(2 ) 是長成速度,以及GQ是平均軸向溫度梯度),來降低這種 凝聚空隙的密度數目以長成一晶體0其中晶格空隙(爲區 別本身產生空隙)是内部點瑕疵的支配者,然後在晶體拉 動過程中5改變(通常是緩慢的)矽硬塊之降温逮率,從攝 氏1100度至1050度’來影響空隙凝聚的成核速率。雖然此 一方法降低了凝聚空隙的密度數目,但並沒有防止凝^空 隙的形成。另外一個降低凝聚空隙之密度數目的晶體拉動 方法,是降低拉動的速率至小於每分鐘〇.4毫米 (mm/ m i n u t e)的數値。然而此方法也不令人滿意,因爲如 此緩.慢的拉動速率會導致每一個晶體拉動的產量降低。更 重要的是這種拉動速率導引而形成的單一晶體珍,具有— 高濃度的自身空隙。之後,這高濃度使得自身空隙凝聚的 形成,也是個麻煩的問題。 一直用來降低COPs^、度數目的第二種解決方法,偏重在 凝聚的2隙形成之後’ _將其分解或消除。一般而言,此方 法是利用在晶圓形式矽的高溫加熱處理而達成的,。例如: 在歐洲專利應用案號503,816,入1,?1136§&'^等人提出超過 0.8 mm/minute的長成速率,來長成矽質硬塊,以及從矽硬 塊切片成晶圓時’加熱晶圓於攝氏溫度11 5 〇至12 8 0度的範 圍内’以.降低在靠近晶圓表面薄區域内的凝聚空隙之密 度。此一方法也有缺點,因爲無法提供一致的步驟。特定 的處理需要隨著晶圓上凝聚空隙的密集度和位置而改變。 事實上,從矽硬塊切割成不同的晶圓並沒有均勻的軸向凝 聚濃度,以致於需要不同的製程狀況。還有,此改善方法 -5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
4 5 4^69 五、發明說明(3 •的加熱處理相當地昂眚,而3傅古_ 圓中。 p貢而且很有可能把金屬雜質引入晶 /曰=tcops問题的方法是’在晶圓表面上有-料 4日Θ層ί儿積涵晶‘。此梨程溢供的s> 表枉捉仏日J西圓表面是實質上沒有 C⑽S的。然而,利用傳統的沈積篇晶技術確實地増加了 晶圓的成本。 除了含有上述所討論的凝聚空隙外,以Cz法製備的單 -晶體料常也包括各種雜質,其中主要的是氧。例如: 此-雜質污染發生在含有融化碎的石英㈣内。在珍質塊 狀的.融化溫度下,氧進人了晶體格内,直至達到—個以融 化梦硬塊溫度㈣中氧溶解力,,以及固财中氧的實際分 離係數所決定的濃度。這濃度要比固體矽中氧的溶解力 大。因此,當矽晶從融化硬塊中長成並冷卻時,氧在其中 的溶解力急遽下降’最終導致晶圓中含氧量爲超飽和濃 度。 當一晶圓含有超飽和的氧濃度時,加熱晶圓(像是在製 造電子裝置過程中使用之典型的加熱處理)會導致氧沈▲ 於晶圓内。這些氧沉藏物可能是有害或是有益的,端看其 所在的位置《氧沉殿物位於晶圓的作用裝置區域内時,' (也就是一般靠近表面處),則會損傷裝置的運作功能。但 另一方面,位於晶圓體内大部份的沉澱物就比較有益處。 因爲氧沉殿物可以設陷阱吸入會接觸到晶圓但不想要的金 屬雜質。利用位在晶圓體内大部份的鼻沉澱物来^謗陷金 屬,正是一般稱之爲内部或故有吸氣法(即"1 G 。 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公《 ) (請先閱讀背面之注意事項再填寫本頁) ----1--丨訂--------.*^.j· 經濟部智慧財產局員工消費合作社印製 A7 B7' 454^6 9 五、發明說明(4 ) 過去,電子裝置的製造過程包括了一連_的步驟,是設 計爲了產生的矽在靠近晶圓表面的區域沒有氧沉澱物, (一般稱之爲”剝落區域”或是”無沉澱區”),以平衡晶圓 (也就是晶圓體内大邵份的區域)含有一充足數目的氧沉殿 物,以達到I G的目的。例如··這些氧沉澱物的分佈是在 一高-低-高溫的連續步驟所形成的,像是(a)在—高溫(約 高於攝氏1100度)進行氧向外擴散加熱處理,以—射入氣 體持續至少約4小時的一段時間,(b)在低溫(攝氏6〇〇至75〇 度)時形成氧沈澱物的核心,以及(c)於高溫(攝氏丨〇〇〇至 115〇-度)長成乳(Si〇2)沈殿物。參看F· shimura,所著的.牛導 體碎晶體技術中第361至367頁,(A cademic Press公司於 1989年在美國加州聖地牙哥出版)。(於此摘錄爲參考資料) 最近,先進的電子裝置製造步驟,像是Dram製造過 程,已經開始盡量減少使用高溫製造步驟。雖然有一些製 程仍保留足夠的鬲溫步驟,以產生一剝落區,以及足夠密 度的大邵份沉澱物,但物質上的容忍度太嚴格而無法成爲, ·· * » 一商業存活的產品。目前其他高度進步的電子裝置製造過 程,並沒有包括向外擴散的步驟。因爲在作用裝置區内氧 ’几物所引發的問題,所以這些電子装置製造商,通常必 須使用的晶圓是於製造狀況下,不會在姦園的任何部份形 成沉澱物的P如此—來,I G的潛在功效就無法發揮了。 發明簡述 本發明提供一種製備一單一晶體矽晶圓的製程,該晶圓 (a)具有一表面基本上是沒有c〇ps的’(”於任何電予装置 (請先閲讀背面之注意事項再填寫本頁) nt n I n I n 一 口、 i 經濟部智慧財產局員工消費合作社印製
4 5 4X6 9
的製造過程之基本加熱處理週期中,.形成一理想且非均句 深度分佈的氧沉澱物。例如:此一製程有利地使用在晶 啓始材料,是含有氧濃度不超過丨8 ppma。 所以’本發明導引至一種製備矽晶圓的製程方法。該矽 晶圓包括了 一具有一磊晶層沉積於其上的表面。在_1俨 實施例,-矽晶圓的表面上沉積了一是晶層,圓要: 熱到至少攝氏1175度的高溫,此加熱處理開始於磊晶沉積 的過程中或是之後。加熱處理以後,當(a)晶圓的溫度高 於攝氏1000度,以及(b)晶圓沒有接觸到基座時,加熱過 的各圓以至少每秒攝氏1〇度的速率冷卻一段時間。此製程 中,沉積磊晶、加熱、冷卻,都在相同的反應器腔内進行。 另一具體實施例中,一晶圓的表面上沉積了—層磊晶, 其光散射事件濃度約至少爲每平方公分〇5,是以雷射爲 主所架構的自動檢測器具測量而得,該架構是用來探測光 散射結果,對應.於具有直徑不小於〇12微米的球形多重苯 乙烯。而晶圓也需要加熱到至少攝氏丨175度,此加熱處理, 開始於蟲晶沉積的過程中或是之後。加熱處理以後,當晶 圓的溫度高於攝氏1000度時’加熱4的晶圓以至少每秒攝 氏10度的‘速率冷卻一段時間,此製程中,沉積碁晶、加 熱、冷卻,都在相同的反應器腔内進行。 還有一具體實施例中,在一矽晶圓表面上,沉積的—悬 晶層厚度約至少0.1但小於3微米。晶圓也需要加熱到至少 攝氏1175度’此加熱處理開始於羞晶沉積的過程中或是之 後。加熱處理以後,當晶圓的溫度高於攝氏10〇〇度時,加 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) f靖先閱讀背面V*/意事項再填寫本頁) C- 駿·!^----- 訂!·--—破( 經濟部智慧財產局員工消費合作社印製 A7 B7 454^6 9 ly 五、發明說明(6 熱過的晶圓以至少每秒攝氏10度的速率冷卻一段時間。 製程中,沉積磊晶、加熱、冷卻,都在相同的反應器腔2 進行。 本發明其他的特性,會在下面鼕明中指出且明顯易見。 圖式簡述 圖1是在一磊晶沉積反應器腔内,用於定位一晶圓之反 應器機械的繪示圖。圖中的基座支撐桿1〇5和晶圓 107位於交換位置。 干 圖2是圖1中反應器機械的繪示圖。圖中的基座支撐桿 105和晶圓升降桿107位於回復位置。 圖3是圖1中反應器機械的緣.示圖。圖中的基座支撐桿 105和晶圓升降桿107位於製程操作位置。 牙干 圖4是圖1中反應器機械的繪示圖。圖中顯示根據本發 明,當晶圓進行快速冷卻以影響晶圓内晶體格空隙形成 時,基座支撐桿105和晶圓升降桿1〇7的較佳位置。 圖5是圖1中反應器機械結構的截面圖,是從圖丨中直線 5 - - 5所取的視野。 : 圖6顯示根據目前發明中,可以用來做爲啓始物質的一 單一晶體矽晶圓之較佳結構。 圖7顯不根據目則發明之一較佳具體實施例中,可以製 備的一晶圓之乳〉几殿物分佈。 圖8顯示根據目前發明之一較佳具體實施例中,可以製 備的-晶圓之氧沉澱物分佈’其中啓始物質是一富於空隙 的單一晶體矽晶圓。 -9 本紙張尺度適用中國國家標準(CNS〉A4規格^釐7 -------------— 裝--------^訂---------破C ...C (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 5 4^6 9
五、發明說明(7 ) 經濟部智慧財產局員工消費合作社印製 圖9顯示氧沉搬物的密度數目(是以測量”大部份的微小 瑕疫"或”BMDV密度),由⑴本發明的加熱步驟中使用的 溫度,以及(2)晶圓中氧的濃度所組合的函數。 趁A具體實施例乏銶诚 ,根據本發明發展出一種創新且實用的製程方法,適用於 製備-單-晶體矽晶圓,包括-表面具有—磊晶層沉積於 上。以此方法產生的晶圓包含一圖樣,其決定(或是印上) 二結果是,例如:當晶圓在電予裝置製造過程中,加熱時 氧會沉澱在晶圓内。晶圓於此情形下加熱,就會形成一大 塊含有足夠密度的氧沉澱物以用於IG的目的,而且也有 足夠的深度是一無沉澱物的區域,以避免因氧沉澱物影響 電子裝置的功能品質。 A - _反應器結槿 本方法中,加熱、磊晶沉積、和冷卻的步驟,最好是在 —單一反應器腔内進行,通常就是沉積磊晶的反應器腔。 使用單一反應器腔(相較於兩個或多個)就幾個原因來看是 有利的,像是可以節省儀器的花費,因爲必須購買和維-護1 的儀器設備比較少。同時也會節省晶圓生產的時間,因爲 不需要花時間將晶圓從一個反應器腔送到另_個,還有在 製造過程中晶圓表面有較少機會曝曬在可能污染的環境 下’所以降低了污染的危險。 申請者也發現使用一種.包括如圖1至5所顯示之反應器機 械的晶 >儿積反應器’在反應器内定位晶圓來進行此製程 特別理想。(這種反應器機械的一個實例,可以在由美國 -10 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------- i ^ ---------^訂-------- : (請先閱讀背面之注意事項再填寫本頁) . Α7 Β7 454^6 9 五、發明說明(8 ) 加州Santa Clara的 Applied Materials所製造的EPI Centura® (請先閱讀背面之注意事項再填寫本頁) 级濟部智慧財產局員工消費合作社印製 反應益中找到)。此反應器機械包括一基座101用以支揮晶 圓,該基座101是固定地承接在一基座支撐桿1〇5的手臂 103上,面基座支撐桿105的手臂103是滑動地承接在晶圓 升降桿107的一個穿孔1〇6内。該晶圓升降桿1〇7承接在反 應器的一下方圓蓋(圖中未示)之圓柱形開口内,以便垂直 移動。有一氣體機械裝置(圖中未示),用來操作以垂直地 移動基座支撐桿105和晶圓升降桿1〇7,隨意地一起或是個 別獨立栘動。該氣體機械裝置更可以操作使得基座ι〇ι旋 轉。_該基座ιοί包括固體管腳109滑動地承接在基座ι〇ι的 開口内,以接合位於固體管脚1〇9下端之晶圓升降桿的 阻擋板111,該管腳109的上端能夠支撐晶圓。以往固體管 腳109在移入和移出反應器時,只是用來支撐晶圓。爲了 將晶圓載入反應器,例如:晶圓是以一平板113送到反應 器。該平板113可調整大小以放入固體管腳1〇9之間,及/ 或可以包括刻出的一個或多個凹槽114,好讓固體管腳丨〇9 穿過,則平板U3便能插入和移出反應器,參看圖5。一旦’’ 晶圓由平板U3送到反應器,基座支撐桿1〇5和晶圓升降桿 107,就從圖】顯示的交換位置向上移動到圖2顯示的回復 位置。基座支撐桿1〇5的向上移動,使得固體管腳(接 合於晶圓升降桿107)連接到晶圓的後表面,並且舉起晶圓 而離開平板U3 ’平板113便從反應器内移出。參考圖3, ,座支撐桿1G5向上移動更遠—些,但此時晶圓升降桿ι〇7 呆持不動的這些動作使得固體管腳1 〇9相對於基座!〇丄 本紙張尺度適用中國國家標準(CNS)A4規格咖χ挪 ---—-- 454^6 9
五、發明說明(9 向下滑動’一直到基座丨Ο〗向上的表面接觸至晶圓。此 後,基座10 1便支撐著晶圓,同時,基座支撐桿i 〇5繼續向 (請先閲讀背面之注意事項再填寫本頁) 上移動,直到基座101和圓環115在同一平面上。此時,基 a A u i疋在製私彳呆作位置,爲了加熱晶圓,可以啓動反應 器中南功率加熱燈(圖中未示)的一側。正常情況下,基座 101和晶圓在加熱時是旋轉的,這樣可使晶圓受熱比較均 句。 Β •晶圓啓始物皙 晶圓啓始物質最好是一單一晶體矽晶圓,是.已從單一晶 體硬.塊切片下來的,而該晶體硬塊是根據(:2晶體長成法 中任何種傳統之變化方法所長成的。此方法以及標準 矽晶切片、覆蓋、蚀刻、和研磨技術,都是在本技藝中眾 =熟知和有所揭示。例如:在F: 3111111111^所著的半導體矽 晶體技術(Academic出版公司於1989年出版),以及矽的化 學蚀刻(爲X Grabmaier編著,sPringer-Verlag於 1982年美國 紐約市出版)。 經濟部智慧財產局員工消費合作社印製 參考圖6,最好晶圓1有一前表面3,一後表面5,在前後 表面之間的一假想中間平面7,以及連接前表面3和後表面 5的一周圍邊緣2。本文中的用詞,,前,,和,,後,,,是爲分別晶 圓1通常有的兩個主要平面 '應該注意的是,前表面"3不二 定,,下來要製造電子裝置所在的表面,而後表面5也不 一定是晶圓1的主要表面,而上述晶圓i之主要表面是相 反於製造電子裝置所在之表面。此外,因爲矽晶圓常有某 種總厚度變量(TTV)、歪斜、和彎曲,所以前表面上的每 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) A7 B7 4 5 4^6 9 > 五、發明說明(10) -個點和後表面上的每一個點之間的中點,並不奋精準地 “"平面上'然而’實際上ττν歪斜和寶:通常很 微小,所以十分接近-近似値,這些中點可 假想的中心平面上,且到前表面 式疋洛在一 等的。 H两积後表卸的距離大約是相 該晶圓可以含有一種或多種摻雜晳 0 镠锥質而賦予晶圓各種想 要的性質’例如:晶圓可以是—Ρ刑曰圓 一 & 时圓,(也就是以週期 表的第三族元素,最典型的是硼掺雜的晶圓),或是一㈣ 晶圓,(也就是以週期表的第五族元素,最典型的是砰摻 雜的.晶圓)。理想的晶圓是—ρ型晶圓,晶圓的電阻最好是 從大約0.004到50歐姆-公分。,—特別的較佳具體實施例 中,晶圓有大於0,5歐姆-公分的電阻,比較理想的是至少 約1·0歐姆-公分,甚至更理想的是約從1〇歐姆-公分到2〇 歐姆-公分。另外一個特別的較佳具體實施例中,晶圓有 大約從0.01歐姆-公分到1 .〇歐姆_公分的電阻。. ΒΕΓ圓取好含有的氧丨辰度是在1 〇到1 8 的範圍内的斧 何數値,(也就是約從每立方公分.5 χ 1 〇 ”到9 χ丨〇17個原子 (atoms/cm3))’(ASTM標準F-121-80)。比較理想的濃度是從 12到17 ppma ’(也就是約從每立方公分6 x i〇 I?到8. 5 X 1〇 !7 個原子)’甚至更理想的是從丨2到丨5 ppma,(也就是約從每 立方公分6 X 1〇17到7.5 X 17 17個原子),而最理想的是從12 到13 ppma ’(也就是约從每立方公分6 X I ”到6. 5 X 1 0 17個原 子)。务疋氧的濃度超過18 ppma就比較不理想,因爲,像 是晶圓中的氧沉澱物有此濃度,會導致晶圓歪斜,而且較 13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------' "裝·-------訂------------^L (請先閲讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 454^6 9 五、發明說明(n ) 同的我濃度會有較大的傾向,造成氧沉 '圓的表面。然後,此現象會使裝置由於外漏二成;靠近晶 作。 、冲馮而拱法正常運 當”空隙的晶圓啓始物質時,本發明 而術浯S於空隙”,指的是晶圓包含了很大聚 空隙。正如前面所提到這些凝塊,通常具有的 構,且有至少約0.01微米的最大尺寸 -體的結 份,這些凝塊是呈現空隙的形4 /圓缸内的大部 兄二隙的形式,而在晶圓的表# 7C0PS的方式出現π⑽可用以雷射爲主的自動= 圓表面户…::為“十局王的表面檢測儀器,,或"晶 因面h子4數$ )’以儀器的雷射掃瞒表.面的時候,可 以探測到由C〇Ps發射出的光散射結果。冑面上合適的自 動檢測儀器商品,包括KLA Tenc〇r公司型號surfsean 6⑼ (吴國加州山縣城),以及ADE光學系統公司的C以〇, CR81,和CR82產品(位於Charl〇Ue, Ν〇適用於本發明特別 理想的富於空隙之晶圓啓始物f ’具有的平均光散射事件 濃度至少約每平方公分〇.5 ’是以雷射爲主所架構的自動 檢測器具測量而#,該架構是用纟探測光散射結果,對應 於具有直徑不小於0.12微毫米的球形多重苯乙晞。比較理 經濟部智慧財產局員工消費合作社印製 想的平均光散射事件濃度是約每平方公分從〇.5到1〇,更 理想的是約從每平方公分〇.5到3 5,而最理想的是約每平 方公分從0.6到1.6。富於空隙的晶圓是特別理想的啓始物 質,因爲是從相當低成本的製程,也就是傳統的開放結構 C z製成的矽硬塊切片而得。 14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) 4 5 4^6 9
五、發明說明(12 1 晶層的沉穑 (請先閱讀背面之注意事項再填寫本頁) 石,據本發明製備的單一晶體矽晶圓,包括一個具有一層 庙晶珍沉積於上的表面兮石 表面逐庇日曰層可以沉積在晶圓的整個 ’或疋選擇性地在晶圓的某-部份表面上。參考圖 6 ’蓋晶層最好是沉穑私曰蘭义 宭 ^積於,0的Μ表面3上。-特別具體 貫施“中’在晶圓的整個前表面3上沉積了磊晶層,而是 否而要在=圓的其他任何部份沉積慕晶層,則視晶圓的使 用目的決疋大°卩份的應用,晶圓的任何其他部份有或沒 有磊晶層的存在,並不是那麼挑剔的。 經濟部智慧財產局員工消費合作社印製 正:如前面提到,由C z法備製的矽硬塊切片,得到單一 晶體矽晶圓的表面常常有c〇Ps。然而,用於製造積體電 路的晶圓,通常要求的表面是基本上沒有。一個 基本上沒有COPs的晶圓表面,是可以沉積一磊晶層於晶 圓表两上之方法製備而得。這樣的磊晶層填進c〇Ps,最 終產生了 一個平整的晶圓表面。這已經成爲近來科學研究. 探討的主題。參考Schmolke等人所著The Electrochem Soq. Proc中第PV 98-1册,855頁(於1998年出版),以及Hirofumi 等人在期刊Jpn. J. Appl. Phys.第36册2565頁(1997發行)。 本發明的説明中,常利用一厚度約至少0.丨微米的磊晶矽 層來消除晶圓表面上的COPs。理想的情形是磊晶層的厚 度約從0.1到.10微米,比較理想的是厚度至少約從〇.1到3微 米,甚至更理想的從0.25到2微米,而最理想的則是約從 0.65到1微米。 應該注意的是,磊晶層的理想的厚度會因爲磊晶層除了 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 經濟部智慧財產局員工消費合作社印製
發明說明( 5^69 > ::除COPS ’還用來分享電子性質於晶圓表面而改猶, 夂m層可㈣到精確控㈣近晶圓表面分侔之捧雜 ::。δ麻晶層用於消除C0Ps#外的目的時,對於“ =厚反的黃不,會比用於消除COPs的理想厚度要大此: 廷種情形’最好使用達到額外需求效果的極小厚产:二 ^在晶圓上沉積—層較厚的物質,豸常不是商業的需^ 品’因爲形成較厚的物質層要花較長的沉積時間,和比 較需要經常清潔的反應容器。 1 . jlL屋處理丛去除氫化於 如-果晶圓的表面上有—層氧化矽,(也就是原始氧 f ’適常的厚度約在10到15埃,於晶圓在室溫下曝露在空 軋中形成於矽表面上)。在磊晶沉積於晶圓表面之前,最 好f氧化矽層從表面上去除。這裏所用的"氧化矽層",指 的疋-層有化學鍵結氧原子㈣原子,通常這類氧化砍層 包括每一個矽原子有兩個氧原子。 加熱晶圓表面是最好達到去除氧化矽層的方法。理想吟 情況是,加熱晶圓表面到至少約攝氏i 100度的溫度,比較 理想的至少約攝氏115〇度,甚至更理想的約從攝氏⑴〇度 到1280度,而最理想的約從攝氏115〇度到122〇度。應該ς 意到,如果晶圓是不均勻地加熱,溫度梯度可能發展而產 生内邵的張力,足夠到導致在晶圓内的不同平面,彼此移 動了相對位置,(也就是滑溜掉了)。也發現到少許摻雜的 晶圓(即以硼爲摻雜之晶圓且具有約丨至1〇歐姆-公分的電 阻)’對滑溜現象特別敏感而容易發生。因此,最好要確 ---------1 —----HIOM----------η-------i-φ!—!^-------------------- (請先閱讀背面之注意事項再填寫本頁) -16- A7 B7 454 0 9 —T 五、發明說明(14 ) (請先閱讀背面之注意事項再填寫本頁) 實地均勻加熱晶圓,申請者通常使用的加熱速率是從每秒 攝氏3到18度(°C/Sec)。雖然使用的加熱速率(約從攝氏2〇 到35度)比較大,仍需要提供晶圓實質地均勻加熱。 , 去除氧化矽層,最好是在基本上沒有氧化劑的環境下進 行,(最理想的是完全沒有氧化劑)。環境中最好包括一種 稀有氣體(像是氦,氖或氬)、氟化氫、氫氣、或是其组 合。比較理想的是環境中含有氟化氫、氫氣$是其組合, 而稀有氣體的環境比較不理想。因爲有時會造成凹洞形成 於晶圓的表面上。最理想的是環境中包含絕大部份是氫 氣。-要注意的是,雖然也會使用包含氮氣的環境,但這是 比較不理想的。因爲氮氣容易在晶圓表面上形成氮化物, 會影響接下來的磊晶沉積。 經濟部智慧財產局員工消費合作社印製 許多傳統的磊晶沉積設定在氫氣存在的環境下,加熱晶 圓以去除氧化矽層,需要將晶圓於高溫(也就是攝氏1〇〇〇 至1250度)回火一段時間,(通常是1〇到9〇秒)。然而,這樣 =回火步驟對去除氧化物不是必須的。在含有氫氣的大氣^ J衣境中,加熱晶圓至攝氏丨1〇〇度,(特別至少約攝氏1 ^0 度).,通常是足夠本身去除一層氧化矽。因爲,只要將晶 圓回火的溫度,達到想要去除氧化矽的溫度,變得穩定且 均勻是比較理想的。本發明的一具體實施例中,氧化物去 除之後晶圓.回火的時間少於6〇秒,(最好不要多於3〇秒, 不要多於20秒是比較理想,甚至更理想的是約從5到15 秒,而最理想的是到15秒)。另一具體實施例中,晶圓 表面任何D卩份達到約攝氏丨丨〇〇度之後,(約攝氏1 I”度比 -17- X 297 公& ) 本紙張尺度適財關 A7 B7 454^69 五、發明說明(15 較理想),晶圓回火的時間即少於60秒,(最好不要多於30 秒,不要多於20秒是比較理想,甚至更理想的是約從5到 15秒,而最理想的是1 〇到15秒)。 2 .羞晶的沉請 一旦晶圓表面沒有氡化物,表面就可以曝露在包含矽的 大氣環境下,以形成蓋晶層。本發明的—較佳具體實施例 中,此大氣環境包括了 SiCU,SiHCh,SiH2Cl2,SiH3Cl,或 SiH4。此大氣中通常也包括一種攜帶氣體,(最好是氫 氣)。一具體實施例中,在沉積层晶的過程,矽的來源是 SiHfl2 ’或是SiH4。如果使用SiH2C12,沉積過程中反應器 的壓力,最好是約從500至760托。另一方面,如果使用的 疋SiH4,反應奋的磨力最好是在1〇〇托。在沉積的過程 中,最理想的矽來源是SiHCl;。這比其他的來源要便宜 些。此外,使用SiHCh沉積磊晶,可以在大氣壓力下造 行,優點疋因爲不需要眞空邦浦,反應器腔也不需要強勃 材料以防止爆裂。還有,會出現較少安全、防制的有害巧 質’以及空氣漏進反應器腔内的機會也減少。 沉積磊晶的過程中,晶圓表面的溫度最好是維持在足以 防止包含矽的大氣在表面上沉積多重晶體矽,(就是至少 攝氏900的溫度)。 在本發明的一具體實施例,於沉積磊晶以影響後來的晶 圓内氧沉澱行爲之過程中,晶圓要加熱處理至一高溫, (此咼皿加熱處理在下面的£).部份討論)。在此具體實施例 中’沉積磊晶時的表面溫度最好至少約攝氏丨17 5度,比較 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝-------訂---- -丨"· 經濟部智慧財產局員工消費合作社印製 ¢54^69五、發明說明(16 ) A7 B7 經濟部智慧財產局員工消費合作社印製 理想的疋超過攝氏1200度,甚至更理想的溫度是高於攝氏 1200度但低於攝氏1280度,而最理想的是約從攝氏122〇度 至1250度。 一較狂具體貫施例中,在高溫加熱處理之前要進行磊晶 沉積。此實施例中,在沉積磊晶時的晶圓表面溫度要比高 溫加熱處理的溫度低,最好是大約從攝氏9〇〇度至丨175 度,比較理想的是約從攝氏1050度至115〇度。在高溫加熱 處理之前進行沉積磊晶層比較好,因爲沉積磊晶時,較低 的溫度容易在反應器腔的内壁造成較少矽的沉積,所以可 以把.費比較少的清潔時間,對儀器造成傷害的危機也比較 小。不論.沉積磊晶和高溫加熱處理是否同時進行,去除氧 化矽時晶圓的溫度通常最好和沉積蓋晶時的溫度是相同 的,(或是實質上相同的)。 沉積;55晶的長成速率,最好是約從每分鐘〇, 5到7 〇微 米,而每分鐘3.5到4.0微米的速率也可達到,.例如:以 本上包括約百分之2.5莫耳siHCL和約百分之97.5的氫氣 大氣於攝氏115 0度的溫度以及.1大氣壓的環境下達成。 如果晶圓的使用目的,要求磊晶層包括一種摻雜物質 即含有矽的大氣,也最好包括相同的掺雜物質,例如: 常會希望磊晶層包含硼。這類的物質層便可在沉積時,从 含有B2He的大氣環境中製備。對於需要得到的性質(也就 是電阻)’在大氣中BjH6的莫耳比例,將視幾個因素 定。像是在沉積過程時,從特定基底向外擴散出硼的量 出現在反應器以及基底當作污染物的p型和N型捧雜物 基 之. 通 以 而 質 -------------' 一 裝--- C (請先閱讀背面之注意事項再填寫本頁) --5 . -19-
五、發明說明( 17 454^6 9 的份量’還有反應器的壓力和溫度。申請者已成功地使用 :有0.03 ppm的BZH6,(也就是每ιοοο,οοο莫耳總氣體中, 約有0.03莫耳的b2h6),於溫度約攝氏1125度,以及】大氣 壓的壓力,得到的磊晶層具有電阻約1 〇歐姆-公分。 D影響晶圓内氳的況澱柹 f之後的南溫彦加為處理 =發明的製程中’處理晶圓以形成晶圓中的-樣式的晶 a豊二隙而®加熱處理晶圓,像是任何基本電子裝置製造 過程的加熱處理週期中,造成晶圓内一理想但非均勻之深 又刀—侔的氧沉/殿物形成。圖7顯示一個這類的氧沉澱物分 佈,是根據本發明加熱處理晶·圓製備而形成的。此一特別 的具體貫施例中,晶圓i的特性在於區域15和15,("剥落區 域)’是沒有氧沉澱物的。這些區域是從前表面3和後表 面5分別延伸一深度t>t,,(和卜最好是各別約從到1⑼ 微米,比較理想的是約從5〇到1〇〇微米。在無氧沉澱物區 ,15和15’又間,有一區域17其包括一實質上是均勻濃度〕的 氧况廄物52。對大部份的應用而言,區域17内的氧沉澱物 52至少為每立方公分有5 χ 1〇8沉澱物,比較理想的是約每 =万公分1 X 1〇9沉澱物。應該注意的是,圖7的目的僅以 主現本發明的一個具體實施例,來幫助熟悉相關本發明之 技藝中的這些技巧,本發明並不限於此具體實施例。例 ^ .本發明也可以用於形成只有一個剝落區域15,(而不 是兩個剝落區域15和15ι)。 為形成晶體格空隙的樣式,通常晶圓要在—個非氧化的 297公釐) (請先聞讀背面之注意事項再填寫本頁) I I I l· I I I ^ 11111111 . 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 454^69 五、發明說明(18 ) 環境下進行高溫回火,然後以至少每秒約攝氏丨0度的速率 快速冷卻。高溫烘烤的目的是要:(a)在晶格中形成本身 空隙和空隙配對,(也就是Frenkel缺陷),而且是均勻地分 佈於整個晶圓,以及(b )溶解出現在晶圓中不穩定的氧化 物核中心。通常,加熱至較高的溫度結果會有較多數目的 Frenkel缺陷形成。快速冷卻的目的,是要產生一個不均勻 分佈的晶體格空隙,其中在晶圓的中心或是接近中心的部 份,空隙的濃度是最大的,而朝向晶圓表面的方向減少。 這種非均勻分佈的晶體格空隙被認爲是,因爲一部份靠近 晶圓·表面的空隙,於冷卻過程中擴展至表面就被消除了, 而結果在接近表面處有較低的濃度之事實所造成的。 用於高溫加熱處理的非氧化環境,最好包括氫氣、一種 稀有氣體、或是其組合《比較理想的環境基本上是由氫 氣、一種稀有氣體、或是其組合而成,最理想的則大部份 由氫氣组成。不論何種組合的非氧化環境,當晶圓表面上 的磊晶層已經達到理想的厚度時,典型地使用於從反應器, 腔淨化含矽的氣體。 〜·_「‘ 高溫加熱處理中使用的溫度,最好是至少約攝氏ιι75 度,比較理想的溫度是高於攝氏12〇〇度,甚至更理想是高 於攝氏1200度但不超過1280度,而最理想的是從^攝= 1220度至125〇度。一般而言,根據本發明的製備方法,接 著$熱晶圓時,此範圍内較高的溫度傾向容易形成較大數 目密度的氧沉澱物,圖9正顯示此一趨勢。 正如前面所注意到的,高溫加熱處理可以開始於磊晶進 H ββΒ 1 I— _aai a— n amt n l^i 1.I ^^1 ^^1 a^i n n n---^-4· n n an —1 I ;)芽 言 \/J (請先閱讀背面之注意事項再填寫本頁)
454^69 1
冷 加 經濟部智慧財產局員工消費合作社印製 至 溫 約 下 行沉積的同時。在一較1蝴杂 佳Ί豆實她例中’高溫加熱處理開 始於沉積羞晶結束之後龙$ B 、、. 便甚至比較理想的是,高溫加熱處 理開始於沉積羞晶結束之接ς去』、土 术 < 後5秒内,(約在2秒鐘内仍是 理想,而最理想的是黾上ρ; .,、 — : W疋更 、 5 1 ^ ^ 。不論加熱處理何時開 始,晶圓最好在高溫中回火| 入直到下列情況:(1)至少約5 秒,(比較理想是5至30秒,承挪相a 更理想是10到20秒,最理相是 從10到15秒),或是(2)當圍繞薯θ 心疋 J田固,凡者曰曰圓的衩境,基本上於沉 積磊晶時,使用的是沒有包含矽的氣體^ 、 接著高溫加熱處理後,晶圓要快速的冷卻^管可以在 不同-的無氧化大氣中進行,但快速的冷卻也可以方便地在 和進行加熱處理相同的一個無氧化大氣中執行。通常, 卻開始於--至少是部份一切斷反應器内的加熱源,(此 熱源常常是包括一個或是多個面對著晶圓的加熱燈)。理 想的情形,於晶圓所在的溫度是晶體格空隙相對地可移動 時,晶圓以至少约每秒攝氏10度的速率冷卻.,(比較、里_ 的是大於每秒攝氏15度的速率,更理想的是至少大於每: 攝,氏20度的速率,至少大於每秒攝氏3〇度的速率仍然更2 想’而最理想的是至少約每秒攝氏5〇度的迷率),持續 少一段時間。一旦晶圓冷卻至空隙不再可以相對移動的 度時,冷卻的速率就不會顯著地影響晶圓的沉爽物性質 因此冷卻速率也就不那麼重要了。通常,晶體格空隙在 度咼於攝氏800度時,是相當地可移動的,(特別是古'於 攝氏900度,尤其是高於攝氏1000度)。 、 在一特別較佳具體實施例,當晶圓的溫度從回火,w产 -22- (請先閱讀背面之注意事項再填寫本頁)
4 54^6 9 A7 B7 五、發明說明(20 ) -------------If 裝--- (請先閱讀背面之注意事項再填寫本頁) 降至比回火溫度低约攝氏150度時,(比較理想是攝氏250 度),晶圓的平均冷卻速率是約至少每秒攝氏1 0度,(比較 理想的是大於每秒攝氏15度,甚至更好的是至少每秒攝氏 20度,至少每秒攝氏30度仍然很理想,而最理想的是至少 每秒攝氏50度)。另一特別較佳具體實施例中,晶圓的平 均冷卻速率約至少每秒攝氏10度,(比較理想的是大於每 秒攝氏15度,甚至更好的是至少每秒攝氏20度,至少每秒 攝氏30度仍然很理想,而最理想的是至少每秒攝氏5〇 • - 度),直到晶圓的平均溫度下降至約攝氏'000度,(比較好 的是.約攝氏900度,而最理想的是約攝氏800度)。 當使用具有如圖1至5顯示的反應器機械之反應器時, 經濟部智慧財產局員工消費合作社印製 (於上面A部份中敘述),最好是利用將晶圓從基座1〇1移開 來增加冷卻速率。最理想的是儘可能移動到距離基座1 〇 J 越遠越好,例如:加熱結束之後,這部份可以降低基座支 撐桿105到回復位置(參看圖4),或是交換的位置。當基座 101是在回復位置或是交換位置時,晶圓僅以管腳109夫, 撐。所以’事實上晶圓全部的前表面和全部的後表面都沒. 有接觸到任何其他固體的熱表面,(除了管腳1 〇9以外)。 將晶圓舉起:離開基座1 〇 1,晶圓的冷卻速率便可以加倍, (也就是申請者已注意到平均的冷卻速率,從約每秒攝氏 10至15度的範圍,增加到約每秒攝氏25至30度的範圍)。 爲了彳于到最佳的空隙分佈,當加熱結束之後,也就是切斯 加熱源,(即一個或多個加熱燈),基座支撐桿1 〇5最好約 在3秒内降低位置,(比較理想是在2秒内,更理想是在1秒 -23- 度適用中國國豕標準(CNS)A4規格(210 X 297公釐) A7 B7 454^69 > 五、發明說明(21 ) 内,而最理想的是越快越好、馬上動作)。因此,如果反 ’應器機械要求基座101在某一特定旋轉的位置,(像是旋轉 的回復位置),爲使基座1 〇 1得以降低,基座10丨最好約在 t刀斷加熱源之後的3秒内降低位置,(比較理想是在2秒 内’更理想是在1秒内,而最理想的是馬上動作)。 以高溫加熱和快速冷卻形成之非均勻的空隙分佈是氧沉 澱物的一樣式。特別地,接下來加熱晶圓時,(就是一電 子裝置製造過程中),氧氣會快速地聚集,而在含有高濃 度2隙的晶圓1内區域17中形成沉澱物52,(參看圖7),但 傾向〜於不朝著含有較低空隙濃度靠近晶圓表面3和5之區域 15和15'内。通常,氧在溫度約從攝氏500度至攝氏8〇〇度形 成核中心,在溫度約從攝氏7〇〇度至攝氏1〇〇〇度長成。因 此’例如:晶圓中氧沉殺物5 2的非均勻分佈,可以在電子 裝置製造過程的加熱週期中形成。而且是類似的加熱週 期,常常在接近攝氏800度的溫度下進行。. 正如前面所討論的,使用本發明來處理一富於空隙,且, 表面有相當大數目的COPs,而體内大部份有很多空隙的 晶圓啓始物質,特別有助益。圖8顯示了一晶體格的凝聚 空隙分佈51和氧沉澱物分佈52之磊晶晶圓的實例,是以本 發明步驟從富於空隙晶圓啓始物質加熱處理後所製備的。 «ε bet層5 0是在晶圓1的外表面3 ’ 4和6上’(此特別的具體 實施例中後表面5上沒有磊晶層)。因爲磊晶層基本上已經 填入了所有的COPs,晶圓就有了平整且基本上沒有c〇Ps 的表面2和8。氧沉澱物52的分佈和圖7中的氧沉澱物分佈 -24 - 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐)
C r 裝 -------訂-------- 經濟部智慧財產局員工消費合作社印製 45 4^6 _ZL· 五、發明說明(22 . 很相似,而且足以達到 内大部份,(也就θ女、·目的。完全分佈在晶圓1的體 I (尤疋大邵份内的空隙分佈)的凝聚由隙5】 基本上在本發明的製程中 聚二隙51, a CA Α ^ 布干疋保持相同的,並沒有因爲石曰 層50的存在,像是位於矣 名LJ馬麻叩 物 ^ ^ m , '衣甸2和8與凝聚空隙51之間的阻隔 物,而影響到晶圓i的表 , 叮I且^ ψ m Μ 一.. 和8。所以,本發明具有商業 :則:-邵伤是因爲本發明從_富於空隙晶 質,以相當低的成本製備,怒〇 @ “口物 力,且基本上表面無C〇Ps的;^形成一具備固有吸氣能 乂 t果使用—富於空隙的晶圓啓始物質,根據本發明產生 =«,通^的特性在^,如果從晶圓去㈣晶層和= :延:至庇晶層以下0.2微米,(也就是從磊晶層向晶圓 的中心平面測量石夕層的厚度得到至少02微 生的表面具有一至少約姦卓士八\ ^ 冰# 0 主少約每千万公分0.5的平均光散射事件 眼(疋以田射爲主所架構的自動檢測器具測量而得, 孩架構是用來探測光散射結果,對應於具有直徑不小於 0.12微米的球形多重苯乙埽)。—特別較佳具體實施例中,, 此光散射事件濃度是約從每平方公分〇 5至1〇,比較理想是 約從每平方公分0.5至3.5,而最理想是約從每平方公^〇 6 至1.6。磊晶層和額外的矽質層,可利用在本技藝中熟知 經濟部智慧財產局員工消費合作社印製 且可以接受的各種研磨和清除技術,從前表面上除去。理 想地,至少在某些情況下,研磨和清除技術是有能力研磨 和清除一單一晶體矽晶圓的表面,從原來有少於約〇 〇2歐 姆-公分的電阻,而形成一表面有不大於每平方公分〇. 2的 平均光散射事件濃度,(是以雷射爲主所架構的自動檢測 -25 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 454^6 9 > A7 ----—___B7 五、發明說明(23 ) 器具測量而得,該架構是用來探測光散射結果,對應於 有直控不小於〇 _ 12微米的球形多重苯乙締)。 ' 上面敘述的較佳具體實施例,僅是爲了讓大家熟悉相 本發明之技藝中技巧、以及原則和實際應用,以便大家關 採取應用技藝中技巧於本發明的各類多種形式,也可以1 特殊用途時,滿足最合適的要求。所以本發明並不受限= 上述的具體實施例,而是可以做各種的修正的。 ; 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. A8 B8 C8 D8 454^6 9 l 申請專利範圍 1 - 一種製備一矽晶圓的方法,該矽晶圓包括一含有一磊晶 層沉積於其上的表面,該製備過程包括: 在-碎晶圓的表面上沉積一磊晶層, 於沉積磊晶的過程中及/或之後,加熱該晶圓到至少 攝氏1175度的高溫,以及 當(a)晶圓的溫度高於攝氏1000度,和(b)晶圓沒有接 觸到一基座時,以至少每秒攝氏1〇度的速率,冷卻已 加熱過的晶圓一段時間, 其中沉積磊晶,加熱,和冷卻是在相同的反應器腔内 進行。 2·如申請專利範圍第1項之方法,其中在該冷卻過程中, 該晶圓是由管腳支ix的。 3 一種製備一矽晶圓的方法’該矽晶圓包括一含有一磊 晶層沉積於其上的表面,該製備過程包括: 在一矽晶圓的表面上沉積一磊晶層, 於沉積磊晶的過程中及/或之後,加熱該晶圓到至# 約攝氏117 5度的高溫,以及 當晶圓的溫度高於攝氏1000度時’以至少每秒攝氏1 〇 度的速率,冷卻·已加熱過的晶圓一段時間, 其中沉積磊晶加熱和冷卻是在相同的反應器腔内進 行’同時,當以一所配.置之雷射為主自動檢測工具來 檢測對應於直徑不小於0.12微米之球形多重苯乙缔之光 散射事件,在沉積磊晶開始時,晶圓的表面具有至少 每平方公分0.5的平均光散射事件濃度》 -27- &紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------裝---------訂---------^3 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 11 11 經濟部智慧財產局員工消費合作社印製 454欢 69 as T 一 g88 ____ 六、申請專利範圍 4. 如申請專利範圍第3項之方法,其中在該冷卻過程中至 J 彳刀的時間内,該晶圓是由管腳支撐的。 5. =申請^利範圍第3項之方法,該過程還包括在基本上 不含有氧化物的大氣内,加熱該晶圓的表面,以便在 沉積磊晶之前,從該表面上除去一層氧化矽。 6. 如申請專利範圍第5項之方法,其中在去除氧化矽之 後,5至15秒内開始沉積磊晶。 7. 如申請專利範圍第5項之方法,其中至少要加熱該晶圓 的表面到攝氏11〇〇度,以去除該氧化矽層,同時,該 曰E(圓的表面溫度到達約攝氏丨1 〇 〇度之後的5至1 5秒内開 始沉積磊晶。 8. 如中請專利範固第3項之方法,其中至少在磊晶沉積中 的一部份時間内,晶圓的溫度至少達到攝氏丨丨75度。 9. 一種製備一矽晶圓的方法,該矽晶圓包含一含有一磊 晶層沉積於其上的表面,該製備過程包括: .在一梦晶圓的表面上沉積一羞晶層.,其厚度約爲至, ·'· ,. i > 少0.1但少於3微米, .於沉積磊晶的過程中及/或之後,加熱該晶圓到至少 約攝氏1175度的高溫,以及 當晶圓的溫度高於攝氏1000度時,以至少每秒攝氏10 度的速率',冷卻已加熱過的晶圓一段時間, 其中沉積磊晶、加熱和冷卻是在相同的反應器腔内 進行。 10. 如申請專利範圍第9項之方法,其中在該冷卻過程至少 -28- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------- 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁)
    、申請專利範圍 一部份的時間内,該晶圓是由管腳支撐的。 11.如申請專利範圍第9項之方法,其中開始磊晶沉積的時 候,晶圓表面具有一至少爲每平方公分〇5的平均光散 射事件濃度,是以雷射爲主所架構的自動檢測器具測 量而得,該架構是用來探測光散射結果,對應於具有 直徑不小於0.12微米的球形多重苯乙烯。 ------------^--------訂--- (請先閱讀背面之注音?事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 -29- 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐)
TW089111492A 1999-06-14 2000-06-13 A method for the preparation of an epitaxial silicon wafer with intrinsic gettering TW454269B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/332,745 US20030051656A1 (en) 1999-06-14 1999-06-14 Method for the preparation of an epitaxial silicon wafer with intrinsic gettering

Publications (1)

Publication Number Publication Date
TW454269B true TW454269B (en) 2001-09-11

Family

ID=23299684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089111492A TW454269B (en) 1999-06-14 2000-06-13 A method for the preparation of an epitaxial silicon wafer with intrinsic gettering

Country Status (7)

Country Link
US (2) US20030051656A1 (zh)
EP (1) EP1192650A2 (zh)
JP (1) JP2003502836A (zh)
KR (1) KR20020010708A (zh)
CN (1) CN1355932A (zh)
TW (1) TW454269B (zh)
WO (1) WO2000077830A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084728A1 (en) 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
JP3743395B2 (ja) * 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Sumco 高抵抗シリコンウェーハ
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP2007251078A (ja) * 2006-03-20 2007-09-27 Nuflare Technology Inc 気相成長装置
US7566951B2 (en) * 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
US8104951B2 (en) * 2006-07-31 2012-01-31 Applied Materials, Inc. Temperature uniformity measurements during rapid thermal processing
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP5201126B2 (ja) * 2009-12-15 2013-06-05 信越半導体株式会社 シリコンエピタキシャルウェーハの不純物評価方法
WO2012177086A2 (en) * 2011-06-22 2012-12-27 Lg Innotek Co., Ltd. Method of fabricating wafer
CN103014651A (zh) * 2012-12-17 2013-04-03 深圳先进技术研究院 薄膜太阳能电池退火装置、铜铟镓硒薄膜电池及铜锌锡硫薄膜电池吸收层的制备方法
US9443728B2 (en) * 2013-08-16 2016-09-13 Applied Materials, Inc. Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing
US10184193B2 (en) 2015-05-18 2019-01-22 Globalwafers Co., Ltd. Epitaxy reactor and susceptor system for improved epitaxial wafer flatness

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
KR0155545B1 (ko) 1988-06-27 1998-12-01 고다까 토시오 기판의 열처리 장치
JPH0232535A (ja) 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
US5100502A (en) 1990-03-19 1992-03-31 Applied Materials, Inc. Semiconductor wafer transfer in processing systems
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2653566B2 (ja) 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
JP3238432B2 (ja) 1991-08-27 2001-12-17 東芝機械株式会社 マルチチャンバ型枚葉処理装置
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH05243166A (ja) 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5589224A (en) 1992-09-30 1996-12-31 Applied Materials, Inc. Apparatus for full wafer deposition
JP2790009B2 (ja) 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
KR0139730B1 (ko) 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5800686A (en) 1993-04-05 1998-09-01 Applied Materials, Inc. Chemical vapor deposition chamber with substrate edge protection
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5332443A (en) 1993-06-09 1994-07-26 Applied Materials, Inc. Lift fingers for substrate processing apparatus
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Soi基板の製造方法
US5551982A (en) 1994-03-31 1996-09-03 Applied Materials, Inc. Semiconductor wafer process chamber with susceptor back coating
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0824796A (ja) 1994-07-18 1996-01-30 Toshiba Corp 郵便物区分装置
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
US5738751A (en) 1994-09-01 1998-04-14 Applied Materials, Inc. Substrate support having improved heat transfer
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5860848A (en) 1995-06-01 1999-01-19 Rodel, Inc. Polishing silicon wafers with improved polishing slurries
JPH09205130A (ja) 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
US5772773A (en) 1996-05-20 1998-06-30 Applied Materials, Inc. Co-axial motorized wafer lift
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5848670A (en) 1996-12-04 1998-12-15 Applied Materials, Inc. Lift pin guidance apparatus
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1316072C (zh) 1997-04-09 2007-05-16 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
US6130105A (en) * 1997-08-28 2000-10-10 Applied Materials, Inc. Deposition rate control on wafers with varying characteristics
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
WO1999022403A1 (en) * 1997-10-24 1999-05-06 Memc Electronic Materials, Inc. Process and apparatus for preparation of epitaxial silicon layers free of grown-in defects
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
CN1153262C (zh) 1998-08-05 2004-06-09 Memc电子材料有限公司 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺
CN1155074C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering

Also Published As

Publication number Publication date
US20030159650A1 (en) 2003-08-28
JP2003502836A (ja) 2003-01-21
CN1355932A (zh) 2002-06-26
KR20020010708A (ko) 2002-02-04
US20030051656A1 (en) 2003-03-20
WO2000077830A8 (en) 2002-02-28
US6666915B2 (en) 2003-12-23
WO2000077830A3 (en) 2001-06-28
WO2000077830A2 (en) 2000-12-21
EP1192650A2 (en) 2002-04-03

Similar Documents

Publication Publication Date Title
TW454269B (en) A method for the preparation of an epitaxial silicon wafer with intrinsic gettering
TWI228549B (en) An epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
TW550681B (en) Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
TWI397619B (zh) 經砷及磷掺雜之具內部去疵之矽晶圓基材
TW541581B (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
TW473564B (en) Process for growth of defect free silicon crystals of arbitrarily large diameters
TW201017766A (en) Manufacturing method for silicon wafer
TW508378B (en) A method for producing a silicon single crystal wafer and a silicon single crystal wafer
TW200828431A (en) System and method for providing a nanoscale, highly selective, and thermally resilient boron etch-stop
TW518694B (en) Method and apparatus for forming a silicon wafer with a denuded zone
TW530325B (en) Semiconductor wafer manufacturing process
TWI614808B (zh) 藉由活化非活性氧沉澱核製造高沉澱密度晶圓之方法
TW557496B (en) Epitaxial wafer and its manufacturing method
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
TW527667B (en) Method and apparatus for forming a silicon wafer with a denuded zone
JPH10144698A (ja) シリコンウエーハ及びその製造方法
TW201115647A (en) Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer
TW200842213A (en) Polysilicon dummy wafers and process used therewith
EP1710830A2 (en) Silicon on insulator structure having intrinsic gettering

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees