CN1355932A - 有本征吸气的外延硅晶片的制造方法 - Google Patents

有本征吸气的外延硅晶片的制造方法 Download PDF

Info

Publication number
CN1355932A
CN1355932A CN00808977A CN00808977A CN1355932A CN 1355932 A CN1355932 A CN 1355932A CN 00808977 A CN00808977 A CN 00808977A CN 00808977 A CN00808977 A CN 00808977A CN 1355932 A CN1355932 A CN 1355932A
Authority
CN
China
Prior art keywords
wafer
deposit
epitaxial loayer
epitaxial
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00808977A
Other languages
English (en)
Inventor
查尔斯·C－C·杨
达勒尔·D·瓦特金斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN1355932A publication Critical patent/CN1355932A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种制造表面上淀积外延层的硅晶片的新方法,外延层淀积在硅晶片表面上。晶片至少加热到约1175℃,在外延淀积中和/或淀积后进行热处理,受热晶片按至少约10℃/秒的冷却速度冷却一段时间但(a)晶片温度高于1000℃,(b)晶片不接触托架,该方法是在同一反应室内进行外延淀积,加热和冷却。

Description

有本征吸气的外延硅晶片的制造方法
技术领域
本发明总的涉及半导体材料衬底的制造方法，具体涉及电子元器件制造中用的硅晶片的制造方法，更具体涉及单晶硅晶片的制造方法。该晶片的表面上淀积有外延硅层，并在任何电子器件的主要制造工艺的热循环过程中形成理想的氧沉积的不均匀深度分布。
背景技术
通常用切克劳斯基法(“Cz”)制造用作制造半导体电子器件中的起始材料的单晶硅。用该方法，把多晶硅填入坩埚内并熔化，使籽晶与熔融硅接触，经缓慢提拉生长成单晶锭。
Cz法中，随着晶体固化后冷却，在单晶硅中形成缺陷。特别有问题的一种缺陷是晶锭中存在空隙。这些空隙产生的原因认为是硅晶格空位的附聚。通常，这些空隙(或空位附聚团)是正八面形，特征尺寸至少是0.01μm。晶锭切割成晶片时，这些空位附聚团以凹点形式露出在晶片表面上。这些凹点(叫做晶体原生凹点或“COPs”)反过来影响晶片性能。
目前，有3种措施来减少COPs的密度值，第1种措施是，用拉晶法来减少晶锭中的空位附聚团的密度值。例如，假定能通过控制V/Go(式中V是生长速度，Go是轴向平均温度梯度)来减小这种空位附聚团的密度值，使生长的晶体中的晶格空位(与自身晶格节点间隙相反)以本片点缺陷为主，之后，改变拉单晶过程中的冷却速度从1100℃变到1050℃(通常是温度慢慢降低)，以影响空位附聚团的成核速率。用这种方法降低空位附聚团的密度值不会防碍它们生长。另一方法是拉单晶法减小空位附聚团的密度值，包括把拉单晶速度降低到小于0.4mm/分钟，该方法降低了拉单晶速度因而使每个拉单晶者的生产量减小。这不能令人满意。更重要的是，这种拉单晶速度会形成有高浓度的自身晶格节点间缺陷的单晶硅，该高浓度的自身晶格节点间缺陷导致自身晶格节点间缺陷附聚团形成，这也是有问题的。
用于减小COPs密度值的第2种措施是，空位附聚团形成后设法消除或消灭它们。通常，对晶片进行高温热处理。例如，欧洲专利申请EP-503816A1中Fusegawa et al提出硅锭的生长速度超过0.8mm/分钟，之后，由晶锭切出的晶片在1150℃至1280℃的温度下热处理。使晶片表面附近的薄范围内的空位附聚团密度减小。该措施的缺点是无法一致性操作。具体处理要根据晶片中的空隙附聚团浓度和所处的位置变化。实际上，由晶锭切出的不同晶片中的这种空位附聚团的轴向浓度也不同，因此，处理的条件也不同。该措施所要求的热处理的费用较大，而且还有把金属杂质引入晶片的潜在危险。
解决COPs的第3个措施是，在晶片表面上淀积薄硅晶层。这种方法制成的晶片表面上基本上没有COPs。但是，用传统的外延淀积法使晶片成本明显加大。
用Cz法制成的单晶硅除了含上述的晶格空位附聚团，通常还含各种杂质，其中主要含氧。该污染是出现在例如石英坩埚中装的熔融硅中。在硅熔融物温度下氧进入晶格，直到氧达到氧在熔融物温度下的硅中的溶解度和固化硅中的氧的实际离析系数确定的浓度为止。该浓度大于固体硅中的氧溶解度。因此，随着晶体从熔融物生长并冷却，氧的溶解度迅速下降，最终使晶片中含的氧达到过饱和浓度。
晶片中含过饱和浓度的氧时，加热晶片，(例如，制造电子器件时通用的热处理过程中)会使氧沉淀在晶片内。氧沉淀是有害或有益取决于它在晶片中所处的位置。如果氧沉淀在晶片的有源器件区内(即，表面附近)，那么它对器件工作有害。另一方面，如果氧沉淀在晶片的块内，则是有益的，因为，它能俘获不希望有的可与晶片接触的金属杂质。用沉淀在晶片块中的氧沉淀俘获金属杂质叫做内部吸气或本征吸气(“IG”)
过去的电子器件制造方法包括一系列步骤，为了达到本征吸气(IG)的目的，所制成的硅的无氧沉淀的晶片表面附近区域，通常叫做“剥蚀区”或“无沉淀区”，要与含有足够量的氧沉淀的晶片，即晶片块平衡。这种氧沉淀分布图形已按高温—低温—高温的热顺序形成，例如(a)在＞1100℃的高温下在惰性气体中经至少4小时的氧外扩散热处理，(b)在600℃至750℃的低温下形成氧沉淀核，和(c)在1000℃至1150℃的高温下进行氧沉淀(SiO2)生长。见这里引作参考的F.Shimura Semiconductor  Silicon Crystal Technology.PP.361-367(Academic Press.Inc.San.Diego CA.1989)。
近年来，先进的电子器件制造方法，如DRAM制造法已很少用高温处理步骤。尽管为了构成剥蚀区和形成足够的块沉淀密度在某些方法中还保留了足够的高温处理步骤。但电子精度问题要达到商品化程度还是太困难了。其它当前很先进的电子器件的制造方法都不包括外扩散步骤。由于存在与有源器件区中氧沉淀相关的问题，因此，这些电子器件制造商必须用在他们的生产条件下不会在晶片中的任何位置形成氧沉淀的晶片，结果，失去了IG潜能。
发明内容
本发明提供单晶硅晶片的制造方法，晶片中(a)表面上基本上无COPs；(b)任何电子器件制造方法中，主要是热处理周期中能形成理想的氧沉淀的不均匀的深度分布。用该方法的优点是，晶片起始材料中的氧浓度不大于18ppma。
总之，本发明的硅晶片制造方法制成的硅晶片表面上淀积有外延层。一个实施例中，外延层淀积在硅晶片表面上。晶片加热到至少约1175℃。该热处理可在外延淀积前或后进行。热处理后，按约10℃/秒的速度冷却加热后的晶片，(a)晶片温度高于1000℃，(b)使晶片不与托架接触。该方法中，在同一反应器室内进行外延淀积，加热和冷却。
另一实施例中，外延层淀积在光散射范围的平均浓度至少为约0.5/cm2的晶片表面上，这如同是用激光自动检测工具检测的相当于直径不小于约0.12μm的聚苯乙烯球体的光散射范围测到的结果。晶片还加热到至少约1175℃。该热处理可在外延淀积期间或之后开始。热处理后，晶片按至少约10℃/秒的速度冷却一段时间，但晶片温度高于1000℃。该处理中，在同一反应室内进行外延淀积，加热和冷却。
另一实施例中，硅晶片表面上淀积厚度至少约0.1μm且不大于3μm的外延层。晶片还加热到至少约1175℃。该热处理可在外延淀积期间或之后开始。热处理后，按至少约10℃/秒的速度冷却晶片一段时间，且晶片温度高于1000℃。该处理中，在同一反应室进行外延淀积，加热和冷却。
以下将说明和指出本发明的其它特征。
附图说明
图1是用于把晶片放在外延淀积反应器中的反应器结构示意图；图中托架轴105和晶片升高轴107在交换位置中；
图2是图1所示反应器结构示意图，该图中，托架轴105和晶片升高轴107在原位中；
图3是图1所示反应器结构示意图，该图中，托架轴105和晶片升高轴107在处理位置中；
图4是图1所示反应器结构示意图，该图中，托架轴105和晶片升高轴107在优选位置中，当晶片按本发明迅速冷却时影响晶片中晶格空位的分布形状；
图5是图1所示反应器结构的沿图1中5-5线的剖视图；
图6是可用作本发明的起始材料的单晶硅晶片的优选结构图；
图7是按本发明方法的优选实施例制成的晶片中的氧沉淀分布图形示意图；
图8是用本发明方法的优选实施例制成的晶片中的氧沉淀分布图形示意图，起始材料是空隙多的单晶硅晶片。
图9是形成的氧沉淀密度值示意图，该密度值是用“块料微缺陷”密度测试或“BMD”法测到的，它是<1>本发明方法的加热步骤中用的温度和<2>晶片中的氧浓度的函数。
优选实施例详述
按本发明，制造包括其上淀积有外延硅层的单晶硅晶片的新的有用的方法已开发出来。本方法制备的晶片含有确定(或“印制”)方式的“模板”，该方式使晶片加热过程中，例如，电子器件制造中，晶片内会沉淀氧。晶片经过该热处理时，为了有IG，晶片将构成含有足够密度的氧沉淀的晶片块，和有足够深的无沉淀区，以避免氧沉淀影响电子器件的性能。
A反应器结构
该方法的加热、外延淀积和冷却步骤最好在单个反应室内进行，通常是外延淀积器的反应室。用单个反应室(相比用两个以上的反应室)好，有几个原因，例如，节约了设备费用，因为要购置和维护的设备少了。第2，节约了晶片制造时间，因为不必花时间把晶片从一个反应室送到另一个反应室。第3，降低了污染的危险，因为在制造过程中晶片表面露在污染环境中的可能性很少。
申请人发现，用包括图1至5所示的把晶片放在其中的反应器结构的外延淀积反应器实施该方法特别有利，例如APPlled Materials ofSanta Clara CA制造的EPI CENTURA反应器。该反应器机构包括支承晶片的托架101，托架101安装固定在托架轴105的臂103上，托架轴105滑动安装在晶片升高轴107的孔膛106中。晶片升高轴107安装成能在反应器的下盖(没画)中的圆柱形开口中垂直移动。气动机(没画)起动，它垂直移动托架轴105和晶片升高轴107。轴105和107可以单独移动也能一起移动。气动机还使托架101转动。托架101包括可滑动地安装在托架101的开口中的固定杆109，它的下端与晶片升高轴107的制动片111啮合。固定杆109的上端可支承晶片。通常固定杆109只是在晶片从反应器移进移出时用于支承晶片。为了把晶片装入反应器，用桨片113把晶片送入反应室。该桨片113的尺寸大小要能装在固定杆109之间，桨片113可以有一个以上的缺口114，通过该缺口114使固定杆109随着桨片113在反应器中插入和取出。见图5，晶片用桨片113送入反应器时，托架轴105和晶片升高轴107从图1所示交换位置上升到图2所示原位。托架轴105向上移动使与晶片升高轴107啮合的固定杆109与晶片背面连接并使桨片113脱开晶片。之后，从反应器取出桨片113。参见图3，之后，托架轴105再向上移动，而晶片上升轴107保持静止不动。这就使固定杆109相对于托架101向下滑动直到托架101的上表面与晶片接触为止。之后，托架101支承晶片。而且，托架轴105连续向上移动直到托架101和环115处于同一平面为止。在该点，托架101处于工艺位置。起动反应器中的一排大功率加热灯，加热晶片，通常，加热时托架101和晶片转动，使晶片加热更均匀。
B晶片起始材料
晶片起始材料最好是Cz晶体生长法的任何一种常规的变更方法生长的单晶锭切割出的单晶硅晶片。这种方法，以及标准的硅切割、研磨，腐蚀，抛光等均是本行业技术人员所知的而且已公开。例如，F.Shimura.Semiconductor Silicon Crystal Technology(AcademicPress，1989)；and Silicon Chemical Etching，(J，Grabmaier，ed.springerVerlag.New york 1982)中所公开的。
参见图6，晶片1最好有正面3，背面5和正面与背面之间的虚拟中心平面7，和连接正面3和背面5的周围边缘2。本文中用的术语“正面”和“背面”是指两个主要面，通常是晶片1的切割面。注意，正面环一定是随后要制造电子器件的表面，而与它相对的晶片1的主表面的背面5上也不必是要制造电子器件的表面。此外，由于硅晶片通常总厚度有些变化(TTV)，出现卷曲、弯折等，使晶片正面和背面上的每个点之间的中间点都安全处于平面中。但是，那些TTV小，卷曲和弯折很轻使中间点几乎处于平面中，虚拟的中心平面距正面和背面的距离几乎相同的材料作为实际使用的材料。
晶片可含一种以上的杂质，以使晶片有所需的各种性能。例如，晶片可以是P_型晶片，即，晶片中掺有元素周期表中的第3族元素。用得最多的是硼。或者，是N_型晶片，即，掺有元素周期表中第5族的元素，最典型的是磷。晶片最好是P_型晶片。晶片的电阻率范围是从0.004至50欧姆-厘米。至少为1.0Ω-cm更好，在1.0-20Ω-cm最好。另一优选实施例中，晶片的电阻率范围是0.01-1.0Ω-cm。
晶片内任何位置的氧浓度范围是10至18ppma，(即，约5×1017-约9×1017原子/cm3)(ASTM标准F-121-80)；12-17ppma，(即约6×1017-约8.5×1017原子/cm3)较好；12-15ppma，(即约6×1017-约7.5×1017原子/cm3)更好；12-13ppma，(即约6×1017-约6.5×1017原子/cm3)最好；氧浓度大于18ppma不太好，因为，这样的氧浓度会使晶片卷曲，更大的氧浓度使晶片表面附近形成氧沉淀的趋向更大，它反过来会引起器件漏电而损坏。
用空隙多的晶片起始材料时本发明特别有用。“空隙多的晶片”是指有较大量的晶格空位附聚团的晶片。如上所述，这些空位附聚团通常有正八面体结构，它的最大尺寸至少约为0.01μm。这些空位附聚团以空隙形式存在于晶片体中。当晶片表面出现COPs时，可用激光自动检测仪(有时也叫“激光表面检测仪”或“晶片表面颗粒计数器”)检测COPs，当检测仪的激光扫描晶片表面时，检测仪检测由COPs发射的光散射程度。适用的市售自动检测仪的实例包括：Surfscan 6220from KLA Tencor(Mountain View.CA)；and the CR80，CR81 andCR82，from ADE Optical systems Corp(charlotte.NC)。本发明特别合适用的空隙多的晶片起始材料，具有用激光自动检测仪检测的平均光散射密度至少约0.5/cm2，相当于直径不小于约0.12μm的聚苯乙烯球的光散射程度。该平均光散射密度在约0.5-约10/cm2较好，为约0.5-约3.5/cm2更好，为约0.6-约1.6/cm2最好。多空隙的晶片是特别适合的起始材料，因为它是用成本较低的传统的敞开式结构的Cz法制成的硅锭切割制成的。
C  晶片预处理和外延层淀积
按本发明方法制成的单晶硅晶片包括其上淀积有外延硅层的表面。外延层可淀积在整个晶片上或者只淀积在部分晶片上。参见图6，外延层最好淀积在晶片的正面3上。优选实施例中，外延层淀积在晶片的整个正面3上。根据晶片的用途外延层可淀积在晶片的其它任何部分上。就大多数应用而言，晶片的任何部分上是否有外延层并不重要。
如上所述，由Cz法制成的晶锭切割出的单晶硅晶片的表面上常常有COPs，但是，用于制造集成电路的晶片通常要求表面上基本上无COPs。在晶片表面上淀积外延硅层制成表面上基本上无COPs的晶片。该外延层填入COPs中，最终制成光滑的晶体表面。这已是科研的新课题。见Schmolke et al，The Electrochem Soc Proc.vol Pv98-1.P.855(1998)；and Hirofumi et al，Jpn.J APPl.phys.vol36.p.2565(1997)。按本发明，用厚度至少约为0.1μm的外延硅层能消除晶片表面上的COPs。外延层的厚度范围是约0.1-约10μm，至少约为0.1和少于3μm较好，约0.25-约2μm更好，约0.65-约1μm最好。
注意，如果外延层除了用于消除晶片表面上的COPs外还用于给晶片表面提供电性能，那么，外延层的优选厚度可以改变。例如，可用外延层精确控制晶片表面附近的杂质浓度分布。外延层用于除消除COPs以外的其它目的时，可使为达到所要求的目的的外延层厚度大过用于消除COPs的外延层厚度。该例中，用最小厚度来达到其它所需的效果。从商业角度考虑，通常不希望在晶片上淀积厚度更厚的外延层，因为厚度越厚要求淀积的时间越长，而且要更频繁地清洁反应炉。
1.预处理，以除去氧化硅
如果晶片表面上有氧化硅层，例如，当晶片表面在室温下露在空气中时，在硅表面上形成厚度为约10-15埃的天然氧化硅层，晶片表面上淀积外延层之前应去掉表面上的氧化硅层。这里用的术语“氧化硅层”是指与氧原子化合键合的硅原子层。典型的这种氧化硅层是每一个硅原子有2个氧原子。
晶片表面进行热处理能除去氧化硅层。晶片表面应加热到至少约1100℃，加热到约1150℃较好，约1150-1280℃更好，约1150-1220℃最好。发现如果晶片加热不均匀，温度梯度产生的内应力足以引起晶片内不同平面的相互移位即滑动，轻掺杂晶片，(例如，掺硼的电阻率为约1-10Ω-cm的晶片)对滑动特别敏感。因此，晶片加热要基本均匀。常用的加热速度为约3-18℃/秒，尽管也可以用更大的加热速度，如从约20℃至35℃，使晶片基本均匀加热。
在无氧的环境中最好是无氧化剂的环境中进行去除氧化硅层的处理。处理环境中最好含惰性气体，(如He，Ne或Ar)，HF，H2及其混合气体。含HF，H2及其混合气体的环境更好。惰性气体环境不是太好，因为，它们有时会在晶片表面中形成凹点。最好是在含氢的环境中。注意，尽管可用含N2的环境，但这种环境不太好，因为它会在晶片表面上形成氮化物，这种氮化物会防碍后面的外延层淀积。
许多传统的外延淀积法要求在有H2的气氛中加热晶片去掉氧化硅层需要在(例如1000℃至1250℃的)高温下对晶片退火处理一段时间(典型为10至90秒钟)。但是，对于除去氧化硅不需要进行这种退火步骤。在H2气氛中晶片加热到约1100℃(特别是至少约1150℃)，本身就足够去掉氧化硅层。因此，只需对晶片退火直到晶片达到合适的均匀的要求除去氧化硅层的温度为止。本发明的另一实施例中，去掉氧化硅层后，晶片退火60秒以下(不长于约30秒较好，不长于约20秒更好，在约5至15秒很好，约10至15秒最好)。另一实施例中，晶片表面温度达到约1100℃以后(最好是达到约1150℃以后)，晶片退火60秒以下(不长于约30秒较好，不长于约20秒更好，在约5至15秒很好，最好是约10至15秒)。
2.外延层淀积
一旦晶片表面无氧化硅，晶片最好露在含硅的气氛中，形成外延层。本发明优选实施例中，该气氛中含SiCl4，SiHCl3，SiH2Cl2，SiH3Cl，或SiH4。气氛还含载体气体(最好是H2)。一个实施例中，外延淀积过程中的硅源是SiH2Cl2或SiH4。若用SiH2Cl2，淀积时的反应器压力从约500至760Torr。另一方面，若用SiH4，反应器压力为约100Torr。淀积中的硅源用SiHCl3最好。最好用其它更便宜的硅源。此外，用SiHCl3淀积外延层可在大气中进行。它的优点是不需用真空泵，反应室坚固耐用不需防止它损坏。存在的安全危害极小，空气漏进反应室中的机会减小。
外延淀积中晶片表面要保持足够的温度，(例如，至少约为900℃)以防止在含硅的气氛中在晶片表面上形成多晶硅。
本发明的一个实施例中，外延层淀积中晶片在高温下热处理，该高温处理下面将在“D”段中讨论，以影响后面的晶片中的氧沉淀性能。该实施例中，外延淀积中晶片表面的温度至少约1175℃，高于1200℃较好，高于约1200℃不高于约1280℃更好，约1220℃至1250℃最好。
更好的实施例中，在高温热处理之前进行外延淀积。本实施例中，外延淀积中的晶片表面温度低于高温热处理温度，为约900℃至1175℃，约1050至1150℃更好。在高温热处理之前淀积外延层较好，因为，外延淀积时的温度较低可使反应室内部淀积的硅少，减少了清洁时间，减少了设备损坏的危险。无论外延淀积和高温热处理是否同时进行，除去氧化硅层时的晶片温度和外延淀积时的晶片温度通常是相同或大致相同。
外延淀积层的生长速率为约0.5-7.0μm/分钟，在1个大气压下在约1150℃用含约2.5mol％的SiHCl3和约97.5mol％的H2的气氛能达到3.5-4.0μm/分钟的外延层生长速率。
如果用要求外延层含杂质的晶片，那么，含Si的气氛中也含杂质。例如，通常要求外延层含B(硼)，在淀积时气氛中含B2H6就能制成含B的外延层。要得到要求的性能，例如，电阻率，B2H6的mol％与几个因素有关，例如，外延淀积时从特定衬底外扩散的硼量，反应器和衬底中存在的作为污物的P型杂质和N型杂质的量，和反应器的压力和温度等因素。因含约0.03ppm的B2H6气氛(即总气体量中，每106mol总气体含0.03mol的B2H6)，在约1125℃，在约一个大气压下，能制成电阻率为约10Ω-cm的外延层。1.高温热处理后快速冷却以影响随后的热处理步骤中晶片中的氧沉淀性能
本发明方法中，处理晶片，形成晶片中的晶格空位模型，在晶片热处理时，它在晶片中形成理想的不均匀的氧沉淀深度分布，热处理的时间周期与任何电子器件的制造工艺中的热处理周期大致相同。图7示出按本发明方法制造的晶片经热处理形成的氧沉淀分布。本例中，晶片1的特征是否15和15′(“裸露区”)无氧沉淀。这些区从正面3和背面5延伸的深度分别为t和t′，t和t′均约为10～100μm，约50～100μm更好。无氧沉淀的区域15与15′之间的区域17含大致均匀的氧沉淀52浓度。大多数应用中，区域17中的氧沉淀浓度52至少约5×108沉淀/cm3，约为1×109沉淀/cm3更好。要知道，图7的目的是帮助本行业的技术人员理解本发明，它只是一个实施例。本发明不受该实施例限制。本发明也能用来形成只有一个裸露区15而不是两个裸露区15和15′的晶片。
通常，晶片在无氧气氛中在高温下退火，之后，按至少约10℃/秒的速度快速冷却，在晶片中形成晶格空位模型。高温烘烤的目的是：(a)。形成贯通晶片的均匀分布的晶格中的自间隙空位对，即Frenkll缺陷，(b)消解晶片中存在的不稳定的氧沉淀成核中心。通常加热到较高温度，形成更多的Frenkll缺陷。快速冷却的目的是产生晶格空位的不均匀分布。使晶片中心或附近区域内的空位密度最大，并按晶片的表面方向减小空位密度。认为在温度下降时晶片表面附近的部分空位扩散到晶片表面并消失，使表面附近的空位密度下降，从而造成晶格空位的不均匀分布。
高温热处理用的气氛中最好无氧，含H2，惰性气体或它们的混合气体。用含H2，惰性气体或它们的混合气体的气氛较好。最好用主要含H2的环境气体。要求在晶片上生成规定厚度的外延层时，无论环境中是否有非氧化组合物，通常都要清除反应室内的含硅气体。
高温热处理的温度至少约1175℃，高于1200℃较好，1200℃-1280℃更好，约1220℃-1250℃最好。通常，用本发明方法制成的晶片随后加热时，这些温度范围内的较高温度导致形成更大的氧沉淀密度。这种趋势如图9所示。
正如前面注意到的，淀积外延层时可进行高温热处理。优选实施例中，是在外延淀积结束之后进行高温热处理。外延淀积结束后5秒钟内，2秒钟内或立即进行高温热处理。任何晶片进行热处理时直到在以下条件下进行晶片高温退火为止：(1)晶片任何部分达到规定的高温后至少约5秒钟(约5至30秒钟较好，约10至20秒钟更好，约10～15秒钟最好)，或(2)晶片周围的环境中基本上没有用于外延淀积的含硅气体。
高温热处理后，晶片快速冷却。通常快速冷却在进行热处理的相同的无氧气氛中进行，当然，也可以在不同的无氧气氛中进行。通常至少在一部分中开始冷却，断开反应器中的热源(这种热源通常包括面对晶片的一个以上的加热灯)。晶片的冷却速度至少约10℃/秒(约大于15℃/秒较好，至少约为20℃/秒更好，至少约为30℃/秒很好，至少约50℃/秒最好)，冷却一段时间，使晶片温度达到能较好改善晶格空位的温度。一旦晶片温度冷却到不再改善晶格空位的温度时，冷却速度对晶片的氧沉淀性能就没有明显影响，因此冷却速度就不重要了。通常在约800℃以上(特别是约900℃更特别是在约1000℃以上)的温度下能较好改善晶格空位。
优选实施例中，晶片按至少约10℃/秒的平均冷却速度(大于约15℃/秒的速度较好，至少约20℃/秒的速度更好，约30℃/秒很好，约50℃/秒的速度最好)，从退火温度降低到低于退火温度约150℃(约250℃更好)。另一实施例中，晶片按平均冷却温度约10℃/秒(约大于15℃/秒较好，至少约20℃/秒更好，至少约30℃/秒很好，至少约50℃/秒最好)，冷却到晶片的平均温度为约1000℃，约900℃更好，约800℃最好。
用有图1-5所示反应器结构的反应器时，最好把晶片从托架101取下以增加冷却速度，最好是让晶片远离托架101的位置。实施的方法是，把托架轴105下降到原位(见图4)，或者，热处理后换位。托架101处于原位或换位时，晶片只由固定杆109支承，所以晶片的几乎全部正面和背面除固定杆外都不接触其它任何固体热表面。使晶片离开托架101，可使晶片的平均冷却速度加大一倍，例如从约10-15℃/秒增大到约25～30℃/秒。热处理后约3秒钟内，最好在约2秒钟内甚至约1秒钟后，最好是立即降低托架轴105，即，脱开加热源，例如一个以上的加热灯，能得到最佳的空位分布图形。因此，如果反应器机构要求托架101位于确定的转动位置，即“转动原位”，以便使托架下降，那么，最好在热源脱开后约3秒钟之内，约2秒钟后较好，甚至1秒钟后，最好是立即使托架101回到原位。
高温热处理和快速冷却得到的不均匀空位分布图形是用于氧沉淀的模型。具体地说，当晶片随后受热时(例如，在电子器件制造工艺中受热时)，在含较高空位密度的晶片区17中氧迅速集结构成沉淀，但不趋向在晶片表面3和5附近的空位密度较低的区域15和15′中集结。通常在约500℃至800℃的温度下氧成核，在约700℃至1000℃生长氧沉淀物。因此，在电子器件制造工艺的热处理周期中会在晶片中形成不均匀分布的氧沉淀，通常在约800℃进行这种热处理。
如上所述，用本发明方法处理其表面上有大量COPs和晶片块中有大量空隙的多空隙晶片起始材料特别有用。图8是在热处理后立即用本发明方法用多空隙的晶片起始材料制成的晶片外层中的晶格空位附聚团51和氧沉淀52的分布图形。外延层50在晶片1的外表面3、4和6上，本例中，背面5上无外延层。由于外延层填充在几乎全部COPs中，所以晶片光滑，表面2和8几乎无COPs。氧沉淀52的分布图形与图7所示氧沉淀分布图形相同，能完全达到IG的目的。本发明方法中在晶片1整个体内的空位附聚团51(即体内空隙分布)基本上有相同的分布曲线，不会因存在外延层50而影响晶片1的表面2和8，它在表面2和8和空位附聚团51之间起阻挡层作用。因此，本发明在商业上有用，因为用多空隙晶片起始材料能部分形成有本征吸气能力和基本上无COPs的表面的硅晶片，而且制造成本较低。
若用多空隙的晶片起始材料，用本发明方法制成的晶片的典型特征是，从晶片表面上除去外延层和外延层下至少约0.2μm厚的硅层(即从外延层向晶片中心平面测到的至少0.2μm厚的硅层)，其后，该表面具有平均光散射密度至少约为0.5/cm2，用激光自动检测仪测试相当于直径不小于约0.12μm的聚苯乙烯球测到的。优选实施例中，该光散射密度约为0.5～10/cm2，约为0.5～3.5/cm2更好。约0.6至0.6/cm2最好。可用本行业技术人员通用的各种抛光清洁方法除去正面上的外延层和附加硅层。所用的抛光和清洁方法，至少在某些环境下在电阻率小于约0.02Ω-cm的硅单晶晶片表面形成平均散光密度不大于约0.2/cm2的表面(它是用激光自动检测仪检测的，相当于直径不小于约0.12μm的聚苯乙烯球的散光度所得到的结果)。
上述优选实施例只是为了让本行业的其它技术人员了解发明的原理和实际应用，所以本行业的其它技术人员可以采取多种形式使用本发明，使本发明最适合于实际使用的要求，但本发明不限于上述实施例，它可以有各种改进。

Claims (11)

1.一种制造表面上淀积有外延层的硅晶片的方法，包括以下步骤：
在硅晶片表面上淀积外延层；
在外延层淀积中和/或淀积后，将晶片加热到至少约1175℃；
按至少约10℃/秒的冷却速度冷却被加热的晶片一段时间，且(a)晶片的温度高于1000℃，(b)晶片不接触托架；
其中，外延层淀积、加热和冷却是在同一反应室内进行的。
2.按权利要求1的方法，其中，晶片在冷却过程中由固定杆支承。
3.一种制造表面上淀积有外延层的硅晶片的方法，包括以下步骤：
在硅晶片表面上淀积外延层；
在外延层淀积中和/或淀积后，将晶片加热到至少约1175℃，和
按至少约10℃/秒的冷却速度冷却被加热晶片一段时间，且晶片温度高于1000℃；
其中，外延淀积、加热和冷却是在同一反应室内进行的；用激光自动检测仪检测相当于直径不小于0.12μm的聚苯乙烯球测到的散光程度时，开始外延淀积的晶片表面具有平均散光密度至少约0.5/cm2。
4.按权利要求3的方法，其中，冷却过程中至少一部分时间用固定杆支承晶片。
5.按权利要求3的方法，还包括在外延淀积前在基本无氧化剂的气氛中加热晶片表面，以除去晶片表面的氧化硅层。
6.按权利要求5的方法，其中，除去氧化硅层后约5至15秒钟开始淀积外延层。
7.按权利要求5的方法，其中，将晶片表面加热到至少约1100℃除去氧化硅层，在晶片表面达到约1100℃后5至15秒钟开始淀积外延层。
8.按权利要求3的方法，其中，在外延淀积的至少部分时间晶片温度至少约为1175℃。
9.一种制造表面上淀积外延层的硅晶片的方法，包括以下步骤：
在硅晶片表面上淀积厚度至少约为0.1且小于3μm的外延层；
在外延层淀积中和/或淀积后加热到至少约1175℃，和
按至少约10℃/秒的冷却速度冷却被加热的晶片一段时间，且晶片温度高于约1000℃；
其中，外延淀积、加热和冷却是在同一反应室内进行的。
10.按权利要求9的方法，其中，至少部分冷却时间中用固定杆支承晶片。
11.按权利要求9的方法，其中，开始淀积外延层的晶片表面具有散光密度至少约为0.5/cm2，用激光自动检测仪检测得，相当于直径不小于约0.12μm的聚苯乙烯球的散光程度。
CN00808977A 1999-06-14 2000-06-01 有本征吸气的外延硅晶片的制造方法 Pending CN1355932A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/332,745 US20030051656A1 (en) 1999-06-14 1999-06-14 Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US09/332,745 1999-06-14

Publications (1)

Publication Number Publication Date
CN1355932A true CN1355932A (zh) 2002-06-26

Family

ID=23299684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00808977A Pending CN1355932A (zh) 1999-06-14 2000-06-01 有本征吸气的外延硅晶片的制造方法

Country Status (7)

Country Link
US (2) US20030051656A1 (zh)
EP (1) EP1192650A2 (zh)
JP (1) JP2003502836A (zh)
KR (1) KR20020010708A (zh)
CN (1) CN1355932A (zh)
TW (1) TW454269B (zh)
WO (1) WO2000077830A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103014651A (zh) * 2012-12-17 2013-04-03 深圳先进技术研究院 薄膜太阳能电池退火装置、铜铟镓硒薄膜电池及铜锌锡硫薄膜电池吸收层的制备方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
JP3743395B2 (ja) * 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハ
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2007251078A (ja) * 2006-03-20 2007-09-27 Nuflare Technology Inc 気相成長装置
US7566951B2 (en) * 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
US8104951B2 (en) * 2006-07-31 2012-01-31 Applied Materials, Inc. Temperature uniformity measurements during rapid thermal processing
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP5201126B2 (ja) * 2009-12-15 2013-06-05 信越半導体株式会社 シリコンエピタキシャルウェーハの不純物評価方法
US9745667B2 (en) * 2011-06-22 2017-08-29 Lg Innotek Co., Ltd. Method of fabricating wafer
US9443728B2 (en) * 2013-08-16 2016-09-13 Applied Materials, Inc. Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing
US10184193B2 (en) 2015-05-18 2019-01-22 Globalwafers Co., Ltd. Epitaxy reactor and susceptor system for improved epitaxial wafer flatness

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
KR0155545B1 (ko) 1988-06-27 1998-12-01 고다까 토시오 기판의 열처리 장치
JPH0232535A (ja) 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
US5100502A (en) 1990-03-19 1992-03-31 Applied Materials, Inc. Semiconductor wafer transfer in processing systems
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2653566B2 (ja) 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
JP3238432B2 (ja) 1991-08-27 2001-12-17 東芝機械株式会社 マルチチャンバ型枚葉処理装置
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH05243166A (ja) 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5589224A (en) 1992-09-30 1996-12-31 Applied Materials, Inc. Apparatus for full wafer deposition
JP2790009B2 (ja) 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
KR0139730B1 (ko) 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5800686A (en) 1993-04-05 1998-09-01 Applied Materials, Inc. Chemical vapor deposition chamber with substrate edge protection
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5332443A (en) 1993-06-09 1994-07-26 Applied Materials, Inc. Lift fingers for substrate processing apparatus
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
US5551982A (en) 1994-03-31 1996-09-03 Applied Materials, Inc. Semiconductor wafer process chamber with susceptor back coating
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0824796A (ja) 1994-07-18 1996-01-30 Toshiba Corp 郵便物区分装置
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
US5738751A (en) 1994-09-01 1998-04-14 Applied Materials, Inc. Substrate support having improved heat transfer
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5860848A (en) 1995-06-01 1999-01-19 Rodel, Inc. Polishing silicon wafers with improved polishing slurries
JPH09205130A (ja) 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
US5772773A (en) 1996-05-20 1998-06-30 Applied Materials, Inc. Co-axial motorized wafer lift
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5848670A (en) 1996-12-04 1998-12-15 Applied Materials, Inc. Lift pin guidance apparatus
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69806369T2 (de) 1997-04-09 2003-07-10 Memc Electronic Materials, Inc. Silicium mit niedriger fehlerdichte und idealem sauerstoffniederschlag
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
US6130105A (en) * 1997-08-28 2000-10-10 Applied Materials, Inc. Deposition rate control on wafers with varying characteristics
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
WO1999022403A1 (en) * 1997-10-24 1999-05-06 Memc Electronic Materials, Inc. Process and apparatus for preparation of epitaxial silicon layers free of grown-in defects
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
EP1110236B1 (en) 1998-08-05 2006-10-18 MEMC Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
CN1155074C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103014651A (zh) * 2012-12-17 2013-04-03 深圳先进技术研究院 薄膜太阳能电池退火装置、铜铟镓硒薄膜电池及铜锌锡硫薄膜电池吸收层的制备方法

Also Published As

Publication number Publication date
US20030159650A1 (en) 2003-08-28
US6666915B2 (en) 2003-12-23
TW454269B (en) 2001-09-11
US20030051656A1 (en) 2003-03-20
WO2000077830A3 (en) 2001-06-28
WO2000077830A8 (en) 2002-02-28
WO2000077830A2 (en) 2000-12-21
KR20020010708A (ko) 2002-02-04
JP2003502836A (ja) 2003-01-21
EP1192650A2 (en) 2002-04-03

Similar Documents

Publication Publication Date Title
CN1355932A (zh) 有本征吸气的外延硅晶片的制造方法
CN101187058B (zh) 硅半导体晶片及其制造方法
US6284384B1 (en) Epitaxial silicon wafer with intrinsic gettering
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
TWI393168B (zh) 降低矽晶圓中金屬污染之方法
JP2874834B2 (ja) シリコンウェーハのイントリンシックゲッタリング処理法
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
US20070178668A1 (en) Epitaxial wafer and method for producing epitaxial wafers
CN101351580A (zh) 具有本征吸杂的砷和磷掺杂的硅晶片衬底
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
CN100345263C (zh) 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法
JP3381816B2 (ja) 半導体基板の製造方法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
CN1191608C (zh) 硅半导体基板及其制备方法
CN1441960A (zh) 形成具有洁净区的硅片的方法和装置
US7288791B2 (en) Epitaxial wafer and method for manufacturing method
JPH1050715A (ja) シリコンウェーハとその製造方法
CN1217392C (zh) 形成具有洁净区的外延硅片的方法和装置
EP0973190A2 (en) Silicon wafer and method for producing it
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
JP4276764B2 (ja) シリコン単結晶基板及びその製造方法
CN1441961A (zh) 形成具有洁净区的硅片的方法和装置
JP3890819B2 (ja) シリコンウェーハの熱処理方法
JP2002009006A (ja) 拡散シリコンウェハおよびその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned