TW495830B - Method of producing silicon epitaxial wafers - Google Patents

Method of producing silicon epitaxial wafers Download PDF

Info

Publication number
TW495830B
TW495830B TW090110638A TW90110638A TW495830B TW 495830 B TW495830 B TW 495830B TW 090110638 A TW090110638 A TW 090110638A TW 90110638 A TW90110638 A TW 90110638A TW 495830 B TW495830 B TW 495830B
Authority
TW
Taiwan
Prior art keywords
epitaxial
heat treatment
substrate
silicon
temperature
Prior art date
Application number
TW090110638A
Other languages
English (en)
Inventor
Hiroshi Takeno
Norihiro Kobayashi
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TW495830B publication Critical patent/TW495830B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

495830 A7 B7 五、發明説明¢1 ) 【技術領域】 本發明係關於不會受到磊晶成長用基板之結晶熱履歷 之影響發揮安定I G能力,從裝置製程之初期階段就可製 造具有優異I G能力之磊晶晶圓之方法。 【背景技術】 使用Czochralski ( CZ )法所育成之砂單結晶所製造之 矽晶圓,在5〜1 Ox 1 017a t oms/cm3左右之 格子間氧含有雜質。此格子間氧係拉起工程中固化之後冷 卻到室溫之熱履歷(以下,稱爲結晶熱履歷)之時段爲了 成爲過飽和狀態而澱積,而形成氧澱積核(矽氧化物之微 小澱積物)。 於半導體積體電路之製造工程施加熱處理時,由於此 氧澱積核之成長進行氧澱積,而發生氧澱積物或起因於其 之轉位等微小缺陷。此氧澱積物若存在於晶圓表面之裝置 活性層時將劣化裝置特性,但是,存在於晶圓內部時作爲 捕獲重金屬雜質之側變成有效可得到被稱爲I G ( Internal Gettedng )之效果,可提升裝置特性或良率。從這種觀點 ,C Z晶圓中之氧澱積之控制爲重要之問題,從以前就盛 行硏究。 爲了晶圓表面附近之裝置製作領域成爲無缺陷化,有 時使用C Z晶圓上因氣相成長堆積矽單結晶層(以下,有 時稱爲磊晶層)之磊晶晶圓。即使於此磊晶晶圓,在基板 附加I G能力爲重要之事。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~77^ (請先閱讀背面之注意事項再本頁) -裝· -線 經濟部智慧財產局員工消費合作社印製 495830 A7 B7 五、發明説明& ) (請先閲讀背面之注意事項再_本頁) 但是,通常之嘉晶成長’因在1 〇 0 〇。(3以上高溫下 進行’所以拉起製作磊晶成長用棊板之矽單結晶時之結晶 熱履歷所形成之氧澱積核就溶體化,在裝置製作工程之氧 澱積’爲與通常之未熱處理之c z矽晶圓比較受到抑制。 因此,磊晶晶圓係I G能力降低而成爲問題。 作爲解決此問題,具有在磊晶工程前藉施加8 0 〇 °C 左右之熱處理使澱積核大爲成長,即使於高溫之磊晶工程 也不會消滅之方法(例如,參照日本專利特開平 10 — 223641號公報)。或,具有本申請人先前所 提案之日本專利特願2 0 0 0 — 1 7 Φ7 9號所記載,在 磊晶工程後藉施加4 5 0〜7 5 0 °C左右之熱處理再形成 澱積核之方法。 經濟部智慧財產局員工消費合作社印製 但是,在磊晶工程前施加熱處理之方法,因利用在結 晶熱履歷所形成之澱積核,所以,於結晶熱履歷不同之晶 圓時澱積核密度將不同。因此,因結晶拉起條件或結晶位 置之相異澱積物密度會發生偏差,有不能得到安定吸氣( gettedng )能力之問題。又,將S b (銻)或A s (砒) 摻雜成高濃度之N+ 基板(導電型爲η型,電阻率爲 〇 . 1 Ω c m以下之矽晶圓)係本質上不容易進行氧澱積 ,所以,於結晶熱履歷所形成之澱積物之密度爲低,幾乎 由於無磊晶工程前之熱處理之效果。 並且,即使於磊晶工程後之熱處理N +基板也不容易形 成澱積核,所以爲了得到充分密度致使熱處理發生時間變 長之問題。關於N +基板對於不容易進行氧澱積之理由’雖 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 7^7 495830 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明6 ) 然提案有幾種模型但是尙未變成明確,於此避免提起此事 。另者,使用N +基板之N / N +磊晶晶圓(在N +基板上 ’以η型形成〇 . 1 Ω c m以上之磊晶層之磊晶晶圓), 係從其構造上作爲C C D用材料被視爲有希望。但是,如 上述因不能期待I G效果,替代於此廣泛地使用N/N磊 晶晶圓(在電阻率〇 · 1 Ω cm以上之η型基板上,形成 η型而〇 · 1 Ω c m以上之磊晶層之磊晶晶圓)。即使於 此情形,爲了附加I G效果,在磊晶工程前或後必須施加 氧澱積熱處理。因此,於N / N +磊晶晶圓,比較簡便地附 加I G效果已成爲重要之問題。 作爲促進氧化澱積熱處理之簡便方法有被稱爲R T A (Rapid Thermal Annealing )之快速加熱•快速冷卻熱 處理(例如,參照日本專利特表平6 — 5 0 4 8 7 8號公 報)。可進行此熱處理之熱處理裝置(RTA裝置)’係 採用燈加熱方式之情形居多,可在1 0〜1 0 0 °C /秒左 右之升降溫速度進行熱處理。 於此R T A工程從晶圓表面所導入之過剩空孔,被認 爲容易進行氧澱積。但是,即使進行R T A,曉得了在其 即後施加磊晶工程時澱積促進效果會消失。此係被認爲在 磊晶工程空孔爲向外方擴散爲原因。又,在R τ A後加上 4 5 0°C以上8 0 0°C以下之熱處理時雖然澱積促進效果 會變成更大,但是因熱處理溫度爲低所以澱積物之成長並 非充分,在高溫之磊晶工程不能殘存。尤其,不容易發生 氧澱積之N +基板,其影響爲大。 (請先閲讀背面之注意事項再_本頁) |裝· 木 訂 線 本紙張尺度適用中國國家標準(CNS )A4規格(2i〇x297公* ) - 6 - 495830 經濟部智慧財產局員工消費合作社印製 A7 ___ B7_五、發明説明) 因近年之裝置製程之低溫化,抑制製程中之澱積物之 成長’顧慮到不能確保充分之吸氣能力。因此,在裝置製 程前之階段形成可檢出水準之大尺寸之澱積物較佳。但是 ’於習知之方法,係在磊晶工程即後欲形成可檢出之尺寸 之澱積物爲困難之事。 【發明之揭示】 本發明之目的係提供一種可製造不會受到磊晶成長用 基板之結晶熱履歷之影響發揮安定I G能力,從裝置製程 之初期階段就具有優異I G能力之磊晶晶圓,尤其可以簡 便地消除不容易進行N+ 基板之氧澱積之問題所起因之N / N +磊晶晶圓之I G不足之磊晶晶圓之製造方法。 爲了解決上述問題,本發明之矽磊晶晶圓之製造方法 ,其特徵爲:對於磊晶成長用之晶圓之矽基板,在 1 200 t:〜1 3 50 t:溫度下進行1〜1 20秒之 R T A (快速加熱•快速冷卻熱處理),並且,在9 0 〇 °C〜1 0 5 0 °C溫度下進行2〜2 0小時熱處理之後,在 上述矽晶圓表面形成磊晶層。此方法係對於電阻率爲 〇 · 1 Ω c m以下之η型矽晶圓尤其有效,即使磊晶層之 形成溫度爲1 1 0 0°C以上之高溫,也可製造具有優異 I G能力之嘉晶晶圓。 在磊晶成長後之基板內部欲使其具有充分氧澱積物密 度,就必須將R T A之條件成爲1 2 0 0 °C以上,1秒以 上,但是若超過13 5 0°C時有可能發生對於晶圓之金屬 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) Γ7Τ 〜 (請先閲讀背面之注 意事項再 •本頁) -裝I· 線- 495830 A7 B7 五、發明説明(5 ) 汙染或發生滑動轉位等之問題所以不宜。又,若熱處理時 間超過1 2 0秒時就會發生生產量之降低或熱處理之耐久 性等問題,並非現實。 又,作爲R T A後之熱處理條件,尤其於N +基板在磊 晶成長後之基板內部欲使其確實具有氧源積物密度(至少 1 X 1 〇 7 / c m 3 ),需要在9 0 〇 °C以上進行2小時以 上之熱處理,但是,若進行超過2 0小時之熱處理因效果 會飽和所以無意義。又,在超過1 〇 5 0°C溫度時在基板 內部不容易形成新氧澱積核所以不宜。 【實施發明之最佳形態】 茲將本發明之一實施形態之附圖中,依據第1圖說明 如下,但是,圖示例只不過例示性者,除非從本發明之技 術思想脫離當然可進行種種變形。 第1圖係表示本發明之矽磊晶晶圓之製造方法之工程 順序之流程圖。首先,準備磊晶成長用之矽基板(步驟 1 0 0 )。作爲此矽基板係較佳地使用導電型爲η型而電 阻率爲1 · 0 Ω c m以下者。對於此矽基板進行R T A ( Rapid Thermal Annealing ,快速加熱•快速冷卻熱處理) (步驟1 0 2 )。此R T A之條件,係在1 2 0 0 t:〜 1 3 5 0 t溫度下以1〜1 2 〇秒之條件進行。此條件以 外,如上述不能充分達成本發明之作用效果。 對於此R T A結束後之矽基板再進行熱處理(步驟 1 0 4 )。此熱處理條件,係在9 0 0 °C〜1 0 5 0 °C溫 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _ 8 · 請 先 閲 讀 背 面 之 注 意 事 項 再 fi 本 經濟部智慧財產局員工消費合作社印製 495830 A7 _ B7 五 '發明説明(6 ) 度下以2〜2 0小時條件進行。在此條件外,如上述有效 地發揮本發明之作用效果。對於受到這種熱處理之矽基板 之表面形成嘉晶層(步驟10 6)。此嘉晶層之形成係與 以往同樣即使於1 0 0 0 °C以上之高溫進行也無問題。按 ,於步驟1 0 4之熱處理環境雖然並非特別加以限定,但 是,在氧化性環境進行時,必須去除所形成之氧化膜之後 進行磊晶工程。 像這樣,本發明之製造方法,係因製作磊晶成長用之 矽基板之矽單結晶之結晶熱履歷所形成之氧澱積核在高溫 之R T A工程消滅,其R T A後因施加較高溫(9 0 0 t: 〜1 0 5 0 °C)之熱處理,形成澱積核並且同時使其核成 長,將使用即使於磊晶工程也不會消滅之澱積物之磊晶成 長用基板進行磊晶之成長。藉此,即使於磊晶工程即後, 由使用紅外散射截面X射線攝影術(tomography )之測定 裝置就可得到具有可檢出尺寸之澱積物之磊晶晶圓。 因此,即使N +基板在磊晶工程前之階段因澱積物已成 長,所以從裝置製程之初期階段可製造具有吸氣能力之磊 晶晶圓。又,在結晶熱履歷所形成之殿積核因會在R T A 工程消滅,所以無起因於其之偏差,可製造具有安定I G 能力之嘉晶晶圓。 並且,在晶圓原本所存在之空孔,或在RTA工程所 注入之空孔,因其後之熱處理工程之外方擴散從表面附近 被排除,所以在晶圓表面附近形成氧澱積物之無缺陷領域 (D Z層),對於形成於其上之磊晶層之結晶性有利地作 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 7〇Ζ (請先閲讀背面之注意事項再 W衣丨· 本頁 線 經濟部智慧財產局員工消費合作社印製 495830 A7 ___ B7 五、發明説明(7 ) 用。 (實施例) . 茲舉出實施例將本發明再具體地說明如下,但是自不 待言這些實施例並非例示性地被限定解釋。 (實施例1 ) 準備直徑6英吋,結晶方位〈100〉,初期氧濃度 15ppma (JEIDA (日本電子工業振興協會)規 格)之S b摻雜基板。電阻率係約0 · 0 2 Ω c m。對此 基板,在氮環境下施加9 0 0 t:,1 0 0 〇 t:,3 0秒鐘 之 RTA。其後,在 900°C,1000 °C,l〇50t: 下施加2〜1 6小時之熱處理。熱處理環境係含有2 %氧 之氮環境(2%〇2/N2)進行。並且,去除熱處理後之 基板表面之氧化膜,在1 1 5 0 °C使其成長3 // m之磊晶 經濟部智慧財產局員工消費合作社印製 術 係澱加 A 滅可 影 關經增 T 消成 攝 之已加 R 會形 線 物理增由不可 射 積處之,也段 X 澱熱間板程階 面 氧之時基 Η 之 截 與時著 b 晶後 射 間小隨 S 磊即 散 時 2 , 之之程 外 理經度積溫工 紅 處度密澱高晶。 用 熱溫之易於磊物 使 之何上容使在 m 度 度任以不即了« 密 溫於方於成得之 物 各使次,形曉寸 積 之即 7 果可,尺 澱 後。到結理且分 氧 A 圖察此處並充 將。T 2 觀從熱,有 , 定 R 第度。之物具 後測在於密度後積之 之以 示物密其澱出 層加 表積·其與之檢 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -1〇 - 495830 A7 ____B7 五、發明説明(8 ) (實施例2 ) 準備直徑6英吋,結晶方位〈1 〇 〇〉,初期氧濃度 1 6 · 5 p p m a之A s摻雜基板。電阻率係約 〇· 005Dcm。與此實施例1同樣,對此基板,在氮 環境下施加1 200°C,30秒鐘之RTA。其後,在 900 °C,1000 °C,1050 °C 下施加 2 〜16 小時 之熱處理(2%〇2/N2)。並且,去除熱處理後之基板 表面之氧化膜,在1 1 2 5°C使其成長5 //m之磊晶層之 後,將氧澱積物密度使用紅外散射截面X射斷層攝影術加 以測定。 在R T A後之各溫度之熱處理時間與氧澱積物之關係 表示於第3圖。即使於任何溫度經2小時之熱處理已經澱 積物密度觀察到8次方以上之密度,隨著時間之增加增加 其密度。從此結果,與S b摻雜基板即使於A s摻雜基板 ,由R T A與其後之熱處理可形成即使於高溫之磊晶工程 也不會消滅之澱積物,並且,曉得了在磊晶工程即後之階 段可形成可檢出之具有充分尺寸之澱積物。 按,所以在短時間時之密度較實施例1稍高,被認爲 氧濃度之不同所致。 (實施例3及比較例1 ) 爲了調查R T A溫度之影響進行實驗。對於與實施例 1同樣之S b摻雜基板,在氮環境下施加3 0秒鐘之 R T A。R T A溫度係定爲1 1 5 0 °C (比較例1 ), 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) 11 請 先 閲 讀 背 之 注 意 事 項
頁 經濟部智慧財產局員工消費合作社印製 495830 A/ B7 五、發明説明(9 ) 1 2 0 0 °C 及 1 2 5 0 °C (實施例 3 )。 RTA後,在1 〇 〇 〇°C施加8小時之熱處理(2% 〇 2 / N 2 )。並且,去除其熱處理後之基板表面之氧化膜 ,在1 1 5 0°C使其成長3 //m磊晶層之後,將氧澱積物 密度使用紅外散射截面X射斷層攝影術加以測定。 將RTA之溫度與氧澱積物之關係表示於第4圖。在 1 1 5 0 °C澱積物密度爲低至1 X 1 0 7 / c m 3以下,但 是在1 2 0 0 t以上時觀察到8次方以上之密度,從此結 果,曉得了 R T A溫度係在1 2 0 0 °C以上較佳。 爲了調查R T A環境之影響進行實驗。對於與實施例 1同樣之S b摻雜基板,在氫環境下施加1 2 5 0 °C, 30 秒鐘之 RTA。RTA 後,在 900 t:與 1 250 °C 下施加2〜1 4小時之熱處理(2 %〇2 / N 2 )。並且, 去除其熱處理後之基板表面之氧化膜,在1 1 5 0 °C使其 成長3 // m磊晶層之後,將氧澱積物密度使用紅外散射截 面X射斷層攝影術加以測定。 將R T A之各溫度之熱處理時間與氧澱積物之關係表 示於第5圖。即使於任何溫度在2小時之熱處理澱積物密 度已經觀察到8次方以上之密度,隨著時間之增加密度也 增加。從此結果,R T A之環境即使於氫時,因R T A與 其後之熱處理可形成連磊晶工程也不會消滅之澱積物,並 且,曉得了在磊晶工程即後之階段形成可檢出之具有充分 尺寸之澱積物。 本紙張尺度適用中國國家標準(CNS ) A4·規格(210X297公釐) _ 12 - 請 先 閲 讀 背 面 之 注 意 事 項 頁 經濟部智慧財產局員工消費合作社印製 495830 ___ B7 五、發明説明(1〇 ) (比較例2 ) 準備與實施例1及實施例2同樣之S b及A s摻雜基 板。對於這些基板,不施加R T A及其後之熱處理在 1 1 5 0 °C使其成長3 # m磊晶層之後,將氧澱積物密度 使用紅外散射截面X射斷層攝影術加以測定。其結果,使 用任何基板時,澱積物密度係5 X 1 0 6 / c m 3以下,與 各實施例比較具極低密度。 (比較例3 ) 準備與實施例1及實施例2同樣之S b及A s摻雜基 板。對於這些基板,在氮環境下施加1 2 0 0/C,3 0秒 鐘之RTA。其後,施加800 t,2小時之熱處理(2 %〇2 / N 2 )。其後,去除基板表面之氧化膜,在 1 1 5 0 t使其成長3 // m磊晶層之後,將澱積物密度使 用紅外散射截面X射斷層攝影術加以測定。其結果,使用 任何基板時,澱積物密度係5 X 1 0 7/ c m 3以下。 從上述實施例1〜4及比較例1〜3,對於S b及 A s摻雜基板,因施加本發明之RTA及9 0 0 °C〜 1 0 5 0 °C之熱處理,曉得了即使於磊晶工程後可形成具 有充分密度之氧澱積物。 按,即使不容易澱積之S b或A s摻雜之N+基板因具 有充分效果,即使於容易澱積之B (硼)摻雜低電阻率基 板,或P (磷)摻雜或B摻雜之通常電阻率基板確實可得 到充分效果。 ’ 請 先 閲 讀 背 面 之 注 意 事 項 再 m 本 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13 - 495830 A7 _ B7 _ 五、發明説明(11 ) 【產業上之利用可能性】 如以上所說明,若依據本發明,不至於受到磊晶成長 用基板之結晶熱履歷之影響,發揮安定之I G能力,從裝 置製程之初期階段就可得到具有優異I G能力之磊晶晶圓 。尤其即使使用氧澱積不容易進行之N+ 基板之N/N + 嘉晶晶圓,也可得到充分之I G能力。 圖式之簡單說明 第1圖係表示本發明之矽磊晶晶圓之製造方法之工程 順序之流程圖。 請 先 閲 讀 背 之 注 意 事 項 再 m 本 頁 例 表 圖 之 係 關 施之 實度 於密 示物 表積 係澱 圖氧 2 與 第間 時 Π1 二 理 處 熱 之 度 溫 各 之 後 A T R 之 處 熱 之 度 溫 各 之 後 A RT表 圖 之之 !12係 伋關 施之 實度 於密 示物 表積 係澱 圖氧 3 與 第間 時 彐二 理 表 圖 之 係 之 度 密 ϋ3物 例積 施澱 實氧 於與 示間 表時 係理 圖處 4 熱 第之 度 溫 例 較 比 及 各 之 後 A T R 之 經濟部智慧財產局員工消費合作社印製 施之 實度 於密 示物 表積 係澱 圖氧 5 與 第間 時 彐二 理 處 熱 之 度 溫 各 之 後 A T R 之 4 例 表 圖 之 係 關 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -14

Claims (1)

  1. 495830 A8 B8 C8 D8 六、申請專利範圍 1 . 一種矽磊晶晶圓的製造方法,其特徵爲: 對於磊晶成長用之矽基板,在1 2 0 0 t〜1 3 5 0 °C溫度下進行1〜1 2 0秒之R T A (快速加熱·快速冷 卻熱處理),再在9 0 0°C〜1 0 5 0°C溫度下進行2〜 2 0小時熱處理之後,在上述矽晶圓表面形成磊晶層。 2 .如申請專利範圍第1項之矽磊晶晶圓的製造方法 ,其中上述磊晶成長用之矽基板,係導_型爲η型而電阻 率爲0 · lQcm以下。 -----------;!裝.--- 請先閱讀背面之注意事項本頁) ;線· 經濟部智慧財產局員工消費合作社印制衣 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -15-
TW090110638A 2000-05-09 2001-05-03 Method of producing silicon epitaxial wafers TW495830B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000135837A JP4270713B2 (ja) 2000-05-09 2000-05-09 シリコンエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
TW495830B true TW495830B (en) 2002-07-21

Family

ID=18643867

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090110638A TW495830B (en) 2000-05-09 2001-05-03 Method of producing silicon epitaxial wafers

Country Status (6)

Country Link
US (1) US6544899B2 (zh)
EP (1) EP1202334A1 (zh)
JP (1) JP4270713B2 (zh)
KR (1) KR100774070B1 (zh)
TW (1) TW495830B (zh)
WO (1) WO2001086710A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Sumco シリコン半導体基板の熱処理方法
US20040259321A1 (en) * 2003-06-19 2004-12-23 Mehran Aminzadeh Reducing processing induced stress
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
TW200936825A (en) * 2007-12-11 2009-09-01 Sumco Corp Silicon substrate and manufacturing method thereof
US8987115B2 (en) * 2008-08-21 2015-03-24 Alliance For Sustainable Energy, Llc Epitaxial growth of silicon for layer transfer
JP5471359B2 (ja) * 2009-11-26 2014-04-16 信越半導体株式会社 エピタキシャルウェーハの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02151035A (ja) * 1988-12-01 1990-06-11 Kyushu Electron Metal Co Ltd バイポーラic製造時の埋込み拡散方法
JPH0350737A (ja) * 1989-07-18 1991-03-05 Nec Corp 半導体装置の製造方法
JP2779556B2 (ja) * 1991-05-15 1998-07-23 三菱マテリアル株式会社 エピタキシャル基板およびその製造方法
JP3454033B2 (ja) * 1996-08-19 2003-10-06 信越半導体株式会社 シリコンウェーハおよびその製造方法
JP2877108B2 (ja) * 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
JP3144631B2 (ja) * 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
EP0959154B1 (en) * 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6323093B1 (en) * 1999-04-12 2001-11-27 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device component by oxidizing a silicon hard mask

Also Published As

Publication number Publication date
KR100774070B1 (ko) 2007-11-06
JP2001322893A (ja) 2001-11-20
WO2001086710A1 (fr) 2001-11-15
KR20020021386A (ko) 2002-03-20
US20030008480A1 (en) 2003-01-09
JP4270713B2 (ja) 2009-06-03
EP1202334A1 (en) 2002-05-02
US6544899B2 (en) 2003-04-08

Similar Documents

Publication Publication Date Title
TW507024B (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
TW505709B (en) A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
JP5764937B2 (ja) シリコン単結晶ウェーハの製造方法
JP2009147357A (ja) 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
JP2004533125A (ja) イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
TW565897B (en) Production method for anneal wafer
JP3381816B2 (ja) 半導体基板の製造方法
TW495830B (en) Method of producing silicon epitaxial wafers
TW530325B (en) Semiconductor wafer manufacturing process
TWI245084B (en) Silicon wafer manufacturing method, silicon epitaxial wafer manufacturing method, and silicon epitaxial wafer
WO2001016408A1 (fr) Plaquette de silicium epitaxiale
KR101143983B1 (ko) 실리콘 에피택셜 웨이퍼의 제조방법
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
WO2006008957A1 (ja) シリコンエピタキシャルウェーハおよびその製造方法
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
JP4656788B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
WO2023098675A1 (zh) 消除间隙型缺陷B-swirl的方法、硅片及电子器件
il Kim et al. Characteristics of structural defects in the 240 kg silicon ingot grown by directional solidification process
JPH05326467A (ja) 半導体基板及びその製造方法
JPH11283987A (ja) シリコンエピタキシャルウェーハとその製造方法
US20140291680A1 (en) Silicon member and method of producing the same
JPH03133121A (ja) 半導体デバイス用シリコン基板及びその製造方法
JP3903643B2 (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees