CN106469759B - 超结型半导体装置及其制造方法 - Google Patents

超结型半导体装置及其制造方法 Download PDF

Info

Publication number
CN106469759B
CN106469759B CN201610697546.6A CN201610697546A CN106469759B CN 106469759 B CN106469759 B CN 106469759B CN 201610697546 A CN201610697546 A CN 201610697546A CN 106469759 B CN106469759 B CN 106469759B
Authority
CN
China
Prior art keywords
region
charge balance
pillars
active
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610697546.6A
Other languages
English (en)
Other versions
CN106469759A (zh
Inventor
李光远
姜惠民
李在吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Korea Semiconductor Ltd
Original Assignee
Fairchild Korea Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Korea Semiconductor Ltd filed Critical Fairchild Korea Semiconductor Ltd
Publication of CN106469759A publication Critical patent/CN106469759A/zh
Application granted granted Critical
Publication of CN106469759B publication Critical patent/CN106469759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Abstract

本发明提供了一种超结型半导体装置及其制造方法。所述超结型半导体装置包括：掺杂有第一导电类型的第一半导体层；在所述第一半导体层上形成的有源区，所述有源区包括漂移层；以及被设置成包围有源区的终止区，所述终止区包括设置在所述漂移层的侧表面上的下边缘区和设置在所述下边缘区上的上边缘区，其中所述上边缘区包括设置在所述下边缘区上的下部电荷平衡区和设置在所述下部电荷平衡区上的上部电荷平衡区，所述下部电荷平衡区具有与所述第一导电类型不同的第二导电类型，而所述上部电荷平衡区具有所述第一导电类型。

Description

超结型半导体装置及其制造方法
技术领域
本发明涉及超结型半导体装置及其制造方法，更具体地讲，涉及包括交替导电类型漂移层的超结型半导体装置及其制造方法。
背景技术
功率MOSFET装置或绝缘栅双极型晶体管(IGBT)装置可在电子装置中用作开关装置。此类开关装置需要操作状态下较低导通电阻、较高击穿电压以及较高开关速度。由于导通电阻和击穿电压一般具有此消彼长的关系，因此很难得到同时满足低导通电阻和高击穿电压的开关装置。近来有报道称，在功率MOSFET装置中，一种MOSFET装置，其具有包括交替导电类型漂移层的超结型结构，可同时实现较低导通电阻和较高击穿电压。然而，随着交替导电类型漂移层中的P型区和N型区的掺杂浓度减小(或随着击穿电压增大)，场氧化物会因施加到包围P型区和N型区的终止区的高电压而受损，继而可能会降低MOSFET装置的可靠性。
发明内容
根据本发明的一个方面，提供了一种超结型半导体装置，该超结型半导体装置包括：掺杂有第一导电类型的第一半导体层；在第一半导体层上形成的有源区，该有源区包括漂移层；以及被设置成包围有源区的终止区，所述终止区包括设置在所述漂移层的侧表面上的下边缘区和设置在所述下边缘区上的上边缘区，其中所述上边缘区包括设置在所述下边缘区上的下部电荷平衡区和设置在所述下部电荷平衡区上的上部电荷平衡区，所述下部电荷平衡区具有与所述第一导电类型不同的第二导电类型，而所述上部电荷平衡区具有所述第一导电类型。
在示例性实施例中，上部电荷平衡区可设置在终止区的基本上整个区域上。
在示例性实施例中，漂移层可包括具有第一导电类型的第一部分和具有第二导电类型的第二部分，第一部分和第二部分沿着与第一半导体层的顶表面平行的第一方向延伸并且交替地布置。
在示例性实施例中，下边缘区可包括：分别连接到漂移层的第一部分和第二部分的第一边缘柱和第二边缘柱；以及在漂移层的一侧上的第一方向上延伸的第三边缘柱和第四边缘柱，该第三边缘柱和第四边缘柱未分别连接到漂移层的第一部分和第二部分。第一边缘柱和第三边缘柱可具有第一导电类型，并且第二边缘柱和第四边缘柱可具有第二导电类型。
在示例性实施例中，下部电荷平衡区可设置在所述第一边缘柱至第四边缘柱上。
在示例性实施例中，上部电荷平衡区可与第一边缘柱至第四边缘柱垂直地重叠。
在示例性实施例中，漂移层的第一部分和第二部分的最上侧壁可与上部电荷平衡区的侧壁接触。
在示例性实施例中，上部电荷平衡区与下部电荷平衡区之间的界面可被设置成，在与第一半导体层的顶表面垂直的第三方向上与上部电荷平衡区的顶表面隔开。
在示例性实施例中，下部电荷平衡区可具有第一杂质浓度，漂移层的第二部分可具有第二杂质浓度，并且第一杂质浓度可小于第二杂质浓度。
在示例性实施例中，下部电荷平衡区和上部电荷平衡区可形成P-N结。
在示例性实施例中，漂移层可具有沿着与第一半导体层的顶表面垂直的第三方向的第一高度，下边缘区可具有沿着第三方向的第二高度，并且第二高度可为第一高度的大约70％至98％。
在示例性实施例中，漂移层可具有沿着与第一半导体层的顶表面垂直的第三方向的第一高度，下边缘区可具有沿着第三方向的第二高度，并且第二高度可为第一高度的大约85％至95％。
根据本发明的一个方面，提供了一种超结型半导体装置，其包括有源区和包围该有源区的终止区，其中该有源区包括：具有N型导电性的第一半导体层；以及设置在第一半导体层上的漂移层，其中终止区包括具有以下区域的上边缘区：设置在漂移层的一侧上的下部电荷平衡区，该下部电荷平衡区具有P型导电性；以及设置在下部电荷平衡区上的上部电荷平衡区，该上部电荷平衡区具有N型导电性。
在示例性实施例中，上部电荷平衡区可形成在终止区的基本上整个区域上，并且下部电荷平衡区可与上部电荷平衡区垂直地重叠。
在示例性实施例中，漂移层可包括多个N型柱和多个P型柱，该N型柱和P型柱沿着与第一半导体层的顶表面平行的第一方向延伸并且交替地布置。
在示例性实施例中，超结型半导体装置还可包括设置在上部电荷平衡区下方且在漂移层的侧表面上的下边缘区。该下边缘区可包括多个第一N型边缘柱和多个第一P型边缘柱，该第一N型边缘柱和第一P型边缘柱分别连接到多个N型柱和多个P型柱。
在示例性实施例中，下边缘区可包括多个第二N型边缘柱和多个第二P型边缘柱，该第二N型边缘柱和第二P型边缘柱沿着与第一方向垂直的第二方向设置在多个第一N型边缘柱和多个P型边缘柱的一侧上。
在示例性实施例中，下部电荷平衡区可设置在多个第一N型边缘柱、多个第二N型边缘柱、多个第一P型边缘柱和多个第二P型边缘柱上。
在示例性实施例中，下部电荷平衡区可包括第一区和第二区，该第一区和第二区位于多个第一P型边缘柱上，并且第一区可比第二区更靠近漂移层。第一区的第三杂质浓度可基本上等于第二区的第四杂质浓度。
在示例性实施例中，下部电荷平衡区可包括第三区和第四区，该第三区和第四区分别位于多个第二P型边缘柱中的两个之上，并且第三区可比第四区更靠近漂移层。第三区的第五杂质浓度可基本上等于第四区的第六杂质浓度。
在示例性实施例中，下部电荷平衡区可包括第一区和第二区，该第一区和第二区位于多个第一P型边缘柱上，并且第一区可比第二区更靠近漂移层。第一区的第三杂质浓度可大于第二区的第四杂质浓度。
在示例性实施例中，下部电荷平衡区可包括第三区和第四区，该第三区和第四区分别位于多个第二P型边缘柱中的两个之上，并且第三区可比第四区更靠近漂移层。第三区的第五杂质浓度可大于第四区的第六杂质浓度。
在示例性实施例中，下部电荷平衡区可包括第五区和第六区，并且第五区可比第六区更靠近所述漂移层。第五区可具有沿着与第一半导体层的顶表面垂直的第三方向的第一厚度，并且第六区可具有沿着第三方向比第一厚度更小的第二厚度。
根据本发明的一个方面，提供了一种制造超结型半导体装置的方法，该方法包括：在包括有源区和终止区的第一半导体层中形成多个第一有源柱和多个第一边缘柱；在第一半导体层上形成第二半导体层；在第二半导体层中形成多个第二有源柱和多个预备电荷平衡层；以及对第一半导体层和第二半导体层进行退火，使得通过扩散被注入到多个第一有源柱和多个第二有源柱中的杂质，来使多个第一有源柱和多个第二有源柱彼此连接。
在示例性实施例中，形成多个第二有源柱和多个预备电荷平衡层包括使用第二离子注入掩模而将杂质分别注入到第二半导体层的有源区和终止区中，由此形成多个第二有源柱和多个预备电荷平衡层，并且第二离子注入掩模可包括在第一方向上延伸的多个条状第一沟槽和在第一方向和与第一方向垂直的第二方向上彼此隔开的多个开口。
在示例性实施例中，形成多个第一有源柱和多个第一边缘柱包括使用第一离子注入掩模而将杂质分别注入到第一半导体层的有源区和终止区中，由此形成多个第一有源柱和多个第一边缘柱，并且第一离子掩模包括在第一方向上延伸的多个条状第二沟槽和在第一方向上延伸的多个条状第三沟槽。
在示例性实施例中，在退火过程中，被注入到多个第一边缘柱和多个预备电荷平衡层中的杂质可发生扩散，并且多个第一边缘柱和多个预备电荷平衡层可彼此连接。
在示例性实施例中，在退火过程中，被注入到多个预备电荷平衡层中的杂质可发生扩散，并且多个预备电荷平衡层中的相邻预备电荷平衡层可彼此连接，由此形成下部电荷平衡区。
根据实施例，超结型半导体装置包括位于终止区的上边缘区中的下部电荷平衡区，和位于下部电荷平衡区上的上部电荷平衡区。下部电荷平衡区具有P型导电性，并且上部电荷平衡区具有N型导电性。上部电荷平衡区和下部电荷平衡区可形成沿着垂直方向设置的P-N结，并且P-N结的界面可形成为与终止区的上表面隔开预定深度。因此，在超结型半导体装置的关闭状态下，有可能防止出现由电场引起的应力(其由较高击穿电压引发)集中在终止区上表面附近的现象。因此，在终止区上表面上形成的场氧化物层不一定会由于高电场而轻易地受损，并且超结型半导体装置可具有极好的可靠性。
附图说明
图1A为示出了根据示例性实施例的超结型半导体装置的示意性构型的顶视图，图1B为示出了图1A的超结型半导体装置的一部分的透视图，图1C为沿着图1A的线1C-1C’截取的截面图。
图2为示出了根据示例性实施例的超结型半导体装置的截面图。
图3A和图3B为示出了根据示例性实施例的超结型半导体装置的顶视图。
图4A至图4C示出了通过根据示例性实施例的超结型半导体装置的实验例1获得的模拟结果。
图5A为示出了根据示例性实施例的超结型半导体装置的示意性构型的透视图，图5B为沿着图5A的线5B-5B’截取的截面图。
图6A和图6B示出了通过根据示例性实施例的超结型半导体装置的实验例2获得的模拟结果。
图7为示出了根据示例性实施例的超结型半导体装置的表面电场分布的曲线图。
图8A至图18为示出了制造根据示例性实施例的超结型半导体装置的方法的视图。
图19A至图20为示出了制造根据示例性实施例的超结型半导体装置的方法的平面图和截面图。
图21A至图23为示出了制造根据示例性实施例的超结型半导体装置的方法的视图。
具体实施方式
现在将参照附图更详细地描述本发明的某些示例性实施例，以有助于全面理解本发明的构成和效果。然而，本发明不限于本文所公开的实施例，而是能够以具有多种修改形式的多种构型来实施。因此，显而易见的是，提供本发明示例性实施例的目的在于完善本发明，并充分告知本领域技术人员本发明的范围。为便于解释，在附图中，某些元件可从实际尺寸放大，且相应元件可按放大或缩小的比例示出。
当元件被表述为在另一元件“上”或与另一元件“接触”时，可以理解，该元件可直接接触或连接至另一元件，或经由可能存在于两者间的又一元件来接触或连接。反之，当某个元件被表述为“直接在”另一元件“上”或与另一元件“直接接触”时，可以理解为在两者间没有任何居间元件。其他阐释元件之间的关系的表达(诸如“在……之间”和“直接在……之间”)也可同样解释。
虽然“第一”、“第二”等表达可用于阐释多种元件，但不应理解为限制这些元件。上述表达可专用于将一个元件与另一元件区分开的目的。例如，在不脱离本发明的范围的情况下，可将第一元件称为第二元件，或同样地，可将第二元件称为第一元件。
除非另有明确表述，否则单数表达涵盖复数表达。本文使用的词语如“包括”或“具有”是意图指示存在特性、数量、步骤、操作、元件、部件或它们的组合，并且可解释为能开放添加一个或多个另外的特性、数量、步骤、操作、元件、部件或它们的组合。
除非另外定义，否则本文所使用的术语和表述可以本领域技术人员普遍所知的含义来解释。
本发明的实施例主要结合了超结型MOSFET装置的一个实例来图示。然而，本发明并不限于这种情况。本发明可应用于其他类型的功率开关技术，包括IGBT装置、肖特基整流器、若干类型的双极开关、若干类型的半导体闸流管和整流器。而且，图示出本发明的实施例示例性地包括n-沟道MOSFET。然而，本发明并不限于这种情况，并且可适用于具有相反导电类型的装置。
在下文中，将参照附图对本发明的优选实施例进行详细描述。
图1A为示出了根据示例性实施例的超结型半导体装置的示意性构型的顶视图，图1B为示出了图1A的超结型半导体装置100的一部分的透视图，同时图1C为沿着图1A的线1C-1C’截取的截面图。在图1B中，为便于描述，图示省略了一些部件，包括场板188、栅极电极190等。但是，这些部件在图1C中示出。
参照图1A至图1C，超结型半导体装置100可包括有源区AR和包围有源区AR的终止区TR。终止区TR可与有源区AR定位在同一水平上，同时包围有源区AR的侧壁。
有源区AR可包括第一半导体层110和设置在第一半导体层110上的漂移层120。
在示例性实施例中，第一半导体层110可以是半导体衬底掺杂有高浓度N型杂质的部分。在一些实施方案中(虽然未示出)，但第一半导体层110可统指掺杂有高浓度N型杂质的半导体衬底，以及在该半导体衬底上所形成的外延层，其中所述外延层掺杂有高浓度N型杂质。
在示例性实施例中，漂移层120可具有超结型结构，该结构中包含N型杂质的第一部分122和包含P型杂质的第二部分124沿着与第一半导体层110的顶表面平行的第一方向(例如，图1B的X方向)交替地设置。这里，第一部分122和第二部分124各自在第一方向上具有预定宽度，并且可在与第一方向垂直的第二方向(例如，图1B的Y方向)上具有条带形状。图1C中示例性地图示出，两个第一部分122和两个第二部分124交替地设置在有源区AR中。然而，第一部分122和第二部分124的宽度和数量可根据超结型半导体装置100的功能、尺寸、使用电压等而变化。
在示例性实施例中，第一部分122的N型杂质浓度可等于第二部分124的P型杂质浓度，并且第一部分122沿着X方向的第一宽度可等于第二部分124沿着X方向的第二宽度。在这种情况下，在漂移层120内部的第一部分122和第二部分124中分别包含的N型电荷和P型电荷之间的平衡可得以维持。在另外的实施例中，第一部分122的N型杂质浓度可高于第二部分124的P型杂质浓度，并且第一部分122沿着X方向的第一宽度可小于第二部分124沿着X方向的第二宽度。在这种情况下，可适当地选择N型杂质和P型杂质的浓度以及第一宽度和第二宽度，使得在漂移层120内部的第一部分122和第二部分124中分别包含的N型电荷和P型电荷之间的平衡可得以维持。在另外的实施例中，第一部分122的N型杂质浓度可低于第二部分124的P型杂质浓度，并且第一部分122沿着X方向的第一宽度可大于第二部分124沿着X方向的第二宽度。
在示例性实施例中，邻近漂移层120上表面的P体区170可设置在漂移层120的第二部分124上，并且P+区172可设置在P体区170内部。两个N+区174可设置在P+区172中。这里，两个N+区174距漂移层120的上表面有预定深度并且彼此隔开。栅极介电层176可设置在漂移层120的第一部分122上，并且有源多晶硅栅极层178可设置在栅极介电层176上。由例如氮化硅制成的隔离件180可共形地设置在有源多晶硅栅极层178上，并且绝缘层182可设置在隔离件180上。源极电极184可设置在绝缘层182上。源极电极184可与P+区172的顶表面接触。
终止区TR可被设置成包围第一半导体层110上方的漂移层120。终止区TR可包括与漂移层120的下部基本上定位在同一水平的下边缘区130。下边缘区130可被设置在漂移层120的侧表面120S上。终止区TR还可以包括包围漂移层120的上边缘区140，并且所述上边缘区被设置在在下边缘区130上(例如，设置在上方)。
下边缘区130可包括在第一半导体层110上沿着图1B的X方向交替设置的N型柱和P型柱。当下边缘区130具有N型柱和P型柱交替设置的超结型结构时，超结型半导体装置100的击穿电压可增大。
在示例性实施例中，下边缘区130可包括第一边缘柱至第四边缘柱132、134、136和138。第一边缘柱132和第二边缘柱134可以分别是N型柱和P型柱的部分。第一边缘柱132和第二边缘柱134可分别连接到漂移层120的第一部分122和第二部分124。第三边缘柱136和第四边缘柱138可以分别是未连接到有源区AR的N型柱和P型柱，该N型柱和所述P型柱在Y方向上延伸。
在示例性实施例中，第一边缘柱132沿着X方向的宽度可基本上等于漂移层120的第一部分122的第一宽度，并且第二边缘柱134沿着X方向的宽度可基本上等于漂移层120的第二部分124的第二宽度。然而，本发明并不限于这种情况。另外，第三边缘柱136和第四边缘柱138沿着X方向的宽度可分别等于或不同于第一边缘柱132和第二边缘柱134沿着X方向的宽度。第三边缘柱136和第四边缘柱138沿着X方向的宽度可根据超结型半导体装置100的功能、尺寸、使用电压等而适当地选择。
上边缘区140可包括下部电荷平衡区150和上部电荷平衡区160。
在示例性实施例中，如图1B示例性所示的那样，上部电荷平衡区160可被设置成遍及终止区TR的基本上整个区域。例如，上部电荷平衡区160可被设置成与下边缘区130的第一边缘柱至第四边缘柱132、134、136和138垂直地重叠。上部电荷平衡区160可以是包含N型杂质的N型区。
在示例性实施例中，下部电荷平衡区150可设置在上部电荷平衡区160与下边缘区130之间。下部电荷平衡区150的底表面可与下边缘区130的第一边缘柱至第四边缘柱132、134、136和138的顶表面接触。下部电荷平衡区150可以是包含P型杂质的P型区。下部电荷平衡区150可在X-Y平面上具有各种P型杂质浓度分布。例如，下部电荷平衡区150可在X-Y平面上具有恒定的P型杂质浓度分布。或者，下部电荷平衡区150可具有周期性浓度分布，该周期性浓度分布沿着X方向和Y方向中的每个方向具有周期性增大和减小的杂质浓度。下部电荷平衡区150的杂质浓度分布将在下文参照图4B和图6B进行详细描述。
在示例性实施例中，下部电荷平衡区150与上部电荷平衡区160之间的界面可被设置成遍及终止区TR的基本上整个区域，以便与第一边缘柱至第四边缘柱132、134、136和138垂直地重叠。例如，下部电荷平衡区150与上部电荷平衡区160之间的界面可以是在X-Y平面上连续形成的平坦表面(例如：基本上平坦的表面，平面内对齐的表面)。下部电荷平衡区150和上部电荷平衡区160可形成在垂直方向上设置的P-N结型结构。因此，在超结型半导体装置100的关闭状态下，施加到P-N结型结构的结表面(或下部电荷平衡区150与上部电荷平衡区160之间的界面)的高电场可被定位成，与上部电荷平衡区160的顶表面在Z方向上隔开预定深度。因此，施加到上部电荷平衡区160的电场可减小，从而避免由高电场引起的应力施加到设置在上部电荷平衡区160上的场氧化物层186的情况，由此超结型半导体装置100的击穿电压得以增大。
如图1B中示出，漂移层120沿着Z方向可具有第一高度H1，并且下边缘区130可沿着Z方向具有第二高度H2。下边缘区130的第二高度H2可小于漂移层120的第一高度H1。例如，漂移层120和下边缘区130的底表面可定位在相同的竖直(Z方向)水平上，并且漂移层120的顶表面可定位在比下边缘区130的顶表面更高的竖直水平上。在示例性实施例中，下边缘区130的第二高度H2可大于或等于漂移层120的第一高度H1的70％，并且可小于或等于漂移层120的第一高度H1的98％。例如，下边缘区130的第二高度H2可大于或等于漂移层120的第一高度H1的85％，并且可小于或等于漂移层120的第一高度H1的95％。然而，本发明并不限于这种情况。
随着下边缘区130的第二高度H2的减小，交替设置在下边缘区130中的N型柱和P型柱的高度会减小，并且因此，超结型半导体装置100的击穿电压可减小。例如，根据通过改变第二高度H2而获得的模拟结果，当第二高度H2是第一高度H1的大约92％时，会获得720V的击穿电压，而当第二高度H2是第一高度H1的大约85％时，会获得672V的击穿电压。也就是说，可能优选的是，选择较大的N型柱和P型柱的高度值，以增加超结型半导体装置100的击穿电压。
另一方面，当下边缘区130的第二高度H2过大时(例如，当下边缘区130的第二高度H2与漂移层120的第一高度H1之间的差值过小时)，上边缘区140的高度可能相对较小，并且因此，可能很难在上边缘区140中稳定地形成具有垂直设置的上部电荷平衡区150和下部电荷平衡区160的P-N结型结构。具体来说，很难在上部电荷平衡区160的顶表面与下部电荷平衡区150和上部电荷平衡区160的界面之间沿着Z方向充分地保证一定间隔距离，并且因此，在超结型半导体装置100的关闭状态下，较高电场可施加于上部电荷平衡区160的表面。
如图1B中示例性地示出，下边缘区130的第一边缘柱132和第二边缘柱134分别连接到定位在有源区AR内漂移层120的第一部分122和第二部分124，以使得第一边缘柱132和第一部分122两者可构成N型柱，并且第二边缘柱134和第二部分两者可构成P型柱。N型柱和P型柱可沿着图1B的Y方向延伸。因此，施加到有源区AR的电场可沿着Y方向(即，N型柱和P型柱的延伸方向)以相对较高的速度到达终止区TR的外壁(或终止区TR的最远离有源区AR的侧壁部分)。然而，在电场沿着X方向传输的情况下，由于多个N型柱和P型柱在X方向上交替设置并且具有超结型结构，施加到有源区AR的电场可沿着X方向以相对低的速度到达终止区TR的外壁。也就是说，可能发生电场在下边缘区130中沿着X方向和Y方向非对称传输的现象。这里，电场可沿着N型柱和P型柱的延伸方向(即，Y方向)更快地传输。
另一方面，在上边缘区140中，N型柱和P型柱可不会在终止区TR中延伸。漂移层120的与上边缘区140定位在同一水平的第一部分122，可与竖直布置的下部电荷平衡区150和上部电荷平衡区160接触。而且，漂移层120的与上边缘区140定位在同一水平的第二部分124，可与竖直布置的下部电荷平衡区150和上部电荷平衡区160接触。下部电荷平衡区150和上部电荷平衡区160在竖直方向上构成P-N结，下部电荷平衡区150和上部电荷平衡区160沿着X方向的杂质浓度和/或竖直厚度变化基本上等于下部电荷平衡区150和上部电荷平衡区160沿着Y方向的杂质浓度和/或竖直厚度变化。因此，施加到有源区AR的电场可沿着X方向和Y方向以基本上相同的速度传输直至终止区TR的外壁。因此，有可能防止电场在上边缘区140中沿着X方向和Y方向非对称地传输的现象发生。
一般来说，具有超结型结构(包括条状N型柱和条状P型柱)的半导体装置具有如下结构：其中的条状N型柱和条状P型柱甚至在终止区的最上部分延伸。例如，当考虑具有如下结构的半导体装置时：其中的N型柱和P型柱沿着Y方向延伸，电场沿着N型柱和P型柱的延伸方向(即，Y方向)的传输速度可比电场沿着X方向的传输速度高得多。这是因为，虽然电场可很容易地通过电子或空穴载流子沿着N型柱和Y型柱的延伸方向(Y方向)在一个方向上移动来传输，但当P型区和N型区沿着与延伸方向垂直的方向(X方向)交替地设置时，电场是通过沿着X方向的耗散而逐渐传输的。因此，终止区沿着N型柱和P型柱的延伸方向(Y方向)设置的一部分可能会变成局部施加高电场的薄弱部分。另一方面，相对较低的电场可被均匀地施加到终止区沿着与延伸方向垂直的方向(X方向)设置的一部分。设置在薄弱部分上的场氧化物层等很容易被高电场破坏或击穿。因此，半导体装置的整体击穿电压减小，或半导体装置很容易被破坏或击穿。
与半导体装置不同的是，在根据示例性实施例的超结型半导体装置100中，N型柱和P型柱并未在邻近场氧化物层186设置的上边缘区140中形成，因而可能防止电场通过柱非对称地传输的现象发生。因此，相对较低的电场可被均匀地施加到上边缘区140的整个区域上。
一般来说，具有超结型结构(包括圆角四边形P型柱和N型柱作为终止区与有源区之间的连接区中的连接区柱)的半导体装置具有如下结构：其中的连接区柱被设置成在有源区的外周部分外部包围有源区。在这种情况下，在连接区柱的拐角部分或在连接区柱与有源区中的柱之间的部分可能很容易出现局部电荷不平衡。出现电荷不平衡的部分可能会变成导致半导体装置被破坏或击穿的薄弱部分。因此，调整连接区柱的形状、宽度、设置、杂质浓度等来确保连接区柱之间的电荷平衡或连接区柱与有源区中的柱彼此邻近的部分处的电荷平衡并非易事。
然而，在根据示例性实施例的超结型半导体装置100中，N型柱和P型柱并未在上边缘区140中形成，并且下部电荷平衡区150可在终止区TR的基本上整个区域中形成。具体地讲，在形成下部电荷平衡区150的过程中，可通过热处理过程在终止区TR的基本上整个区域中形成下部电荷平衡区150，其中所述热处理过程使用离子注入掩模进行P型杂质的离子注入并使P型杂质扩散，所述离子注入掩模中的开口以矩阵形式规则地布置。因此，甚至在有源区AR和下部电荷平衡区150彼此邻近的部分，也能获得极好的电荷平衡。因此，电场也可在有源区AR与终止区TR之间的界面部分相应稳定地传输。
如图1C所示，场氧化物层186可在上部电荷平衡区160上被设置成预定厚度，并且场板188可被设置在场氧化物层186上。栅极电极190可在绝缘层182上形成，且与源极电极184隔开。栅极电极190可电连接到场板188。浮动电极194可被设置在场氧化物层186上，以与栅极电极190隔开。浮动电极194可位于终止区TR的端部，由此充当用于截止电场的场截止层。
上述超结型半导体装置100可包括在终止区TR的整个区域上形成的上部电荷平衡区160和设置在上部电荷平衡区160下方的下部电荷平衡区150。在超结型半导体装置100的关闭状态中，终止区TR中的P-N结的界面可形成为与上部电荷平衡区160的上表面隔开预定深度，并且施加到上部电荷平衡区160的表面的电场可能会减少。因此，超结型半导体装置100可具有较高的击穿电压和极好的可靠性。
图2为示出了根据示例性实施例的超结型半导体装置100A的截面图。图2为与沿着图1A的线1C-1C’截取的截面对应的截面图。在图2中，与图1A至图1C的附图标记相同的附图标记指代相同的构件，因此本文中省略对它们的详细描述。
参照图2，可在有源区AR与终止区TR之间进一步形成渡越区。所述渡越区可包围有源区AR，并且所述终止区TR可包围所述渡越区。P型柱124A和N型柱122A可在渡越区中沿着X方向交替地布置。渡越区中的多个P型柱124A可通过扩散区192彼此连接。
渡越区的宽度可由扩散区192的宽度确定。渡越区中的N型柱122A和P型柱124A各自的宽度和杂质浓度可等于有源区AR的第一部分122和第二部分124各自的宽度和杂质浓度。在这种情况下，渡越区内部的N型柱122A与P型柱124A之间的电荷平衡可得以维持。在另外的实施例中，渡越区中的N型柱122A的N型杂质浓度可低于渡越区中的P型柱124A的P型杂质浓度，并且N型柱122A沿着X方向的宽度可大于P型柱124A沿着X方向的宽度。在这种情况下，可适当地选择N型和P型杂质浓度和宽度，使得渡越区内部的N型柱122A与P型柱224A之间的电荷平衡可得以维持。
图3A和图3B为示出了根据示例性实施例的超结型半导体装置100B的顶视图。图3A为与沿着图1B的线3A-3A’截取的截面对应的截面图，图3B为与沿着图1B的线3B-3B’截取的截面对应的截面图。在图3A和图3B中，与图1A至图1C的附图标记相同的附图标记指代相同的构件，因此此处中省略对它们的详细描述。根据图3A和图3B的超结型半导体装置100B与参照图1A至图1C描述的超结型半导体装置100类似，具体地讲，其区别在于下部电荷平衡区150的P型杂质浓度分布不同。因此，将主要描述上述的差异。
参照图3A和图3B，漂移层120可包括第一部分122和第二部分124，下边缘区130可包括第一边缘柱至第四边缘柱132、134、136、138。第一边缘柱132和第二边缘柱134可分别连接到第一部分122和第二部分124。第三边缘柱136和第四边缘柱138可在有源区AR外部在Y方向上延伸，并且不连接到第一部分122和第二部分124。
下部电荷平衡区150可被设置成与下边缘区130的第一边缘柱至第四边缘柱132、134、136、138在垂直方向(图3B的Z方向)上重叠。下部电荷平衡区150与漂移层120的第一部分122和第二部分124位于同一水平上，并且可被设置成包围第一部分122和第二部分124。
在示例性实施例中，下部电荷平衡区150可包括第一区152和第二区154，并且第一区152和第二区154可以是下部电荷平衡区150与下边缘区130的第二边缘柱134垂直地重叠的部分。这里，第一区152与有源区AR之间的第一距离D1可小于第二区154与有源区AR之间的第二距离D2。例如，第一区152可比第二区154更靠近漂移层120的侧壁设置。
在示例性实施例中，第一区152的P型杂质浓度可基本上等于第二区154的P型杂质浓度。例如，下部电荷平衡区150与第二边缘柱134垂直地重叠的部分可具有沿着远离漂移层120的方向恒定的P型杂质浓度。也就是说，下部电荷平衡区150与第二边缘柱134垂直地重叠的部分可具有沿着图3B的Y方向恒定的或基本上相等的P型杂质浓度分布。
在另一个实施例中，下部电荷平衡区150与第二边缘柱134垂直地重叠的部分可具有沿着远离漂移层120的方向周期性增大/减小的P型杂质浓度分布。在这种情况下，在P性杂质浓度分布中针对每个周期分隔的各段之间，第一段中获得的平均杂质浓度基本上等于第二段中获得的平均杂质浓度。在示例性实施例中，可通过使用离子注入掩模将P型杂质离子注入N型外延层中并使所注入的P型杂质通过随后的热处理过程横向扩散来形成下部电荷平衡区150，所述离子注入掩模包括以矩阵形式规则地布置的开口。在这种情况下，下部电荷平衡区150可具有周期性增大/减小的P型杂质浓度分布。
在又一个实施例中，第一区152的P型杂质浓度可高于第二区154的P型杂质浓度。例如，下部电荷平衡区150与第二边缘柱134垂直地重叠的部分可具有沿着远离漂移层120的方向逐渐减小的P型杂质浓度。也就是说，下部电荷平衡区150与第二边缘柱134垂直地重叠的部分可具有沿着图3B的Y方向减小的P型杂质浓度分布。因此，下部电荷平衡区150可包括靠近有源区AR的第一区152和远离有源区AR的第二区154，所述第一区152更富含P，所述第二区154更富含N。漂移层120的第一部分122和第二部分124在Y方向上延伸，并且第一区152可靠近漂移层120的第二部分124设置。当富含P的第一区152邻近漂移层120的第二部分124设置时，在有源区AR与终止区TR之间的边界附近产生的载流子迁移率的快速差异(例如，第二部分124与第一区152之间的P型载流子迁移率的差异)可能会减小，并且可能防止发生电场集中在边界附近的现象。因此，相对较低的电场可被施加到下部电荷平衡区150。后文将参照图7详细地描述富含P的第一区152减小电场的效果。
在示例性实施例中，下部电荷平衡区150可包括第三区156和第四区158。第三区156和第四区158可分别位于下边缘区130的多个第四边缘柱138中间的两个第四边缘柱138上。这里，第三区156与有源区AR之间的第三距离D3可小于第四区158与有源区AR之间的第四距离D4。例如，第三区156可设置得比第四区158更靠近漂移层120的侧壁。
在示例性实施例中，第三区156的P型杂质浓度可基本上等于第四区158的P型杂质浓度。例如，下部电荷平衡区150与第四边缘柱138垂直地重叠的部分可具有沿着远离漂移层120的方向恒定的P型杂质浓度。也就是说，分别设置在两个第四边缘柱138上的第三区156和第四区158可具有相同的P型杂质浓度。
在图3A和图3B中，为了便于说明，示例性地示出了12个第二部分124被设置在有源区AR中，并且两对第四边缘柱138分别被设置在有源区AR的两侧。然而，可以理解的是，第二部分124的数量和宽度以及在终止区TR中形成的第四边缘柱138的宽度和数量可基于超结型半导体装置100B的功能、尺寸和使用电压而变化。
图4A至图4C示出了通过根据示例性实施例的超结型半导体装置的实验例1获得的模拟结果。
图4A示出了实验例1的截面图，其中第三边缘柱136和第四边缘柱138各自的宽度、高度和数量在参照图1A至图1C描述的超结型半导体装置100中有所变化。根据图4A所示的实验例1，下边缘区130的第二高度H2是漂移层120的第一高度H1的大约92％。
图4B示出了沿着图4A的线4B-4B’截取的下部电荷平衡区150的P型杂质浓度分布。参照图4B，下部电荷平衡区150可具有沿着线4B-4B’周期性增大/减小的杂质浓度分布。在杂质浓度分布中，每个周期内的最大浓度可对应于下部电荷平衡区150的一部分位置，所述位置下方设置有第四边缘柱138的中心部分。然而，本发明并不限于这种情况。
如上所述，可通过使用离子注入掩模将P型杂质离子注入N型外延层中并使所注入的P型杂质通过随后的热处理过程横向扩散来形成下部电荷平衡区150，所述离子注入掩模包括以矩阵形式规则地布置的开口。在这种情况下，下部电荷平衡区150可具有周期性增大/减小的P型杂质浓度分布。这里，开口的位置可与杂质浓度分布内每个周期中的最大浓度点对应。因此，当第四边缘柱138的中心部分不与离子注入掩模的开口垂直地重叠时，杂质浓度分布内每个周期中的最大浓度点可能不与第四边缘柱138的中心部分的位置对应。
还可以看出的是，在杂质浓度分布中，平均杂质浓度C(平均值)在沿着下部电荷平衡区150的线4B-4B’的整个长度中保持为基本上恒定的值。还可以看出的是，下部电荷平衡区150的第三区156的第三浓度C3(156)具有与下部电荷平衡区150的第四区158的第四浓度C4(158)基本上相同的值。当离子注入掩模的开口具有相同的宽度时，平均杂质浓度C(平均值)可在杂质浓度分布中恒定地保持。
图4C为示出了关于图4A的实验例1处于关闭状态中的电场分布的模拟结果图像。参照图4C，可以看出的是，相对较低的电场被施加到终止区TR的整个区域中。具体地讲，相对较高的电场沿着上部电荷平衡区160与下部电荷平衡区150之间的接触界面集中。然而，根据实验例1，上部电荷平衡区160与下部电荷平衡区150之间的接触界面被设置成与上部电荷平衡区160的顶表面隔开预定深度，并且所述接触界面不在上部电荷平衡区160的表面处形成。因此，可以看出的是，较低的电场被施加到上部电荷平衡区160的表面。
图5A为示出了根据示例性实施例的超结型半导体装置100C的示意性构型的透视图，图5B为沿着图5A的线5B-5B’截取的截面图。在图5A和图5B中，与图1A至图3B的附图标记相同的附图标记指代相同的构件，因此此处省略对它们的详细描述。
参照图5A和图5B，上边缘区140A可包括下部电荷平衡区150A和上部电荷平衡区160A。下部电荷平衡区150A可包括第一区152A和第二区154A，其中第二区154A与有源区AR之间的距离可大于第一区152A与有源区AR之间的距离。第一区152A和第二区154A可分别具有沿着垂直方向的第一厚度T1和第二厚度T2。第二厚度T2可小于第一厚度T1。如图5A中示例性地示出，下部电荷平衡区150A的厚度可随着其远离有源区AR而逐渐减小，但本发明并不限于这种情况。而且，如图5A中示例性地示出，上部电荷平衡区160A与下部电荷平衡区150A之间的接触界面可相对于X-Y平面以预定角度倾斜。
如上所述，可通过使用离子注入掩模将P型杂质离子注入N型外延层中并使所注入的P型杂质通过随后的热处理过程横向扩散来形成下部电荷平衡区150A，所述离子注入掩模包括以矩阵形式规则地布置的开口。在这种情况下，下部电荷平衡区150A的厚度可取决于开口的宽度或间隔距离而变化。具体地讲，当开口的宽度随着其远离有源区AR而减小时，并且/或者当开口的间隔距离随着其远离有源区AR而增大时，如图5A和图5B中示例性地示出，下部电荷平衡区150A的厚度可随着其远离有源区而减小。然而，本发明并不限于这种情况。
图6A和图6B示出了通过根据示例性实施例的超结型半导体装置的实验例2获得的模拟结果。
图6A示出了实验例2的截面图，其中第三边缘柱136和第四边缘柱138各自的宽度、高度和数量在参照图5A和图5B描述的超结型半导体装置100C中有所变化。根据图6A所示的实验例2，下边缘区130的第二高度H2是漂移层120的第一高度H1的大约92％。
图6B示出了沿着图6A的线6B-6B’截取的下部电荷平衡区150A的P型杂质浓度分布。参照图6B，下部电荷平衡区150A可具有沿着线6B-6B’周期性增大/减小的杂质浓度分布。可以看出的是，在杂质浓度分布中，平均杂质浓度C(平均值)随着其远离有源区AR而逐渐减小。还可以看出的是，下部电荷平衡区150A的第三区156A的第三浓度C3(156A)具有比下部电荷平衡区150A的第四区158A的第四浓度C4(158A)更大的值。
图7为示出了根据示例性实施例的超结型半导体装置的表面电场分布的曲线图。
图7示出了关于参照图6A和图6B以及比较例描述的实验例2处于关闭状态中通过模拟而获得的表面电场分布。比较例710使用其中多个N型柱和P型柱被交替地设置在终止区中的结构，并且多个多晶场板被设置在场氧化物层上，以防止电场在终止区中突然变化。
参照图7，可以看出的是，虽然突然较高的电场被周期性地施加在比较例710中，但相对较低的电场被逐渐施加到实施例720中的整个表面上。
如上所述，在实施例720中，下部电荷平衡区和上部电荷平衡区可形成设置在垂直方向上的P-N结型结构，施加到P-N结型结构的结表面(或下部电荷平衡区与上部电荷平衡区之间的界面)的高电场被定位成与上部电荷平衡区的顶表面隔开。因此，可以理解的是，施加到上部电荷平衡区的表面的电场减小。
而且，如上所述，N型柱和P型柱被交替地设置在比较例710的终止区中并在一个方向上延伸，并且电场沿着该延伸方向的传输相当快(即，出现电场非对称地传输的现象)。因此，终止区沿着该延伸方向设置的部分可变成局部施加高电场的薄弱部分。另一方面，任何P型柱和N型柱不在实施例720的上表面上形成。因此，可以理解的是，防止出现电场通过柱非对称地传输的现象，并且相对较低的电场可被均匀地施加到上部电荷平衡区的整个表面上。
如上所述，连接区柱被设置成在比较例710的终止区中包围有源区的N型柱和P型柱，因此可由于局部电荷不平衡而产生薄弱部分。另一方面，在实施例720中，可通过热处理过程在终止区的基本上整个区域中形成下部电荷平衡区，其中所述热处理过程使用离子注入掩模进行P型杂质的离子注入并使P型杂质扩散，所述离子注入掩模中的开口规则地布置。因此，可以理解的是，可在有源区周围获得极好的电荷平衡，并且电场因此可在有源区与终止区之间的界面部分稳定地传输。
图8A至图18为示出了制造根据示例性实施例的超结型半导体装置100的方法的视图。确切地讲，图8A、图9至图13、图14A以及图15至图18为与沿着图1A的线1C-1C’的截面对应的截面图，图8B和图14B为示出了图8A和图14A中所描述的掩模210_1和210_7的顶视图。
参照图8A和图8B，第一外延层120_1可在被划分成有源区和终止区TR的第一半导体层110上形成，并且第一掩模210_1可被设置在第一外延层120_1上。
在示例性实施例中，第一半导体层110可以是半导体衬底掺杂有N型杂质的部分。或者，第一半导体层110可包括半导体衬底和在该半导体衬底上形成的外延层，该外延层掺杂有N型杂质。
第一外延层120_1可以是包含N型杂质的半导体层。在第一外延层120_1的生长过程中，第一外延层120_1可掺杂有N型杂质，诸如砷(As)或磷(P)。
第一掩模210_1可包括多个第一有源沟槽TR1A和多个第一边缘沟槽TR1B。多个第一有源沟槽TR1A可借此暴露有源区AR的第一外延层120_1的顶表面，并且多个第一边缘沟槽TR1B可借此暴露终止区TR的第一外延层120_1的顶表面。
参照图9，可通过执行第一离子注入过程S10来将P型杂质(诸如硼(B))以预定剂量注入到第一外延层120_1未被第一掩模210_1覆盖的部分中。因此，多个第一预备有源柱层AP1可在有源区AR的第一外延层120_1通过多个第一有源沟槽TR1A暴露的上部部分处形成，并且多个第一预备边缘柱层TP1可在终止区TR的第一外延层120_1通过多个第一边缘沟槽TR1B暴露的上部部分处形成。
之后，可移除第一掩模210_1。
参照图10，第二外延层120_2可在第一外延层120_1上形成，多个第一预备有源柱层AP1和多个第一预备边缘柱层TP1在所述第一外延层中形成。可通过执行与第一外延层120_1相同的过程来形成第二外延层120_2。第二外延层120_2可形成为与具有与第一外延层120_1相同的厚度，但本发明并不限于这种情况。
参照图11，第二掩模210_2可被设置在第二外延层120_2上。第二掩模210_2可与参照图8A描述的第一掩模210_1类似。第二掩模210_2可包括多个第二有源沟槽TR2A和多个第二边缘沟槽TR2B。
参照图12，可通过执行第二离子注入过程S20来将P型杂质(诸如硼(B))以预定剂量注入到第二外延层120_2未被第二掩模210_2覆盖的部分中。因此，多个第二预备有源柱层AP2可在有源区AR的第二外延层120_2由多个第二有源沟槽TR2A所暴露的上部部分处形成，并且多个第二预备边缘柱层TP2可在终止区的第二外延层120_2由多个第二边缘沟槽TR2B所暴露的上部部分处形成。
之后，可移除第二掩模210_2。
通过多次重复参照图10至图12描述的过程可获得图13所示的结构。
参照图13，第一预备有源柱层至第六预备有源柱层AP1、AP2、AP3、AP4、AP5、AP6以及第一预备边缘柱层至第六预备边缘柱层TP1、TP2、TP3、TP4、TP5、TP6可分别在第一外延层至第六外延层120_1、120_2、120_3、120_4、120_5、120_6中形成。
参照图14A和图14B，第七外延层120_7可在第六外延层120_6上形成。第七掩模210_7可被设置在第七外延层120_7上。
第七掩模210_7可包括多个第七有源沟槽TR7A和多个边缘开口TR7B。
多个第七有源沟槽TR7A可与第一掩模210_1的第一有源沟槽TR1A类似。多个第七有源沟槽TR7A可具有在一个方向上延伸的线性形状。
在示例性实施例中，多个边缘开口TR7B可以是以矩阵形式规则地布置的多个孔。在图14B中，示例性地示出了多个边缘开口TR7B具有沿着水平方向的圆形截面，但本发明并不限于这种情况。多个边缘开口TR7B可具有各种水平截面形状，诸如椭圆形、四边形、矩形、正方形、菱形、三角形、五边形、六边形、八边形等。
在示例性实施例中，多个边缘开口TR7B各自的尺寸可基于多个第七有源沟槽TR7A的宽度来确定。例如，当多个边缘开口TR7B具有圆形截面时，一个边缘开口TR7B被设置在第二单元小室UC2中，并且边缘开口TR7B的第一半径R1可被确定成使得第七有源沟槽TR7A设置在第一单元小室UC1中的面积UC1A与边缘开口TR7B设置在第二单元小室UC2中的面积UC2B相同。确切地讲，当单元小室UC1一侧的长度被定义为小室节距P小室，并且第七有源沟槽TR7A具有沟槽宽度WTR时，边缘开口TR7B的第一半径R1可满足以下等式。
π×R1 2＝P小室×WTR
如上所述，由于电荷不平衡而在有源区与终止区之间的边界附近可产生薄弱部分。然而，在本发明中，当多个边缘开口TR7B被设置成具有与单元小室UC1和UC2中的第七有源沟槽TR7A相同的面积时，可有效地实现电荷平衡。当多个边缘开口TR7B具有圆形截面时，多个边缘开口TR7B的中心被设置在第二单元小室UC2的中心，使得可很容易计算出边缘开口TR7B的第一半径R1、小室节距P小室等，从而实现电荷平衡。
参照图15，可通过执行第七离子注入过程S70来将P型杂质(诸如硼(B))以预定剂量注入到第七外延层120_7未被第七掩模210_7覆盖的部分中。因此，多个第七预备有源柱层AP7可在有源区AR的第七外延层120_7由多个第七有源沟槽TR7A所暴露的上部部分处形成，并且多个预备电荷平衡层TP7可在终止区TR的第七外延层120_7由多个边缘开口TR7B所暴露的上部部分处形成。
在示例性实施例中，多个边缘开口TR7B可具有大于小室节距P小室的第一半径R1。如图15示例性地示出，多个预备电荷平衡层TP7各自的宽度可大于多个第七预备有源柱层AP7的沟槽宽度WTR。
之后，可移除第七掩模210_7。
参照图16，第八外延层120_8可在第七外延层120_7上形成。在示例性实施例中，第八外延层120_8的厚度可形成为小于第七外延层120_7的厚度。
参照图17，可对其中形成了八个外延层120_8的结构执行退火过程，由此扩散被注入到在该结构中形成的第一预备有源柱层至第七预备有源柱层AP1、AP2、…、AP6、AP7(参见图16)、第一预备边缘柱层至第六预备边缘柱层TP1、TP2、…、TP5、TP6(参见图16)和预备电荷平衡层TP7(参见图16)中的杂质。
在示例性实施例中，第一外延层至第八外延层120_1、120_2、…、120_7、120_8位于有源区AR中的部分可被称为漂移层120，并且第一外延层至第六外延层120_1、120_2、…、120_5、120_6位于终止区TR中的部分可被称为下边缘区130。
在示例性实施例中，杂质可通过退火过程在水平方向和/或垂直方向上扩散预定距离，因此，第一预备有源柱层至第七预备有源柱层AP1、AP2、…、AP6、AP7沿着垂直方向彼此连接，以形成在一个方向上延伸的第二部分124。漂移层120位于相邻两个第二部分124之间的部分可被称为第一部分122。
另外，第一预备边缘柱层至第六预备边缘柱层TP1、TP2、…、TP5、TP6通过退火过程沿着垂直方向彼此连接，以在下边缘区130中形成P型边缘柱。下边缘区130位于P型边缘柱之间的部分可被称为N型边缘柱。
被注入到预备电荷平衡层TP7中的杂质在水平方向和/或垂直方向上扩散，并且与被注入到相邻预备电荷平衡层TP7中的杂质重叠，由此形成下部电荷平衡区150。第八外延层120_8设置在下部电荷平衡区150上的部分可被称为上部电荷平衡区160。在示例性实施例中，下部电荷平衡区150可形成为穿过终止区TR的基本上整个区域，并且上部电荷平衡区160可在终止区TR的基本上整个区域中与下部电荷平衡区150垂直地重叠。
当杂质通过退火过程在水平方向上扩散时，下部电荷平衡区150中所包含的P型杂质的浓度可小于有源区AR的第一部分122中所包含的P型杂质的浓度。另外，当杂质通过退火过程在水平方向上扩散时，形成下部电荷平衡区150。因此，下部电荷平衡区150可具有周期性增大/减小的P型杂质浓度分布。
一般来说，随着终止区中的杂质浓度减小，半导体装置的击穿电压可增大。因此，终止区中的杂质浓度小于有源区的P型柱中所包含的杂质浓度，这可能有利于提高击穿电压。要在位于同一水平上的有源区和终止区中形成具有不同杂质浓度的杂质区，一般需要使用不同的离子注入剂量来执行两次离子注入过程。然而，在本发明中，具有不同杂质浓度的有源区AR和终止区TR可通过仅一次离子注入过程来同时形成，所述离子注入过程使用第七掩模210_7进行，所述第七掩模包括用于有源区AR的条状沟槽TR7A和用于终止区TR的圆形开口TR7B。因此，这不仅简化了注入过程，而且降低了制造成本。
参照图18，可在有源区AR上执行用于形成P体区170、P+区172和N+区174的其他离子注入过程。可在离子注入过程之前或之后或在离子注入过程之间执行用于形成栅极介电层176和场氧化物层186的氧化过程、用于形成有源多晶栅极层178和场板188的沉积和图案化过程、用于形成隔离件180和绝缘层182的沉积和图案化过程、用于形成源极184、栅极电极190和浮动电极194的沉积和图案化过程等。
执行上述过程，由此完成图18所示的超结型半导体装置100。
图19A至图20为示出了制造根据示例性实施例的超结型半导体装置100的方法的平面图和截面图。该方法与制造参照图8A至图18描述的超结型半导体装置100的方法类似，不同之处在于第七掩模210_7A的形状。
参照图19A，第七掩模210_7A可包括多个第七有源沟槽TR7C和多个边缘开口TR7D。
在示例性实施例中，多个边缘开口TR7D可以是以矩阵形式规则地布置的多个孔。多个边缘开口TR7D可形成为具有比在参照图14B描述的第七掩模210_7中形成的边缘开口TR7B更小的半径。
例如，边缘开口TR7D的第二半径R2可被确定成使得第七有源沟槽TR7C设置在第一单元小室UC1中的面积UC1C与边缘开口TR7D设置在第二单元小室UC2中的面积UC2D相同。确切地讲，当第七有源沟槽TR7C之间的距离与第七有源沟槽TR7C的沟槽宽度WTR之和被定义为小室节距P小室，并且第七有源沟槽TR7C具有沟槽宽度WTR时，边缘开口TR7D的第二半径R2可满足以下等式。
π×R2 2＝P小室/2×WTR/2
如上所述，由于电荷不平衡而在有源区与终止区之间的边界附近可产生薄弱部分。然而，在本发明中，当多个边缘开口TR7D被设置成具有与单元小室UC1和UC2中的第七有源沟槽TR7C相同的面积时，可有效地实现电荷平衡。当多个边缘开口TR7D具有圆形截面时，多个边缘开口TR7D的中心被设置在第二单元小室UC2的中心，使得可很容易计算出边缘开口TR7D的第二半径R2、小室节距P小室等，从而实现电荷平衡。
参照图19B，使用第七掩模210_7A执行第七离子注入过程S70A，使得多个第七预备有源柱层AP7A在有源区AR中形成，并且多个预备电荷平衡层TP7A在终止区TR中形成。
参照图20，上边缘区140B可包括下部电荷平衡区150B和上部电荷平衡区160B。可对其中形成了多个第七预备有源柱层AP7A和多个预备电荷平衡层TP7A的结构执行退火过程。
被注入到预备电荷平衡层TP7A中的杂质通过退火过程在水平方向和/或垂直方向上扩散，并且与被注入到相邻预备电荷平衡层TP7A中的杂质重叠，由此形成下部电荷平衡区150B。在示例性实施例中，下部电荷平衡区150B可在终止区TR的基本上整个区域中形成。第八外延层120_8设置在下部电荷平衡区150B上的部分可被称为上部电荷平衡区160B。
之后，执行参照图18描述的过程，由此完成超结型半导体装置100。
图21A至图23为示出了制造根据示例性实施例的超结型半导体装置100D的方法的视图。该方法与制造参照图8A至图18描述的超结型半导体装置100的方法类似，不同之处在于第七掩模210_7B的形状。
参照图21A，第七掩模210_7B可包括多个第七有源沟槽TR7E和多个边缘开口TR7F。
在示例性实施例中，多个边缘开口TR7F可具有圆形截面，所述圆形截面具有第三半径R3，所述第三半径随着其远离多个第七有源沟槽TR7E而逐渐变小。
因此，第七掩模210_7B可包括第一边缘掩模区R1、第二边缘掩模区R2和第三边缘掩模区R3，它们沿着远离多个第七有源沟槽TR7E的方向连续地设置。第一边缘掩模区R1可以是用于形成具有相对较高的P型杂质浓度的富P区的掩模区，并且第三边缘掩模区R3可以是用于形成具有相对较高的N型杂质浓度的富N区的掩模区。
参照图21B，使用第七掩模210_7B执行第七离子注入过程S70B，使得多个第七预备有源柱层AP7B可在有源区中形成，并且多个预备电荷平衡层TP7B可在终止区中形成。同时，预备电荷平衡层TP7B通过第一边缘掩模区R1暴露的部分可变成具有相对较高的P型杂质浓度的富P区，并且预备电荷平衡层TP7B通过第三边缘掩模区R3暴露的部分可变成具有相对较高的N型杂质浓度的富N区。
参照图22，上边缘区140C可包括下部电荷平衡区150C和上部电荷平衡区160C。可对其中形成了多个第七预备有源柱层AP7B和多个预备电荷平衡层TP7B的结构执行退火过程。
被注入到预备电荷平衡层TP7B中的杂质通过退火过程在水平方向和/或垂直方向上扩散，并且与被注入到相邻预备电荷平衡层TP7B中的杂质重叠，由此形成下部电荷平衡区150C。在示例性实施例中，当预备电荷平衡层TP7B中所包含的P型杂质的浓度随着其远离有源区AR而逐渐减小时，下部电荷平衡区150C的厚度可随着其远离有源区AR而逐渐减小。
参照图23，执行参照图18描述的过程，由此完成超结型半导体装置100D。
尽管已经示出并详细描述了本发明的优选实施例，但本发明并不限于这种情况，并且对于本领域技术人员显而易见的是，可在本发明的技术精神和范围内对这些实施例作出各种修改和变化。

Claims (28)

1.一种超结型半导体装置，包括：
掺杂有第一导电类型的第一半导体层；
在所述第一半导体层上形成的有源区，所述有源区包括漂移层；以及
包围所述有源区的终止区，所述终止区包括设置在所述漂移层的侧表面上的下边缘区和设置在所述下边缘区上的上边缘区，
其中所述上边缘区包括设置在所述下边缘区上的下部电荷平衡区和设置在所述下部电荷平衡区上的上部电荷平衡区，所述下部电荷平衡区具有与所述第一导电类型不同的第二导电类型，所述上部电荷平衡区具有所述第一导电类型；以及
所述下边缘区包括第一柱和第二柱，所述第一柱和所述第二柱均沿着与所述第一半导体层的顶表面垂直的方向排列，所述第一柱具有所述第一导电类型，所述第二柱具有所述第二导电类型。
2.根据权利要求1所述的超结型半导体装置，
其中所述上部电荷平衡区设置在所述终止区的基本上整个区域上。
3.根据权利要求1所述的超结型半导体装置，
其中所述漂移层包括具有所述第一导电类型的第一部分和具有所述第二导电类型的第二部分，所述第一部分和所述第二部分沿着与所述第一半导体层的顶表面平行的方向延伸。
4.根据权利要求3所述的超结型半导体装置，
其中所述下边缘区还包括第三柱和第四柱：
所述第一柱和所述第二柱分别连接到所述漂移层的所述第一部分和所述第二部分；以及
所述第三柱和所述第四柱在所述漂移层的一侧上沿着与所述第一半导体层的顶表面平行的方向延伸，所述第三柱和所述第四柱未分别连接到所述漂移层的所述第一部分和所述第二部分，并且
所述第三柱具有所述第一导电类型，并且所述第四柱具有所述第二导电类型。
5.根据权利要求4所述的超结型半导体装置，
其中所述下部电荷平衡区设置在所述第一柱至所述第四柱上。
6.根据权利要求4所述的超结型半导体装置，
其中所述上部电荷平衡区与所述第一柱至所述第四柱垂直地重叠。
7.根据权利要求3所述的超结型半导体装置，
其中所述漂移层的所述第一部分和所述第二部分的最上侧壁可与所述上部电荷平衡区的侧壁接触。
8.根据权利要求3所述的超结型半导体装置，
其中所述上部电荷平衡区与所述下部电荷平衡区之间的界面被设置成在与所述第一半导体层的所述顶表面垂直的方向上与所述上部电荷平衡区的顶表面隔开。
9.根据权利要求3所述的超结型半导体装置，
其中所述下部电荷平衡区具有第一杂质浓度，所述漂移层的所述第二部分具有第二杂质浓度，并且所述第一杂质浓度小于所述第二杂质浓度。
10.根据权利要求1所述的超结型半导体装置，
其中所述下部电荷平衡区和所述上部电荷平衡区形成P-N结。
11.根据权利要求1所述的超结型半导体装置，
其中所述漂移层具有沿着与所述第一半导体层的顶表面垂直的方向的第一高度，所述下边缘区具有沿着与所述第一半导体层的顶表面垂直的方向的第二高度，并且所述第二高度是所述第一高度的70％至98％。
12.一种超结型半导体装置，包括：
有源区；以及
包围所述有源区的终止区，
其中所述有源区包括：
具有N型导电性的第一半导体层；以及
设置在所述第一半导体层上的漂移层，
其中所述终止区包括上边缘区和下边缘区：
所述上边缘区包括：
设置在所述漂移层的一侧上的下部电荷平衡区，所述下部电荷平衡区具有P型导电性；以及
设置在所述下部电荷平衡区上的上部电荷平衡区，所述上部电荷平衡区具有N型导电性；以及
所述下边缘区包括：
第一柱和第二柱，所述第一柱和所述第二柱均沿着与所述第一半导体层的顶表面垂直的方向排列，所述第一柱具有N型导电性，所述第二柱具有P型导电性。
13.根据权利要求12所述的超结型半导体装置，
其中所述上部电荷平衡区在所述终止区的基本上整个区域上形成，并且
所述下部电荷平衡区与所述上部电荷平衡区垂直地重叠。
14.根据权利要求12所述的超结型半导体装置，其中
所述下边缘区设置在所述上部电荷平衡区下方、所述漂移层的侧表面上，以及
所述下边缘区包括多个第一N型柱和多个第一P型柱，所述多个第一N型柱和所述多个第一P型柱分别连接到所述漂移层的多个N型柱和所述漂移层的多个P型柱。
15.根据权利要求14所述的超结型半导体装置，
其中所述下部电荷平衡区包括第一区和第二区，所述第一区和所述第二区位于所述多个第一P型柱上，并且所述第一区比所述第二区更靠近所述漂移层，并且
其中所述第一区的第三杂质浓度基本上等于所述第二区的第四杂质浓度。
16.根据权利要求15所述的超结型半导体装置，
其中所述下部电荷平衡区包括第三区和第四区，所述第三区和所述第四区分别位于所述下边缘区包括的多个第二P型柱中的两个之上，并且所述第三区比所述第四区更靠近所述漂移层，并且
其中所述第三区的第五杂质浓度基本上等于所述第四区的第六杂质浓度。
17.一种制造超结型半导体装置的方法，所述方法包括：
在包括有源区和终止区的第一半导体层中形成多个第一有源柱和多个第一边缘柱，其中，所述第一半导体层具有第一导电类型；
在所述第一半导体层上形成第二半导体层；
在所述第二半导体层中形成多个第二有源柱和多个预备电荷平衡层；并且
对所述第一半导体层和所述第二半导体层进行退火过程，使得通过扩散被注入到所述多个第一有源柱和所述多个第二有源柱中的杂质来使所述多个第一有源柱和所述多个第二有源柱彼此连接，
其中，所述终止区包括上边缘区和下边缘区，所述上边缘区包括下部电荷平衡区和设置在所述下部电荷平衡区上的上部电荷平衡区，所述上部电荷平衡区具有所述第一导电类型，所述下部电荷平衡区具有与所述第一导电类型不同的第二导电类型。
18.根据权利要求17所述的方法，
其中形成所述多个第二有源柱和所述多个预备电荷平衡层包括使用第二离子注入掩模将杂质分别注入到所述第二半导体层的有源区和终止区中，由此形成所述多个第二有源柱和所述多个预备电荷平衡层，并且
所述第二离子注入掩模包括在纵向方向上延伸的多个条状第一沟槽以及在所述纵向方向和与所述纵向方向垂直的水平方向上彼此隔开的多个开口。
19.根据权利要求17所述的方法，
其中形成所述多个第一有源柱和所述多个第一边缘柱包括使用第一离子注入掩模将杂质分别注入到所述第一半导体层的所述有源区和所述终止区中，由此形成所述多个第一有源柱和所述多个第一边缘柱，并且
所述第一离子注入掩模包括在纵向方向上延伸的多个条状第二沟槽以及在所述纵向方向上延伸的多个条状第三沟槽。
20.根据权利要求17所述的方法，
其中在所述退火过程中，被注入到所述多个第一边缘柱和所述多个预备电荷平衡层中的杂质扩散，并且所述多个第一边缘柱和所述多个预备电荷平衡层彼此连接。
21.根据权利要求17所述的方法，其中在所述退火过程中，被注入到所述多个预备电荷平衡层中的杂质扩散，并且所述多个预备电荷平衡层中的相邻预备电荷平衡层彼此连接，由此形成所述下部电荷平衡区。
22.一种超结型半导体装置，包括：
掺杂有第一导电类型的半导体层；
在所述半导体层上形成的有源区，所述有源区包括漂移层；以及
包围所述有源区的终止区，所述终止区包括：设置在所述漂移层的侧表面上的下边缘区和设置在所述下边缘区上的上边缘区，
所述上边缘区包括：
设置在所述下边缘区上的下部电荷平衡区，所述下部电荷平衡区具有与所述第一导电类型不同的第二导电类型，所述下部电荷平衡区的厚度随着其远离有源区而逐渐减小；以及
设置在所述下部电荷平衡区上的上部电荷平衡区，所述上部电荷平衡区具有所述第一导电类型。
23.根据权利要求22所述的超结型半导体装置，
其中所述漂移层包括具有所述第一导电类型的第一部分和具有所述第二导电类型的第二部分，所述漂移层的所述第一部分和所述第二部分沿着与所述半导体层的顶表面平行的方向延伸并且交替地布置。
24.根据权利要求22所述的超结型半导体装置，还包括：
过渡区，包括具有所述第二导电类型的多个柱；以及
扩散区，连接所述多个柱。
25.一种超结型半导体装置，包括：
有源区；以及
包围所述有源区的终止区，
所述有源区包括：
具有第一导电类型的半导体层；以及
设置在所述半导体层上的漂移层，
所述终止区包括上边缘区，所述上边缘区包括：
设置在所述漂移层的一侧上的下部电荷平衡区，所述下部电荷平衡区具有第二导电类型，所述下部电荷平衡区呈锥形；以及
设置在所述下部电荷平衡区上的上部电荷平衡区，所述上部电荷平衡区具有第一导电类型。
26.根据权利要求25所述的超结型半导体装置，还包括：
设置在所述有源区与所述终止区之间的过渡区。
27.根据权利要求25所述的超结型半导体装置，还包括：
设置在所述有源区与所述终止区之间的过渡区，所述过渡区至少部分地包围所述有源区，所述终止区至少部分地包围所述过渡区。
28.根据权利要求25所述的超结型半导体装置，还包括：
过渡区，包括具有第二导电类型的多个柱；以及
扩散区，连接所述多个柱。
CN201610697546.6A 2015-08-20 2016-08-19 超结型半导体装置及其制造方法 Active CN106469759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150117345A KR102404114B1 (ko) 2015-08-20 2015-08-20 슈퍼정션 반도체 장치 및 그 제조 방법
KR10-2015-0117345 2015-08-20

Publications (2)

Publication Number Publication Date
CN106469759A CN106469759A (zh) 2017-03-01
CN106469759B true CN106469759B (zh) 2021-09-10

Family

ID=57961493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610697546.6A Active CN106469759B (zh) 2015-08-20 2016-08-19 超结型半导体装置及其制造方法

Country Status (4)

Country Link
US (3) US9887280B2 (zh)
KR (1) KR102404114B1 (zh)
CN (1) CN106469759B (zh)
DE (1) DE102016010186A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102404114B1 (ko) * 2015-08-20 2022-05-30 온세미컨덕터코리아 주식회사 슈퍼정션 반도체 장치 및 그 제조 방법
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
JP7073698B2 (ja) * 2017-12-07 2022-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US11056585B2 (en) * 2018-04-20 2021-07-06 Ipower Semiconductor Small pitch super junction MOSFET structure and method
KR102554248B1 (ko) * 2019-02-28 2023-07-11 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법
CN113808944A (zh) * 2020-06-12 2021-12-17 芯恩（青岛）集成电路有限公司 超结功率器件及其制备方法
CN111933691B (zh) * 2020-10-12 2021-01-29 中芯集成电路制造(绍兴)有限公司 超结器件及其制造方法
KR20220121391A (ko) * 2021-02-25 2022-09-01 주식회사 디비하이텍 슈퍼정션 반도체 소자 및 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931007A (zh) * 2009-06-18 2010-12-29 富士电机系统株式会社 半导体装置
CN103066125A (zh) * 2011-10-21 2013-04-24 富士电机株式会社 超结半导体器件
CN103503155A (zh) * 2011-04-27 2014-01-08 飞兆半导体公司 用于功率器件的超结结构及制造方法
CN104011871A (zh) * 2011-12-01 2014-08-27 维西埃-硅化物公司 用于超级结型mosfet器件的边缘端接
CN104183627A (zh) * 2014-08-29 2014-12-03 电子科技大学 一种超结功率器件终端结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
EP2208229A4 (en) * 2007-09-21 2011-03-16 Fairchild Semiconductor SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
KR20150055509A (ko) * 2013-11-13 2015-05-21 주식회사 케이이씨 전력 반도체 디바이스
KR102404114B1 (ko) * 2015-08-20 2022-05-30 온세미컨덕터코리아 주식회사 슈퍼정션 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931007A (zh) * 2009-06-18 2010-12-29 富士电机系统株式会社 半导体装置
CN103503155A (zh) * 2011-04-27 2014-01-08 飞兆半导体公司 用于功率器件的超结结构及制造方法
CN103066125A (zh) * 2011-10-21 2013-04-24 富士电机株式会社 超结半导体器件
CN104011871A (zh) * 2011-12-01 2014-08-27 维西埃-硅化物公司 用于超级结型mosfet器件的边缘端接
CN104183627A (zh) * 2014-08-29 2014-12-03 电子科技大学 一种超结功率器件终端结构

Also Published As

Publication number Publication date
US20170054009A1 (en) 2017-02-23
KR102404114B1 (ko) 2022-05-30
US20180204936A1 (en) 2018-07-19
US10797167B2 (en) 2020-10-06
KR20170022418A (ko) 2017-03-02
DE102016010186A1 (de) 2017-02-23
US9887280B2 (en) 2018-02-06
CN106469759A (zh) 2017-03-01
US10205009B2 (en) 2019-02-12
US20190172934A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
CN106469759B (zh) 超结型半导体装置及其制造方法
US11588016B2 (en) Semiconductor device having a super junction structure and method of manufacturing the same
US6750508B2 (en) Power semiconductor switching element provided with buried electrode
US8748982B2 (en) High breakdown voltage semiconductor device
CN111048589B (zh) 一种功率半导体集成器件
US20090302376A1 (en) Semiconductor device
US20150179764A1 (en) Semiconductor device and method for manufacturing same
KR20140031917A (ko) 전력 소자들을 위한 슈퍼정션 구조물 및 제조방법들
US9000516B2 (en) Super-junction device and method of forming the same
EP3084833B1 (en) Edge termination for semiconductor devices and corresponding fabrication method
US20060043434A1 (en) Semiconductor devices and methods of manufacture thereof
CN107623025B (zh) 半导体器件及其制造方法
US8072027B2 (en) 3D channel architecture for semiconductor devices
US20220336579A1 (en) Superjunction semiconductor device and method for manufacturing same
US20230246102A1 (en) Superjunction semiconductor device
US20230326961A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20230098462A1 (en) Transistor device and method for producing a transistor device
KR101998717B1 (ko) 슈퍼정션 반도체 소자 및 그 제조방법
US20230060069A1 (en) Metal-oxide semiconductor field effect transistor device and manufacturing method therefor
KR20230007913A (ko) 전력 반도체 소자 및 그 제조 방법
JP2024009372A (ja) 超接合半導体装置
KR20230007914A (ko) 전력 반도체 소자 및 그 제조 방법
KR20230007912A (ko) 전력 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant