CN103748688A - 半导体器件和用于制造半导体器件的方法 - Google Patents

半导体器件和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN103748688A
CN103748688A CN201280039067.5A CN201280039067A CN103748688A CN 103748688 A CN103748688 A CN 103748688A CN 201280039067 A CN201280039067 A CN 201280039067A CN 103748688 A CN103748688 A CN 103748688A
Authority
CN
China
Prior art keywords
interconnection
groove
current potential
fixed area
potential fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280039067.5A
Other languages
English (en)
Other versions
CN103748688B (zh
Inventor
增田健良
和田圭司
日吉透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN103748688A publication Critical patent/CN103748688A/zh
Application granted granted Critical
Publication of CN103748688B publication Critical patent/CN103748688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

MOSFET（1）设置有具有形成于主表面（10A）中的沟槽的半导体衬底、栅极氧化物膜（30）、栅电极（40）以及源极互连（60）。半导体衬底（10）包括n型漂移层（12）和p型体层（13）。沟槽被以使得穿透体层（13）并到达漂移层（12）的方式形成。该沟槽包括以使得二维地看时围绕活性区的方式定位的外周边沟槽（22）。在从外周边沟槽（22）看，在与活性区相反侧的主表面（10A）上，形成其中暴露体层（13）的电位固定区（10C）。源极互连（60）被以使得当二维地看时位于活性区上的方式定位。电位固定区（10C）被电连接到源极互连（60）。

Description

半导体器件和用于制造半导体器件的方法
技术领域
本发明涉及一种半导体器件和一种半导体器件制造方法，并且更具体地涉及能够固定位于活性区外面的半导体层的表面部分处的电位的半导体器件和能够制造该半导体器件的半导体器件制造方法。
背景技术
最近已需要用于电能的转换或控制的功率器件的更高效率和更低损耗。对于用作功率开关器件的MOSFET（金属氧化物半导体场效应晶体管）而言，已经研究了通过改善元件结构或材料的选择来降低导通电阻等，并且例如已经越来越多地采用沟槽（凹槽）型元件结构而不是平（平面）型元件。沟槽型元件结构指的是以沿着形成于元件表面中的沟槽的壁表面形成沟道区为特征的元件结构。
由于用作功率开关装置的MOSFET被用于高压的转换或控制等，因此要求实现高效率和低损耗以及高击穿电压。利用沟槽型元件结构，实现了由于导通电阻的降低而引起的较低元件损耗，同时元件的击穿电压可能由于形成的沟槽等的有缺陷的形状而降低。具体地，在其中存在沟槽的有缺陷形状的部分中发生局部电场集中，并且结果得到的高电场可能击穿形成于沟槽的壁表面上的栅极绝缘膜。为了抑制这种由于例如沟槽结构而引起的元件击穿电压的降低，已经提出了一种MOSFET，其采用使得将用作元件活性区的区域被与活性区中的沟槽不同的沟槽围绕的结构（参见例如日本专利特许公开号2005-322949（PTL1））。
引用列表
专利文献
PTL1：日本专利特许公开号2005-322949
发明内容
技术问题
在PTL1中提出的MOSFET中，通过使围绕活性区的沟槽用作电场弛豫部分，能够改善元件的击穿电压。然而，利用此MOSFET，例如，当施加约1kV（千伏特）的高压时，难以展示出充分的电场弛豫功能。因此，为了获得针对施加这种高压的元件电阻，需要进一步改善元件结构。
鉴于上述问题而完成了本发明，并且其目的是提供一种能够通过将位于活性区外面的半导体层的电位固定来实现改善的击穿电压特性的半导体器件，和一种能够制造该半导体器件的半导体器件制造方法。
问题的解决方案
根据本发明的半导体器件包括：具有形成于一个主表面中的沟槽的半导体衬底、布置于沟槽的壁表面上并与之接触的第一绝缘膜、布置于第一绝缘膜上并与之接触的栅电极以及布置于第一主表面上的第一互连。该半导体衬底包括具有第一导电性类型的漂移层和具有第二导电性类型的体层，其在从漂移层看时被布置在一个主表面的一侧上。沟槽被形成为穿透体层并到达漂移层。沟槽包括被布置成当二维地看时围绕活性区的外周边沟槽。当从外周边沟槽看时，在与活性区相反的一个主表面中形成了暴露体层的电位固定区。第一互连被布置成当二维地看时位于活性区之上。电位固定区被电连接到第一互连。
在根据本发明的半导体器件中，形成了活性区和位于活性区外面的电位固定区。然后，电位固定区被电连接到被布置成位于活性区之上的第一互连。因此，在根据本发明的半导体器件中，能够将位于活性区外面的半导体区域的电位固定在与第一互连的电位一样高的电位。因此，根据本发明的半导体器件，能够提供一种在击穿电压特性方面优良的半导体器件。
在与上述半导体器件的外周边沟槽接触的漂移层的区域中，可以形成具有第二导电性类型的电场弛豫区。该电场弛豫区可以连接到电位固定区。
因此，在电场弛豫区与除电场弛豫区之外的漂移层的区域之间形成了pn结，并且在漂移层中形成了从pn结延伸的耗尽层。因此，由于从pn结延伸的耗尽层的电场弛豫效应，能够使施加于布置在外周边沟槽的壁表面上的第一绝缘膜的电场弛豫。另外，由于电场弛豫区连接到被固定在与第一互连的电位一样高的电位的电位固定区，所以其电位被固定。
上述半导体器件还可以包括布置在电位固定区上方的第二绝缘膜和布置在第二绝缘膜上方的第二互连。该电位固定区可以包括延伸至第一互连下方的部分的电位固定区延伸部分。栅电极可以包括延伸至第二互连下方的部分的栅电极延伸部分。电位固定区可以在电位固定区延伸部分中电连接到第一互连。可以将栅电极在栅电极延伸部分中电连接到第二互连。
上述半导体器件还可以包括布置在电位固定区上方的第二绝缘膜和布置在第二绝缘膜上方的第二互连。第一互连可以包括超出外周边沟槽延伸至电位固定区的第一互连延伸部分。第二互连可以包括超出外周边沟槽延伸至栅电极的第二互连延伸部分。第一互连可以电连接到第一互连延伸部分中的电位固定区。第二互连可以电连接到第二互连延伸部分中的栅电极。
通过这样做，能够在将电位固定区的电位固定于第一互连的电位的同时，容易地实现布置在电位固定区上方的第二互连与栅电极之间的电连接。
在上述半导体器件中，形成于沟槽的侧壁表面与一个主表面之间的角可以是从100°至160°。通过这样逐渐地形成沟槽的侧壁表面，能够抑制沟槽底部周围的电场集中。应注意的是形成于沟槽的侧壁表面与一个主表面之间的角意指在半导体衬底中的形成于沟槽的侧壁表面与一个主表面之间的角。
在上述半导体器件中，半导体衬底可以由碳化硅构成。因此，能够在具有由碳化硅构成的半导体衬底的碳化硅半导体器件中适当地采用根据本发明的半导体器件。
一种制造根据本发明的半导体器件的方法包括步骤：制备包括具有第一导电性类型的漂移层和第二导电性类型的体层的半导体衬底，所述体层形成于漂移层上以包括一个主表面；将沟槽形成为在一个主表面的一侧开口并穿透体层且到达漂移层；将第一绝缘膜形成为包括沟槽的壁表面；将栅电极形成为与第一绝缘膜接触；以及在一个主表面上形成第一互连。在形成沟槽的步骤中，形成了被布置成当二维地看时围绕活性区的外周边沟槽。在形成第一互连的步骤中，第一互连被形成为当二维地看时位于活性区之上且被电连接到电位固定区，该电位固定区是当从外周边沟槽看时在与活性区相反的一个主表面处被暴露的体层。
根据制造本发明的半导体器件的方法，能够制造上述根据本发明的半导体器件，其中，位于活性区外面的半导体层的表面部分处的电位被固定。
在制造上述半导体器件的方法中，在形成沟槽的步骤中，可以与除外周边沟槽之外的沟槽同时地形成外周边沟槽。因此，能够更高效地执行上述步骤。
制造上述半导体器件的方法还可以包括步骤：形成具有第一导电性类型的电场弛豫区，其延伸至与漂移层中的外周边沟槽接触并到达电位固定区。在形成电场弛豫区的步骤中，可以通过离子注入来形成电场弛豫区。
因此，能够容易地制造能够使施加于布置在外周边沟槽的壁表面上的第一绝缘膜的电场弛豫的半导体器件。
在上述制造半导体器件的方法中，在制备半导体衬底的步骤中，可以制备由碳化硅构成的半导体衬底。因此，能够在制造包括由碳化硅构成的半导体衬底的碳化硅半导体器件的方法中适当地采用根据本发明的制造半导体器件的方法。
本发明的有利效果
如从以上描述显而易见的，根据本发明的半导体器件，能够通过固定位于活性区外面的半导体层的表面部分处的电位来改善击穿电压特性。另外，根据本发明的制造半导体器件的方法，能够制造上述根据本发明的半导体器件。
附图说明
图1是示出了沿着图4中的线A-A的MOSFET的横截面结构的示意图。
图2是示出了沿着图4中的线B-B的MOSFET的横截面结构的示意图。
图3是部分地示出了MOSFET的结构的示意性顶视图。
图4是部分地示出了MOSFET的结构的示意性顶视图。
图5是示意性地示出了制造MOSFET的方法的流程图。
图6是用于图示出制造MOSFET的方法的示意性横截面图。
图7是用于图示出制造MOSFET的方法的示意性横截面图。
图8是用于图示出制造MOSFET的方法的示意性横截面图。
图9是用于图示出制造MOSFET的方法的示意性横截面图。
图10是用于图示出制造MOSFET的方法的示意性横截面图。
图11是用于图示出制造MOSFET的方法的示意性横截面图。
图12是用于图示出制造MOSFET的方法的示意性横截面图。
图13是用于图示出制造MOSFET的方法的示意性横截面图。
图14是用于图示出制造MOSFET的方法的示意性横截面图。
图15是用于图示出制造MOSFET的方法的示意性横截面图。
图16是示出了沿着图19中的线C-C的MOSFET的横截面结构的示意图。
图17是示出了沿着图19中的线D-D的MOSFET的横截面结构的示意图。
图18是部分地示出了根据第二实施例的MOSFET的结构的示意性顶视图。
图19是部分地示出了根据第二实施例的MOSFET的结构的示意性顶视图。
图20是用于图示出根据第二实施例的制造MOSFET的方法的示意性横截面图。
图21是用于图示出根据第二实施例的制造MOSFET的方法的示意性横截面图。
图22是用于图示出根据第二实施例的制造MOSFET的方法的示意性横截面图。
图23是用于图示出根据第二实施例的制造MOSFET的方法的示意性横截面图。
图24是用于图示出根据第二实施例的制造MOSFET的方法的示意性横截面图。
图25是用于图示出根据第二实施例的制造MOSFET的方法的示意性横截面图。
图26是用于图示出根据第二实施例的制造MOSFET的方法的示意性横截面图。
图27是用于图示出根据第二实施例的制造MOSFET的方法的示意性横截面图。
图28是用于图示出根据第二实施例的制造MOSFET的方法的示意性横截面图。
图29是用于图示出根据第二实施例的制造MOSFET的方法的示意性横截面图。
具体实施方式
下方将参考附图来描述本发明的实施例。应注意的是在以下附图中，相同或相应的元件被分配有相同的附图标记且将不重复其描述。
（第一实施例）
最初将描述根据本发明的第一实施例的半导体器件和半导体器件制造方法。首先，将参考图1-4来描述作为根据本实施例的半导体器件的MOSFET1的结构。在这里，图3是包括在MOSFET1中的半导体衬底10的顶视图。另外，图4是部分地示出了MOSFET1的结构的顶视图。
参考图1和2，MOSEFT1包括具有主表面10A的半导体衬底10、用作第一绝缘膜的栅极氧化物膜30、用作第二绝缘膜的保护氧化物膜31、栅电极40、层间绝缘膜32、源电极50、漏电极51、用作第一互连的源极互连60、用作第二互连的栅极互连70以及漏极焊盘电极80。半导体衬底10包括基础衬底11、漂移层12、体层13、接触区14、15以及源极区16。另外，半导体衬底10可以由碳化硅构成。
在半导体衬底10中形成了在主表面10A的一侧开口的沟槽20。沟槽20被形成为延伸穿过体层13和漂移层12，具体地穿透体层13并到达漂移层12。
在沟槽20的侧壁表面与主表面10A之间形成的角可以是从100°至160°。通过这样逐渐地形成沟槽20的侧壁表面，能够抑制沟槽20的底部周围的电场集中。更具体地，在图1和2中，示出了在沟槽20的侧壁表面与主表面10A之间形成的角是90°的示例，然而，通过将此角设置成100°至160°，在沟槽20的侧壁表面与平行于主表面10A形成的底表面之间的角也为从100°至160°。通过这样将在沟槽20的侧壁表面与底表面之间形成的角设置成钝角，能够抑制沟槽20的底部周围的电场集中。应注意的是在沟槽20的侧壁表面与主表面10A之间形成的角意指在半导体衬底10中在沟槽20的侧壁表面与主表面10A之间形成的角。
漂移层12形成于基础衬底11的一个表面上。基础衬底11和漂移层12包含诸如P（磷）的n型杂质，并且其浓度值在基础衬底11中比在漂移层12中高。体层13被形成为包括沟槽20的侧壁表面并与漂移层12接触地延伸。包含在体层13中的p型杂质是例如Al（铝）、B（硼）等。
源极区16被形成为当从体层13看时在与漂移层12相反的一侧包括主表面10A。源极区16被形成为包括沟槽20的侧壁表面且与体层13接触。包含在源极区16中的n型杂质是例如P（磷）等，并且其浓度值比在漂移层12中的浓度值高。
接触区14、15被形成为包括主表面10A，同时其与体层13接触。另外，邻近于源极区16地形成接触区14。包含在接触区14、15中的p型杂质是例如Al、B等，并且其浓度值比在体层13中的浓度值高。
参考图3，当从半导体衬底10的主表面10A上方二维地看时，沟槽20包括被布置成围绕活性区10B的外周边沟槽22和被定义为除外周边沟槽22之外的沟槽20的内沟槽21。活性区10B是在包括主表面10A的区域中形成接触区14和源极区16的区域。活性区10B作为器件操作。另外，在当从外周边沟槽22、即在活性区10B外面看时与活性区10B相反地定位的主表面10A中，形成其中暴露体层13的电位固定区10C。在包括主表面10A的电位固定区10C的区域中，形成接触区15。另外，电位固定区10C被形成为包括当二维地看时朝着活性区10B延伸的电位固定区延伸部分10D。此外，外周边沟槽22被形成为包括外周边沟槽延伸部分22A，外周边沟槽延伸部分22A以使得外周边沟槽延伸部分22A和电位固定区延伸部分10D交错的方式沿着电位固定区延伸部分10D朝着电位固定区10C延伸。
参考图1和2，栅极氧化物膜30被布置在沟槽20的壁表面上并与之接触。保护氧化物膜31被布置在电位固定区10C上方，与主表面10A接触。栅极氧化物膜30和保护氧化物膜31由例如二氧化硅（SiO2）构成。
栅电极40被布置在栅极氧化物膜30上并与之接触。更具体地，栅电极40被形成为掩埋其上形成有栅极氧化物膜30的沟槽。另外，栅电极40包括被形成为掩埋外周边沟槽延伸部分22A的栅电极延伸部分40A。栅电极40由例如诸如Al或已向其添加杂质的多晶硅的导体构成。
源电极50被布置在主表面10A上，以与接触区14或接触区15和与源极区16接触。源电极50由能够与源极区16建立欧姆接触的材料制成，诸如NixSiy（硅化镍）、TixSiy（硅化钛）、AlxSiy（硅化铝）以及TixAlySi（硅化钛铝），并被电连接到源极区16。
漏电极51被布置成与当从基础衬底11看时与漂移层12相反的主表面接触。漏电极51由能够与基础衬底11建立欧姆接触的材料制成，诸如与用于源电极50的材料类似的材料，并被电连接到基础衬底11。
层间绝缘膜32被布置在栅电极40和保护氧化物膜31上并与之接触，并且其将栅电极40与源电极50电隔离。层间绝缘膜32由例如二氧化硅（SiO2）构成。
参考图1和4，源极互连60被布置成当二维地看时位于活性区10B之上。具体地，源极互连例如由诸如Al的导体制成，并且其通过源电极50被电连接到源极区16。另外，参考图2和4，电位固定区10C包括延伸至在源极互连60下方的部分的电位固定区延伸部分10D，并且电位固定区10C在电位固定区延伸部分10D中电连接到源极互连60。具体地，电位固定区10C在形成于电位固定区延伸部分10D中的接触区15中通过源电极50而电连接到源极互连60。因此，电位固定区10C的电位被固定于与源极互连60的电位一样高的电位。
参考图1、2和4，栅极互连70被布置在离源极互连60一定距离处，以在二维地看时位于电位固定区10C之上。另外，栅电极40包括延伸至在栅极互连70下方的部分的栅电极延伸部分40A，并且栅电极40在栅电极延伸部分40A中电连接到栅极互连70。栅极互连70由例如与用于源极互连60的材料类似的材料制成。此外，栅电极延伸部分40A和电位固定区延伸部分10D交替地在沿着源极互连60的外周边的方向（垂直于图1和2中的纸面的方向）上形成。
参考图1和2，漏极焊盘电极80被布置成覆盖漏电极51。漏极焊盘电极80例如由与用于源极互连60和栅极互连70的材料类似的材料制成，并且通过漏电极51电连接到基础衬底11。
即，作为根据本实施例的半导体器件的MOSEFT1包括具有形成于主表面10A中的沟槽20的半导体衬底10、布置在沟槽20的壁表面上并与之接触的栅极氧化物膜30、布置在栅极氧化物膜30上并与之接触的栅电极40以及布置在主表面10A上的源极互连60。半导体衬底10包括具有p导电性类型的漂移层12和具有n导电性类型的体层13，体层13在从漂移层12看时布置在主表面10A侧上。沟槽20被形成为穿透体层13并到达漂移层12。沟槽20包括被布置成当二维地看时围绕活性区10B的外周边沟槽22。在当从外周边沟槽22看时与活性区10B相反的主表面10A上，形成了暴露体层13的电位固定区10C。源极互连60被布置成当二维地看时位于活性区10B上。电位固定区10C被电连接到源极互连60。因此，MOSFET1是具有改善的击穿电压特性的半导体器件，因为作为位于活性区10B外面的半导体区的电位固定区10C的电位被固定在与源极互连60的电位一样高的电位。
另外，在作为上述根据本实施例的半导体器件的MOSFET1中，在与外周边沟槽22接触的漂移层12的区域中，形成p型电场弛豫区17。另外，电场弛豫区17被连接到电位固定区10C。
虽然电场弛豫区17并不是根据本发明的半导体器件中的必需特征，但通过包括电场弛豫区17，在电场弛豫区17与除电场弛豫区17之外的漂移层12的区域之间形成了pn结，并且在漂移层12中，形成了从pn结延伸的耗尽层。因此，由于从pn结延伸的耗尽层的电场弛豫效应，能够使施加于布置在外周边沟槽22的壁表面上的栅极氧化物膜30的电场弛豫。另外，电场弛豫区17的电位通过连接到被固定在与源极互连60的电位一样高的电位而被固定。
现在将参考图1至15来描述根据本实施例的半导体器件制造方法。在这里，图6、8、10、12和14部分地示出了沿着图4中的线A-A的MOSFET1的横截面结构，并且图7、9、11、13和15部分地示出了沿着图4中的线B-B的MOSFET1的横截面结构。另外，在根据本实施例的半导体器件制造方法中，制造了作为上述根据本实施例的半导体器件的MOSFET1。
参考图5，最初，执行半导体衬底制备步骤，作为步骤（S10）。在步骤（S10）中，参考图6和7，最初，制备基础衬底11。然后，例如，通过外延生长，在基础衬底11的一个主表面上形成具有n导电性类型的半导体层18。然后，例如，向包括表面部分的半导体层18的区域中注入Al离子，以从而形成体层13。然后，未形成体层13的半导体层18的区域用作漂移层12。因此，制备了半导体衬底10，其包括具有n导电性类型的漂移层12和具有p导电性类型的体层13，体层13形成在漂移层12上以包括主表面10A。另外，在此步骤（S10）中，制备了由例如碳化硅构成的半导体衬底10。
然后，执行沟槽形成步骤，作为步骤（S20）。在此步骤（S20）中，参考图8和9，在半导体衬底10中形成在主表面10A侧开口的沟槽20。具体地，例如，利用诸如RIE（反应离子蚀刻）或热蚀刻或其组合的蚀刻方法，将沟槽20形成为穿透体层13并到达漂移层12。另外，参考图3，在此步骤（S20）中，当从半导体衬底10的主表面10A上方二维地看时，形成外周边沟槽22和内沟槽21，外周边沟槽22被布置成围绕应在后续步骤（S30）中形成活性区10B的区域，该内沟槽21是被布置在上方应形成活性区10B的区域中的、除外周边沟槽22之外的沟槽20。外周边沟槽22被形成为具有外周边沟槽延伸部分22A，当二维地看时，外周边沟槽延伸部分22A朝着应在后续步骤（S30）中形成电位固定区10C的区域突出。
另外，在此步骤（S20）中，可以与内沟槽21同时地形成外周边沟槽22。因此，能够更高效地执行上述步骤。
然后，执行离子注入步骤，作为步骤（S30）。在此步骤（S30）中，执行作为步骤（S31）的电场弛豫区形成步骤和作为步骤（S32）的接触区形成步骤。
参考图10和11，最初，在步骤（S31）中，例如，向包括半导体衬底10的主表面10A和外周边沟槽延伸部分22A的壁表面的区域中注入Al离子。因此，在包括主表面10A的区域中形成在p型杂质浓度方面高于体层13的区域13A，并且在漂移层12中形成具有p导电性类型并延伸至与外周边沟槽22接触的电场弛豫区17。
然后，在步骤（S32）中，最初，例如，向包括主表面10A的区域中注入P离子，以从而形成源极区16。然后，例如，进一步向包括主表面10A的区域中注入Al离子，以从而形成接触区14、15。因此，在半导体衬底10中，形成包括接触区14和源极区16的活性区10B和包括接触区15的电位固定区10C，在电位固定区10C中暴露体层13（参见图3）。另外，由于外周边沟槽22在上述步骤（S20）中被形成为具有外周边沟槽延伸部分22A，所以电位固定区10C被形成为包括朝着活性区10B延伸的电位固定区延伸部分10D。
然后，执行活化退火步骤，作为步骤（S40）。在此步骤（S40）中，通过将半导体衬底10加热，将在上述步骤（S30）中引入的杂质活化。因此，在已经引入杂质的区域中产生期望载流子。
然后，执行氧化物膜形成步骤，作为步骤（S50）。在此步骤（S50）中，参考图12和13，由于在包含例如氧的气氛中加热半导体衬底10，跨包括沟槽20的壁表面和主表面10A的区域形成由二氧化硅（SiO2）构成的栅极氧化物膜30和保护氧化物膜31。
然后，执行栅电极形成步骤作为步骤（S60）。在此步骤（S60）中，参考图14和15，例如，利用LPCVD（低压化学气相沉积），将多晶硅膜形成为掩埋沟槽20。因此，形成与栅极氧化物膜30接触的栅电极40。另外，由于在此步骤（S60）中，栅电极40被形成为掩埋外周边沟槽延伸部分22A，所以栅电极40被形成为包括朝着电位固定区10C延伸的栅电极延伸部分40A。
执行层间绝缘膜形成步骤，作为步骤（S70）。在此步骤（S70）中，例如，利用P（等离子体）-CVD，在栅电极40和保护氧化物膜31上形成由作为绝缘体的二氧化硅（SiO2）构成的层间绝缘膜32。
然后，执行欧姆电极形成步骤，作为步骤（S80）。参考图1和2，在此步骤（S0）中，最初，例如，利用诸如RIE的蚀刻方法，部分地去除层间绝缘膜32和保护氧化物膜31，以从而形成暴露接触区14、15和源极区16的接触孔。然后，例如，利用气相沉积法，在上述接触孔中形成由Ni构成的膜。同时，同样地在基础衬底11的与形成漂移层12的一侧相反的主表面上形成由Ni构成的膜。然后，执行合金热处理，使得上述由Ni构成的膜的至少一部分被转换成硅化物，以从而形成源电极50和漏电极51。
然后，执行源极互连形成步骤，作为步骤（S90）。在此步骤（S90）中，参考图1、2和4，例如，利用气相沉积法，将由作为导体的Al构成的源极互连60形成为位于活性区10B和电位固定区延伸部分10D之上。
然后，执行栅极互连形成步骤，作为步骤（S100）。在此步骤（S100）中，例如，利用气相沉积法，由Al构成的栅极互连70被形成为位于电位固定区10C和栅电极延伸部分40A之上。
然后，执行漏极焊盘电极形成步骤，作为步骤（S110）。在此步骤（S110）中，例如，利用气相沉积法，将由Al构成的漏极焊盘电极80形成为覆盖漏电极51。通过执行上述步骤（S10）至（S110），制造MOSFET1并完成根据本实施例的半导体器件制造方法。因此，根据本实施例中的半导体器件制造方法，能够制造作为上述根据本实施例的半导体器件的MOSFET1，其能够固定位于活性区外面的半导体层的表面部分处的电位。
（第二实施例）
现在将描述根据本发明的第二实施例的半导体器件和半导体器件制造方法。首先，将参考图16至19来描述作为根据本实施例的半导体器件的MOSFET2。在这里，图18是示出了在MOSFET2中提供的半导体衬底10的顶表面的平面图。另外，图19是示出了MOSFET2的顶表面的平面图。参考图16和17，MOSFET2在结构和效果方面与作为上述根据第一实施例的半导体器件的MOSFET1基本上相同。然而，MOSFET2与MOSFET1的不同之处在于电位固定区与源极互连之间的连接以及在栅电极与栅极互连之间的连接。
参考图19，源极互连60被布置成当二维地看时位于活性区10B之上，并通过源电极50电连接到源极区16，如在第一实施例中那样。在这里，在本实施例中，源极互连60包括用作超出外周边沟槽22延伸至电位固定区10C的第一互连延伸部分的源极互连延伸部分60A，并且源极互连60在源极互连延伸部分60A中电连接到电位固定区10C。
栅极互连70被布置成当二维地看时位于电位固定区10C之上，如在第一实施例中那样。在这里，在本实施例中，栅极互连70包括用作超出外周边沟槽22延伸至栅电极40的第二互连延伸部分的栅极互连延伸部分70A，并且栅极互连70在栅极互连延伸部分70A中电连接到栅电极40。
然后，将参考图5和16至29来描述根据本实施例的半导体器件制造方法。在这里，图20、22、24、26和28部分地示出了沿着图19中的线C-C的MOSFET2的横截面结构，并且图21、23、25、27和29部分地示出了沿着图19中的线D-D的MOSFET2的横截面结构。根据本实施例的半导体器件制造方法基本上在与根据第一实施例的半导体器件制造方法中的那些相同的步骤中执行，并且实现相同的效果。另外，在根据本实施例的半导体器件制造方法中，制造了作为上述根据本实施例的半导体器件的MOSFET2。
参考图5，最初，执行半导体衬底制备步骤，作为步骤（S10）。参考图20和21，在此步骤（S10）中，如在第一实施例中，制备了包括基础衬底11、漂移层12以及体层13的半导体衬底10。
然后，执行沟槽形成步骤，作为步骤（S20）。参考图22和23，在此步骤（S20）中，如在第一实施例中那样，在半导体衬底10中形成在主表面10A侧开口并穿透体层13而到达漂移层12的沟槽20。另外，参考图18，在此步骤（S20）中，形成外周边沟槽22和内沟槽21，外周边沟槽22围绕应在后续步骤（S30）中形成活性区10B的区域的外周边，内沟槽21是被布置在上方应形成活性区10B的区域中的、除外周边沟槽22之外的沟槽。在这里，在本实施例中，在未朝着应在后续步骤（S30）中形成电位固定区10C的区域延伸的情况下形成外周边沟槽22。
然后，执行离子注入步骤，作为步骤（S30）。在此步骤（S30）中，如在第一实施例中那样，执行作为步骤（S31）的电场弛豫区形成步骤和作为步骤（S32）的接触区形成步骤。
参考图24和25，最初，在步骤（S31）中，在漂移层12中形成延伸以与外周边沟槽22接触的电场弛豫区17。然后，在步骤（S32）中，在包括主表面10A的区域中形成接触区14、15和源极区16。因此，形成包括接触区14和源极区16的活性区10B以及包括接触区15的电位固定区10C，在电位固定区10C暴露体层13（参见图18）。在这里，由于在本实施例中，在未朝着电位固定区10C延伸的情况下形成外周边沟槽22，所以在未朝着活性区10B延伸的情况下形成电位固定区10C。
然后，执行活化退火步骤，作为步骤（S40）。在此步骤（S40）中，如在第一实施例中那样，将半导体衬底10加热。然后，执行氧化物膜形成步骤，作为步骤（S50）。参考图26和27，在此步骤（S50）中，如在第一实施例中那样，跨包括沟槽20的壁表面和主表面10A的区域形成栅极氧化物膜30和保护氧化物膜31。
然后，执行栅电极形成步骤，作为步骤（S60）。参考图28和29，在此步骤（S60）中，如在第一实施例中那样，形成与栅极氧化物膜30接触的栅电极40。在这里，在本实施例中，由于在未朝着电位固定区10C延伸的情况下形成外周边沟槽22，在未朝着电位固定区10C延伸的情况下形成栅电极40。
然后，执行层间绝缘膜形成步骤，作为步骤（S70）。在此步骤（S70）中，如在第一实施例中那样，将层间绝缘膜32形成为与栅电极40和保护氧化物膜31接触。
然后，执行欧姆电极形成步骤，作为步骤（S80）。参考图16和17，在此步骤（S80）中，如在第一实施例中那样，形成源电极50和漏电极51。
然后，执行源极互连形成步骤，作为步骤（S90）。在此步骤（S90）中，参考图16至19，例如，利用气相沉积法，将由作为导体的Al构成的源极互连60形成为位于活性区10B之上。然后，在本实施例中，将源极互连60形成为包括超出外周边沟槽22延伸至电位固定区10C的源极互连延伸部分60A。
然后，执行栅极互连形成步骤，作为步骤（S100）。在此步骤（S100）中，例如，利用气相沉积法，将由作为导体的Al形成的栅极互连70形成为位于电位固定区10C之上。然后，在本实施例中，将栅极互连70形成为包括超出外周边沟槽22延伸至栅电极40的栅极互连延伸部分70A。
然后，执行漏极焊盘电极形成步骤，作为步骤（S110）。在此步骤（S110）中，如在第一实施例中那样，将漏极焊盘电极80形成为覆盖漏电极51。通过执行上述步骤（S10）至（S110），制造MOSFET2并完成根据本实施例的半导体器件制造方法。
如上所述，在作为上述根据本发明的实施例的半导体器件的MOSFET1、2中，形成活性区10B和作为位于活性区10B外面的半导体层的电位固定区10C。然后，电位固定区10C被电连接到被布置成位于活性区10B之上的源极互连。因此，在作为上述根据本发明的实施例的半导体器件的MOSFET1、2中，能够将位于活性区10B外面的半导体层的表面部分处的电位固定在与源极互连60的电位一样高的电位。因此，利用作为上述根据本发明的实施例的半导体器件的MOSFET1、2，能够提供在击穿电压特性方面优良的半导体器件。
另外，利用作为上述根据本发明的实施例的半导体器件的MOSFET1、2，在将电位固定区10C的电位固定于源极互连60的电位的同时，能够容易地实现布置在电位固定区10C上的栅极互连70与栅电极40之间的电连接。然后，MOSFET1、2彼此的不同之处在于点位固定区10C与源极互连60之间的连接以及栅极互连70与栅电极40之间的连接，如下面所阐述的。
最初，在MOSFET1中，源极互连60被电连接到电位固定区10C而未延伸至电位固定区10C。另外，栅极互连70被电连接到栅电极40而未延伸到栅电极40。因此，在MOSFET1中，容易地布置源极互连60和栅极互连70，同时当二维地看时维持其间的距离。因此，根据MOSFET1，能够容易地避免源极互连60与栅极互连70之间的接触并能够抑制源极互连60与栅极互连70之间的短路。
同时，在MOSFET2中，电位固定区10C被电连接到源极互连60而未延伸到在源极互连60下方的部分。因此，在电位固定区10C与源极互连60之间的电连接中，与在使电位固定区10C延伸至在源极互连60下方的部分的情况下相比，能够更容易地形成电位固定区10C。另外，栅电极40被电连接到栅极互连70而未延伸到在栅极互连70下方的部分。因此，在栅电极40与栅极互连70之间的电连接中，与在使栅电极40延伸到在栅极互连70下方的部分的情况下相比，能够更容易地形成栅电极40。因此，根据MOSFET2，能够更容易形成半导体衬底10中的结构。
应理解的是在此公开的实施例在每个方面都是说明性而非限制性的。本发明的范围由权利要求项而不是以上描述限定，并且意图包括在等效于权利要求项的范围和意义内的任何修改。
工业适用性
根据本发明的半导体器件和半导体器件制造方法能够特别有利地应用于需要在位于活性区外面的半导体器件的表面部分处具有固定电位的半导体器件和制造该半导体器件的方法。
附图标记列表
1、2MOSFET；10半导体衬底；10A主表面；10B活性区；10C电位固定区；10D电位固定区延伸部分；11基础衬底；12漂移层；13体层；13A区；14、15接触区；16源极区；17电场弛豫区；18半导体层；20沟槽；21内沟槽；22外周边沟槽；22A外周边沟槽延伸部分；30栅极氧化物膜；31保护氧化物膜；32层间绝缘膜；40栅电极；40A栅电极延伸部分；50源电极；51漏电极；60源极互连；60A源极互连延伸部分；70栅极互连；70A栅极互连延伸部分；以及80漏极焊盘电极。

Claims (10)

1.一种半导体器件（1，2），包括：
半导体衬底（10），所述半导体衬底（10）具有形成于一个主表面（10A）中的沟槽（20）；
第一绝缘膜（30），所述第一绝缘膜（30）被布置在所述沟槽（20）的壁表面上并与所述沟槽（20）的所述壁表面接触；
栅电极（40），所述栅电极（40）被布置在所述第一绝缘膜（30）上并与所述第一绝缘膜（30）接触；以及
第一互连（60），所述第一互连（60）被布置在所述一个主表面（10A）上，
所述半导体衬底（10）包括
漂移层（12），所述漂移层（12）具有第一导电性类型，以及
体层（13），所述体层（13）具有第二导电性类型，当从所述漂移层（12）看时，所述体层（13）被布置在所述一个主表面（10A）一侧上，
所述沟槽（20）被形成为穿透所述体层（13）并到达所述漂移层（12），
所述沟槽（20）包括外周边沟槽（22），所述外周边沟槽（22）被布置成当二维地看时围绕活性区（10B），
当从所述外周边沟槽（22）看时，电位固定区（10C）与所述活性区（10B）相反地形成在所述一个主表面（10A）中，所述体层（13）在所述电位固定区（10C）被暴露，
所述第一互连（60）被布置成当二维地看时位于所述活性区（10B）之上，并且
所述电位固定区（10C）被电连接到所述第一互连（60）。
2.根据权利要求1所述的半导体器件（1，2），其中
在所述漂移层（12）的与所述外周边沟槽（22）接触的区域中，形成有具有第二导电性类型的电场弛豫区（17），并且
所述电场弛豫区（17）被连接到所述电位固定区（10C）。
3.根据权利要求1或2所述的半导体器件（1），进一步包括：
第二绝缘膜（31），所述第二绝缘膜（31）被布置在所述电位固定区（10C）上方；以及
第二互连（70），所述第二互连（70）被布置在所述第二绝缘膜（31）上方，其中
所述电位固定区（10C）包括延伸至在所述第一互连（60）下方的部分的电位固定区延伸部分（10D），
所述栅电极（40）包括延伸至在所述第二互连（70）下方的部分的栅电极延伸部分（40A），
所述电位固定区（10C）在所述电位固定区延伸部分（10D）中电连接到所述第一互连（60），并且
所述栅电极（40）在所述栅电极延伸部分（40A）中电连接到所述第二互连（70）。
4.根据权利要求1或2所述的半导体器件（2），进一步包括：
第二绝缘膜（31），所述第二绝缘膜（31）被布置在所述电位固定区（10C）上方；以及
第二互连（70），所述第二互连（70）被布置在所述第二绝缘膜（31）上方，其中
所述第一互连（60）包括超出所述外周边沟槽（22）延伸至所述电位固定区（10C）的第一互连延伸部分（60A），
所述第二互连（70）包括超出所述外周边沟槽（22）延伸至所述栅电极（40）的第二互连延伸部分（70A），
所述第一互连（60）在所述第一互连延伸部分（60A）中电连接到所述电位固定区（10C），以及
所述第二互连（70）在所述第二互连延伸部分（70A）中电连接到所述栅电极（40）。
5.根据权利要求1至4中的任何一项所述的半导体器件（1，2），其中
在所述沟槽（20）的侧壁表面与所述一个主表面（10A）之间形成的角为从100°至160°。
6.根据权利要求1至5中的任何一项所述的半导体器件（1，2），其中
所述半导体衬底（10）由碳化硅构成。
7.一种制造半导体器件的方法，包括以下步骤：
制备半导体衬底（10），所述半导体衬底（10）包括具有第一导电性类型的漂移层（12）和具有第二导电性类型的体层（13），所述体层（13）形成在所述漂移层（12）上以包括一个主表面（10A）；
形成沟槽（20）以在所述一个主表面（10A）一侧开口，并穿透所述体层（13）且到达所述漂移层（12）；
将第一绝缘膜（30）形成为包括所述沟槽（20）的壁表面；
将栅电极（40）形成为与所述第一绝缘膜（30）接触；以及
在所述一个主表面（10A）上形成第一互连（60），
在形成沟槽（20）的所述步骤中，形成被布置成当二维地看时围绕活性区（10B）的外周边沟槽（22），并且
在形成第一互连（60）的所述步骤中，所述第一互连（60）被形成为当二维地看时位于所述活性区（10B）之上，并且被电连接到电位固定区（10C），所述电位固定区（10C）是当从所述外周边沟槽（22）看时与所述活性区（10B）相反地在所述一个主表面（10A）处暴露的所述体层（13）。
8.根据权利要求7所述的制造半导体器件的方法，其中
在形成沟槽（20）的所述步骤中，与除所述外周边沟槽（22）之外的所述沟槽（21）同时地形成所述外周边沟槽（22）。
9.根据权利要求7或8所述的制造半导体器件的方法，进一步包括形成具有第二导电性类型的电场弛豫区（17）的步骤，所述电场弛豫区（17）延伸以在所述漂移层（12）中与所述外周边沟槽（22）接触并到达所述电位固定区（10C），其中
在形成电场弛豫区（17）的所述步骤中，通过离子注入来形成所述电场弛豫区（17）。
10.根据权利要求7至9中的任何一项所述的制造半导体器件的方法，其中
在制备半导体衬底（10）的所述步骤中，制备由碳化硅构成的半导体衬底（10）。
CN201280039067.5A 2011-09-26 2012-08-31 半导体器件和用于制造半导体器件的方法 Active CN103748688B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011208438A JP5742627B2 (ja) 2011-09-26 2011-09-26 半導体装置および半導体装置の製造方法
JP2011-208438 2011-09-26
PCT/JP2012/072178 WO2013047085A1 (ja) 2011-09-26 2012-08-31 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103748688A true CN103748688A (zh) 2014-04-23
CN103748688B CN103748688B (zh) 2016-05-04

Family

ID=47910283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280039067.5A Active CN103748688B (zh) 2011-09-26 2012-08-31 半导体器件和用于制造半导体器件的方法

Country Status (5)

Country Link
US (2) US8610132B2 (zh)
EP (1) EP2763181B1 (zh)
JP (1) JP5742627B2 (zh)
CN (1) CN103748688B (zh)
WO (1) WO2013047085A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135436B2 (ja) * 2013-10-04 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置
US9443851B2 (en) 2014-01-03 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same
DE112015004374B4 (de) * 2014-09-26 2019-02-14 Mitsubishi Electric Corporation Halbleitervorrichtung
WO2019092870A1 (ja) * 2017-11-13 2019-05-16 新電元工業株式会社 ワイドギャップ半導体装置
US11158703B2 (en) * 2019-06-05 2021-10-26 Microchip Technology Inc. Space efficient high-voltage termination and process for fabricating same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482684A (zh) * 2002-08-22 2004-03-17 株式会社电装 半导体器件及其制造方法
JP2004146429A (ja) * 2002-10-22 2004-05-20 Nissan Motor Co Ltd 炭化珪素半導体装置
JP2005322949A (ja) * 2005-08-05 2005-11-17 Renesas Technology Corp 半導体装置
JP2005340685A (ja) * 2004-05-31 2005-12-08 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子
US20080179662A1 (en) * 2007-01-28 2008-07-31 Force-Mos Technology Corporation Closed trench MOSFET with floating trench rings as termination

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917863A (ja) * 1995-06-29 1997-01-17 Rohm Co Ltd 半導体装置および半導体装置の配線方法
JP4491875B2 (ja) * 1999-12-13 2010-06-30 富士電機システムズ株式会社 トレンチ型ｍｏｓ半導体装置
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
JP4216189B2 (ja) * 2001-09-04 2009-01-28 エヌエックスピー ビー ヴィ エッジ構造を備えた半導体装置の製造方法
JP2003086801A (ja) * 2001-09-13 2003-03-20 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
TWI268549B (en) * 2002-05-10 2006-12-11 General Semiconductor Inc A surface geometry for a MOS-gated device that allows the manufacture of dice having different sizes and method for using same
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482684A (zh) * 2002-08-22 2004-03-17 株式会社电装 半导体器件及其制造方法
JP2004146429A (ja) * 2002-10-22 2004-05-20 Nissan Motor Co Ltd 炭化珪素半導体装置
JP2005340685A (ja) * 2004-05-31 2005-12-08 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子
JP2005322949A (ja) * 2005-08-05 2005-11-17 Renesas Technology Corp 半導体装置
US20080179662A1 (en) * 2007-01-28 2008-07-31 Force-Mos Technology Corporation Closed trench MOSFET with floating trench rings as termination

Also Published As

Publication number Publication date
EP2763181A1 (en) 2014-08-06
US20140073121A1 (en) 2014-03-13
EP2763181A4 (en) 2015-07-15
US8610132B2 (en) 2013-12-17
JP5742627B2 (ja) 2015-07-01
WO2013047085A1 (ja) 2013-04-04
US9184056B2 (en) 2015-11-10
CN103748688B (zh) 2016-05-04
JP2013069954A (ja) 2013-04-18
EP2763181B1 (en) 2021-06-16
US20130075758A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
JP6426642B2 (ja) 半導体装置
CN104380471B (zh) 碳化硅半导体装置及其制造方法
CN102947937B (zh) 半导体装置及半导体装置的制造方法
CN101401212B (zh) 绝缘栅极型半导体器件及其制造方法
CN110277441A (zh) 功率半导体器件及其制造方法
CN103928516B (zh) 具有双平行沟道结构的半导体器件及其制造方法
US10361266B2 (en) Semiconductor device
CN101233615B (zh) 半导体元件和电气设备
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN105321824B (zh) 半导体装置的制造方法
JP2017112161A (ja) 半導体装置
CN103748688A (zh) 半导体器件和用于制造半导体器件的方法
CN107910267A (zh) 功率半导体器件及其制造方法
CN104981897A (zh) 制造碳化硅半导体器件的方法
CN204130542U (zh) 功率半导体器件
CN105409006A (zh) 半导体装置
JP6681238B2 (ja) 半導体装置および半導体装置の製造方法
JP2021044518A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN108574000B9 (zh) 半导体装置和半导体装置的制造方法
CN105304708A (zh) 碳化硅半导体元件
CN106409897A (zh) 半导体装置及其制造方法
CN205542791U (zh) 半导体器件
CN105990434A (zh) 半导体装置及其制造方法
CN113937167A (zh) Vdmos器件及其制造方法
CN114512532A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant