CN101777580A

CN101777580A - 一种隧穿场效应晶体管及其制造方法

Info

Publication number: CN101777580A
Application number: CN200910247547A
Authority: CN
Inventors: 王鹏飞; 臧松干; 孙清清; 张卫
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2009-12-30
Filing date: 2009-12-30
Publication date: 2010-07-14
Anticipated expiration: 2029-12-30
Also published as: CN101777580B

Abstract

本发明属于半导体器件技术领域，具体为一种隧穿场效应晶体管及其制备方法。该晶体管包括一个源极、一个漏极、一个栅极、以及一个衬底。所述半导体器件的沟道向衬底内凹陷，使其漏电流降低的同时驱动电流上升。本发明还公开了上述半导体器件的制造方法。本发明制造的半导体器件具有低漏电流、高驱动电流、集成度高等优点，采用本发明的集成电路的静态功耗可以得到降低，集成度也可以得到提高。

Description

一种隧穿场效应晶体管及其制造方法

技术领域

本发明属于半导体器件技术领域，具体涉及一种采用凹陷沟道的低功耗的隧穿场效应晶体管以及这种器件的制造方法。

背景技术

金属-氧化物-硅场效应晶体管(MOSFET)被广泛应用于各种电子产品之中。随着集成电路技术的发展，MOSFET的尺寸越来越小，单位阵列上的晶体管密度也越来越高。随之而来的短沟道效应也愈加明显。如何降低便携设备的功耗，成了半导体技术领域的一个研究热点。如今的集成电路器件技术节点已经处于50nm左右，MOSFET源漏极之间的漏电流，随着沟道长度的缩小而迅速上升。特别是当沟道长度下降到30nm以下时，有必要使用新型的器件以获得较小的漏电流，从而降低芯片功耗。比如，采用隧穿场效应晶体管，可以减少源漏极间的漏电流。

图1是平面的隧穿场效应晶体管的结构图。其中101为器件开启时的电流沟道，102为器件的源区，103为器件的漏区，104为器件的栅区。对于不同类型(P型和N型)的隧穿型场效应晶体管，其操作方式也应不同。对于N型的隧穿型场效应晶体管，源区为P型掺杂，漏区为N型掺杂，当栅极和漏极分别加正电压时，晶体管开启。此时，漏极的正电压使得漏区与源区形成一个反向偏压的二极管，因而降低了漏电流。而栅极正电压使得衬底本征区的能带下降，进而衬底与源区之间的能带轮廓变得更加陡峭，导带与价带之间的距离缩小，从而源区的价带电子容易隧穿到衬底本征区的导带，最终形成了沟道电流。对于P型的隧穿型场效应晶体管，其工作原理与N型的相似，所不同的是栅极和漏极分别加负电压时，晶体管处于工作状态。然而，隧穿型场效应晶体管在减小漏电流的同时，其驱动电流却也有所降低，因此隧穿型场效应晶体管还面临着如何提高驱动电流的挑战。

尽管隧穿场效应晶体管的漏电流要低于传统的MOS管，但是隧穿晶体管的漏电流也是随着沟道的缩短而上升。因此在接近20nm栅长时，平面隧穿场效应晶体管的驱动电流/漏电流之比降低。

发明内容

本发明的目的在于提出一种在降低晶体管源漏间的漏电流的同时还能提高其驱动电流的隧穿场效应晶体管。本发明还提出了这种晶体管的制造方法。

本发明提供的隧穿场效应晶体管采用U形凹陷沟道，并使用金属栅极和高介电常数栅介质。

U形沟道的使用，使在隧穿场效应晶体管的沟道长度可以大于水平方向的栅长。因为沟道长度的上升，该晶体管的漏电流得到抑制。

金属栅极和高介电常数栅介质在隧穿场效应晶体管中的使用，一方面降低了栅极的漏电流，另一方面也可以降低栅介质的电学厚度，从而提高栅极对隧穿电流的控制能力。

在U形沟道中，栅极可以覆盖源极的侧壁，从而增大隧穿场效应晶体管的源极隧穿的面积，增强这种器件的驱动电流。

本发明提出的隧穿场效应晶体管，包括：

一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底上形成的具有第二种掺杂类型的漏区；

在所述半导体衬底内靠近漏区的一侧形成的一个凹陷型沟道区域；

在所述半导体衬底内沟道区域的非漏区侧形成的具有第一种掺杂类型的源区；

在所述沟道区域之上形成的覆盖整个沟道区域的第一层绝缘薄膜；

在所述沟道区域之上形成的覆盖整个沟道区域的第二层绝缘薄膜；

在所述沟道区域之上形成的覆盖整个沟道区域的第一种导电材料栅区；

在所述沟道区域之上形成的覆盖整个沟道区域的第二种导电材料栅区；

在所述栅区两侧形成的覆盖整个栅区两侧面的第三种绝缘薄膜边墙；

以第四种绝缘薄膜覆盖在所述源区、漏区、栅区以及边墙区；

在所述源区、漏区以及栅区形成的第三种种导电材料的电极。

进一步地，所述第一种导电材料为氮化钛、掺杂的多晶硅、或氮化钽，其形成的导体层的厚度范围为2-150nm。所述的第一层绝缘薄膜材料为氧化硅，其厚度范围为0.1-1nm。所述第二层绝缘薄膜材料为高介电常数介质，可以为氧化铪、氧化锆、氧化镧、氧化钽、氧化锶或氧化铱，其厚度范围为3-10nm。

所述第三层绝缘薄膜材料为氧化硅或为氮化硅，其厚度范围为10-500nm。所述第四种绝缘薄膜材料为氧化硅、或为氮化硅，其厚度范围为20-500nm。

再进一步地，所述第一种导电薄膜材料为氮化钛、或为氮化钽，其形成的导体层的厚度范围为2-30nm。所述第二种导电薄膜材料为掺杂的多晶硅，其掺杂类型为n型杂质、或者为p型杂质，其形成的导体层的厚度范围为20-120nm。所述第三种导电薄膜材料为金属铝、或为金属钨，其形成的导体层厚度范围为10-200nm。

同时，本发明还提出了这种隧穿晶体管的制造方法，详细步骤如下：

提供一个硅衬底；

淀积形成第一层光刻胶；

掩膜曝光光刻出需要漏区注入的图形；

离子注入形成第一种掺杂类型的漏区；

第一层光刻胶剥离；

淀积形成第一层硬质掩膜；

淀积形成第二层光刻胶；

掩膜曝光后刻蚀硬质掩膜，直至暴露出硅衬底；

刻蚀衬底形成凹陷沟道结构；

第一层硬质掩膜和第二层光刻胶剥离；

氧化形成第一层绝缘薄膜；

淀积形成第二层绝缘薄膜；

淀积形成第一种导电薄膜；

淀积形成第二种导电薄膜；

淀积形成第三层光刻胶；

掩膜曝光刻蚀形成栅区；

淀积形成第三层绝缘薄膜；

刻蚀形成边墙；

第二层绝缘薄膜刻蚀；

与导电薄膜接触的绝缘薄膜金属化；

淀积形成第四层光刻胶；

掩膜曝光刻蚀暴露衬底；

与水平夹角80-90度的离子注入形成第一种掺杂类型的源区；

第四层光刻胶剥离；

淀积形成第四层绝缘薄膜；

刻蚀形成通孔；

淀积第三种导电薄膜形成电极。

进一步地，所述第一种掺杂为n型杂质，其浓度范围为10¹⁶-10¹⁹/cm^-3。所述第二种掺杂为p型掺杂，其浓度范围为10¹⁷-10²⁰cm^-3。当所述第一种掺杂为p型杂质，同时第二种掺杂为n型掺杂时，该器件也可以工作。

进一步地，所述第一层硬质掩膜为氧化硅，其厚度范围为10-30nm。所述第一层绝缘薄膜材料为氧化硅，其厚度范围为0.1-1nm。所述第二层绝缘薄膜材料为高介电常数介质，可以为氧化铪、氧化锆、氧化镧、氧化钽、氧化锶或氧化铱，其厚度范围为3-10nm。所述第三层绝缘薄膜材料为氧化硅或为氮化硅，其厚度范围为10-500nm。所述第四种绝缘薄膜材料为氧化硅、或为氮化硅，其厚度范围为20-500nm。

本发明还提供一种集成电路芯片，该芯片上至上有一个半导体器件为前述的隧穿场效应晶体管。

本发明制造的有益效果是：首先，本发明提出的隧穿场效应晶体管结构，其制造工艺对光刻的对准要求降低，兼容了传统的制造工艺；其次，本发明提出的隧穿场效应晶体管使用了凹陷沟道，可以在较小的面积内实现较长的沟道，因此其漏电流比传统类型的隧穿晶体管漏电流减小；最后，本发明提出的隧穿场效应晶体管因为具有较大的发生隧穿的空间，其驱动电流比传统类型的隧穿晶体管驱动电流大大地提高。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的平面隧穿场效应晶体管的剖面图；

图2是本发明的凹陷沟道隧穿型场效应晶体管的一个实施例的剖面图；

图3至图8是制造图2所示的凹陷沟道隧穿型场效应晶体管的一个实施例工艺流程图。

具体实施方式

图2是本发明所公开的半导体凹陷沟道隧穿型器件的一个实施例，它是沿该器件沟道长度方向的剖面图。这种器件具有一个栅叠层区，一个源区、一个漏区和一个衬底区。栅叠层区由绝缘层205、绝缘层206以及导体层207和导体层212组成。绝缘层205为热氧化生长的或淀积得二氧化硅。绝缘层206为高介电常数介质。导体层207为多晶硅，导体层212为金属层。栅叠层区的边墙208是绝缘体如Si₃N₄材料，它们将栅区导体层与所述器件的其它导体层绝缘。源掺杂区211的掺杂类型通常与漏掺杂区204的掺杂类型相反，通常与衬底203的掺杂类型相同。源掺杂区211的杂质浓度为重掺杂，通常比漏掺杂区的杂质浓度要高。衬底203的杂质浓度为轻掺杂。源区和漏区之间贴近绝缘层205的衬底表面为器件的沟道区域。这与图1中的沟道101不同。衬底201和202为含轻掺杂第一种或第二种杂质的硅层，或为绝缘氧化层。绝缘层209是是该器件的钝化层，它们将所述器件与其它器件隔开，并对所述器件保护不受外界环境的影响。导体210是金属材料，作为该器件的电极。

本发明所公开的器件可以通过很多方法制造，以下所述的是本发明所公开的如图2所示的半导体器件的制造方法的一个实例。图3～8描述了一个由本发明所公开的器件所组成的集成电路中的一部分的工序。

尽管这些图并不是完全准确的反映本器件实际的尺寸，它们还是完整的反映了区域和各个部分之间的相互位置，特别是组成部分之间的上下和相邻关系。

首先，在轻掺杂的硅衬底上通过掩膜、曝光、刻蚀、离子注入、退火形成第一种掺杂类型的漏区204，其工艺工序如图3所示。其中301为离子束。所形成的漏区掺杂浓度为10¹⁶-10¹⁹/cm^-3。所述的掺杂离子可以为磷或砷。

接下来，先剥离光刻胶，再淀积二氧化硅薄膜401，然后淀积光刻胶402，最后掩膜、曝光、刻蚀形成凹陷区域403，其工艺流程如图4所示。其中二氧化硅薄膜401作为硬质掩膜，是为了更加精准的刻蚀出凹陷区域及凹陷区域的横向长度。刻蚀过程用干法刻蚀与湿法刻蚀相结合。

所述的凹陷区域403的深度为20-5000nm，横向长度为10-2000nm。

接下来，先剥离光刻胶402，再刻蚀掉硬质掩膜401，然后热生长一层二氧化硅205，再淀积一层高介电常数介质206，如氧化铪，再淀积一层金属212，例如Al，或为TiN，或为TaN，再淀积一层多晶硅207，再淀积一层光刻胶，然后通过掩膜、曝光、刻蚀形成栅区，剥离光刻胶。其工艺流程及结果如图5剖面图所示。其中氧化物205层作为钝化层，厚度为几个埃，是为了改善界面特性。高介电常数介质206的厚度为几个纳米到十几个纳米，这是为了减小漏电流。

接下来，淀积一层氧化硅薄膜，再淀积一层光刻胶，然后掩膜、曝光、刻蚀形成边墙208。如图6所示。其中刻蚀过程分为氧化硅刻蚀和高介电常数介质刻蚀两部分。最后再剥离光刻胶。

接下来，淀积一层光刻胶，然后通过掩膜、曝光、刻蚀、离子注入形成第二种掺杂类型的源区211。第二种掺杂类型的离子为硼。离子注入方式为垂直注入701，如图7a所示，最后剥离光刻胶。此步骤也可以为直接倾斜注入702，如图702b所示，倾斜注入的益处是省去了淀积光刻胶及掩膜、曝光、刻蚀的工艺过程。

最后，淀积一个绝缘层，绝缘材料可以为氧化硅209、或为氮化硅。再淀积一层光刻胶，然后通过掩膜、曝光、刻蚀的方法形成通孔。接着再淀积一层金属，可以为铝，或为钨。然后刻蚀形成电极210。

最终形成如图8所示的器件结构。

Claims

1.一种隧穿场效应晶体管，其特征在于包括：

一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底上形成的具有第二种掺杂类型的漏区；

2.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第一层绝缘薄膜为氧化硅，其厚度范围为0.1-1nm。

3.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第二层绝缘薄膜为高介电常数介质，为氧化铪、氧化锆、氧化镧、氧化钽、氧化锶或氧化铱，其厚度范围为3-10nm。

4.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第三层绝缘薄膜为氧化硅或为氮化硅，其厚度范围为10-500nm。

5.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第四种绝缘薄膜为氧化硅、或为氮化硅，其厚度范围为20-500nm。

6.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第一种掺杂类型为n型掺杂，第二种掺杂类型为p型掺杂；或者所述的第一种掺杂类型为p型掺杂，第二种掺杂类型为n型掺杂。

7.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第一种导电材料为氮化钛、或氮化钽，其形成的导体层的厚度范围为2-30nm。

8.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第二种导电材料为掺杂的多晶硅，其形成的导体层的厚度范围为20-120nm。

9.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述第三种导电材料为金属铝或金属钨，其形成的电极深度为10-200nm。

10.一种如权利要求1～9之一所述的隧穿场效应晶体管的制造方法，其特征在于，包括如下步骤：