CN101834210A

CN101834210A - 一种凹陷沟道的pnpn场效应晶体管及其制备方法

Info

Publication number: CN101834210A
Application number: CN 201010162446
Authority: CN
Inventors: 臧松干; 王鹏飞; 张卫
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2010-04-28
Filing date: 2010-04-28
Publication date: 2010-09-15

Abstract

本发明公开了一种凹陷沟道的PNPN场效应晶体管。凹陷型的沟道结构使得晶体管在减小漏电流的同时增大了驱动电流。同时，本发明还公开了上述PNPN场效应晶体管的制造方法。采用本发明的PNPN场效应晶体管的隧穿结更加陡直，而且可以增加源端横向电场，减小隧穿势垒，改善传统MOS晶体管的类双极型晶体管的漏电流，减小芯片功耗。

Description

一种凹陷沟道的PNPN场效应晶体管及其制备方法

技术领域

本发明涉及一种PNPN场效应晶体管结构及其制造方法，特别涉及一种凹陷沟道的PNPN场效应晶体管结构及其制造方法，属于半导体器件领域。

背景技术

随着集成电路技术的不断发展，金属-氧化物-硅场效应晶体管(MOSFET)的尺寸越来越小，单位阵列上的晶体管密度也越来越高。如今的集成电路器件技术节点已经处于45纳米以下，MOSFET源漏极之间的漏电流，随着沟道长度的缩小而迅速上升。特别是当沟道长度下降到30纳米以下时，有必要使用新型的器件来获得较小的漏电流，从而降低芯片功耗。比如，采用PNPN场效应晶体管，可以减小源漏极间的漏电流。一种平面沟道的PNPN场效应晶体管结构如图1所示，源区101和漏区104具有相反的掺杂类型，栅极106和栅氧化层105共同构成晶体管的栅区。具有与源区101相反掺杂类型的区域102作为一个完全耗尽的区域，用于增加横向的导电区域。掺杂区域103与源区101具有相同的掺杂类型。源区101、耗尽区102、掺杂区域103和漏区104之间构成一个p-n-p-n结结构，可以降低晶体管中的漏电流。

尽管PNPN场效应晶体管的漏电流要低于传统的MOS晶体管，可以大大降低芯片功耗。但是，随着PNPN场效应晶体管缩小到20纳米以下，其漏电流也在随器件的缩小而上升。普通PNPN场效应晶体管的驱动电流较MOSFET低2-3个数量级，因此需要提高其驱动电流，以提高集成PNPN场效应晶体管的芯片的性能。

发明内容

本发明的目的在于提出一种新型的PNPN场效应晶体管结构及其制备方法，该PNPN场效应晶体管在抑制漏电流产生的同时，也可以提高驱动电流。

本发明提出的凹陷沟道的PNPN场效应晶体管结构，包括：

一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底内形成的凹陷沟道区域；

在所述半导体衬底内凹陷沟道区域的一侧形成的具有第二种掺杂类型的漏区；

在所述半导体衬底内凹陷沟道区域的非漏区侧形成的具有第二种掺杂类型的耗尽区；

在所述耗尽区之上形成的具有第一种掺杂类型的源区；

在所述凹陷沟道区域之上形成的覆盖整个凹陷沟道区域的栅区。

进一步地，所述的栅区包括一个栅氧化层、一个高K材料层和一个导电层，所述的导电层为TiN、TaN、RuO₂、Ru或WSi合金，或者其掺杂的多晶硅材料。

凹陷型的沟道结构使得PNPN场效应晶体管的隧穿结更加陡直，增加了源端横向电场，并且减小了隧穿势垒，在抑制晶体管漏电流产生的同时增大了驱动电流。同时，栅极采用金属栅或者合金材料，使得晶体管的栅极电阻降低，从而降低了信号延迟，提高了晶体管的工作速度。

本发明还提出了这种凹陷沟道的PNPN场效应晶体管的制造方法，包括如下步骤：

提供一个具有第一种掺杂类型的半导体衬底；

淀积形成第一层光刻胶，并通过掩膜曝光光刻出漏区需掺杂的图形；

进行离子注入，形成第二种掺杂类型的漏区；

第一层光刻胶剥离；

依次淀积形成第一层硬质掩膜和第二层光刻胶；

掩膜曝光刻蚀暴露出衬底，并刻蚀衬底形成器件的凹陷沟道结构；

第二层光刻胶和第一层硬质掩膜剥离；

依次形成一层栅氧化层、高K材料层、第一种导电薄膜和第三层光刻胶；

掩膜曝光刻蚀形成器件的栅极结构；

第三层光刻胶剥离；

依次淀积形成第一种绝缘薄膜和第四层光刻胶；

掩膜曝光光刻出需形成源区的图形；

对第一种绝缘薄膜和高K材料层进行刻蚀以露出硅衬底；

反应离子刻蚀硅衬底；

第四层光刻胶剥离；

继续对硅衬底进行各向同性刻蚀；

外延形成一层具有第二种掺杂类型的耗尽区；

外延形成一层具有第一种掺杂类型的源区；

刻蚀第一种绝缘薄膜形成保护器件栅极的侧墙机构

刻蚀高K材料层以露出漏区；

淀积形成第二种绝缘薄膜并对其进行刻蚀形成通孔；

淀积第二种导电薄膜形成电极。

进一步地，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的第一层硬质掩膜、第一种绝缘薄膜和第二种绝缘薄膜为二氧化硅、氮化硅或者为它们之间相混合的绝缘材料。所述的第一种导电薄膜材料为TiN、TaN、RuO₂、Ru、WSi合金或者掺杂的多晶硅材料，所述的第二种导电薄膜材料为金属铝、金属钨或者为其它金属导电材料。

更进一步地，所述第一种掺杂类型为n型，第二种掺杂类型p型；或者，所述第一种掺杂类型p型，第二种掺杂类型n型。

本发明提出的凹陷沟道的PNPN场效应晶体管在提高驱动电流的同时漏电流也得到减小，也就是在降低芯片功耗的同时也提高了芯片的性能。

附图说明

图1为现有的一个平面沟道的栅控PNPN场效应晶体管结构的截面图。

图2为本发明公开的凹陷沟道的PNPN场效应晶体管的一个实施例的截面图。

图3a至图3g为制造图2所示凹陷沟道的PNPN场效应晶体管的一个实施例工艺流程图。

具体实施方式

下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。

图2是本发明所公开的凹陷沟道的PNPN场效应晶体管的一个实施例，它是沿该器件沟道长度方向的截面图。该PNPN场效应晶体管具有一个栅叠层区，一个源区、一个漏区和一个衬底区。栅叠层区由栅氧化层27、高K材料层28以及导体层29组成。导体层29为TiN、TaN、RuO2、Ru、WSi合金或者掺杂的多晶硅材料。栅叠层区的侧墙30为绝缘介质比如为SiO₂或者Si₃N₄材料，侧墙30将栅区导体层与晶体管的其它导体层隔离。源区33的掺杂类型通常与漏区24和耗尽区32的掺杂类型相反，并与衬底23的掺杂类型相同。源区33和漏区24之间贴近栅氧化层27的衬底表面为器件的沟道区域。衬底21和22为含轻掺杂第一种或第二种杂质的硅层，或为绝缘氧化层。绝缘层34为该晶体管的钝化层，它们将所述晶体管与其它器件隔开。导体35、36和37是金属材料，分别作为该晶体管源极、栅极和漏极的电极。

本发明所公开的PNPN场效应晶体管可以通过很多方法制造，以下所述的是本发明所公开的如图2所示的PNPN场效应晶体管的制造方法的一个实施例。

尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。

首先，在提供的半导体衬底上淀积形成一层光刻胶305，并通过掩膜曝光光刻出漏区需掺杂的图形，然后进行n型杂质离子注入并进行退火形成漏区304，如图3a。其中，衬底301和302为含轻掺杂n型或者p型杂质的硅层，或为绝缘氧化层；衬底303为轻掺杂p型杂质的硅层。

接下来，剥离光刻胶305，再淀积形成一层二氧化硅薄膜和一层光刻胶，然后掩膜、曝光、刻蚀形成器件的凹陷沟道结构306，最后去除剩余的二氧化硅薄膜和光刻胶，形成如图3b所示的结构。在此次刻蚀过程采用干法刻蚀与湿法刻蚀相结合的刻蚀方法，以获得更加精确的沟道结构。

接下来，热生长一层二氧化硅薄膜307，再淀积形成一层高K材料层308，然后形成一层金属栅材料309，再淀积一层光刻胶，然后通过掩膜、曝光、刻蚀形成器件的栅极结构，最后剥离光刻胶，形成的结构如图3c所示。金属栅材料309可以为TiN、TaN、RuO2、Ru、WSi合金或者掺杂的多晶硅材料。二氧化硅薄膜307作为绝缘层，厚度为几个埃，目的是改善界面特性；高K材料层308的厚度为几个纳米到十几个纳米，目的是减小漏电流。

接下来，淀积形成一层氮化硅薄膜310，再淀积一层光刻胶311，然后掩膜曝光光刻出需形成源区的图形，再对氮化硅薄膜310和高K材料层308进行刻蚀以露出硅衬底，再通过反应离子刻蚀硅衬底，形成如图3d所示的结构。

接下来，剥除光刻胶311，然后对硅衬底进行各向同性刻蚀，再通过外延形成一层具有n型掺杂的硅耗尽区312，再通过外延形成一层具有p型掺杂的硅源区313，其结构如图3e所示。

接下来，刻蚀氮化硅薄膜310形成保护栅区的侧墙结构，再刻蚀高K材料层308以露出漏区304，如图3f所示。

最后，淀积一个绝缘介质314和一层光刻胶，绝缘介质314可以为氧化硅或为氮化硅，然后通过掩膜、曝光、刻蚀的方法形成通孔，并将光刻胶剥离，接着再淀积一层金属，可以为铝或为钨。然后刻蚀形成源极电极315、栅极电极316和漏极电极317。最终形成如图3g所示的器件结构。

如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims

1.一种PNPN场效应晶体管结构，其特征在于，该PNPN场效应晶体管结构包括：

一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底内形成的凹陷沟道区域；

在所述耗尽区之上形成的具有第一种掺杂类型的源区；

2.如权利要求1所述的PNPN场效应晶体管结构，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。

3.如权利要求1所述的PNPN场效应晶体管结构，其特征在于，所述的栅区包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层。

4.如权利要求3所述的PNPN场效应晶体管结构，其特征在于，所述的导电层为TiN、TaN、RuO₂、Ru或WSi合金，或者其掺杂的多晶硅材料。

5.如权利要求3所述的PNPN场效应晶体管结构，其特征在于，所述的绝缘层为SiO₂、HfO₂、HfSiO、HfSiON、SiON或Al₂O₃，或者为它们之中几种的混合物。

6.如权利要求1所述的PNPN场效应晶体管结构，其特征在于，所述的第一种掺杂类型为p型，第二种掺杂类型为n型；或者所述的第一种掺杂类型为n型，第二种掺杂类型为p型。

7.一种如权利要求1所述的PNPN场效应晶体管结构的制造方法，包括如下步骤：

提供一个具有第一种掺杂类型的半导体衬底；

进行离子注入，形成第二种掺杂类型的漏区；

淀积形成一层硬质掩膜；

对所述硬质掩膜和衬底进行刻蚀形成器件的凹陷沟道区域；

剥除剩余的硬质掩膜；

依次形成一层栅氧化层、一层高K材料层和一层金属或者合金材料；

掩膜曝光刻蚀形成器件的栅极结构；

淀积形成第一层绝缘薄膜；

对所述第一层绝缘薄膜、高K材料层和半导体衬底进行刻蚀以形成用于形成源区的区域；

外延形成一层具有第二种掺杂类型的耗尽区；

外延形成一层具有第一种掺杂类型的源区；

刻蚀第一种绝缘薄膜形成栅极的侧墙结构；

刻蚀高K材料层露出漏区；

淀积形成第二种绝缘薄膜，并对其进行刻蚀形成通孔结构；

淀积第一种导电薄膜形成电极。

8.如权利要求7所述的方法，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。

9.如权利要求7所述的方法，其特征在于，所述的第一种掺杂类型为n型，第二种掺杂类型p型，或者所述的第一种掺杂类型p型，第二种掺杂类型n型。

10.如权利要求7所述的方法，其特征在于，所述的金属或者合金材料为TiN、TaN、RuO₂、Ru或WSi合金，或者其掺杂的多晶硅材料。

11.如权利要求7所述的方法，其特征在于，所述的硬质掩膜、第一种绝缘薄膜、第二种绝缘薄膜为二氧化硅、氮化硅或者为它们之间相混合的绝缘材料。

12.如权利要求7所述的方法，其特征在于，所述的第一种导电薄膜为金属铝、金属钨或者为其它金属导电材料。