CN102169901B - 具有异质栅极功函数的隧穿场效应晶体管及其形成方法 - Google Patents

具有异质栅极功函数的隧穿场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN102169901B
CN102169901B CN 201110049788 CN201110049788A CN102169901B CN 102169901 B CN102169901 B CN 102169901B CN 201110049788 CN201110049788 CN 201110049788 CN 201110049788 A CN201110049788 A CN 201110049788A CN 102169901 B CN102169901 B CN 102169901B
Authority
CN
China
Prior art keywords
gate
effect transistor
gate electrode
type
tunneling field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110049788
Other languages
English (en)
Other versions
CN102169901A (zh
Inventor
梁仁荣
崔宁
王敬
许军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN 201110049788 priority Critical patent/CN102169901B/zh
Priority to PCT/CN2011/076340 priority patent/WO2012116528A1/en
Priority to US13/147,470 priority patent/US8860140B2/en
Publication of CN102169901A publication Critical patent/CN102169901A/zh
Application granted granted Critical
Publication of CN102169901B publication Critical patent/CN102169901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出一种具有异质栅极功函数的隧穿场效应晶体管，包括：衬底；形成在所述衬底之中的沟道区，以及形成在所述沟道区两侧的源区和漏区，其中，所述源区和漏区的掺杂类型相反；和形成在沟道区之上的栅堆叠，其中，栅堆叠包括栅介质层，栅堆叠至少还包括沿从源区到漏区方向分布的且形成在栅介质层之上的第一栅电极和第二栅电极，以及形成在栅介质层之上的及分别形成在第一栅电极和第二栅电极边侧的第一侧墙和第二侧墙，且所述第一栅电极和所述第二栅电极具有不同的功函数。由于本发明实施例在隧穿场效应晶体管中引入了横向异质栅极功函数结构，因此对沟道区的能带分布进行了调制，显著地减小了晶体管的亚阈值斜率，同时大大地提高了驱动电流。

Description

具有异质栅极功函数的隧穿场效应晶体管及其形成方法
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种具有异质栅极功函数的隧穿场效应晶体管及其形成方法。
背景技术
长期以来，为了获得更高的芯片密度、更快的工作速度以及更低的功耗，金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸不断按比例缩小，当前已经进入到了纳米尺度的范围。然而，随之而来的一个严重的挑战是出现了短沟道效应，例如亚阈值电压下跌(Vt roll-off)、漏极引起势垒降低(DIBL)、源漏穿通(punch through)等现象，使得器件的关态泄漏电流显著增大，从而导致性能发生恶化。
当前，为了减小短沟道效应带来的负面影响，人们提出了各种各样的改进措施，其中尤为突出的是隧穿场效应晶体管(tunneling field effect transistor，TFET)。由于MOSFET器件处在亚阈值状态时，器件为弱反型，此时热电子发射为主要的导电机制，因此，在室温下MOSFET的亚阈值斜率受限于60mV/dec。相对于传统的MOSFET而言，一方面，因为隧穿晶体管器件的有源区本质上为隧穿结，因此，隧穿晶体管具有更弱的甚至没有短沟道效应；同时，隧穿晶体管的主要电流机制为带-带隧穿(band-to-band tunneling)，在亚阈值区以及饱和区漏极电流与外加的栅源电压呈指数关系，因此隧穿晶体管具有更低的亚阈值斜率，并且电流几乎不受温度的影响。
隧穿晶体管的制备工艺与传统的互补型金属-氧化物-半导体场效应晶体管(CMOSFET)工艺相兼容。TFET晶体管的结构是基于金属-氧化物-半导体栅控的P-I-N二极管，如图1所示，为现有技术中一个典型的n型沟道TFET。具体地，n型沟道TFET包含一个p型掺杂的源区1000’和一个n型掺杂的漏区2000’，源区和漏区之间被一个沟道区3000’所隔离开，栅堆叠4000’包含一个位于沟道区上方的栅介质层和一个栅电极。
在TFET器件的关闭状态，即没有施加栅压时，源区1000’和漏区2000’之间形成的结为反向偏置的二极管，而由反向偏置二极管建立的势垒大于通常互补型MOSFET所建立的势垒，因此，这就导致了即使沟道长度非常短的时候TFET器件的亚阈值泄漏电流和直接隧穿电流大大降低。当对TFET的栅极施加电压，在场效应的作用下器件的沟道区3000’产生一个电子的通道，一旦沟道中的电子浓度发生简并，那么在源区1000’和沟道区3000’之间就会形成一个隧穿结，隧穿产生的隧穿电流通过这个隧穿结。从能带的角度来看，这种基于栅控p-i-n二极管结构的隧穿场效应晶体管是通过控制栅极电压来调节源区1000’和沟道区3000’之间所形成的p-n结的隧道长度。
现有技术的缺点是TFET器件的性能还有待提高。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是要解决TFET器件的性能还有待提高的缺陷。
为达到上述目的，本发明一方面提出一种具有异质栅极功函数的隧穿场效应晶体管，包括：衬底；形成在所述衬底之中的沟道区，以及形成在所述沟道区两侧的源区和漏区，其中，所述漏区为第一掺杂类型，所述源区为第二掺杂类型；和形成在所述沟道区之上的栅堆叠，其中，所述栅堆叠包括栅介质层，所述栅堆叠至少还包括沿从所述源区到所述漏区方向分布的且形成在所述栅介质层之上的第一栅电极和第二栅电极，以及形成在所述栅介质层之上的及分别形成在所述第一栅电极和第二栅电极边侧的第一侧墙和第二侧墙，且所述第一栅电极和所述第二栅电极具有不同的功函数。
在本发明的一个实施例中，所述沟道区为第一掺杂类型、第二掺杂类型或本征半导体。
在本发明的一个实施例中，所述隧穿场效应晶体管为n型隧穿场效应晶体管，所述源区为p型电导率，所述漏区为n型电导率，所述第一栅电极位于接近所述源区的一侧，且所述第一栅电极具有第一功函数，所述第二栅电极位于接近所述漏区的一侧，且所述第二栅电极具有第二功函数，其中，所述第一功函数小于所述第二功函数至少0.1eV。
在本发明的一个实施例中，所述隧穿场效应晶体管为p型隧穿场效应晶体管，所述源区为n型电导率，所述漏区为p型电导率，所述第一栅电极位于接近所述源区的一侧，且所述第一栅电极具有第一功函数，所述第二栅电极位于接近所述漏区的一侧，且所述第二栅电极具有第二功函数，其中，所述第一功函数大于所述第二功函数至少0.1eV。
本发明另一方面还提出了一种具有异质栅极功函数的隧穿场效应晶体管的形成方法，包括以下步骤：提供衬底；在所述衬底之上形成栅介质材料层；在所述栅介质材料层之上分别形成第一栅电极和第二栅电极，且所述第一栅电极和所述第二栅电极具有不同的功函数；在所述栅介质材料层之上，及分别在所述第一栅电极和第二栅电极的侧边形成第一侧墙和第二侧墙；分别向所述衬底注入第一掺杂杂质和第二掺杂杂质以分别在所述衬底之中形成沟道区，以及所述沟道区两侧的源区和漏区，其中，所述漏区为第一掺杂类型，所述源区为第二掺杂类型；和去除所述栅介质材料层之中除第一侧墙、第二侧墙以及第一栅电极和第二栅电极之下的其他部分以形成栅介质层。
在本发明的一个实施例中，所述沟道区为第一掺杂类型、第二掺杂类型或本征半导体。
在本发明的一个实施例中，所述隧穿场效应晶体管为n型隧穿场效应晶体管，所述源区为p型电导率，所述漏区为n型电导率，所述第一栅电极位于接近所述源区的一侧，且所述第一栅电极具有第一功函数，所述第二栅电极位于接近所述漏区的一侧，且所述第二栅电极具有第二功函数，其中，所述第一功函数小于所述第二功函数至少0.1eV。
在本发明的一个实施例中，所述隧穿场效应晶体管为p型隧穿场效应晶体管，所述源区为n型电导率，所述漏区为p型电导率，所述第一栅电极位于接近所述源区的一侧，且所述第一栅电极具有第一功函数，所述第二栅电极位于接近所述漏区的一侧，且所述第二栅电极具有第二功函数，其中，所述第一功函数大于所述第二功函数至少0.1eV。
在本发明的一个实施例中，所述第一栅电极位于接近所述源区的一侧，且所述第一栅电极具有第一功函数，所述第二栅电极位于接近所述漏区的一侧，且所述第二栅电极具有第二功函数，其中，所述第一功函数小于所述第二功函数。
在本发明的一个实施例中，还包括：在所述源区和漏区之上分别形成第一接触层和第二接触层；和在所述第一接触层和第二接触层之上分别形成层间电介质层。
在本发明的一个实施例中，所述在栅介质材料层之上分别形成第一栅电极和第二栅电极进一步包括：在所述栅介质材料层之上形成第二栅电极；淀积在所述第二栅电极及部分所述栅介质材料层之上的第一栅电极层；进行各向异性刻蚀以在所述第二栅电极两侧分别形成第一栅电极；和去除所述第二栅电极一侧的第一栅电极。
在本发明的一个实施例中，所述在栅介质材料层之上分别形成第一栅电极和第二栅电极进一步包括：在所述栅介质材料层之上形成第二栅电极；在所述第二栅电极的第一部分及所述栅介质材料层的第一部分之上淀积掩膜层；在所述第二栅电极的第二部分、所述栅介质材料层的第二部分之上及所述掩膜层之上淀积第二栅电极层；进行各向异性刻蚀以形成位于所述第二栅电极边侧的第一栅电极；和去除所述掩膜层及所述第二栅电极层中除所述第一栅电极之外的其他部分。
在本发明的一个实施例中，将第二栅电极材料引入活性离子以调节所述第二功函数。
在本发明的一个实施例中，通过包括离子注入、等离子体处理、热退火激活提供或产生所述活性粒子。
本发明再一方面还提出了一种互补型具有异质栅极功函数的隧穿场效应晶体管结构，包括：n型具有异质栅极功函数的隧穿场效应晶体管；和p型具有异质栅极功函数的隧穿场效应晶体管，其中，所述n型具有异质栅极功函数的隧穿场效应晶体管和p型具有异质栅极功函数的隧穿场效应晶体管由如上所述的方法制备而成。
本发明再一方面还提出了一种集成电路芯片，该芯片上至少有一个半导体器件为以上所述的半导体结构，或者为以上所述的互补型具有异质栅极功函数的隧穿场效应晶体管结构。
本发明实施例具有以下优点：
1、由于本发明实施例在隧穿场效应晶体管中引入了横向异质栅极功函数结构，因此对沟道区的能带分布进行了调制，即充分利用了能带的裁剪工程，显著地减小了晶体管的亚阈值斜率，同时大大地提高了驱动电流。
2、本发明实施例中，可利用各种金属或金属合金、掺杂的多晶硅或多晶锗硅等材料作为第一栅电极或第二栅电极，从而可以通过控制金属合金的配比、杂质掺杂的类型和浓度、锗摩尔组分等工艺参数精确地调节横向异质栅极功函数，工艺窗口大，容易实现。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为现有技术中一个典型的n型沟道TFET；
图2为本发明实施例的具有异质栅极功函数的隧穿场效应晶体管结构图；
图3-12为本发明实施例的具有异质栅极功函数的隧穿场效应晶体管的形成方法示意图；
图13-16为本发明实施例的另一种形成第一栅电极和第二栅电极的方法示意图；
图17-19为本发明实施例隧穿场效应晶体管仿真示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
随着TFET器件尺寸的不断缩小，为了获得更高的开态电流/关态电流(Ion/Ioff)比值和更小的亚阈值区斜率，栅电极功函数恒定分布这一特征不利于器件性能的进一步优化。因此，在本发明实施例中，选择具有不同功函数的第一栅电极和第二栅电极，从而可以对沟道区的能带分布进行了调制，即充分利用了能带的裁剪工程，显著地减小了晶体管的亚阈值斜率，同时大大地提高了驱动电流。
如图2所示，为本发明实施例的具有异质栅极功函数的隧穿场效应晶体管结构图。隧穿场效应晶体管包括衬底1100。其中，在本发明的一个实施例中，衬底1100之中可包括过渡层1200。在本发明实施例中，半导体衬底1100可以是绝缘层上单晶硅衬底或者晶圆，可以进一步减小晶体管的衬底泄漏电流。也可以是其它类型的半导体衬底，例如，单晶硅、单晶锗、单晶锗硅(Silicon Germanium)、多晶硅、多晶锗硅、绝缘层上锗衬底、碳纳米管、石墨烯(graphene)、GaAs衬底、InAs衬底、InSb衬底、GaSb衬底等。在本发明实施例中，当制备n型隧穿晶体管时，可以将衬底掺杂成具有n型电阻率。当制备p型隧穿晶体管时，可以将衬底掺杂成具有p型电阻率。在本发明实施例中，当制备n型隧穿晶体管时，用磷或者砷原子将硅单晶衬底掺杂到在1013-1018cm-3之间的浓度。在本发明实施例中，当制备p型隧穿晶体管时，用硼原子将硅单晶衬底掺杂到在1013-1018cm-3之间的浓度。而事实上，隧穿场效应晶体管对衬底掺杂类型的选择并没有像传统的MOSFET那样严格限制，因为MOSFET依赖的是沟道区杂质的反型，而隧穿场效应晶体管的原理是基于栅极控制的反向偏置的p-i-n结的隧穿，其中i层既可以为轻掺杂层，亦可以为本征层。
如图2所示，该隧穿场效应晶体管还包括沟道区1300、以及形成在沟道区1300两侧的源区1500和漏区1400。其中，漏区1400为第一掺杂类型，源区1500为第二掺杂类型。例如，在本发明的一个实施例中，漏区1400为n型掺杂，源区1500为p型掺杂，沟道区1300为n型掺杂、p型掺杂或本征半导体，但沟道区1300的掺杂浓度要小于漏区1400和源区1500的掺杂浓度。该隧穿场效应晶体管还包括形成在沟道区1300之上的栅介质层1630，和沿从源区1500到漏区1400方向分布的且形成在栅介质层1630之上的第一栅电极1610和第二栅电极1620，其中，第一栅电极1610和第二栅电极1620具有不同的功函数。该隧穿场效应晶体管还包括形成在栅介质层1630之上的及分别形成在第一栅电极1610和第二栅电极1620侧边的第一侧墙1910和第二侧墙1920。
在本发明的一个实施例中，第一掺杂类型可为n型掺杂，第二掺杂类型可为p型掺杂，即n型TFET。在本发明的另一个实施例中，第一掺杂类型可为p型掺杂，第二掺杂类型可为n型掺杂，即p型TFET。
在本发明的一个实施例中，第一栅电极1610位于接近源区1500的一侧，且第一栅电极1610具有第一功函数，第二栅电极1620位于接近漏区1400的一侧，且第二栅电极1620具有第二功函数，其中，第一功函数小于所述第二功函数。
在本发明的实施例中，该隧穿场效应晶体管还包括形成在源区1500和漏区1400之上分别形成第一接触层1710和第二接触层1720，和在第一接触层1710和第二接触层1720之上分别形成层间电介质层(ILD)1810和1820。
如图3-12所示，为本发明实施例的具有异质栅极功函数的隧穿场效应晶体管的形成方法示意图，包括以下步骤：
步骤S101，提供衬底1100。在本发明实施例中，半导体衬底1100可以是绝缘层上单晶硅衬底或者晶圆，可以进一步减小晶体管的衬底泄漏电流。也可以是其它类型的半导体衬底，例如，单晶硅、单晶锗、单晶锗硅(Silicon Germanium)、多晶硅、多晶锗硅、绝缘层上锗衬底、碳纳米管、石墨烯(graphene)、GaAs衬底、InAs衬底、InSb衬底、GaSb衬底等。在本发明实施例中，当制备n型隧穿晶体管时，可以将衬底掺杂成具有n型电阻率。当制备p型隧穿晶体管时，可以将衬底掺杂成具有p型电阻率。在本发明实施例中，当制备n型隧穿晶体管时，用磷或者砷原子将硅单晶衬底掺杂到在1013-1018cm-3之间的浓度。在本发明实施例中，当制备p型隧穿晶体管时，用硼原子将硅单晶衬底掺杂到在1013-1018cm-3之间的浓度。而事实上，隧穿场效应晶体管对衬底掺杂类型的选择并没有像传统的MOSFET那样严格限制，因为MOSFET依赖的是沟道区杂质的反型，而隧穿场效应晶体管的原理是基于栅极控制的反向偏置的p-i-n结的隧穿，其中i层既可以为轻掺杂层，亦可以为本征层。
步骤S102，在衬底1100之上形成在衬底1100之上形成栅介质材料层2000。该栅介质材料层2000优选为高k栅介质材料，当然也可为二氧化硅或者氮化硅等。
步骤S103，在栅介质材料层2000之上形成第二栅电极1620，如图3所示。
步骤S104，在本发明的实施例中，可以通过将具有第二栅电极导电薄膜引入活性粒子来改变第二栅电极导电薄膜的功函数，如图4所示。可以通过诸如等离子体工艺、离子注入、远程等离子体工艺、化学处理等方法提供活性粒子。在本发明的另一实施例中，活性粒子与第二栅电极导电薄膜反应以增加或减小第一栅极导电薄膜的功函数；对于第二栅电极导电薄膜为金属薄膜时，可以采用但不局限于诸如Er、Y、Pt、N、O、Cl、F等活性粒子来改变金属薄膜的功函数；对于第二栅电极导电薄膜为多晶硅或多晶锗硅时，可以通过但不局限于注入B、P、As等n型或p型杂质离子以充当活性粒子来改变多晶硅或多晶锗硅的功函数。
步骤S105，淀积在第二栅电极1620及部分栅介质材料层2000之上的第一栅电极层3000，如图5所示。
步骤S106，进行各向异性刻蚀以在第二栅电极1620的两侧分别形成第一栅电极1610，如图6所示。
步骤S107，去除第二栅电极1620一侧的第一栅电极1610，如图7-8所示。例如，先在第二栅电极1620的另一侧的第一栅电极1610之上形成光刻胶，如图7所示，接着采用非对称性刻蚀以去除第二栅电极1620一侧的第一栅电极1610，如图8所示。
步骤S108，在栅介质材料层2000之上，及分别在第一栅电极1610和第二栅电极1620的边侧形成第一侧墙1910和第二侧墙1920，如图9所示。其中，形成侧墙的材料可以是氮化硅、氧化硅或氮氧化硅等电介质。侧墙的形成方法可以通过以下技术形成：先在栅介质材料层2000的上方，包括第一栅电极1610和第二栅电极1620的顶部表面和其两个侧壁，保形(conformal)地淀积侧墙电介质材料，然后采用等离子体和/或结合湿法腐蚀的方法各向异性地进行回刻(etch-back)，从而使得与第一栅电极1610和第二栅电极1620侧壁相邻的侧墙电介质材料保留下来，而其余的部分被去除掉，即形成了第一栅电极1610和第二栅电极1620的侧墙。侧墙的垂直方向的高度基本等于第一栅电极1610和第二栅电极1620的高度，侧墙的水平方向的宽度基本等于沉积时的侧墙电介质材料的厚度。在形成侧墙和金属化物之后，可以通过结合光刻和过渡刻蚀等方法形成浅槽隔离，其目的是实现晶体管之间的隔离。
步骤S109，分别向衬底1100注入第一掺杂杂质和第二掺杂杂质以分别在衬底1100之中形成沟道区1300，以及沟道区1300两侧的源区1500和漏区1400，其中，漏区1400为第一掺杂类型，源区1500为第二掺杂类型。
在本发明实施例中，隧穿场效应晶体管与传统的MOSFET器件形成源区和漏区时存在极大的差别，对MOSFET而言，当形成n型器件时，源区/漏区具有n型电导率；当形成p型器件时，源区/漏区为p型电导率。但是，对于隧穿场效应晶体管，当形成n型器件时，源区为p型电导率，漏区为n型电导率，并且在晶体管工作时，源极接地，栅极和漏极施加正电压；而当形成p型器件时，源区为n型电导率，漏区为p型电导率，并且在晶体管工作时，源极接地，栅极和漏极施加负电压。
因此，在本发明的实施例中，为了形成不对称的掺杂杂质类型，需要进行两次具有一定倾角的离子注入。如图10所示，按照图示的箭头方向，对隧穿场效应晶体管进行第一次倾角离子注入，掺杂杂质类型为p型，形成p型重掺杂区域，即源区1500，掺杂浓度可以为1018-1021cm-3。如图11所示，按照图示的箭头方向，对隧穿场效应晶体管进行第二次倾角离子注入，掺杂杂质类型为n型，形成n型重掺杂区域，即漏区1400，掺杂浓度可以为1018-1021cm-3。在本发明实施例中，第一次和第二次倾角离子注入时，两次的角度可以相同也可以不相同，取决于晶体管设计时的源区和漏区的杂质浓度的横向分布。离子注入完成以后，对掺杂的杂质进行激活。具体地，可以采用熟知的激活退后技术，例如高温快速热处理，尖峰脉冲(spike)退火，激光(laser)退火等，以便激活掺杂的杂质原子并形成重掺杂的源区和漏区。应当理解到，对于隧穿场效应晶体管，源区和沟道区以及沟道区与漏区形成的p-n结的杂质浓度分布越陡峭，晶体管的性能越好，因此对杂质激活技术以及后续加工工艺的热开销提出了更高的要求，尽可能地减小源区和漏区的掺杂杂质再次扩散。
步骤S110，去除栅介质材料层2000之中除第一侧墙1910、第二侧墙1920以及第一栅电极1610和第二栅电极1620之外的部分以形成栅介质层1630，如图12所示。
步骤S111，在源区1500和漏区1400之上形成第一接触层1710和第二接触层1720，以及在第一接触层1710和第二接触层1720之上分别形成层间电介质层(ILD)1810和1820，如图2所示。
在本发明的其他实施例之中，还可通过以下步骤分别形成第一栅电极1610和第二栅电极1620，如图13-16所示，为本发明实施例的另一种形成第一栅电极和第二栅电极的方法示意图。
步骤S201，在栅介质层2000之上形成第二栅电极1620。
步骤S202，在第二栅电极1620的第一部分及栅介质层2000的第一部分之上淀积的掩膜层4000，该掩膜层可为光刻胶或二氧化硅等，如图13所示。
步骤S203，在第二栅电极1620的第二部分、栅介质层2000的第二部分之上及掩膜层4000之上淀积第二栅电极层5000，如图14所示。
步骤S204，进行各向异性刻蚀以形成位于第二栅电极1620边侧的第一栅电极1610，如图15所示。
步骤S205，去除掩膜层4000及第二栅电极层5000中除第一栅电极1610之外的其他部分，如图16所示。
本方法采用异质功函数的栅材料调制表面势，靠近源端采用低功函数的栅电极材料，比如Al、N型掺杂的多晶硅；而在靠近漏端处采用高功函数的栅电极材料，比如Cu、Pt、P型掺杂的多晶硅等，从而实现本发明所述的异质栅极功函数的隧道穿透场效应晶体管(HMG-TFET)。如图17-19所示，为本发明实施例的基于异质栅极功函数的隧穿场效应晶体管仿真示意图，其中，HMG对应本发明实施例的结果，SMG对应现有技术的结果。晶体管采用30nm的绝缘体上硅材料作衬底，其沟道长度为50nm，栅氧化层采用二氧化铪，其等效栅氧化层厚度为0.65nm。源区为掺杂浓度1020cm-3的硼掺杂，漏区为掺杂浓度1019cm-3的磷掺杂，沟道区采用1016cm-3的磷掺杂。模拟时采用非局域的隧穿模型，并考虑载流子产生的空间分布，模型参数经过和现有实验拟合，极大提高了模拟的准确性。
如图17所示，为本发明实施例采用数值模拟手段得到的异质金属栅电极功函数调制隧道穿透晶体管的能带示意图，由于采用了特殊的异质栅结构，靠近器件源端的能带向下弯曲，而靠近器件漏端的能带向上弯曲，从而在表面处形成一个能带的极小值。如图18所示，为本发明实施例模拟得到的异质金属栅电极功函数调制隧道穿透晶体管的转移特性，由于器件沟道区能带同时受两种栅的同时控制，关态特性按第二类栅(靠近漏区)变化，开态特性按第一类栅(靠近源区)变化，可见HMG TFET兼顾低关态电流和高开态电流的特性，器件亚阈值区的斜率(Sw)也随之大幅度减小，如图18所示。这可以由能带结构的调制来加以解释，当器件处于关态时，隧穿路径增大；随着器件栅极电压的增大，当导带极小值移动到源端价带下，则器件进入开态，此时隧穿路径迅速减小，造成隧穿电流显著提高，所以器件的Sw显著减小，如图19所示。
本发明实施例具有以下优点：
1、由于本发明实施例在隧穿场效应晶体管中引入了横向异质栅极功函数结构，因此对沟道区的能带分布进行了调制，即充分利用了能带的裁剪工程，显著地减小了晶体管的亚阈值斜率，同时大大地提高了驱动电流。
2、本发明实施例中，可利用各种金属或金属合金、掺杂的多晶硅或多晶锗硅等材料作为第一栅电极或第二栅电极，从而可以通过控制金属合金的配比、杂质掺杂的类型和浓度、锗摩尔组分等工艺参数精确地调节横向异质栅极功函数，工艺窗口大，容易实现。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (15)

1.一种具有异质栅极功函数的隧穿场效应晶体管，其特征在于，包括：
衬底；
形成在所述衬底之中的沟道区，以及形成在所述沟道区两侧的源区和漏区，其中，所述漏区为第一掺杂类型，所述源区为第二掺杂类型；和
形成在所述沟道区之上的栅堆叠，其中，所述栅堆叠包括栅介质层，所述栅堆叠至少还包括沿从所述源区到所述漏区方向分布的且形成在所述栅介质层之上的第一栅电极和第二栅电极，以及形成在所述栅介质层之上的及分别形成在所述第一栅电极和第二栅电极边侧的第一侧墙和第二侧墙，且所述第一栅电极和所述第二栅电极具有不同的功函数。
2.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述沟道区为第一掺杂类型、第二掺杂类型或本征半导体。
3.如权利要求1所述的隧穿场效应晶体管，其特征在于，
所述隧穿场效应晶体管为n型隧穿场效应晶体管，所述源区为p型电导率，所述漏区为n型电导率，所述第一栅电极位于接近所述源区的一侧，且所述第一栅电极具有第一功函数，所述第二栅电极位于接近所述漏区的一侧，且所述第二栅电极具有第二功函数，其中，所述第一功函数小于所述第二功函数。
4.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管为p型隧穿场效应晶体管，所述源区为n型电导率，所述漏区为p型电导率，所述第一栅电极位于接近所述源区的一侧，且所述第一栅电极具有第一功函数，所述第二栅电极位于接近所述漏区的一侧，且所述第二栅电极具有第二功函数，其中，所述第一功函数大于所述第二功函数。
5.一种具有异质栅极功函数的隧穿场效应晶体管的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底之上形成栅介质材料层；
在所述栅介质材料层之上分别形成左右相邻的第一栅电极和第二栅电极，且所述第一栅电极和所述第二栅电极具有不同的功函数；
在所述栅介质材料层之上，及分别在所述第一栅电极和第二栅电极的侧边形成第一侧墙和第二侧墙；
分别向所述衬底注入第一掺杂杂质和第二掺杂杂质以分别在所述衬底之中形成沟道区，以及所述沟道区两侧的源区和漏区，其中，所述漏区为第一掺杂类型，所述源区为第二掺杂类型；和
去除所述栅介质材料层之中除第一侧墙、第二侧墙以及第一栅电极和第二栅电极 之下的其他部分以形成栅介质层。
6.如权利要求5所述的方法，其特征在于，所述沟道区为第一掺杂类型、第二掺杂类型或本征半导体。
7.如权利要求5所述的方法，其特征在于，所述隧穿场效应晶体管为n型隧穿场效应晶体管，所述源区为p型电导率，所述漏区为n型电导率，所述第一栅电极位于接近所述源区的一侧，且所述第一栅电极具有第一功函数，所述第二栅电极位于接近所述漏区的一侧，且所述第二栅电极具有第二功函数，其中，所述第一功函数小于所述第二功函数。
8.如权利要求5所述的方法，其特征在于，所述隧穿场效应晶体管为p型隧穿场效应晶体管，所述源区为n型电导率，所述漏区为p型电导率，所述第一栅电极位于接近所述源区的一侧，且所述第一栅电极具有第一功函数，所述第二栅电极位于接近所述漏区的一侧，且所述第二栅电极具有第二功函数，其中，所述第一功函数大于所述第二功函数。
9.如权利要求5所述的方法，其特征在于，还包括：
在所述源区和漏区之上分别形成第一接触层和第二接触层；和
在所述第一接触层和第二接触层之上分别形成层间电介质层。
10.如权利要求5所述的方法，其特征在于，所述在栅介质材料层之上分别形成第一栅电极和第二栅电极进一步包括：
在所述栅介质材料层之上形成第二栅电极；
淀积在所述第二栅电极及部分所述栅介质材料层之上的第一栅电极层；
进行各向异性刻蚀以在所述第二栅电极两侧分别形成第一栅电极；和
去除所述第二栅电极一侧的第一栅电极。
11.如权利要求5所述的方法，其特征在于，所述在栅介质材料层之上分别形成第一栅电极和第二栅电极进一步包括：
在所述栅介质材料层之上形成第二栅电极；
在所述第二栅电极的第一部分及所述栅介质材料层的第一部分之上淀积掩膜层；
在所述第二栅电极的第二部分、所述栅介质材料层的第二部分之上及所述掩膜层之上淀积第一栅电极层；
进行各向异性刻蚀以形成位于所述第二栅电极边侧的第一栅电极；和
去除所述掩膜层及所述第二栅电极层中除所述第一栅电极之外的其他部分。
12.如权利要求10或11所述的方法，其特征在于，将第二栅电极材料引入活性离子以调节所述第二功函数。
13.如权利要求12所述的方法，其特征在于，通过包括离子注入、等离子体处理、远程等离子体工艺或化学处理产生所述活性粒子。
14.一种互补型具有异质栅极功函数的隧穿场效应晶体管结构，其特征在于，包括： 
n型具有异质栅极功函数的隧穿场效应晶体管；和
p型具有异质栅极功函数的隧穿场效应晶体管，其中，所述n型具有异质栅极功函数的隧穿场效应晶体管和p型具有异质栅极功函数的隧穿场效应晶体管由权利要求6-13任一项所述的方法制备而成。
15.一种集成电路芯片，其特征在于，该芯片上至少有一个半导体器件为权利要求1所述的具有异质栅极功函数的隧穿场效应晶体管，或者为权利要求14所述的互补型具有异质栅极功函数的隧穿场效应晶体管结构。 
CN 201110049788 2011-03-01 2011-03-01 具有异质栅极功函数的隧穿场效应晶体管及其形成方法 Active CN102169901B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN 201110049788 CN102169901B (zh) 2011-03-01 2011-03-01 具有异质栅极功函数的隧穿场效应晶体管及其形成方法
PCT/CN2011/076340 WO2012116528A1 (en) 2011-03-01 2011-06-24 Tunneling field effect transistor and method for forming the same
US13/147,470 US8860140B2 (en) 2011-03-01 2011-06-24 Tunneling field effect transistor and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110049788 CN102169901B (zh) 2011-03-01 2011-03-01 具有异质栅极功函数的隧穿场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN102169901A CN102169901A (zh) 2011-08-31
CN102169901B true CN102169901B (zh) 2012-10-10

Family

ID=44490983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110049788 Active CN102169901B (zh) 2011-03-01 2011-03-01 具有异质栅极功函数的隧穿场效应晶体管及其形成方法

Country Status (2)

Country Link
CN (1) CN102169901B (zh)
WO (1) WO2012116528A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593180B (zh) * 2012-03-14 2014-09-10 清华大学 具有异质栅介质的隧穿晶体管及其形成方法
CN102629627B (zh) * 2012-04-16 2014-08-06 清华大学 异质栅隧穿晶体管的形成方法
CN102623351B (zh) * 2012-04-16 2014-11-26 清华大学 一种增强隧道穿透场效应晶体管的形成方法
CN102956709B (zh) * 2012-11-13 2016-01-20 北京大学深圳研究院 双材料栅纳米线隧穿场效应器件及其制造方法
CN103839809B (zh) * 2012-11-21 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9287406B2 (en) 2013-06-06 2016-03-15 Macronix International Co., Ltd. Dual-mode transistor devices and methods for operating same
EP3185301A1 (en) * 2015-12-22 2017-06-28 IMEC vzw Multi-gate tunnel field-effect transistor (tfet)
CN108140671A (zh) * 2016-06-27 2018-06-08 华为技术有限公司 一种隧穿场效应晶体管及其制作方法
WO2018014170A1 (zh) * 2016-07-19 2018-01-25 华为技术有限公司 隧穿场效应晶体管及其制备方法
CN110416080B (zh) * 2018-04-28 2021-01-29 华为技术有限公司 隧穿场效应管及其制造方法、芯片
CN110739313B (zh) * 2018-07-19 2022-07-19 合肥晶合集成电路股份有限公司 一种非易失性存储器单元、阵列及制备方法
US11239313B2 (en) 2018-10-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip and method of forming thereof
CN110634946B (zh) * 2019-10-28 2023-04-28 中证博芯（重庆）半导体有限公司 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件及其制备方法
CN111785782B (zh) * 2020-05-25 2022-09-30 西安电子科技大学 一种适用于平面工艺的InAs-GaSb TFET
CN116649004A (zh) * 2021-04-29 2023-08-25 华为技术有限公司 一种具有tfet的存储器
CN118198155A (zh) * 2024-05-14 2024-06-14 金阳(泉州)新能源科技有限公司 具有多晶硅高阻区的联合钝化背接触电池及其制备和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101558497A (zh) * 2006-12-15 2009-10-14 Nxp股份有限公司 晶体管器件和制造这一晶体管器件的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214964A (ja) * 1997-01-30 1998-08-11 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔ及びその製造方法
US7285829B2 (en) * 2004-03-31 2007-10-23 Intel Corporation Semiconductor device having a laterally modulated gate workfunction and method of fabrication
US8441000B2 (en) * 2006-02-01 2013-05-14 International Business Machines Corporation Heterojunction tunneling field effect transistors, and methods for fabricating the same
US7839209B2 (en) * 2006-10-05 2010-11-23 Nxp B.V. Tunnel field effect transistor
US8120115B2 (en) * 2007-03-12 2012-02-21 Imec Tunnel field-effect transistor with gated tunnel barrier
WO2010067214A1 (en) * 2008-12-08 2010-06-17 Nxp B.V. Method of manufacturing a tunnel transistor and ic comprising the same
US8053785B2 (en) * 2009-05-19 2011-11-08 Globalfoundries Inc. Tunneling field effect transistor switch device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101558497A (zh) * 2006-12-15 2009-10-14 Nxp股份有限公司 晶体管器件和制造这一晶体管器件的方法

Also Published As

Publication number Publication date
CN102169901A (zh) 2011-08-31
WO2012116528A1 (en) 2012-09-07

Similar Documents

Publication Publication Date Title
CN102169901B (zh) 具有异质栅极功函数的隧穿场效应晶体管及其形成方法
CN102169900B (zh) 基于异质栅极功函数的隧穿场效应晶体管及其形成方法
CN102184955B (zh) 互补隧道穿透场效应晶体管及其形成方法
US8860140B2 (en) Tunneling field effect transistor and method for forming the same
US8669163B2 (en) Tunnel field-effect transistors with superlattice channels
US6744083B2 (en) Submicron MOSFET having asymmetric channel profile
CN107004701B (zh) 隧道场效应晶体管及其制造方法
US8815690B2 (en) Tunneling device and method for forming the same
CN102054870A (zh) 一种半导体结构及其形成方法
CN102142461B (zh) 栅控肖特基结隧穿场效应晶体管及其形成方法
CN103855093A (zh) 半导体器件及其制造方法
CN104465760A (zh) 半导体器件
CN102629627A (zh) 异质栅隧穿晶体管及其形成方法
CN102983168A (zh) 带双扩散的条形栅隧穿场效应晶体管及其制备方法
CN109273524B (zh) 隧穿场效应晶体管及其形成方法
CN102074583A (zh) 一种低功耗复合源结构mos晶体管及其制备方法
CN107564816A (zh) Ldmos晶体管及其形成方法
WO2012142781A1 (zh) 隧穿电流放大晶体管
CN108321197A (zh) 一种遂穿场效应晶体管及其制造方法
KR102163665B1 (ko) 전력 반도체 소자 및 그 제조방법
CN106098765A (zh) 一种增加电流开关比的隧穿场效应晶体管
CN102569405B (zh) 具有准同轴电缆结构的隧穿晶体管及其形成方法
CN102354708B (zh) 具有悬空源漏的隧穿场效应晶体管结构及其形成方法
CN102544105B (zh) 具有准同轴电缆结构的隧穿晶体管及其形成方法
CN103367128A (zh) 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant