CN102623351B - 一种增强隧道穿透场效应晶体管的形成方法 - Google Patents

一种增强隧道穿透场效应晶体管的形成方法 Download PDF

Info

Publication number
CN102623351B
CN102623351B CN201210111383.0A CN201210111383A CN102623351B CN 102623351 B CN102623351 B CN 102623351B CN 201210111383 A CN201210111383 A CN 201210111383A CN 102623351 B CN102623351 B CN 102623351B
Authority
CN
China
Prior art keywords
gate
side wall
source region
gate electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210111383.0A
Other languages
English (en)
Other versions
CN102623351A (zh
Inventor
梁仁荣
刘立滨
王敬
许军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201210111383.0A priority Critical patent/CN102623351B/zh
Publication of CN102623351A publication Critical patent/CN102623351A/zh
Application granted granted Critical
Publication of CN102623351B publication Critical patent/CN102623351B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种增强隧道穿透场效应的晶体管,包括衬底;沟道区,以及形成在沟道区两侧的源区和漏区,其中,所述漏区和所述源区的掺杂类型相反;还包括欧姆接触层,栅堆叠,所述栅堆叠包括栅介质层,在所述栅介质层之上的第一栅电极和第二栅电极,以及第一真空侧墙和第二真空侧墙,且所述第一栅电极和所述第二栅电极具有不同的功函数。本发明增大了源区至沟道区的载流子隧穿概率,栅堆叠与器件的漏区之间存在一定的距离,增大了双极窗口;栅至源区的真空或空气侧墙,减小了栅对源区的反型控制;在隧穿场效应晶体管中引入横向异质栅极功函数结构,对沟道区的能带分布进行了调制,显著地减小了晶体管的亚阈值斜率,提高驱动电流,增强晶体管器件性能。

Description

一种增强隧道穿透场效应晶体管的形成方法
技术领域
本发明涉及一种半导体器件设计及制造技术领域,特别涉及一种增强隧道穿透场效应晶体管的形成方法。
背景技术
随着特征尺寸不断按比例缩小,传统的硅场效应晶体管尺寸逐渐达到物理和技术的双重极限,集成电路面临诸多由材料和器件基本原理引起的小尺寸效应,导致器件性能发生恶化,为此,人们提出了改进措施,其中,尤为突出的是隧道穿透场效应晶体管(Tunneling Field Effect Transistor,TFET)。由于隧道穿透场效应晶体管的尺寸越来越小,特别是对于窄能带材料,例如Ge、InAs、InSb等材料,传统的结构并不能很好的抑制器件的双极导通效应(Ambipolar Effect),导致关态电流急剧上升;同时,随着特征尺寸的减小,器件的电容尤其是栅漏电容Cgd占的比重越大,使得器件的工作速度下降。目前现有技术的缺点是TFET器件的性能还有待提高。
发明内容
本发明的目的旨在解决上述技术缺陷,特别是要解决TFET器件的性能还有待提高的缺陷。
为了达到上述目的,本发明提出一种增强隧道穿透场效应晶体管的形成方法,包括以下步骤:形成衬底,并在所述衬底之上依次形成栅介质层和第二栅电极;在所述第二栅电极及部分所述栅介质层之上保形地淀积并形成第一栅电极层;刻蚀所述第一栅电极层,以在所述第二栅电极两侧分别形成第一栅电极;在所述第一栅电极的两侧分别形成第一侧墙;在所述衬底中分别形成源区和漏区,并去除所述第一侧墙;去除所述第二栅电极一侧的一个第一栅电极,并保留所述第二栅电极与保留的第一栅电极之下的栅介质层;在所述栅介质层的两侧形成包围所述第二栅电极和保留的第一栅电极的第二侧墙;形成达到源区和漏区表面的欧姆接触层,沉积中间介质层并进行平坦化;以及去除所述第二侧墙,并再次沉积中间介质层以将去除所述第二侧墙之后形成的缺口密封以形成真空或空气侧墙。
在本发明的一个实施例中,所述第一侧墙为Si3N4或SiO2,所述第二侧墙为Si3N4
在本发明的一个实施例中,利用高选择比的湿法或干法工艺将所述第二侧墙去除。
在本发明的一个实施例中,还包括:形成所述源区和漏区之上的欧姆接触层。
本发明实施具有以下优点:
本发明利用在工艺中引入栅至漏区的真空或空气侧墙,从而削弱栅对漏区的控制,显著地减小了栅漏电容,加快了工作速度;
本发明采用栅堆叠与器件的漏区之间存在一定的距离,该距离可以通过在器件制备过程中引入并得到精确控制,这样在空间上使得隧穿势垒路径增大,减小载流子的隧穿概率,从而抑制双极导通效应(Ambipolar effect),增大了双极窗口(AmbipolarWindow);
本发明在工艺中引入栅至源区的真空或空气侧墙,有助于减小栅对源区的反型控制,增大源区至沟道区的载流子隧道穿透概率;
本发明在隧穿场效应晶体管中引入了横向异质栅极功函数结构,因此对沟道区的能带分布进行了调制,显著地减小了晶体管的亚阈值斜率,大大地提高了驱动电流,提高TFET器件的性能。
附图说明
图1为n型增强隧道穿透场效应晶体管图。
图2至图20为n型增强隧道穿透场效应晶体管的形成方法流程图。
图21为P型增强隧道穿透场效应晶体管图。
具体实施方式
如图1所示,为本发明实施例n型增强隧道穿透场效应晶体管图。在本发明实施例中,n型增强隧道穿透场效应晶体管包括:衬底1100,半绝缘层或绝缘层1200,形成在所述衬底1100之中的沟道区,以及形成在所述沟道区两侧的源区和漏区,其中,所述漏区和所述源区的掺杂类型相反。n型增强隧道穿透场效应晶体管还包括源区和漏区之上的欧姆接触层1410和1420,以及形成在所述沟道区之上的栅堆叠,其中,所述栅堆叠包括栅介质层1631,所述栅堆叠至少还包括沿从所述源区到所述漏区方向分布的且形成在所述栅介质层之上的第一栅电极1611和第二栅电极1620,以及形成在所述栅介质层之上的及分别形成在所述第一栅电极1611和第二栅电极1620边侧的第一真空侧墙1910和第二真空侧墙1920,且所述第一栅电极1610和所述第二栅电极1620具有不同的功函数。n型增强隧道穿透场效应还包括介质层1641,以及形成栅区、源区、漏区的接触孔。当制备n型隧道穿透场效应晶体管时,将衬底掺杂成具有n型高电阻率或者p型高电阻率或者为本征半导体材料,优选n型高电阻率;当制备p型隧道穿透场效应晶体管时,将衬底掺杂成具有p型高电阻率或者n型高电阻率或者为本征半导体材料,优选p型高电阻率;在本发明的一个实施例中,n型隧道穿透场效应晶体管的漏区可为n型重掺杂,源区为p型重掺杂;在本发明的另一个实施例中,隧道穿透场效应晶体管的源区为p型重掺杂,源区为n型重掺杂。
在本发明实施例中,增强隧道穿透场效应晶体管的形成方法包括以下步骤:
步骤1,如图2所示,形成衬底1100,在衬底1100上形成半绝缘或绝缘层1200,并在其上形成半导体材料,在所述半导体材料之上形成栅介质层1631。如图3所示,在所述栅介质层1631之上形成第二栅电极层1620。
在本发明实施例中,半导体衬底可以是绝缘层上单晶硅衬底或者硅晶圆片,可以进一步减小晶体管的衬底泄漏电流。也可以是其它类型的半导体衬底,例如,单晶硅、单晶锗、单晶锗硅(Silicon Germanium)、多晶硅、多晶锗、多晶锗硅、绝缘层上硅、绝缘层上锗、绝缘层上锗硅、碳纳米管、石墨烯(graphene)、GaAs衬底、InAs衬底、InSb衬底、GaSb衬底等。在本发明实施例中,当制备n型隧穿晶体管时,可以将衬底掺杂成具有n型高电阻率。当制备p型隧穿晶体管时,可以将衬底掺杂成具有p型高电阻率。而事实上,隧穿场效应晶体管对衬底掺杂类型的选择并没有像传统的MOSFET那样严格限制,因为MOSFET依赖的是沟道区杂质的反型,而隧穿场效应晶体管的原理是基于栅极控制的反向偏置的p-i-n结的隧穿,其中i层可以为轻掺杂层,或可以为本征层。
步骤2,在第二栅电极层1620之上涂覆光刻胶2010,并利用光刻技术将其图形化,如图4所示。
步骤3,利用光刻胶做掩蔽,采取刻蚀的方法使第二栅电极层1620形成图形化,如图5所示。
步骤4,在所述第二栅电极图形及部分所述栅介质材料层1631之上保形地淀积并形成第一栅电极层1610,如图6所示。
步骤5,利用各向异性刻蚀技术刻蚀第一栅电极层,以类似制备侧墙的方法在所述第二栅电极图形两侧分别形成第一栅电极1611和1612,如图7所示。
步骤6,在上述结构表面保形地淀积一层SiO2或Si3N4薄膜,利用各向异性刻蚀技术刻蚀SiO2或Si3N4薄膜,在第一栅电极层的两侧形成第一侧墙1710和1720,如图8所示。在本发明的一个实施例中,第一侧墙可为SiO2或Si3N4
步骤7,采用光刻技术利用光刻胶保护器件右侧漏区不注入的区域,对器件左侧源区进行有一定倾角的离子注入,形成P+重掺杂源区,如图9所示;用样方法对器件右侧漏区注入,形成N+重掺杂漏区,如图10所示;完成注入后,利用湿法腐蚀等方法将前述的侧墙去除,如图11所示。
步骤8,涂覆光刻胶2020,利用光刻技术,将其图形化。采用光刻胶保护第二栅电极1620左侧的第一栅电极层1611,如图12所示;利用刻蚀技术,将第二栅电极右侧的第一栅电极层1612去除,如图13所示;刻蚀完成后,去除光刻胶,如图14所示。
步骤9,在栅堆叠上方形成硬掩膜1500,利用等离子增强化学气相沉积技术(PECVD)形成在图14的最终结构上保形地形成Mask Oxide(SiO2),并利用光刻结合刻蚀技术,将栅堆叠两侧的Mask Oxide以及并将栅堆叠两侧的第一栅介质材料1631去除,最终形成如图15所示;重新形成第二侧墙1730和1740,并且该第二侧墙的材料与上一步的硬掩膜不同,优选Si3N4材料,如图16所示。
步骤10,采用自对准的半导体金属化合物工艺,形成源区和漏区表面的欧姆接触层1710和1720,并重新沉积中间介质层(Inter Dielectric Layer)材料1641,该材料优选与硬掩膜(Mask Oxide)材料相同,如图17所示;并利用化学机械抛光工艺来实现器件结构平坦化,该平坦化过程要恰到好处,直至恰好暴露出侧墙的Si3N4层后立即中止该项操作;在本发明实施例中,层间电介质层可以是氮化硅、氧化硅、或者氮氧化物等,优选二氧化硅;并利用高选择比的湿法或者干法工艺将第二侧墙1730和1740去除;如图18所示。
步骤11,再次平坦地沉积中间介质层,将原来的Si3N4侧墙上方的缺口密封起来,从而最终形成真空或空气侧墙1920和1910,如图19所示。
步骤12形成栅、源、漏区的接触孔,并形成金属互连,至此,完成n型隧道穿透场效应晶体管的制作,如图20所示。
在本发明的另一个实施例中,制备p型隧道穿透场效应晶体管的步骤包括,衬底;
形成在所述衬底之中的沟道区,以及形成在所述沟道区两侧的源区和漏区,其中,所述漏区和所述源区的掺杂类型相反;还包括源区和漏区之上的欧姆接触层;包括形成在所述沟道区之上的栅堆叠,其中,所述栅堆叠包括栅介质层,所述栅堆叠至少还包括沿从所述源区到所述漏区方向分布的且形成在所述栅介质层之上的第一栅电极和第二栅电极,以及形成在所述栅介质层之上的及分别形成在所述第一栅电极和第二栅电极边侧的第一真空侧墙和第二真空侧墙,且所述第一栅电极和所述第二栅电极具有不同的功函数;还包括形成栅区、源区、漏区的接触孔;制备p型隧道穿透场效应晶体管时,将衬底掺杂成具有p型高电阻率或者n型高电阻率或者为本征半导体材料,优选p型高电阻率。如图21所示。
本发明实施具有以下优点:
本发明利用在工艺中引入栅至漏区的真空或空气侧墙,从而削弱栅对漏区的控制,显著地减小了栅漏电容,加快了工作速度;
本发明采用栅堆叠与器件的漏区之间存在一定的距离,该距离可以通过在器件制备过程中引入并得到精确控制,这样在空间上使得隧穿势垒路径增大,减小载流子的隧穿概率,从而抑制双极导通效应(ambipolar effect),增大了双极窗口(AmbipolarWindow);
本发明在工艺中引入栅至源区的真空或空气侧墙,有助于减小栅对源区的反型控制,增大源区至沟道区的载流子隧穿概率;
本发明在隧穿场效应晶体管中引入了横向异质栅极功函数结构,因此对沟道区的能带分布进行了调制,显著地减小了晶体管的亚阈值斜率,大大地提高了驱动电流,提高TFET器件的性能。

Claims (4)

1.一种增强隧道穿透场效应晶体管的形成方法,其特征在于,包括以下步骤:
形成衬底,并在所述衬底之上依次形成栅介质层和第二栅电极;
在所述第二栅电极及部分所述栅介质层之上保形地淀积并形成第一栅电极层;
刻蚀所述第一栅电极层,以在所述第二栅电极两侧分别形成第一栅电极;
在所述第一栅电极的两侧分别形成第一侧墙;
在所述衬底中分别形成源区和漏区,并去除所述第一侧墙;
去除所述第二栅电极一侧的一个第一栅电极,并保留所述第二栅电极与保留的第一栅电极之下的栅介质层;
在所述栅介质层的两侧形成包围所述第二栅电极和保留的第一栅电极的第二侧墙;
形成达到源区和漏区表面的欧姆接触层,沉积中间介质层并进行平坦化;以及
去除所述第二侧墙,并再次沉积中间介质层以将去除所述第二侧墙之后形成的缺口密封以形成真空或空气侧墙。
2.如权利要求1所述的增强隧道穿透场效应晶体管的形成方法,其特征在于,所述第一侧墙为Si3N4或SiO2,所述第二侧墙为Si3N4
3.如权利要求1或2所述的增强隧道穿透场效应晶体管的形成方法,其特征在于,利用高选择比的湿法或干法工艺将所述第二侧墙去除。
4.如权利要求3所述的增强隧道穿透场效应晶体管的形成方法,其特征在于,还包括:形成所述源区和漏区之上的欧姆接触层。
CN201210111383.0A 2012-04-16 2012-04-16 一种增强隧道穿透场效应晶体管的形成方法 Expired - Fee Related CN102623351B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210111383.0A CN102623351B (zh) 2012-04-16 2012-04-16 一种增强隧道穿透场效应晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210111383.0A CN102623351B (zh) 2012-04-16 2012-04-16 一种增强隧道穿透场效应晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN102623351A CN102623351A (zh) 2012-08-01
CN102623351B true CN102623351B (zh) 2014-11-26

Family

ID=46563189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210111383.0A Expired - Fee Related CN102623351B (zh) 2012-04-16 2012-04-16 一种增强隧道穿透场效应晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN102623351B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981060B (zh) * 2012-09-07 2014-12-03 清华大学 石墨烯量子电容测试器件及其制备方法
CN103855212B (zh) * 2012-12-04 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种横向扩散半导体器件
CN109417095B (zh) * 2016-07-19 2021-10-15 华为技术有限公司 隧穿场效应晶体管及其制备方法
CN111640673A (zh) * 2020-04-29 2020-09-08 中国科学院微电子研究所 一种双栅薄膜晶体管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897230A (zh) * 2005-07-11 2007-01-17 上海华虹Nec电子有限公司 一种金属氧化物半导体场效应管制造工艺
CN102169901A (zh) * 2011-03-01 2011-08-31 清华大学 具有异质栅极功函数的隧穿场效应晶体管及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468877B1 (en) * 2001-07-19 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method to form an air-gap under the edges of a gate electrode by using disposable spacer/liner
US6833307B1 (en) * 2002-10-30 2004-12-21 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having an early halo implant

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897230A (zh) * 2005-07-11 2007-01-17 上海华虹Nec电子有限公司 一种金属氧化物半导体场效应管制造工艺
CN102169901A (zh) * 2011-03-01 2011-08-31 清华大学 具有异质栅极功函数的隧穿场效应晶体管及其形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
F.Mayer et al..Impact of SOI *
Impact of SOI, Si1-xGexOI and GeOI substrates on CMOS compatible tunnel FET performance;F.Mayer,et al.;《Electron Devices Meeting,2008.IEDM 2008.IEEE International》;20081217;全文以及附图1-2 *

Also Published As

Publication number Publication date
CN102623351A (zh) 2012-08-01

Similar Documents

Publication Publication Date Title
CN102629627B (zh) 异质栅隧穿晶体管的形成方法
KR101706433B1 (ko) 푸팅을 갖는 전계 효과 트랜지스터의 게이트 구조물 및 그 제조방법
US8865543B2 (en) Ge-based NMOS device and method for fabricating the same
WO2016150335A1 (zh) 隧穿场效应晶体管及其制作方法
US10622356B2 (en) Semiconductor device and method of manufacturing the same
US11133183B2 (en) Staggered-type tunneling field effect transistor
CN102054870A (zh) 一种半导体结构及其形成方法
US9660047B2 (en) Method for forming semiconductor components having self-aligned trench contacts
US8288238B2 (en) Method for fabricating a tunneling field-effect transistor
US20160079400A1 (en) A junction-modulated tunneling field effect transistor and a fabrication method thereof
CN102623351B (zh) 一种增强隧道穿透场效应晶体管的形成方法
CN104269439A (zh) 一种嵌入层异质结隧穿场效应晶体管及其制备方法
CN101796616A (zh) 晶体管及其制造方法
CN105633147A (zh) 隧穿场效应晶体管及其制造方法
US20190214463A1 (en) Method of fabricating tunneling transistor
CN104576721B (zh) 一种具有电场集中效果增强开态电流的隧穿场效应晶体管
CN107039520B (zh) 鳍式场效应晶体管及其形成方法
CN103123899B (zh) FinFET器件制造方法
CN105990410B (zh) 隧穿场效应晶体管及其形成方法
CN102569405B (zh) 具有准同轴电缆结构的隧穿晶体管及其形成方法
CN103022100B (zh) 鳍式场效应管的结构及其形成方法
CN104282754B (zh) 高集成度l形栅控肖特基势垒隧穿晶体管
CN113363321A (zh) 半导体结构及其形成方法
CN104347704A (zh) 遂穿场效应晶体管及其制造方法
KR102570731B1 (ko) 터널링 전계효과 트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141126

CF01 Termination of patent right due to non-payment of annual fee