CN118198155A - 具有多晶硅高阻区的联合钝化背接触电池及其制备和应用 - Google Patents
具有多晶硅高阻区的联合钝化背接触电池及其制备和应用 Download PDFInfo
- Publication number
- CN118198155A CN118198155A CN202410592266.3A CN202410592266A CN118198155A CN 118198155 A CN118198155 A CN 118198155A CN 202410592266 A CN202410592266 A CN 202410592266A CN 118198155 A CN118198155 A CN 118198155A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- semiconductor
- region
- resistance region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 150
- 238000002161 passivation Methods 0.000 title claims abstract description 51
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 155
- 229920005591 polysilicon Polymers 0.000 claims abstract description 138
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 73
- 239000010703 silicon Substances 0.000 claims abstract description 73
- 238000002955 isolation Methods 0.000 claims abstract description 66
- 230000005641 tunneling Effects 0.000 claims abstract description 17
- 239000002131 composite material Substances 0.000 claims abstract description 12
- 238000009826 distribution Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
本发明属于背接触电池技术领域，具体涉及一种具有多晶硅高阻区的联合钝化背接触电池及其制备和应用，包括在硅片背面交替设置的第一半导体层和第二半导体层，以及导电膜层，在交叠区对应的导电膜层上开设隔离槽；其中第一半导体层包含隧穿氧化层，所述第一半导体层还包含设置在隧穿氧化层外表面的第一复合多晶硅层，第一复合多晶硅层包含掺杂多晶硅区和未掺杂的多晶硅高阻区，多晶硅高阻区位于隔离槽对应分布区域上，多晶硅高阻区的宽度W1不小于隔离槽的宽度WgL。本发明能够有效保证两个半导体区之间的绝缘效果，从而降低电池漏电风险，有效降低暗电流的比例，从而提高电流密度和电池转换效率。
Description
技术领域
本发明属于背接触电池技术领域，具体涉及一种具有多晶硅高阻区的联合钝化背接触电池及其制备和应用。
背景技术
在现有的联合钝化背接触电池工艺中，通常用溶液腐蚀或激光刻蚀的方式将N型半导体区与P型半导体区交叠的部分刻蚀绝缘开，从而来降低暗电流的风险。
然而，现有的方式存在一定缺陷：一方面，如果联合钝化背接触电池的背面N型半导体区与P型半导体区之间的绝缘效果不佳容易导致漏电较大，暗电流较高；另一方面，漏电流的比例时而较高，特别是N型半导体区与P型半导体区的导电性都较好时，暗电流的比例也较大；从而导致电流密度和电池转换效率低。
需要说明的是，本发明的该部分内容仅提供与本发明有关的背景技术，而并不必然构成现有技术或公知技术。
发明内容
本发明的目的是为了克服现有技术存在的联合钝化背接触电池暗电流较高而影响电池性能的缺陷，提供一种具有多晶硅高阻区的联合钝化背接触电池及其制备和应用，本发明能够有效保证两个半导体区之间的绝缘效果，从而降低电池漏电风险，有效降低暗电流的比例，从而提高电流密度和电池转换效率。
为了实现上述目的，第一方面，本发明提供了一种具有多晶硅高阻区的联合钝化背接触电池，包括硅片，在硅片背面交替设置的第一半导体层和第二半导体层，以及铺设在第一半导体层和第二半导体层外表面的导电膜层，所述第二半导体层的两端分别向外延伸至覆盖在相邻的第一半导体层的部分背面外，且第一半导体层和第二半导体层在厚度方向上叠加的区域为交叠区，在交叠区对应的导电膜层上开设隔离槽；其中第一半导体层包含隧穿氧化层，第二半导体层包含本征硅层和第二掺杂硅层，所述第一半导体层还包含设置在隧穿氧化层外表面的第一复合多晶硅层，第一复合多晶硅层包含沿背面交替排布的掺杂多晶硅区和未掺杂的多晶硅高阻区，多晶硅高阻区位于隔离槽对应分布区域上，多晶硅高阻区的宽度W1不小于隔离槽的宽度WgL。
在本发明的一些优选实施方式中，多晶硅高阻区的宽度W1大于隔离槽的宽度WgL。
在本发明的一些优选实施方式中，多晶硅高阻区的宽度W1为隔离槽的宽度WgL的1-3倍。
在本发明的一些优选实施方式中，多晶硅高阻区的宽度W1为50-250μm，隔离槽的宽度WgL为30-200μm。
在本发明的一些优选实施方式中，多晶硅高阻区沿隔离槽的长度方向延伸。
在本发明的一些优选实施方式中，多晶硅高阻区的厚度和掺杂多晶硅区的厚度各自独立地在80-200nm之间。
在本发明的一些优选实施方式中，掺杂多晶硅区和多晶硅高阻区的电阻率之比为1：1e5-1e6。
在本发明的一些优选实施方式中，多晶硅高阻区的电阻率在1e3Ω•cm以上，掺杂多晶硅区的电阻率在1e-2Ω•cm以下。
在本发明的一些优选实施方式中，掺杂多晶硅区的有效掺杂浓度为1e19cm-3-1e20cm-3。
在本发明的一些优选实施方式中，掺杂多晶硅区与第二掺杂硅层的有效掺杂浓度之比为1：1-3。
在本发明的一些优选实施方式中，在第一半导体层的背面开设不覆盖第二半导体层的第一半导体开口区，相邻的第一半导体层之间形成第二半导体开口区，第二半导体开口区与第一半导体开口区间隔排列且位于隔离槽的两侧。
在本发明的一些优选实施方式中，所述具有多晶硅高阻区的联合钝化背接触电池还包括金属电极和正面钝化层、减反层，所述金属电极设置在第二半导体开口区、第一半导体开口区的各自对应导电膜层的外表面。
第二方面，本发明提供一种联合钝化背接触电池的制备方法，包括以下步骤：
S1、提供双面抛光的硅片；
S2、在硅片背面依次形成隧穿氧化层与第一未掺杂多晶硅层，之后再在第一未掺杂多晶硅层外表面的预设隔离槽对应区域上形成掩膜层；
S3、对S2所得结构背面进行扩散掺杂，扩散掺杂后在背面结构外表面镀一层隔离层；其中经扩散掺杂，未被掩膜层覆盖的部分第一未掺杂多晶硅层掺杂形成掺杂多晶硅区，被掩膜层覆盖的部分第一未掺杂多晶硅层为未掺杂的多晶硅高阻区；
S4、在S3所得背面进行第一次刻蚀开口，形成间隔排布的第二半导体开口区；
S5、通过制绒清洗，去除第二半导体开口区内残留的第一半导体层，同时在硅片正面及第二半导体开口区上形成绒面，之后去除硅片背面第二半导体开口区外的隔离层和掩膜层；
S6、在S5所得背面沉积第二半导体层，第二半导体层包含本征硅层和第二掺杂硅层；
S7、在背面的部分第二半导体层上进行第二次刻蚀开口，形成与第二半导体开口区间隔排列的第一半导体开口区；
S8、在S7所得背面沉积导电膜层；
S9、在位于第一半导体开口区与第二半导体开口区之间的部分导电膜层的对应多晶硅高阻区区域上进行第三次刻蚀开口，形成隔离槽；控制多晶硅高阻区的宽度W1不小于隔离槽的宽度WgL。
在本发明的一些优选实施方式中，所述隔离层和掩膜层各自独立地为氮化硅、氧化硅、氮氧化硅或含氮多晶硅中至少一种。
优选地，所述掩膜层和隔离层的厚度各自独立地为20-100nm。
在本发明的一些优选实施方式中，所述联合钝化背接触电池的制备方法还包括：
在S6中还进行在硅片正面依次形成正面钝化层、减反层的步骤；
S10、在第一半导体开口区与第二半导体开口区所在区域的对应导电膜层外表面分别形成金属电极。
第三方面，本发明提供一种联合钝化背接触电池，其通过第二方面所述的联合钝化背接触电池的制备方法制得。
第四方面，本发明提供一种光伏组件，其包括第一方面所述的具有多晶硅高阻区的联合钝化背接触电池，或者包括第三方面所述的联合钝化背接触电池。
有益效果：
本发明通过上述技术方案，尤其是在隔离槽对应分布区域上设置未掺杂的多晶硅高阻区，未掺杂的多晶硅高阻区与掺杂多晶硅区形成第一半导体层的第一复合多晶硅层，配合联合钝化结构，并控制多晶硅高阻区的宽度W1不小于隔离槽的宽度WgL，能够有效保证两个半导体区之间的绝缘效果，从而降低电池漏电风险，有效降低暗电流的比例，从而提高电流密度和电池转换效率。
在本发明的制备方法中，在隧穿氧化层及第一未掺杂多晶硅层形成后、扩散之前增加一道掩膜层，掩膜层所对应的位置为隔离槽对应区域；在扩散掺杂过程中掩膜层作为阻挡层，导致掩膜层对应覆盖区域的多晶硅未进行掺杂，相比于非掩膜层覆盖区域的部分多晶硅掺杂后形成的掺杂多晶硅区，电阻率高出较多，对应形成多晶硅高阻区；后续在进行隔离槽开槽时，隔离槽开在多晶硅高阻区对应区域上，能够有效保证两个半导体区之间的绝缘效果，从而降低电池漏电风险，有效降低暗电流的比例。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本发明联合钝化背接触电池的一种具体实施方式的结构示意图。
附图标记说明
1、硅片，2、隧穿氧化层，3.1、掺杂多晶硅区，3.2、多晶硅高阻区，4、本征非晶硅层，5、第二掺杂非晶硅层，6、透明导电膜层，7、正面钝化层，8、减反层。
具体实施方式
在本发明中，在未作相反说明的情况下，使用的方位词如“上、下、左、右”通常是指结合附图和实际应用中所示的方位理解。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本文中所披露的范围的端点和任何值都不限于该精确的范围或值，这些范围或值应当理解为包含接近这些范围或值的值。对于数值范围来说，各个范围的端点值之间、各个范围的端点值和单独的点值之间，以及单独的点值之间可以彼此组合而得到一个或多个新的数值范围，这些数值范围应被视为在本文中具体公开。其中，术语“可选的”、“任选的”均是指可以包括，也可以不包括（或可以有，也可以没有）。
本发明中以靠近硅片为内，远离硅片为外。
第一方面，本发明提供了一种具有多晶硅高阻区的联合钝化背接触电池，包括硅片，在硅片背面交替设置的第一半导体层和第二半导体层，以及铺设在第一半导体层和第二半导体层外表面的导电膜层，所述第二半导体层的两端分别向外延伸至覆盖在相邻的第一半导体层的部分背面外，且第一半导体层和第二半导体层在厚度方向上叠加的区域为交叠区，在交叠区对应的导电膜层上开设隔离槽；其中第一半导体层包含隧穿氧化层，第二半导体层包含本征硅层和第二掺杂硅层，所述第一半导体层还包含设置在隧穿氧化层外表面的第一复合多晶硅层，第一复合多晶硅层包含沿背面交替排布的掺杂多晶硅区和未掺杂的多晶硅高阻区，多晶硅高阻区位于隔离槽对应分布区域上，多晶硅高阻区的宽度W1不小于隔离槽的宽度WgL。
在本发明的一些优选实施方式中，多晶硅高阻区的宽度W1大于隔离槽的宽度WgL。采用该优选方案，最大化降低电池漏电风险，最大化降低暗电流的比例。
在本发明的一些优选实施方式中，多晶硅高阻区的宽度W1为隔离槽的宽度WgL的1-3倍，具体例如可以为1倍、1.1倍、1.5倍、2倍、2.5倍、3倍以及任意两个点值之间的范围。采用适宜宽度倍数的多晶硅高阻区和隔离槽，更利于有效保证两个半导体区之间的绝缘效果。
在本发明的一些优选实施方式中，多晶硅高阻区的宽度W1为50-250μm，隔离槽的宽度WgL为30-200μm。
在本发明的一些优选实施方式中，多晶硅高阻区沿隔离槽的长度方向延伸。
在本发明的一些优选实施方式中，多晶硅高阻区的厚度和掺杂多晶硅区的厚度各自独立地在80-200nm之间。
本发明所述多晶硅高阻区的厚度和掺杂多晶硅区的厚度可以相同或不同，优选相同。
在本发明的一些优选实施方式中，掺杂多晶硅区和多晶硅高阻区的电阻率之比为1：1e5-1e6。采用该优选方案，能够在第一复合多晶硅层中有效划分出适宜低电阻率的高阻抗区域，更利于开槽区域的绝缘效果。
在本发明的一些优选实施方式中，多晶硅高阻区的电阻率在1e3Ω•cm以上、优选1e3Ω•cm-1e4Ω•cm，掺杂多晶硅区的电阻率在1e-2Ω•cm以下。
在本发明的一些优选实施方式中，掺杂多晶硅区的有效掺杂浓度为1e19cm-3-1e20cm-3。采用该优选方案，能够有效保障电池的导电性能，更利于提升电池的填充因子。
在本发明的一些优选实施方式中，掺杂多晶硅区与第二掺杂硅层的有效掺杂浓度之比为1：1-3，具体例如可以为1:1.0、1:1.1、1:1.5、1:2、1:2.5、1:3以及任意两个点值之间的范围。采用该优选方案，能够保障钝化层的导电性能，更利于电池钝化层钝化效果最大化。
优选地，第二掺杂硅层的有效掺杂浓度为5e19cm-3-3e20cm-3。
本发明所述隧穿氧化层或本征硅层和第二掺杂硅层的厚度可以分别参照现有技术的范围，均可以用于本发明。示例性的，隧穿氧化层的厚度为1-2nm，本征硅层的厚度为3-10nm；所述第二掺杂硅层的厚度为7-15nm。本征硅层例如可以为本征非晶硅或本征微晶硅层。第二掺杂硅层例如可以为第二掺杂非晶硅层或第二掺杂微晶硅层。
第二掺杂硅层和第一复合多晶硅层中一个为N型，另一个为P型。
在本发明的一些优选实施方式中，在第一半导体层的背面开设不覆盖第二半导体层的第一半导体开口区，相邻的第一半导体层之间形成第二半导体开口区，第二半导体开口区与第一半导体开口区间隔排列且位于隔离槽的两侧。
优选地，交叠区内第一半导体层和第二半导体层之间设置隔离层或者不设置隔离层，优选不设置隔离层。
优选的，硅片正面和第二半导体开口区为制绒面，第一半导体层对应背面为抛光面。
第一半导体开口区与第二半导体开口区的宽度可以参照现有技术的范围并根据实际需求确定。例如，第二半导体开口区的宽度W3可以为300-700μm，第一半导体开口区的宽度W2为100-300μm。
在本发明的一些优选实施方式中，所述具有多晶硅高阻区的联合钝化背接触电池还包括金属电极和正面钝化层、减反层，所述金属电极设置在第二半导体开口区、第一半导体开口区的各自对应导电膜层的外表面。
第二方面，本发明提供一种联合钝化背接触电池的制备方法，包括以下步骤：
S1、提供双面抛光的硅片；
S2、在硅片背面依次形成隧穿氧化层与第一未掺杂多晶硅层，之后再在第一未掺杂多晶硅层外表面的预设隔离槽对应区域上形成掩膜层；
S3、对S2所得结构背面进行扩散掺杂，扩散掺杂后在背面结构外表面镀一层隔离层；其中经扩散掺杂，未被掩膜层覆盖的部分第一未掺杂多晶硅层掺杂形成掺杂多晶硅区，被掩膜层覆盖的部分第一未掺杂多晶硅层为未掺杂的多晶硅高阻区；
S4、在S3所得背面进行第一次刻蚀开口，形成间隔排布的第二半导体开口区；
S5、通过制绒清洗，去除第二半导体开口区内残留的第一半导体层，同时在硅片正面及第二半导体开口区上形成绒面，之后去除硅片背面第二半导体开口区外的隔离层和掩膜层；
S6、在S5所得背面沉积第二半导体层，第二半导体层包含本征硅层和第二掺杂硅层；
S7、在背面的部分第二半导体层上进行第二次刻蚀开口，形成与第二半导体开口区间隔排列的第一半导体开口区；
S8、在S7所得背面沉积导电膜层；
S9、在位于第一半导体开口区与第二半导体开口区之间的部分导电膜层的对应多晶硅高阻区区域上进行第三次刻蚀开口，形成隔离槽；控制多晶硅高阻区的宽度W1不小于隔离槽的宽度WgL。
S1中硅片经双面抛光后还可以进行清洗处理等常规步骤，可以根据实际需求选择。硅片可以为直拉单晶硅片或铸造单晶硅片。硅片优选为N型单晶硅片。
S2所述掩膜层的形成方式为掩膜方式，例如可以是固定图形掩膜板或者工装等。
S2中掩膜层的种类和厚度均可以参照现有技术，例如其种类可以为氮化硅、氧化硅、氮氧化硅或含氮多晶硅中的至少一种，优选为含氮化硅。掩膜层厚度例如可以为20-100nm。
S3扩散掺杂的方法可以参照现有技术，只要能得到所需掺杂浓度和厚度的对应膜层即可。
在本发明的一些优选实施方式中，所述隔离层和掩膜层各自独立地为氮化硅、氧化硅、氮氧化硅或含氮多晶硅中至少一种。
优选地，所述掩膜层和隔离层的厚度各自独立地为20-100nm。更优选地，隔离层厚度为40-100nm。
本发明所述第一次刻蚀开口和第二次刻蚀开口、第三次刻蚀开口各自独立地可以采用激光或掩膜腐蚀的方式，只要能形成对应半导体开口区即可。所述激光可以为紫外或绿光激光，优选激光的脉冲宽度小于100ps、优选<50ps。采用皮秒激光，更利于降低膜层损伤。
S6中所述第二半导体层的形成方法可以参照现有技术的方法进行，只要能得到所需厚度和掺杂浓度的对应膜层即可，例如可以通过等离子增强化学气相沉积（PECVD）技术形成第二半导体层。
S8中还包括在沉积导电膜层之前，还进行硅片清洗，去除第一半导体开口区内的氧化层。
在本发明的一些优选实施方式中，所述联合钝化背接触电池的制备方法还包括：
在S6中还进行在硅片正面依次形成正面钝化层、减反层的步骤；
S10、在第一半导体开口区与第二半导体开口区所在区域的对应导电膜层外表面分别形成金属电极。
第三方面，本发明提供一种联合钝化背接触电池，其通过第二方面所述的联合钝化背接触电池的制备方法制得。第三方面的联合钝化背接触电池与第一方面的联合钝化背接触电池的结构和性能相同，在此不再赘述。
第四方面，本发明提供一种光伏组件，其包括第一方面所述的具有多晶硅高阻区的联合钝化背接触电池，或者包括第三方面所述的联合钝化背接触电池。
下面详细描述本发明的实施例，是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
实施例1
一种具有多晶硅高阻区的联合钝化背接触电池，如图1所示，其通过如下步骤制得：
S1、硅片1双面抛光：
N型单晶硅片1双面抛光清洗，所述硅片1为直拉单晶硅片。
S2、硅片1背面形成隧穿氧化层2与N型的第一未掺杂多晶硅层，第一未掺杂多晶硅层的厚度为100nm。并利用掩膜方式（可以是固定图形掩膜板）在硅片1背面的第一未掺杂多晶硅层外的预设隔离槽对应区域上形成掩膜层，所述掩膜层为氮化硅，掩膜层厚度为30nm，掩膜层宽度（即W1）为100μm；
S3、对上述硅片1进行扩散掺杂，形成掺杂多晶硅区3.1和未掺杂的多晶硅高阻区3.2，扩散掺杂后在背面全覆盖的镀隔离层，所述隔离层为氮化硅，厚度为60nm。所述隧穿氧化层厚度为1.5nm，掺杂多晶硅区3.1的有效掺杂浓度为1e20cm-3。多晶硅高阻区3.2的宽度W1和掩膜层的宽度相同，隔离槽开槽区在隔离层与多晶硅高阻区3.2之间还具有掩模层。多晶硅高阻区3.2的电阻率在1.6e3Ω•cm，掺杂多晶硅区3.1的电阻率在2.5e-3Ω•cm。
S4、在硅片1背面第一次刻蚀开口，形成第二半导体开口区；
所述第二半导体区开口采用激光的方式，形成的第二半导体开口区的宽度W3为500μm。
S5、对上述硅片1正面和背面开口区制绒清洗，去除第二半导体开口区内的第一半导体层，在硅片1正面形成金字塔绒面，同时硅片1背面去除第二半导体开口区内的第一半导体层，之后去除掩膜层及隔离层；
S6、在硅片1正面沉积形成正面钝化层及减反层，背面沉积形成第二半导体层，所述第二半导体层为本征非晶硅层4（厚度为8nm）与P型的第二掺杂非晶硅层5（厚度为10nm，有效掺杂浓度为1.5e20cm-3），沉积方式均采用PECVD方式形成；
S7、在硅片1背面激光开口，形成与第二半导体开口区交替排列的第一半导体开口区，形成的第一半导体开口区宽度W2为200μm；
S8、硅片1清洗，去除第一半导体开口区内的氧化层后，硅片1背面沉积透明导电膜层6；
S9、通过激光的方式，在第一半导体开口区与第二半导体开口区之间的交叠区上的透明导电膜层6上形成隔离槽，隔离槽宽度WgL为70μm；
S10、在第一半导体开口区与第二半导体开口区所在区域的对应透明导电膜层6外表面分别形成金属电极。
实施例2
参照实施例1的方法进行，不同之处在于，S3中控制掩膜层的宽度为70μm，使得多晶硅高阻区的宽度W1等于隔离槽的宽度WgL。
实施例3
参照实施例1的方法进行，不同之处在于，S3中控制掩膜层的宽度为140μm，使得多晶硅高阻区的宽度W1为隔离槽的宽度WgL的2倍。
实施例4
参照实施例1的方法进行，不同之处在于，S3中控制扩散掺杂使掺杂多晶硅区的有效掺杂浓度为5e19cm-3，掺杂多晶硅区的电阻率为4e-3Ω•cm，从而使得掺杂多晶硅区和多晶硅高阻区的电阻率之比为1：4e5。
实施例5
参照实施例1的方法进行，不同之处在于，S6中控制第二掺杂非晶硅的掺杂浓度使得掺杂多晶硅区与第二掺杂硅层的有效掺杂浓度之比为1：2。
对比例1
参照实施例1的方法进行，不同之处在于，第一半导体层结构不同，第一半导体层为依次形成的隧穿氧化层（同实施例1）、第一N型掺杂多晶硅（其掺杂浓度同实施例1的掺杂多晶硅区，厚度同实施例1第一未掺杂多晶硅层），对应的S2、S3过程不同，具体的，在S2中不形成掩膜层，经S3扩散掺杂后第一未掺杂多晶硅层全部掺杂形成第一N型掺杂多晶硅，S9的隔离槽的位置和宽度不变。
对比例2
参照实施例1的方法进行，不同之处在于，S3中控制掩膜层的宽度为50μm，使得多晶硅高阻区的宽度W1小于隔离槽的宽度WgL。
测试例
将上述实施例和对比例得到的联合钝化背接触电池进行性能测试，结果如表1所示。其中，暗电流良率是指在电池批次生产中，同一批次中满足在反向电压为15V的条件下IRev2<2A的合格产品的占比。
表1
| 性能指标 | 暗电流良率 | 电流密度，mA/cm2 | 电池转换效率 |
| 实施例1 | 100% | 41.87 | 26.78% |
| 实施例2 | 84% | 41.30 | 26.56% |
| 实施例3 | 97% | 41.77 | 26.67% |
| 实施例4 | 98% | 41.82 | 26.70% |
| 实施例5 | 98% | 41.85 | 26.72% |
| 对比例1 | 30% | 39.96 | 26.14% |
| 对比例2 | 75% | 40.69 | 26.42% |
通过上述结果可知，相对于对比例，采用本发明的实施例方案，能够有效保证两个半导体区之间的绝缘效果，从而降低电池漏电风险，有效降低暗电流的比例，从而提高电流密度和电池转换效率。
进一步的，根据实施例1和实施例2-5可知，采用本发明优选的电池结构的方案，更利于降低电池漏电风险，有效降低暗电流的比例，从而进一步提高电流密度和电池转换效率。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于此。在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，包括各个技术特征以任何其它的合适方式进行组合，这些简单变型和组合同样应当视为本发明所公开的内容，均属于本发明的保护范围。
Claims (10)
1.一种具有多晶硅高阻区的联合钝化背接触电池，包括硅片，在硅片背面交替设置的第一半导体层和第二半导体层，以及铺设在第一半导体层和第二半导体层外表面的导电膜层，所述第二半导体层的两端分别向外延伸至覆盖在相邻的第一半导体层的部分背面外，且第一半导体层和第二半导体层在厚度方向上叠加的区域为交叠区，在交叠区对应的导电膜层上开设隔离槽；其中第一半导体层包含隧穿氧化层，第二半导体层包含本征硅层和第二掺杂硅层，其特征在于，所述第一半导体层还包含设置在隧穿氧化层外表面的第一复合多晶硅层，第一复合多晶硅层包含沿背面交替排布的掺杂多晶硅区和未掺杂的多晶硅高阻区，多晶硅高阻区位于隔离槽对应分布区域上，多晶硅高阻区的宽度W1不小于隔离槽的宽度WgL。
2.根据权利要求1所述的具有多晶硅高阻区的联合钝化背接触电池，其特征在于，多晶硅高阻区的宽度W1大于隔离槽的宽度WgL，或者，多晶硅高阻区的宽度W1为隔离槽的宽度WgL的1-3倍。
3.根据权利要求1或2所述的具有多晶硅高阻区的联合钝化背接触电池，其特征在于，多晶硅高阻区的宽度W1为50-250μm，隔离槽的宽度WgL为30-200μm。
4.根据权利要求1所述的具有多晶硅高阻区的联合钝化背接触电池，其特征在于，多晶硅高阻区沿隔离槽的长度方向延伸，和/或，多晶硅高阻区的厚度和掺杂多晶硅区的厚度各自独立地在80-200nm之间。
5.根据权利要求1所述的具有多晶硅高阻区的联合钝化背接触电池，其特征在于，掺杂多晶硅区和多晶硅高阻区的电阻率之比为1：1e5-1e6；
和/或，
多晶硅高阻区的电阻率在1e3Ω•cm以上，掺杂多晶硅区的有效掺杂浓度为1e19cm-3-1e20cm-3，掺杂多晶硅区的电阻率在1e-2Ω•cm以下。
6.根据权利要求1所述的具有多晶硅高阻区的联合钝化背接触电池，其特征在于，掺杂多晶硅区与第二掺杂硅层的有效掺杂浓度之比为1：1-3；
和/或，
在第一半导体层的背面开设不覆盖第二半导体层的第一半导体开口区，相邻的第一半导体层之间形成第二半导体开口区，第二半导体开口区与第一半导体开口区间隔排列且位于隔离槽的两侧；所述具有多晶硅高阻区的联合钝化背接触电池还包括金属电极和正面钝化层、减反层，所述金属电极设置在第二半导体开口区、第一半导体开口区的各自对应导电膜层的外表面。
7.一种联合钝化背接触电池的制备方法，其特征在于，包括以下步骤：
S1、提供双面抛光的硅片；
S2、在硅片背面依次形成隧穿氧化层与第一未掺杂多晶硅层，之后再在第一未掺杂多晶硅层外表面的预设隔离槽对应区域上形成掩膜层；
S3、对S2所得结构背面进行扩散掺杂，扩散掺杂后在背面结构外表面镀一层隔离层；其中经扩散掺杂，未被掩膜层覆盖的部分第一未掺杂多晶硅层掺杂形成掺杂多晶硅区，被掩膜层覆盖的部分第一未掺杂多晶硅层为未掺杂的多晶硅高阻区；
S4、在S3所得背面进行第一次刻蚀开口，形成间隔排布的第二半导体开口区；
S5、通过制绒清洗，去除第二半导体开口区内残留的第一半导体层，同时在硅片正面及第二半导体开口区上形成绒面，之后去除硅片背面第二半导体开口区外的隔离层和掩膜层；
S6、在S5所得背面沉积第二半导体层，第二半导体层包含本征硅层和第二掺杂硅层；
S7、在背面的部分第二半导体层上进行第二次刻蚀开口，形成与第二半导体开口区间隔排列的第一半导体开口区；
S8、在S7所得背面沉积导电膜层；
S9、在位于第一半导体开口区与第二半导体开口区之间的部分导电膜层的对应多晶硅高阻区区域上进行第三次刻蚀开口，形成隔离槽；控制多晶硅高阻区的宽度W1不小于隔离槽的宽度WgL。
8.根据权利要求7所述的联合钝化背接触电池的制备方法，其特征在于，所述隔离层和掩膜层各自独立地为氮化硅、氧化硅、氮氧化硅或含氮多晶硅中至少一种，所述掩膜层和隔离层的厚度各自独立地为20-100nm；
和/或，
所述联合钝化背接触电池的制备方法还包括：
在S6中还进行在硅片正面依次形成正面钝化层、减反层的步骤；
S10、在第一半导体开口区与第二半导体开口区所在区域的对应导电膜层外表面分别形成金属电极。
9.一种联合钝化背接触电池，其特征在于，其通过如权利要求7或8所述的联合钝化背接触电池的制备方法制得。
10.一种光伏组件，其特征在于，其包括如权利要求1-6中任一项所述的具有多晶硅高阻区的联合钝化背接触电池，或者包括如权利要求9所述的联合钝化背接触电池。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410592266.3A CN118198155A (zh) | 2024-05-14 | 2024-05-14 | 具有多晶硅高阻区的联合钝化背接触电池及其制备和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410592266.3A CN118198155A (zh) | 2024-05-14 | 2024-05-14 | 具有多晶硅高阻区的联合钝化背接触电池及其制备和应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118198155A true CN118198155A (zh) | 2024-06-14 |
Family
ID=91393165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410592266.3A Pending CN118198155A (zh) | 2024-05-14 | 2024-05-14 | 具有多晶硅高阻区的联合钝化背接触电池及其制备和应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118198155A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010719A (zh) * | 2018-01-05 | 2019-07-12 | 上海凯世通半导体股份有限公司 | 掺杂方法 |
| CN114497290A (zh) * | 2022-02-10 | 2022-05-13 | 福建金石能源有限公司 | 一种背接触异质结太阳能电池制造方法 |
| CN115621333A (zh) * | 2022-11-22 | 2023-01-17 | 金阳(泉州)新能源科技有限公司 | 双面隧穿氧化硅钝化的背接触太阳能电池及其制备方法 |
| CN115763609A (zh) * | 2022-12-01 | 2023-03-07 | 福建金石能源有限公司 | 一种隧穿型背接触异质结太阳能电池及其制作方法 |
| CN115832065A (zh) * | 2022-11-29 | 2023-03-21 | 隆基绿能科技股份有限公司 | 一种背接触电池及其制造方法、光伏组件 |
-
2024
- 2024-05-14 CN CN202410592266.3A patent/CN118198155A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010719A (zh) * | 2018-01-05 | 2019-07-12 | 上海凯世通半导体股份有限公司 | 掺杂方法 |
| CN114497290A (zh) * | 2022-02-10 | 2022-05-13 | 福建金石能源有限公司 | 一种背接触异质结太阳能电池制造方法 |
| CN115621333A (zh) * | 2022-11-22 | 2023-01-17 | 金阳(泉州)新能源科技有限公司 | 双面隧穿氧化硅钝化的背接触太阳能电池及其制备方法 |
| CN115832065A (zh) * | 2022-11-29 | 2023-03-21 | 隆基绿能科技股份有限公司 | 一种背接触电池及其制造方法、光伏组件 |
| CN115763609A (zh) * | 2022-12-01 | 2023-03-07 | 福建金石能源有限公司 | 一种隧穿型背接触异质结太阳能电池及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7235917B2 (ja) | 太陽電池及びその不動態化接触構造、電池モジュール並びに光起電システム | |
| JP7235916B2 (ja) | 太陽電池及びそのドープ領域構造、電池モジュール並びに光起電システム | |
| CN113394304A (zh) | 一种太阳能电池及其背面接触结构、电池组件及光伏系统 | |
| WO2024000399A1 (zh) | 太阳能电池结构及其制作方法 | |
| JP2024511224A (ja) | 選択的接触領域埋込型太陽電池及びその裏面接触構造 | |
| JP2024509329A (ja) | 選択的接触領域埋込型太陽電池及びその裏面接触構造 | |
| CN115036391A (zh) | 具有选择性发射极的n型太阳能电池的制备方法及电池 | |
| CN117577709B (zh) | 一种联合钝化背接触电池及其制备方法和电池组件 | |
| CN115566099A (zh) | 一种太阳能电池的制造方法 | |
| CN117410385B (zh) | 一种去除部分掩膜层的联合钝化背接触电池的制备方法 | |
| CN117096222B (zh) | 正面不设置掺杂硅晶层的联合钝化背接触电池及制备方法 | |
| CN218632057U (zh) | 一种p-tbc背接触结构晶体硅太阳能电池 | |
| US20230027079A1 (en) | Passivated contact structure and solar cell comprising the same, cell assembly, and photovoltaic system | |
| CN116469948A (zh) | 一种TOPCon电池及其制备方法 | |
| CN215070001U (zh) | 一种太阳能电池及其背面接触结构、电池组件及光伏系统 | |
| CN118198155A (zh) | 具有多晶硅高阻区的联合钝化背接触电池及其制备和应用 | |
| CN118053930B (zh) | 具有特定重掺杂区域的联合钝化背接触电池及制备和应用 | |
| CN118156343A (zh) | 一种大幅降低漏电的背接触电池及其制作方法和光伏组件 | |
| CN117691000B (zh) | 一种太阳电池的制备方法、太阳电池及光伏组件 | |
| EP4235818A2 (en) | Solar cell and preparation method thereof | |
| JP7445053B1 (ja) | 太陽電池及びその製造方法、光起電力モジュール | |
| US20230317866A1 (en) | Doped region structure and solar cell comprising the same, cell assembly, and photovoltaic system | |
| CN118263338A (zh) | 具有钝化阻挡层的联合钝化背接触电池及其制作和应用 | |
| CN118156342A (zh) | 一种具有耐酸绝缘隔离区的背接触电池及其制作和应用 | |
| CN118053930A (zh) | 具有特定重掺杂区域的联合钝化背接触电池及制备和应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |