CN102005387A

CN102005387A - N型金属氧化物半导体的源漏区制造方法

Info

Publication number: CN102005387A
Application number: CN2009101949573A
Authority: CN
Inventors: 居建华; 神兆旭
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-09-01
Filing date: 2009-09-01
Publication date: 2011-04-06

Abstract

本发明公开了一种N型金属氧化物半导体的源漏区制造方法，该方法包括：在硅片的栅极结构两侧的半导体衬底上进行轻掺杂漏注入和口袋注入；所述口袋注入分两次进行，其中一次口袋注入的为轻原子量杂质，另一次口袋注入的为重原子量杂质；为栅极结构形成侧墙，并在所述侧墙两侧的半导体衬底上进行源漏注入。应用本发明所述方法，能够改善器件的阈值电压和饱和电流的不均匀性。

Description

N型金属氧化物半导体的源漏区制造方法

技术领域

本发明涉及半导体元器件制造技术，特别涉及一种N型金属氧化物半导体(NMOS)的源漏区制造方法。

背景技术

现有NMOS制造工艺中，在完成栅极结构等的制造以后，需要进行源漏区的制造。现有源漏区的制造过程主要包括：

步骤11：在栅极结构两侧的半导体衬底上进行轻掺杂漏(LDD)注入和口袋(Pocket)注入。

随着栅极结构宽度的不断减小，其下方的沟道长度也不断减小，沟道长度的减小增加了源漏间电荷穿通的可能性，即发生短沟道效应，出现不希望的漏电流，因此，需要采用一些工艺手段来降低漏电流出现的可能性，如LDD注入和Pocket注入等。LDD注入能够形成浅结，浅结有助于减少漏电流。Pocket注入可在LDD注入之前或之后进行，可采用P型元素，如硼(B)作为注入的杂质。图1为现有进行LDD注入以及Pocket注入后的硅片结构示意图。如图1所示，Pocket注入后形成的结深略深于LDD注入形成的结深。由于Pocket注入时所用元素类型与衬底的元素类型相同，因此提高了衬底杂质梯度浓度，并使得耗尽层变窄，从而防止了源漏穿通。

步骤12：为栅极结构形成侧墙。

需要说明的是，本发明所述栅极结构包括栅极以及位于栅极下方的栅氧化层。侧墙用来环绕栅极结构，防止后续进行源漏注入时过于接近沟道以致可能发生源漏穿通。侧墙的形成主要包括两步工艺：首先，在整个硅片表面淀积一层二氧化硅，当然，在实际的工艺中，也可以采用其它材料，如氮氧化硅，氧化硅和氮氧化硅等；然后，利用干法刻蚀工艺对淀积的二氧化硅进行刻蚀，在刻蚀过程中，需要保留栅极结构周围的二氧化硅，以便形成侧墙。

步骤13：在侧墙两侧的半导体衬底上进行源漏注入。

本步骤用于形成NMOS管的源极和漏极，步骤12中形成的侧墙能够用于保护沟道。源漏注入后形成的结深比步骤11中进行Pocket注入后形成的结深略大，如图1所示。

依据上述介绍可知，当步骤11中进行Pocket注入时，通常采用硼作为注入杂质。但这种杂质在实际应用中会存在一定问题：

硼为轻原子量杂质，那么注入后会很容易发生扩散，这里所提到的扩散是指向各个方向进行的扩散，相应地，就会有一部分扩散到沟道中；由于对于NMOS管来说，沟道中的杂质类型为P型，而扩散进来的硼也为P型，那么就相当于增大了沟道中的P型杂质的浓度，从而导致NMOS管的阈值电压发生变化，即增大，而且，由于扩散的随机性，对于不同的NMOS管来说，扩散到沟道中的硼的多少可能并不一样，这样就会导致不同NMOS管的阈值电压不均匀；另外，由于阈值电压和饱和电流是直接相关的，阈值电压的不均匀也会导致饱和电流的不均匀。

发明内容

有鉴于此，本发明提供一种N型金属氧化物半导体的源漏区制造方法，能够改善器件的阈值电压和饱和电流的不均匀性。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

一种N型金属氧化物半导体的源漏区制造方法，该方法包括：

在硅片的栅极结构两侧的半导体衬底上进行轻掺杂漏注入和口袋注入；所述口袋注入分两次进行，其中一次口袋注入注入的为轻原子量杂质，另一次口袋注入注入的为重原子量杂质；

为栅极结构形成侧墙，并在所述侧墙两侧的半导体衬底上进行源漏注入。

较佳地，所述轻原子量杂质为硼。

较佳地，当注入轻原子量杂质时，所述口袋注入所用能量为5～12千电子伏特，所述轻原子量杂质的剂量为每平方厘米上1×10¹³～1×10¹⁴个原子，注入角度为15～45度。

较佳地，所述重原子量杂质为铟或锑。

较佳地，当注入重原子量杂质时，所述口袋注入所用能量为20～200千电子伏特，所述重原子量杂质的剂量为每平方厘米上5×10¹¹～5×10¹³个原子，注入角度为15～45度。

较佳地，所述两次口袋注入注入的杂质的原子总数为7×10¹²～2×10¹⁴个。

较佳地，所述重原子量杂质与所述轻原子量杂质的比例为1∶1.5～1∶2.5。

较佳地，所述口袋注入之后，进一步包括：对硅片进行退火。

较佳地，所述退火时的温度为600～1080度。

较佳地，所述退火时间为0.001秒～10秒。

可见，采用本发明的技术方案，将口袋注入过程分为两次实现，其中一次口袋注入注入轻原子量杂质，如硼，而另一次口袋注入注入重原子量杂质，如铟或锑；由于铟或锑的原子较重，那么将其作为杂质进行Pocket注入后，将会造成晶格畸变，进而产生应力效应，而应力效应将导致较轻的原子向较重的原子聚集(gettering)，即硼原子向铟或锑原子聚集，从而防止或减少了硼原子的扩散，进而改善了器件的阈值电压和饱和电流的不均匀性。

附图说明

图1为现有进行LDD注入以及Pocket注入后的硅片结构示意图。

图2为本发明NMOS管的源漏区制造方法实施例的流程图。

图3为本发明实施例中NMOS管的饱和电流均匀性改善效果示意图。

图4为本发明实施例中SRAM的饱和电流均匀性改善效果示意图。

图5为本发明实施例中器件的最小工作电压和良率之间的关系示意图。

具体实施方式

针对现有技术中存在的问题，本发明中提出一种改进的NMOS管的源漏区制造方法，将Pocket注入过程分为两次实现，其中一次Pocket注入注入轻原子量杂质，如硼，而另一次Pocket注入注入重原子量杂质，如铟或锑；由于铟或锑的原子较重，那么将其作为杂质进行Pocket注入后，将使得硼原子向铟或锑原子聚集，从而防止或减少硼原子的扩散，进而改善器件的阈值电压和饱和电流的不均匀性。

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。

图2为本发明NMOS管的源漏区制造方法实施例的流程图。如图2所示，包括以下步骤：

步骤21：在栅极结构两侧的半导体衬底上进行LDD注入和Pocket注入；所述Pocket注入分为两次进行，其中一次Pocket注入注入的为轻原子量杂质，另一次Pocket注入注入的为重原子量杂质。

在实际应用中，Pocket注入可在LDD注入之前或之后进行。

本实施例中，在进行Pocket注入时，分为两次进行。其中一次Pocket注入的具体实现与现有技术中相同，即采用硼作为注入的杂质，剂量可以是每平方厘米(cm²)上1×10¹³～1×10¹⁴个原子，注入角度为15～45度，注入时所用能量为5～12千电子伏特(Kev)。另一次Pocket注入则使用铟或锑等重原子量杂质，剂量通常为5×10¹¹～5×10¹³/cm²，所用能量为20～200千电子伏特(Kev)，注入角度为15～45度。

在实际应用中，对两次Pocket注入的先后顺序没有要求。通常，两次Pocket注入注入的杂质的原子总数大约为7×10¹²～2×10¹⁴个，其中，铟或锑的原子数与硼原子数的比例为1∶1.5～1∶2.5。

由于铟或锑的原子较重，那么将其作为杂质进行Pocket注入后，将会造成晶格畸变；这里所提到的晶格畸变，是指由于原子间作用力平衡被破坏，使其周围的其它原子产生靠拢或撑开，导致正常的晶格发生扭曲；在产生晶格畸变时，原子离开平衡位置，引起势能增加，即产生应力效应，而应力效应将导致较轻的原子向较重的原子聚集；对应到本实施例中，即硼原子向铟或锑原子聚集，从而防止或减少了硼原子的扩散。

步骤22：对硅片进行退火。

由于铟或锑原子较重，注入后可能会对晶格造成损伤，因此，需要利用退火工艺来对损伤的晶格进行修复，退火工艺能够迅速达到预定温度并在预定温度保持数秒。本实施例中，退火时所采用的温度可以是600～1080摄氏度，退火时间可以是0.001秒(s)～10秒。

步骤23：为栅极结构形成侧墙。

步骤24：在侧墙两侧的半导体衬底上进行源漏注入。

由于本发明所述方案避免或减少了硼的扩散，因此不同NMOS管的阈值电压和饱和电流的不均匀性得以改善。图3为本发明实施例中NMOS管的饱和电流均匀性改善效果示意图。其中的横轴即表示饱和电流(IDSAT)，单位为毫安/微米(mA/um)，纵轴表示分布百分比，可以看出，采用本发明所述方案后，饱和电流的分布区间明显缩小，即分布更加均匀。另外，随着NMOS管的饱和电流的均匀性得到改善，相应地，由多个NMOS管等构成的其它器件，如静态随机存储器(SRAM)的饱和电流的均匀性也将得到改善，如图4所示。再有，实验表明，随着不同NMOS管的阈值电压的均匀性得到改善，器件的最小工作电压(Vccmin)也将变得均匀，器件的良率将得以提高。如图5所示，图5为本发明实施例中器件的最小工作电压和良率之间的关系示意图。其中的横轴表示器件的最小工作电压，单位为伏特(V)，纵轴表示器件的良率。从图5可以看出，采用本发明所述方案后，器件的最小工作电压变得均匀，且良率得到了提高。

以上实施例仅为举例说明，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种N型金属氧化物半导体的源漏区制造方法，该方法包括：

2.根据权利要求1所述的方法，其特征在于，所述轻原子量杂质为硼。

3.根据权利要求1或2所述的方法，其特征在于，当注入轻原子量杂质时，所述口袋注入所用能量为5～12千电子伏特，所述轻原子量杂质的剂量为每平方厘米上1×10¹³～1×10¹⁴个原子，注入角度为15～45度。

4.根据权利要求1所述的方法，其特征在于，所述重原子量杂质为铟或锑。

5.根据权利要求1或4所述的方法，其特征在于，当注入重原子量杂质时，所述口袋注入所用能量为20～200千电子伏特，所述重原子量杂质的剂量为每平方厘米上5×10¹¹～5×10¹³个原子，注入角度为15～45度。

6.根据权利要求1所述的方法，其特征在于，所述两次口袋注入注入的杂质的原子总数为7×10¹²～2×10¹⁴个。

7.根据权利要求6所述的方法，其特征在于，所述重原子量杂质与所述轻原子量杂质的比例为1∶1.5～1∶2.5。

8.根据权利要求1所述的方法，其特征在于，所述口袋注入之后，进一步包括：对硅片进行退火。

9.根据权利要求8所述的方法，其特征在于，所述退火时的温度为600～1080摄氏度。

10.根据权利要求8或9所述的方法，其特征在于，所述退火时间为0.001秒～10秒。