CN103187447B - Pmos晶体管结构及其制造方法 - Google Patents

Pmos晶体管结构及其制造方法 Download PDF

Info

Publication number
CN103187447B
CN103187447B CN201110457774.3A CN201110457774A CN103187447B CN 103187447 B CN103187447 B CN 103187447B CN 201110457774 A CN201110457774 A CN 201110457774A CN 103187447 B CN103187447 B CN 103187447B
Authority
CN
China
Prior art keywords
carbon
silicon
compound layer
silicon compound
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110457774.3A
Other languages
English (en)
Other versions
CN103187447A (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110457774.3A priority Critical patent/CN103187447B/zh
Publication of CN103187447A publication Critical patent/CN103187447A/zh
Application granted granted Critical
Publication of CN103187447B publication Critical patent/CN103187447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种PMOS晶体管的结构和制造方法，所述PMOS晶体管的半导体衬底中具有碳硅化合物层，通过首先在半导体衬底中形成凹槽，并利用外延生长法在凹槽中形成碳硅化合物层，碳硅化合物层代替部分硅或硅锗材质的半导体衬底，使PMOS管的沟道区形成于碳硅化合物层中，由于碳硅化合物层良好的应力作用，使沟道区中载流子的迁移率得到大幅度提高，并且避免了在源/漏区掺入过量的硼掺杂，进一步降低了短沟道效应，同时由于碳硅化合物层是采用外延生长法形成的，故具有碳硅化合物层与半导体衬底之间具有良好的界面特性和稳定的结构，从而保证了开启电压的稳定性，进而提高了PMOS晶体管的器件性能。

Description

PMOS晶体管结构及其制造方法
技术领域
本发明涉及一种PMOS晶体管结构及其制造方法，尤其涉及一种用于提高载流子迁移率的PMOS晶体管的结构及其制造方法。
背景技术
随着半导体器件的集成度越来越高，单个尺寸逐渐减小，与此同时，对器件性能要求也在日益提高，主要表现在对器件的工作时间、功耗及稳定性的要求。对于常见器件—CMOS晶体管来说，沟道区中载流子的迁移能力的进一步提高有助于提高驱动电流，加快器件的开启速度，然而随着尺寸不断缩小，器件的迁移率受到各方面因素限制。
CMOS晶体管中沟道区的材质通常为硅材质或硅锗材质，现有技术主要采用两种方法提高沟道区中载流子的迁移能力，一种是通过在半导体衬底表面形成氮化硅应力层，通过应力作用提高源/漏区的载流子迁移率，该方法产生的应力不能无限制增大，故提高载流子迁移率的作用有限；另一种是通过离子注入向源/漏区中掺杂硼以提高载流子迁移率，然而由于硼的易扩散性易引发器件的短沟道效应同样不利于提高器件的性能。
因此如何能够进一步提高载流子迁移率成为业界亟待解决的问题。
发明内容
本发明的目的是提供一种PMOS晶体管的制造方法，以提高载流子迁移率。
本发明提供一种PMOS晶体管的结构，包括半导体衬底，所述半导体衬底中具有至少两个浅沟槽隔离结构和位于所述浅沟槽隔离结构之间的有源区，所述有源区中具有凹槽；碳硅化合物层，填充于所述凹槽中；栅极，位于所述碳硅化合物层上；栅极侧墙，位于所述栅极侧壁上；源/漏区，位于碳硅化合物层及其下方的半导体衬底中；硅锗化合物区，全部或部分位于所述源/漏区中。
进一步的，所述碳硅化合物层的厚度为30nm～300nm。
进一步的，所述碳硅化合物层中碳的摩尔浓度为3％～20％。
进一步的，在所述碳化层和所述栅极之间，还形成有外延硅层，所述外延硅层的材质为单质硅。
进一步的，所述外延硅层的厚度为20nm～50nm。
进一步的，所述半导体衬底的晶向方向为<110>或<100>。
本发明还提供一种PMOS晶体管的制造方法，包括以下步骤：提供半导体衬底，所述半导体衬底中形成有至少两个浅沟槽隔离结构和位于所述浅沟槽隔离结构之间的有源区；刻蚀所述浅沟槽隔离结构之间的半导体衬底，形成凹槽；利用外延生长法，在所述凹槽中填充形成碳硅化合物层；在所述碳硅化合物层上形成栅极，并在栅极侧壁上形成栅极侧墙；在所述浅沟槽隔离结构之间的半导体衬底中形成源/漏区和硅锗化合物区。
进一步的，在形成碳硅化合物层的步骤中，外延生长法的反应物包括甲烷、硅烷和氮气，反应温度为500℃～1000℃。
进一步的，所述碳硅化合物层的厚度为30nm～300nm。
进一步的，所述碳硅化合物层中碳的摩尔浓度为3％～20％。
进一步的，在形成碳硅化合物层和形成栅极的步骤之间，还包括，利用外延生长法在所述碳硅化合物层上形成外延硅层的步骤，外延生长法的反应物包括硅烷和氮气。
进一步的，所述外延硅层的厚度为20nm～50nm。
进一步的，在形成源/漏区和硅锗化合物区的步骤中，包括以下步骤：刻蚀所述栅极两侧的碳硅化合物层，形成硅锗化合物凹槽；利用外延生长法，在所述硅锗化合物凹槽中填充硅锗化合物，形成硅锗化合物区；进行源漏离子注入，形成所述源/漏区，所述硅锗化合物区全部或部分位于所述源/漏区中。
进一步的，所述半导体衬底的晶向方向为<110>或<100>。
相比于现有技术，在本发明的PMOS晶体管的结构中，在半导体衬底的有源区中形成碳硅化合物层，使源/漏区之间的沟道区的材质由硅或硅锗材质替换为碳硅化合物材质，由于碳硅化合物层具有较佳的应力作用，从而进一步提高了PMOS晶体管的迁移率，同时降低了避免了硼掺杂，降低了硼的扩散，因而降低了短沟道效应，提高了PMOS晶体管的器件性能。
本发明的PMOS晶体管的制造方法首先在半导体衬底中形成凹槽，并利用外延生长法在凹槽中形成碳硅化合物层，利用碳硅化合物层代替部分硅或硅锗材质的半导体衬底，使PMOS管的沟道区形成于碳硅化合物层中，由于碳硅化合物良好的应力作用，从而使沟道区中载流子的迁移率得到大幅度提高，并且避免了在源/漏区掺入过量的硼掺杂，进一步的降低了短沟道效应，同时由于碳硅化合物层是采用外延生长法形成的，故具有良好的界面平整度和稳定的结构，从而维持了开启电压的稳定性，进而提高了PMOS晶体管的器件性能。
附图说明
图1为本发明一实施例中PMOS晶体管的结构示意图。
图2～图7为本发明一实施例中PMOS晶体管的制作过程中的结构示意图。
图8为本发明一实施例中PMOS晶体管的制造方法的流程示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
本发明的核心思想在于，将浅沟槽隔离结构之间的半导体衬底的硅材质或硅锗材质替换为碳硅化合物层，以使PMOS晶体管的沟道区处于碳硅化合物层中，利用碳硅化合物层的更好的应力作用，提高载流子迁移率，并降低短沟道效应，提高开启电压的稳定性。
图1为本发明一实施例中PMOS晶体管的结构示意图。如图1所示，本发明提供一种PMOS晶体管结构，包括半导体衬底100、碳硅化合物层104、栅极105、硅锗化合物区109和源/漏区110，其中所述半导体衬底100中具有至少两个浅沟槽隔离结构101和位于所述浅沟槽隔离结构101之间的有源区102，所述有源区102中具有凹槽；所述碳硅化合物层104位于所述浅沟槽隔离结构101之间的所述半导体衬底100中，并填充于所述凹槽中；所述栅极105位于所述碳硅化合物层104上；所述栅极侧墙106位于所述栅极105侧壁上；所述硅锗化合物区109和源/漏区110位于所述位于碳硅化合物层104及其下方的半导体衬底100中，在源/漏区110之间的碳硅化合物层104中形成有沟道区300。
在较佳的实施例中，在所述碳硅化合物层104和所述栅极105上还形成有外延硅层103，所述外延硅层103的材质为单质硅，所述外延硅层103的厚度范围为20nm～50nm，外延硅层103在碳硅化合物层104的应力作用下，同样能够产生较佳的迁移率，并且在后续工艺中，在半导体衬底100上还会形成二氧化硅材质的层间介质层(图中未标示)，外延硅层103与层间介质层能够形成良好的界面特性，并且在后续进行金属连线引出时，外延硅层103具有更好的引出电连特性。
相比于现有技术，在本发明所述PMOS晶体管的结构中，在半导体衬底100的有源区102中形成碳硅化合物层104，使源/漏区110之间的沟道区300的材质由传统的硅或硅锗材质替换为碳硅化合物，由于碳硅化合物层104具有较佳的应力作用，从而进一步提高了PMOS晶体管的迁移率，同时降低了避免了硼掺杂，降低了硼的扩散，因而降低了短沟道效应，提高了PMOS晶体管的器件性能。其中碳硅化合物层104中碳的摩尔浓度范围为3％～20％，能够形成更好的应力作用。
图8为本发明一实施例中PMOS晶体管的制造方法的流程示意图，如图8所示，包括以下步骤：
步骤S01：提供半导体衬底，所述半导体衬底中形成有至少两个浅沟槽隔离结构和位于所述浅沟槽隔离结构之间的有源区；
步骤S02：刻蚀所述浅沟槽隔离结构之间的半导体衬底，形成凹槽；
步骤S03：利用外延生长法，在所述凹槽中形成碳硅化合物层；
步骤S04：在所述碳硅化合物层上形成栅极，并在栅极侧壁上形成栅极侧墙；
步骤S05：在所述浅沟槽隔离结构之间的半导体衬底中形成源/漏区和硅锗化合物区。
图2～图7为本发明一实施例中PMOS晶体管的制作过程中的结构示意图。以下结合图2～图8详细说明本发明一实施例中PMOS晶体管的制作过程中的结构示意图。
如图2所示，在步骤S01中，提供半导体衬底100，所述半导体衬底100可以为单晶硅、多晶硅或非晶硅等，也可以为硅锗化合物其他半导体材料，所述半导体衬底100的晶向方向为<110>或<100>，上述晶向方向更有利于后续外延生长法形成的碳硅化合物层具有良好的界面。所述半导体衬底100中形成有至少两个浅沟槽隔离结构101，所述浅沟槽隔离结构101中填充的物质可以为氧化硅，对所述半导体衬底100进行有源注入，可在所述半导体衬底100中所述浅沟槽隔离结构101之间形成有源区102。
在步骤S02中，刻蚀所述浅沟槽隔离结构101之间的半导体衬底100，以形成如图3所示的凹槽200，可以利用光刻和干法刻蚀工艺，控制刻蚀时间，从而在半导体衬底100中形成凹槽200，所述凹槽200的深度范围在30nm～300nm，所述凹槽200的深度为大于或等于后续形成的源/漏区的深度，以有效隔绝器件。
如图4所示，在步骤S03中，利用外延生长法，在所述凹槽200中形成碳硅化合物层104，利用外延生长法的选择生长性，在该凹槽200中形成碳硅化合物层104，同时外延生长法能够使碳硅化合物层104与半导体衬底100形成良好的界面特性，且形成的碳硅化合物层104的结构均匀，所述碳硅化合物层104的厚度范围30nm～300nm；其中，外延生长法的反应物包括甲烷(CH4)、硅烷(SiH4)和氮气(N2)，其中碳源除甲烷外，还可以为乙烷(CH3CH3)或丙烷(C3H8)等，其中反应温度为500℃～1000℃，能够形成良好的碳硅化合物层104，在较佳的实施例中，形成的所述碳硅化合物层104中碳的摩尔浓度为3％～20％，能够产生更好的应力作用。
如图4所示，在形成碳硅化合物层104之后，在形成栅极的步骤之前，还可在所述碳硅化合物层104上形成外延硅层103。所述外延硅层103能够改善半导体衬底100与后续形成的金属互连的导电特性，其中所述外延硅层103的厚度范围为20nm～50nm，所述外延硅层103的材质为单质硅，所述外延硅层103亦可采用外延生长法形成，在形成碳硅化合物层104的最后阶段，停止通入甲烷等碳源，仅通入硅烷和氮气，即能够外延硅层103，不增加额外工艺步骤。外延硅层103在碳硅化合物层104的应力作用下，同样能够产生较佳的迁移率，并且在后续工艺中，在半导体衬底100上还会形成二氧化硅材质的层间介质层(图中未标示)，外延硅层103与层间介质层能够形成更好的界面特性，此外，在后续进行金属连线引出时，外延硅层103具有更好的电连特性。
如图5所示，在步骤S04中，在所述碳硅化合物层104和外延硅层103上形成栅极105，并在栅极105的侧壁上形成栅极侧墙106；所述栅极105包括栅极介质层、位于所述栅极介质层上的栅极导电层以及位于所述栅极导电层上的栅极保护层，所述栅极侧墙可以为ONO(氧化硅-氮化硅-氧化硅)结构，为本领域技术人员所熟知，故其形成方法不再赘述。
如图6所示，在形成硅锗化合物区和源/漏区的步骤之前，在半导体衬底100上覆盖氮化层107，在后续进行硅锗化合物凹槽的刻蚀时，氮化层107能够保护栅极105不被刻蚀损伤。
步骤S05中，如图7所示，首先刻蚀所述栅极105两侧的碳硅化合物层104和半导体衬底100，形成硅锗化合物凹槽202；接着利用外延生长法，在所述硅锗化合物凹槽202中填充硅锗化合物，形成硅锗化合物区109；最后进行源漏离子注入，形成所述源/漏区110，所述硅锗化合物区109全部或部分位于所述源/漏区110，最终形成如图1所示的结构。
相比于现有技术，本发明所述PMOS晶体管的制造方法首先在半导体衬底100中形成凹槽200，并利用外延生长法在凹槽200中形成碳硅化合物层104，通过利用碳硅化合物层104代替部分硅或硅锗材质的半导体衬底100，使PMOS管的沟道区300形成于碳硅化合物层104中，由于碳硅化合物层104良好的应力作用，从而使沟道区300中载流子的迁移率得到大幅度提高，并且避免了在源/漏区110掺入过量的硼掺杂，进一步的降低了短沟道效应，同时由于碳硅化合物层104是采用外延生长法形成的，故具有良好的界面平整度和稳定的结构，从而维持了开启电压的稳定性，进而提高了PMOS晶体管的器件性能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (5)

1.一种PMOS晶体管的制造方法，包括
提供半导体衬底，所述半导体衬底中形成有至少两个浅沟槽隔离结构和位于所述浅沟槽隔离结构之间的有源区；
刻蚀所述浅沟槽隔离结构之间的半导体衬底，形成凹槽；
利用外延生长法，在所述凹槽中填充形成碳硅化合物层；
在所述碳硅化合物层上形成栅极，并在栅极侧壁上形成栅极侧墙；
在所述浅沟槽隔离结构之间的半导体衬底中形成源/漏区和硅锗化合物区；其中，在形成碳硅化合物层的步骤中，外延生长法的反应物包括甲烷、硅烷和氮气，反应温度为500℃～1000℃；所述碳硅化合物层中碳的摩尔浓度为3％～20％；
在形成碳硅化合物层和形成栅极的步骤之间，还包括在所述碳硅化合物层上利用外延生长法形成外延硅层的步骤，外延生长法的反应物包括硅烷和氮气。
2.如权利要求1所述的PMOS晶体管的制造方法，其特征在于，所述碳硅化合物层的厚度为30nm～300nm。
3.如权利要求1所述的PMOS晶体管的制造方法，其特征在于，所述外延硅层的厚度为20nm～50nm。
4.如权利要求1所述的PMOS晶体管的制造方法，其特征在于，在形成源/漏区和硅锗化合物区的步骤中，包括，
刻蚀所述栅极两侧的碳硅化合物层，形成硅锗化合物凹槽；
利用外延生长法，在所述硅锗化合物凹槽中填充硅锗化合物，形成硅锗化合物区；
进行源漏离子注入，形成所述源/漏区，所述硅锗化合物区全部或部分位于所述源/漏区中。
5.如权利要求1至4中任意一项所述的PMOS晶体管的制造方法，其特征在于，所述半导体衬底的晶向方向为<110>或<100>。
CN201110457774.3A 2011-12-31 2011-12-31 Pmos晶体管结构及其制造方法 Active CN103187447B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110457774.3A CN103187447B (zh) 2011-12-31 2011-12-31 Pmos晶体管结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110457774.3A CN103187447B (zh) 2011-12-31 2011-12-31 Pmos晶体管结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103187447A CN103187447A (zh) 2013-07-03
CN103187447B true CN103187447B (zh) 2016-05-11

Family

ID=48678533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110457774.3A Active CN103187447B (zh) 2011-12-31 2011-12-31 Pmos晶体管结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103187447B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750906A (zh) * 2019-10-31 2021-05-04 长鑫存储技术有限公司 Pmos器件及pmos器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527379A (zh) * 2003-03-04 2004-09-08 台湾积体电路制造股份有限公司 具有晶格不相称区的变形沟道晶体管结构及其制造方法
CN1612353A (zh) * 2003-10-31 2005-05-04 国际商业机器公司 高迁移率异质结互补场效应晶体管及其方法
CN101859771A (zh) * 2010-05-07 2010-10-13 清华大学 一种具有应变沟道的cmos器件结构及其形成方法
CN103000523A (zh) * 2011-09-13 2013-03-27 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019326B2 (en) * 2003-11-14 2006-03-28 Intel Corporation Transistor with strain-inducing structure in channel
US8003467B2 (en) * 2008-11-03 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a semiconductor device having metal gate stacks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527379A (zh) * 2003-03-04 2004-09-08 台湾积体电路制造股份有限公司 具有晶格不相称区的变形沟道晶体管结构及其制造方法
CN1612353A (zh) * 2003-10-31 2005-05-04 国际商业机器公司 高迁移率异质结互补场效应晶体管及其方法
CN101859771A (zh) * 2010-05-07 2010-10-13 清华大学 一种具有应变沟道的cmos器件结构及其形成方法
CN103000523A (zh) * 2011-09-13 2013-03-27 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法

Also Published As

Publication number Publication date
CN103187447A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
US8748983B2 (en) Embedded source/drain MOS transistor
CN105118781A (zh) 具有突变结的utb-soi隧穿场效应晶体管及制备方法
CN103021848A (zh) 一种锗硅异质结隧穿场效应晶体管及其制备方法
CN101859796B (zh) 具有原位掺杂源漏的mos管结构及其形成方法
US9263345B2 (en) SOI transistors with improved source/drain structures with enhanced strain
WO2012000316A1 (zh) 一种隔离区、半导体器件及其形成方法
CN105140127A (zh) 具有突变隧穿结的pnin/npip型utb-soi tfet及制备方法
CN103000499A (zh) 一种锗硅硼外延层生长方法
CN103187447B (zh) Pmos晶体管结构及其制造方法
CN104183490B (zh) Mos晶体管的形成方法
CN106298526A (zh) 准绝缘体上硅场效应晶体管器件的制作方法
CN103367227A (zh) 半导体器件制造方法
CN104465377B (zh) Pmos晶体管及其形成方法
CN103426766B (zh) Pmos晶体管及其形成方法
CN102738161B (zh) 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法
CN102723337B (zh) 一种SOI应变SiGe BiCMOS集成器件及制备方法
CN102800681B (zh) 一种SOI SiGe BiCMOS集成器件及制备方法
CN105244375A (zh) 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法
CN101226881A (zh) 制备凹陷源漏场效应晶体管的方法
CN103165509B (zh) 准绝缘体上硅场效应晶体管的制备方法
CN102738149B (zh) 一种基于平面应变SiGe HBT器件的BiCMOS集成器件及制备方法
CN102969247B (zh) 一种半导体结构及其形成方法,一种晶体管及其形成方法
CN102800672B (zh) 一种应变SiGe HBT垂直沟道BiCMOS集成器件及制备方法
CN102738173B (zh) 一种应变SiGe回型沟道SOI BiCMOS集成器件及制备方法
CN102738151B (zh) 一种SiGe HBT器件应变Si BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant