CN102427031A - 一种制作多晶硅侧墙的方法 - Google Patents

一种制作多晶硅侧墙的方法 Download PDF

Info

Publication number
CN102427031A
CN102427031A CN2011103868898A CN201110386889A CN102427031A CN 102427031 A CN102427031 A CN 102427031A CN 2011103868898 A CN2011103868898 A CN 2011103868898A CN 201110386889 A CN201110386889 A CN 201110386889A CN 102427031 A CN102427031 A CN 102427031A
Authority
CN
China
Prior art keywords
silicon nitride
side wall
silicon
carrying
manufacturing polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103868898A
Other languages
English (en)
Inventor
景旭斌
杨斌
郭明升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011103868898A priority Critical patent/CN102427031A/zh
Publication of CN102427031A publication Critical patent/CN102427031A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种制作多晶硅侧墙的方法,其步骤如下:1)在已有的多晶硅图形上沉积SiO2;2)沉积氮化硅;3)侧墙干法刻蚀;4)后续正常源漏注入;5)进行自对准金属硅化(salicide)工程;6)剥离氮化硅侧壁;7)后续金属层前绝缘层(PMD)的填充。本发明工艺简单,并在自对准金属硅化(salicide)工程后使用氢氟酸湿法剥离,来提高金属层前绝缘层的填充能力,同时实现了D型工艺简单和L型工艺高填充能力的优点,成本控制合理,非常实用。

Description

一种制作多晶硅侧墙的方法
技术领域
本发明涉及半导体集成电路制造领域,特别涉及一种制作多晶硅侧墙的方法。
背景技术
随着半导体技术的迅猛发展,集成电路器件设计的尺寸也持续的向小型化的方向发展。基于市场竞争和产业需求,不断提高产品的性能/性价比是微电子技术发展的动力。
在现代半导体器件制造工艺中,器件隔离是一项重要的研究课题。浅沟槽隔离技术已经被广泛应用于0.25μm以下的集成电路工艺中,浅沟槽隔离结构相比局部氧化隔离结构,具有占有硅片面积较小的优点,从而提高了器件在单位硅片面积的集成度。
在0.13微米工艺节点前,二氧化硅-氮化硅-二氧化硅组合膜的L型多晶硅侧墙在业界曾经普遍使用,L型最大的优点是可以极大增加多晶硅之间金属层前绝缘层(PMD,pre-metal dielectric)的填充能力。对硅片而言,stress小而且可以通过刻蚀灵活调节侧墙的宽度。但是存在刻蚀工艺复杂,成本高,以及二氧化硅成膜保形性不佳的缺点。
相对而言,D型多晶硅侧墙就只有一种膜,刻蚀简单,保形性好且成本低,但是金属层前绝缘层的填充能力就明显不如L型工艺,而且侧墙厚度依赖成膜工程来控制。
常规工艺中一般采用低温PE CVD方法淀积正硅酸乙酯TEOS氧化硅作为发射极多晶硅与基极多晶硅侧墙隔离,然而由于正硅酸乙酯TEOS氧化硅的湿法刻蚀速率很快,因此在后续的一些湿法中氧化硅损失严重,为了避免发射极与基极短接,一般采用增加正硅酸乙酯TEOS氧化硅的厚度至几千埃,这样无形中增加了成本,放大了设计规则,而且工艺受湿法药液刻蚀速率影响大,工艺可控性较低。
中国专利CN200610119562涉及制作浅槽隔离结构的工艺方法,其公开了一种制作浅槽隔离结构的工艺方法,包括以下步骤:第 一步,硅衬底投入;第二步,初始氧化层;第三步,氮化硅层淀积;第四 步,浅槽光刻;第五步,氮化硅层刻蚀;第六步,浅槽刻蚀;第七步,浅 槽侧墙氧化;第八步,浅槽氧化层填充淀积;第九步,化学机械研磨;第 十步,氮化硅层和初始氧化层湿法刻蚀,并在第五步和第六步之间依次加 入多晶硅层淀积、多晶硅侧墙刻蚀两个步骤。本发明在现有工艺流程的基 础上,在浅槽刻蚀步骤前增加了多晶硅淀积和多晶硅侧墙刻蚀两步工艺, 利用多晶硅侧墙的方法形成浅槽隔离结构,满足浅槽隔离工艺中浅槽边缘 变圆的要求,解决了晶体管栅氧层在浅槽边缘变薄的问题。
中国专利CN201010027340公开了一种改善发射极与基极多晶硅侧墙隔离的方法;包括以下步骤:步骤一、按照双极性晶体管流程形成发射极图形后,先淀积一层氧化硅介质;步骤二、淀积一层富硅的氧化膜,其折射率大于0.5,并进行氮气退火处理;步骤三、上述复合介质膜淀积完毕后,回刻并去除残余氧化硅,从而形成多晶硅发射极侧墙,该侧墙的目的是起到隔离发射极与基极的作用。本发明所述复合介质膜的阶梯覆盖能力好,湿法刻蚀速率低,能够抵抗整个工艺中的湿法工艺,从而有效的降低发射极与基极多晶硅短接的风险,提高器件性能。
中国专利CN200510029703涉及采用新硬掩模的应变源漏制作方法,采用新硬掩模的应变源漏制作方法,采用硼掺杂硅玻璃作为新的硬掩模材料,进行多晶硅栅的刻蚀,该硬掩模在源/漏区硅的凹陷刻蚀和硅锗外延生长时能保护多晶硅栅免受刻蚀以及硅锗在多晶硅栅极上外延生长,当采用氢氟酸和硫酸混合物或氢氟酸和乙烯醇混合物进行湿法去除时,这种硬掩模很容易被除去,而且在除去的过程中不会破坏栅极与源/漏间的侧墙间隔层。
发明内容
鉴于上述问题,本发明的目的在于提供一种制作多晶硅侧墙的方法,利用一种经过特殊调整的氮化硅膜,使用PE-CVD工艺成长,具有很高的氢氟酸湿法刻蚀速率,且对二氧化硅膜保持高选择比(氮化硅速率:二氧化硅速率>40:1)。利用这种氮化硅膜来做D型侧墙,工艺简单,并在自对准金属硅化(salicide)工程后使用氢氟酸湿法剥离,来提高金属层前绝缘层的填充能力,非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。
本发明提供一种制作多晶硅侧墙的方法,其步骤如下:
1)在已有的多晶硅图形上沉积SiO2
2)沉积氮化硅;
3)侧墙干法刻蚀;
4)后续正常源漏注入;
5)进行自对准金属硅化(salicide)工程;
6)剥离氮化硅侧壁;
7)后续金属层前绝缘层(PMD)的填充。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现:
所述步骤(2)中采用等离子体化学气相沉积法(PE CVD)沉积氮化硅。
所述步骤(2)中所沉积的氮化硅对二氧化硅膜保持高选择比,氮化硅速率:二氧化硅速率 > 40:1。
所述步骤(6)中采用氢氟酸湿法剥离氮化硅侧壁。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1绘示本发明涉及制作多晶硅侧墙方法的流程图。
图2绘示沉积SiO2和氮化硅膜的示意图。
图3绘示侧墙干法刻蚀的示意图。
图4绘示进行自对准金属硅化(salicide)工程的示意图。
图5绘示氢氟酸剥离氮化硅侧壁的示意图。
图6绘示后续金属层前绝缘层(PMD)填充的示意图。
附图标记中1为硅基板,2为硅栅,3为二氧化硅,4为氮化硅,5为氮化硅侧墙,6为金属硅化物。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的一种制作多晶硅侧墙的方法,详细说明如下。
本发明的不同实施例将详述如下,以实施本发明的不同的技术特征,可理解的是,以下所述的特定实施例的单元和配置用以简化本发明,其仅为范例而不限制本发明的范围。
首先在已有的多晶硅图形上沉积SiO2和氮化硅,其中氮化硅膜使用PE-CVD工艺成长,具有很高的氢氟酸湿法刻蚀速率,且对二氧化硅膜保持高选择比(氮化硅速率:二氧化硅速率>40:1)。利用这种氮化硅膜来做D型侧墙,工艺简单,图2绘示沉积SiO2和氮化硅膜的示意图。然后使用侧墙干法刻蚀,图3绘示侧墙干法刻蚀的示意图。接着后续正常源漏注入直至自对准金属硅化(salicide)工程,图4绘示进行自对准金属硅化(salicide)工程的示意图。使用氢氟酸剥离氮化硅侧壁,图5绘示氢氟酸剥离氮化硅侧壁的示意图。最后进行后续金属层前绝缘层(PMD)的填充,图6绘示后续金属层前绝缘层(PMD)填充的示意图。
本发明利用一种经过特殊调整的氮化硅膜,使用PE-CVD工艺成长,具有很高的氢氟酸湿法刻蚀速率,且对二氧化硅膜保持高选择比(氮化硅速率:二氧化硅速率>40:1)。利用这种氮化硅膜来做D型侧墙,工艺简单,并在自对准金属硅化(salicide)工程后使用氢氟酸湿法剥离,来提高金属层前绝缘层的填充能力。本发明同时实现了D型工艺简单和L型工艺高填充能力的优点,成本控制合理。
通过说明和附图,给出了具体实施方式的特定结构的典型实施例。尽管上述发明提出了现有的较佳实施例,然而,这些内容并不作为局限。对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。

Claims (4)

1.一种制作多晶硅侧墙的方法,其特征在于:其具有以下步骤:
1)在已有的多晶硅图形上沉积SiO2
2)沉积氮化硅;
3)侧墙干法刻蚀;
4)后续正常源漏注入;
5)进行自对准金属硅化(salicide)工程;
6)剥离氮化硅侧壁;
7)后续金属层前绝缘层(PMD)的填充。
2.如权利要求1所述的一种制作多晶硅侧墙的方法,其特征在于:所述步骤(2)中采用等离子体化学气相沉积法(PE CVD)沉积氮化硅。
3.如权利要求1所述的一种制作多晶硅侧墙的方法,其特征在于:所述步骤(2)中所沉积的氮化硅对二氧化硅膜保持高选择比,氮化硅速率:二氧化硅速率 > 40:1。
4.如权利要求1所述的一种制作多晶硅侧墙的方法,其特征在于:所述步骤(6)中采用氢氟酸湿法剥离氮化硅侧壁。
CN2011103868898A 2011-11-29 2011-11-29 一种制作多晶硅侧墙的方法 Pending CN102427031A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103868898A CN102427031A (zh) 2011-11-29 2011-11-29 一种制作多晶硅侧墙的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103868898A CN102427031A (zh) 2011-11-29 2011-11-29 一种制作多晶硅侧墙的方法

Publications (1)

Publication Number Publication Date
CN102427031A true CN102427031A (zh) 2012-04-25

Family

ID=45960996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103868898A Pending CN102427031A (zh) 2011-11-29 2011-11-29 一种制作多晶硅侧墙的方法

Country Status (1)

Country Link
CN (1) CN102427031A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103177955A (zh) * 2013-02-20 2013-06-26 上海华力微电子有限公司 一种实现可剥离侧壁的制程方法
CN108389897A (zh) * 2018-02-02 2018-08-10 上海华虹宏力半导体制造有限公司 栅极侧墙及其形成方法
CN110544617A (zh) * 2018-05-28 2019-12-06 联华电子股份有限公司 周边电路区内的氧化层的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583003B1 (en) * 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array
CN101150064A (zh) * 2006-09-21 2008-03-26 联华电子股份有限公司 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法
CN101197285A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101459140A (zh) * 2007-12-10 2009-06-17 上海华虹Nec电子有限公司 利用sab增加侧墙宽度的嵌入式eeprom工艺方法
CN102044440A (zh) * 2009-10-15 2011-05-04 上海华虹Nec电子有限公司 采用多晶硅刻蚀聚合物作为可去除侧墙的工艺方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583003B1 (en) * 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array
CN101150064A (zh) * 2006-09-21 2008-03-26 联华电子股份有限公司 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法
CN101197285A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101459140A (zh) * 2007-12-10 2009-06-17 上海华虹Nec电子有限公司 利用sab增加侧墙宽度的嵌入式eeprom工艺方法
CN102044440A (zh) * 2009-10-15 2011-05-04 上海华虹Nec电子有限公司 采用多晶硅刻蚀聚合物作为可去除侧墙的工艺方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103177955A (zh) * 2013-02-20 2013-06-26 上海华力微电子有限公司 一种实现可剥离侧壁的制程方法
CN103177955B (zh) * 2013-02-20 2015-08-26 上海华力微电子有限公司 一种实现可剥离侧壁的制程方法
CN108389897A (zh) * 2018-02-02 2018-08-10 上海华虹宏力半导体制造有限公司 栅极侧墙及其形成方法
CN108389897B (zh) * 2018-02-02 2021-01-22 上海华虹宏力半导体制造有限公司 栅极侧墙及其形成方法
CN110544617A (zh) * 2018-05-28 2019-12-06 联华电子股份有限公司 周边电路区内的氧化层的制作方法
CN110544617B (zh) * 2018-05-28 2021-11-02 联华电子股份有限公司 周边电路区内的氧化层的制作方法

Similar Documents

Publication Publication Date Title
US7799650B2 (en) Method for making a transistor with a stressor
US9806170B1 (en) Differential SG/EG spacer integration with equivalent NFET/PFET spacer widths and dual raised source drain expitaxial silicon and triple-nitride spacer integration enabling high-voltage EG device on FDSOI
CN106486374B (zh) 半导体结构的形成方法
CN107369643A (zh) 半导体结构及其形成方法
CN102427031A (zh) 一种制作多晶硅侧墙的方法
CN103996649A (zh) 一种提高浅沟槽隔离介电质薄膜填充能力的方法
CN105428416A (zh) 硅栅石墨烯/黑磷晶体管及制备方法
CN104037082A (zh) 用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法
CN105185702A (zh) 高k金属栅极结构的制造方法
CN103632943A (zh) 半导体器件制造方法
CN209045527U (zh) 浅沟槽隔离结构
CN105097519A (zh) 半导体结构的形成方法
CN103021925A (zh) Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法
CN107799531B (zh) 一种3d nand存储器等级层堆栈制造方法
CN103839868A (zh) 浅沟槽隔离结构的制作方法
CN102956456B (zh) 一种半导体器件的制造方法
CN105575786B (zh) 一种半导体器件及其制造方法、电子装置
CN106952911B (zh) 鳍式半导体器件的形成方法
CN104282550A (zh) 肖特基二极管的制造方法
CN103531476A (zh) 半导体器件制造方法
CN102543713B (zh) 一种氧化硅栅极补偿隔离区刻蚀的方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN101710575B (zh) 一种防止深沟绝缘工艺中产生空洞的方法
CN104078349B (zh) 半导体器件制造方法
CN103545243B (zh) 一种浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20120425