CN110544617A - 周边电路区内的氧化层的制作方法 - Google Patents

周边电路区内的氧化层的制作方法 Download PDF

Info

Publication number
CN110544617A
CN110544617A CN201810520798.0A CN201810520798A CN110544617A CN 110544617 A CN110544617 A CN 110544617A CN 201810520798 A CN201810520798 A CN 201810520798A CN 110544617 A CN110544617 A CN 110544617A
Authority
CN
China
Prior art keywords
oxide layer
peripheral circuit
trench
layer
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810520798.0A
Other languages
English (en)
Other versions
CN110544617B (zh
Inventor
陈柏均
刘玮鑫
张家隆
陈意维
蔡函原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201810520798.0A priority Critical patent/CN110544617B/zh
Priority to US16/012,744 priority patent/US10535664B2/en
Publication of CN110544617A publication Critical patent/CN110544617A/zh
Application granted granted Critical
Publication of CN110544617B publication Critical patent/CN110544617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种周边电路区内的氧化层的制作方法，包含提供一基底划分为一存储器区和一周边电路区，存储器区上设置有多条导电线，周边电路区上设置有一栅极结构，然后进行一离子注入制作工艺以在栅极结构两侧的基底内各自形成一浅掺杂区，在离子注入制作工艺后，进行一清洗制作工艺，清洗制作工艺包含以稀释的氢氟酸清洗存储器区和周边电路区，最后在清洗制作工艺之后，形成一氧化层覆盖存储器区、周边电路区、导电线和栅极结构。

Description

周边电路区内的氧化层的制作方法
技术领域
本发明涉及一种周边电路区内的氧化硅层的制作方法，特别是涉及在制作工艺中利用稀释氢氟酸清洗存储器区和周边电路区后形成氧化硅层的制作方法。
背景技术
动态随机存取存储器是一种主要的挥发性存储器，且是很多电子产品中不可或缺的关键元件。动态随机存取存储器由数目庞大的存储胞聚集形成一阵列区，用来存储数据，而每一存储胞则由一半导体晶体管与一电容串联组成。
电容位于存储器区内，而存储器区的旁边存在有周边电路区，周边电路区内包含有其他晶体管元件以及接触结构等。传统上在形成周边电路区内的间隙壁材料层时，会因为在存储器区内的间隙壁材料层中有孔洞，因此在制作过程中伤害到周边电路区晶体管的栅极结构。
发明内容
有鉴于此，本发明提供一种氧化层的制作方法，避免在制作周边电路区晶体管上的间隙壁材料层时伤损伤到周边电路区晶体管的栅极结构。
根据本发明的第一优选实施例，一种周边电路区内氧化层的制作方法，包含提供一基底，基底分为一存储器区和一周边电路区，其中存储器区上设置有多条导电线，周边电路区上设置有一栅极结构，然后进行一第一离子注入制作工艺以在栅极结构两侧的基底内各自形成一浅掺杂区，在第一离子注入制作工艺后，进行一清洗制作工艺，清洗制作工艺包含以稀释的氢氟酸清洗存储器区和周边电路区，最后在清洗制作工艺之后，形成一氧化层覆盖存储器区、周边电路区、导电线和栅极结构。
根据本发明的第二优选实施例，一种改变氧化硅层形成速率的方法，包含：提供一基底，基底上设置有二导电线，导电线之间包含一沟槽，然后进行一清洗制作工艺包含以稀释的氢氟酸清洗基底和导电线，最后在清洗制作工艺后，形成一氧化硅层覆盖沟槽的一侧壁和一底部，其中在底部上的氧化硅层的形成速率大于在侧壁上的氧化硅层的形成速率。
根据本发明的一优选实施例，在清洗制作工艺的前，形成一氮化硅层覆盖并接触沟槽的侧壁和底部。
本发明利用释的氢氟酸清洗氮化硅层，使得之后在沟槽底部的氧化硅层的形成速率大于在沟槽侧壁的氧化硅层的形成速率。如此，可避免在沟槽还未被氧化硅层完全填满前，氧化硅层就将沟槽的开口封住的问题。
附图说明
图1至图4以及图6至图8为本发明的优选实施例所绘示的周边电路区内氧化层的制作方法的示意图；
图5为在沟槽内的氧化层形成有孔洞的示意图。
主要元件符号说明
10 基底 12 浅沟隔离结构
14 埋入式字符线 16 埋藏式栅极
18 介电层 20 盖层
22 位线 24 栅极结构
26a 位线栅极 26b 栅极
28a 导电层 28b 导电层
30a 保护层 30b 保护层
32 栅极介电层 34 绝缘层
36 氮碳化硅 38 氮化硅
40 光致抗蚀剂 42 离子注入制作工艺
44 浅掺杂区 46 清洗制作工艺
48 氧化层 50 沟槽
52 侧壁 54 底部
56 开口 58 孔洞
60 掩模 62 掩模
64 间隙壁 66 离子注入制作工艺
68 源极/漏极掺杂区 A 存储器区
B 周边电路区
具体实施方式
图1至图4以及图6至图8为根据本发明的优选实施例所绘示的周边电路区内氧化层的制作方法的示意图。
如图1所示，首先提供一基底10，基底10划分为一存储器区A和一周边电路区B，本发明的基底10可以为一硅基底、一锗基底、一砷化镓基底、一硅锗基底、一磷化铟基底、一氮化镓基底、一碳化硅基底或是一硅覆绝缘基底。在存储器区A内设置有多个存储胞，例如动态随机存取存储器，然而在本发明的其他实施例中，存储胞可包含其他类型的存储器。此外，在存储器区A和周边电路区B的基底10内设置有多个浅沟隔离结构12，浅沟隔离结构12用以定义存储器区A和周边电路区B中的主动区域，且用以提供这些主动区域之间的电性隔离。
基底10的存储器区A内设置有多个埋入式字符线14，有些埋入式字符线14通过浅沟隔离结构12，有些位于主动区域中。埋入式字符线14包含有埋藏式栅极16和介电层18，在埋藏式栅极16上有一盖层20覆盖。埋藏式栅极16可以为多晶硅、金属或是其它导电材料，介电层18可包含氧化物、氧化硅、氮氧化硅(SiON)、氮化硅(Si3N4)、氧化钽(Ta2O5)、氧化铝(Al2O5)、氧化铪(HfO)、含氮氧化物、含铪氧化物、含钽氧化物、含铝氧化物或高介电常数(K>5)材料等，或上述材料的组合。
在基底10的存储器区A上设置有多条导电线，例如位线22，位线22和埋入式字符线14由上视图(图未示)方向来看为交错设置，本发明的图示为侧视图，在侧视图中来看，某些位线22会和埋入式字符线14重叠，而某些位线22位于两条埋入式字符线14之间。在基底10的周边电路区B上设置有至少一栅极结构24。在制作工艺上位线22和栅极结构24是利用先在周边电路区B内形成一栅极介电层32，然后全面在存储器区A和周边电路区B内沉积数层堆叠材料层，例如栅极材料层、导电材料层和保护材料层，之后再同时图案化数层堆叠材料层以形成如图1中的三条位线22和一个栅极结构24。在各条位线22中包含有一位线栅极26a、一导电层28a和一保护层30a；在栅极结构24中包含有栅极介电层32、一栅极26b、一导电层28b和一保护层30b。导电层28a/28b可以为多层材料，例如由硅化钛、氮化钛、硅化钨和钨由下至上所堆叠而成的多层材料。位线栅极26a和栅极26b可以为多晶硅、金属或是其它导电材料。保护层30a/30b可以为氮化硅等絶缘材料。在两条相邻的埋入式字符线14之间的位线22，其位线栅极26a是部分埋入基底10中，埋入基底10中的位线栅极26a同时也作为位线插塞。在基底10、栅极结构24和位线22上覆盖有一绝缘层34，例如一氮化硅、一氮碳化硅或是氮化硅和氮碳化硅的堆叠层，在本实施例中，绝缘层34包含一氮碳化硅层36和一氮化硅层38堆叠在氮碳化硅层36上，也就是说氮化硅层38是曝露出来的。
接着形成一光致抗蚀剂40覆盖存储器区A并且曝露出周边电路区B，然后进行一离子注入制作工艺42以在栅极结构24两侧的基底10内各自形成一浅掺杂区44。如图2所示，移除光致抗蚀剂40后，进行一清洗制作工艺46，清洗制作工艺46包含以稀释的氢氟酸清洗存储器区A和周边电路区B，此清洗制作工艺46的目的在于去除前面步骤中离子注入制作工艺42所产生的残留物。在清洗制作工艺46中只有用稀释的氢氟酸清洗存储器区A和周边电路区B，没有使用其它清洗溶液。在清洗制作工艺46时，稀释的氢氟酸直接接触氮化硅层38。
如图3所示，同时形成一氧化层48覆盖存储器区A、周边电路区B、位线22和栅极结构24。在清洗制作工艺46之后和形成氧化层48之前除了用稀释的氢氟酸清洗存储器区A和周边电路区B之外，没有使用其它清洗溶液，例如磷酸、双氧水、氢氧化铵和去离子水的混合溶液清洗存储器区A和周边电路区B。氧化层48较佳为氧化硅，氧化层48的形成方式包含化学气相沉积、物理气相沉积或原子层沉积，根据本发明的优选实施例氧化层48是利用原子层沉积形成。氧化层48作为栅极结构24的间隙壁材料层，在后续步骤中将会用来在栅极结构24上形成间隙壁。此外，在各相邻的位线22之间设置有一沟槽50，沟槽包含有一侧壁52、一底部54和一开口56，沟槽50的高宽比较佳介于10至12。在氧化层48形成的过程，氧化层48顺应的覆盖并接触沟槽50的侧壁52和底部54上的氮化硅层38，此时沟槽50的开口56因为氧化层48的填入而被缩小。图4所绘示的是氧化层48填入沟槽50的过程的示意图，为了使图示清楚，图4中只绘示沟槽50、侧壁52、底部54、绝缘层34(包含其中的氮化硅层38和氮碳化硅层36)和开口56。如图2和图4所示，值得注意的是：清洗制作工艺46中，氢氟酸可以清洗掉氮化硅层38表面上残留的氧化硅，例如原生氧化硅(native oxide)，并且氢氟酸对于在底部54上的氮化硅层38之上的氧化硅的清理效果比在侧壁52上的氮化硅层38之上的氧化硅的清理效果好。此外后续沉积在氮化硅层38表面上的氧化层48其沉积速率会受到残留在氮化硅层38表面的氧化硅的影响，若是有残留的氧化硅，会造成氧化层48的沉积速率变慢。由于氢氟酸对于底部54上的氧化硅的清理效果较好，所以底部54上残留的氧化硅会比侧壁52上残留的氧化硅少，因此后续氧化层48在底部54上的的沉积速率会比在侧壁52上的沉积速率快。详细来说在氢氟酸清洗之后，在沟槽50底部54的氮化硅层38上的氧化层48其形成速率，会比在沟槽50侧壁52的氮化硅层38上的氧化层48其形成速率快，所以氧化层48的厚度会由沟槽50底部54逐渐增高，而侧壁52上的氧化层48的厚度也会增加造成开口56缩小，但是氧化层48由底部54增高的速率会比沟槽50开口56缩小的速率快，因此在开口56完全被封住之前，氧化层48已经由底部54增厚进而把沟槽50填满。如图5所示，若是没有经过本发明以氢氟酸清洗绝缘层34，通常就会使用磷酸、双氧水、氢氧化铵和去离子水的混合溶液来清洗绝缘层34，但如此一来在形成氧化层48时，氧化层48在沟槽50的底部54和侧壁52上形成的速率会相同，又因为沟槽50的高宽比过大，例如大于10，因此在氧化层48填满沟槽50之前，沟槽50的开口56就会被氧化层48封住，并且在氧化层48中形成孔洞58，也就是说若是没有以氢氟酸清洗绝缘层34就会在存储器区A内的氧化层48中形成孔洞58。
图6为接续图3的制作工艺示意图，如图6所示，至此氧化层48已形成完毕，因为本发明的氧化层48是把沟槽50填满后才使得沟槽50被封口，所以在沟槽50中的氧化层48不会留下任何孔洞或空隙。如图7所示，去除在存储器区A内的氧化层48，详细来说，先形成一掩模60覆盖周边电路区B并且曝露出存储器区A，然后利用氢氟酸和氟化铵的混合溶液清洗存储器区A，并且以绝缘层34当蚀刻停止层去除在存储器区A内的氧化层48。由于在沟槽50中的氧化层48中没有任何孔洞或空隙，所以使用溶液清洗存储器区A时，溶液不会沿着在存储器区A的氧化层48中的孔洞或空隙流到周边电路区B的氧化层48，所以周边电路区B的氧化层48可以保持完整。若是如图5中的氧化层48有孔洞58时，氢氟酸和氟化铵的混合溶液就会由存储器区A的孔洞58流到周边电路区B的氧化层48，不但会去除掉在周边电路区B的氧化层48，也会损害到周边电路区B的氧化层48下的栅极结构24。
如图8所示，移除掩模60后，形成一掩模62覆盖存储器区A，接着去除周边电路区B内部分的氧化层48以在栅极结构24两侧形成一间隙壁64，氧化层48可以利用蚀刻方式移除。然后进行一离子注入制作工艺66，以间隙壁64和保护层30b为掩模在栅极结构24两侧的基底10中各自形成一源极/漏极掺杂区68。最后可以移除掩模62。
本发明在形成周边电路区的浅掺杂区后，利用稀释氢氟酸清洗存储器区和周边电路区因为离子注入制作工艺所余留的残留物，在稀释氢氟酸清洗过后，造成在位线之间的沟槽底部上氧化硅层沉积速率较快，在位线之间的沟槽侧壁上的氧化硅层沉积速率较慢，因此，在氧化硅把沟槽封口之前，氧化硅层就可以把沟槽完全填满，如此在沟槽中就不会留有孔洞造成后续移除存储器区的氧化硅层时，损坏到周边电路区的栅极结构。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (14)

1.一种周边电路区内氧化层的制作方法，其特征在于，包含：
提供一基底包含存储器区和周边电路区，其中该存储器区上设置有多条导电线，该周边电路区上设置有栅极结构；
进行一第一离子注入制作工艺以在该栅极结构两侧的该基底内各自形成浅掺杂区；
在该第一离子注入制作工艺后，进行一清洗制作工艺，该清洗制作工艺包含以稀释的氢氟酸清洗该存储器区和该周边电路区；以及
在该清洗制作工艺之后，形成氧化层覆盖该存储器区、该周边电路区、该多条导电线和该栅极结构。
2.如权利要求1所述的周边电路区内氧化层的制作方法，另包含去除在该存储器区内的该氧化层。
3.如权利要求1所述的周边电路区内氧化层的制作方法，另包含：
在去除该存储器区内的该氧化层后，去除部分该栅极结构上的该氧化层以形成间隙壁；以及
进行一第二离子注入制作工艺，以该栅极结构和该间隙壁为掩模，在该栅极结构两侧的该基底中各自形成源极/漏极掺杂区。
4.如权利要求1所述的周边电路区内氧化层的制作方法，其中该多条导电线为相邻并且一沟槽设置于该多条导电线之间，该沟槽的高宽比介于10至12之间。
5.如权利要求4所述的周边电路区内氧化层的制作方法，其中在形成该氧化层覆盖该多条导电线时，该氧化层完全填满该沟槽，并且在该氧化层中没有任何孔洞。
6.如权利要求4所述的周边电路区内氧化层的制作方法，其中在形成该氧化层覆盖该多条导电线时，该氧化层同时覆盖该沟槽，在该沟槽的一底部的该氧化层的形成速率大于在该沟槽的侧壁的该氧化层的形成速率。
7.如权利要求4所述的周边电路区内氧化层的制作方法，在该清洗制作工艺之前，形成一氮化硅层覆盖该沟槽的该侧壁和该底部。
8.如权利要求1所述的周边电路区内氧化层的制作方法，其中去除在该存储器区内的该氧化层的步骤包含利用氢氟酸和氟化铵的混合溶液移除该存储器区内的该氧化层。
9.如权利要求1所述的周边电路区内氧化层的制作方法，其中该氧化层为氧化硅。
10.如权利要求1所述的周边电路区内氧化层的制作方法，其中该氧化层的形成方式包含原子层沉积、化学气相沉积或物理气相沉积。
11.一种改变氧化硅层形成速率的方法，其特征在于，包含：
提供一基底，该基底上设置有两条导电线，该两条导电线之间包含沟槽；
进行一清洗制作工艺包含以稀释的氢氟酸清洗该基底和该两条导电线；以及
在该清洗制作工艺后，形成氧化硅层覆盖该沟槽的侧壁和底部；其中在该底部上的该氧化硅层的形成速率大于在该侧壁上的该氧化硅层的形成速率。
12.如权利要求11所述的改变氧化硅层形成速率的方法，另包含在该清洗制作工艺之前，形成氮化硅层覆盖该沟槽的该侧壁和该底部。
13.如权利要求12所述的改变氧化硅形成速率的方法，其中在该底部的该氮化硅层之上的该氧化硅层的形成速率大于在该侧壁的该氮化硅层上的该氧化硅层的形成速率。
14.如权利要求11所述的改变氧化硅形成速率的方法，其中该氧化硅层完全填满该沟槽。
CN201810520798.0A 2018-05-28 2018-05-28 周边电路区内的氧化层的制作方法 Active CN110544617B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810520798.0A CN110544617B (zh) 2018-05-28 2018-05-28 周边电路区内的氧化层的制作方法
US16/012,744 US10535664B2 (en) 2018-05-28 2018-06-19 Fabricating method of oxide layer within peripheral circuit region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810520798.0A CN110544617B (zh) 2018-05-28 2018-05-28 周边电路区内的氧化层的制作方法

Publications (2)

Publication Number Publication Date
CN110544617A true CN110544617A (zh) 2019-12-06
CN110544617B CN110544617B (zh) 2021-11-02

Family

ID=68614025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810520798.0A Active CN110544617B (zh) 2018-05-28 2018-05-28 周边电路区内的氧化层的制作方法

Country Status (2)

Country Link
US (1) US10535664B2 (zh)
CN (1) CN110544617B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971508B2 (en) * 2019-04-23 2021-04-06 Winbond Electronics Corp. Integrated circuit and method of manufacturing the same
US11177137B2 (en) * 2020-01-17 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer etching process and methods thereof
US20220102349A1 (en) * 2020-09-29 2022-03-31 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202982A (zh) * 1995-11-20 1998-12-23 株式会社日立制作所 半导体存储器及其制造方法
US20020033505A1 (en) * 2000-09-21 2002-03-21 Hitachi, Ltd. Semiconductor integrated circuit device and method of manufacturing the same
CN1507018A (zh) * 2002-12-13 2004-06-23 株式会社瑞萨科技 半导体集成电路器件的制造方法
US20050142775A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Method for isolating semiconductor devices
CN101132006A (zh) * 2006-08-25 2008-02-27 株式会社瑞萨科技 半导体器件及其制造方法
CN102082091A (zh) * 2009-11-30 2011-06-01 上海华虹Nec电子有限公司 改善高密度等离子体化学气相淀积的磷硅玻璃形貌的方法
CN102427031A (zh) * 2011-11-29 2012-04-25 上海华力微电子有限公司 一种制作多晶硅侧墙的方法
US20120295420A1 (en) * 2011-05-20 2012-11-22 Globalfoundries Inc. Semiconductor devices with reduced sti topography by using chemical oxide removal

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140851A (zh) * 2006-09-08 2008-03-12 上海华虹Nec电子有限公司 厚氧湿法腐蚀方法
US9425078B2 (en) 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202982A (zh) * 1995-11-20 1998-12-23 株式会社日立制作所 半导体存储器及其制造方法
US20020033505A1 (en) * 2000-09-21 2002-03-21 Hitachi, Ltd. Semiconductor integrated circuit device and method of manufacturing the same
CN1507018A (zh) * 2002-12-13 2004-06-23 株式会社瑞萨科技 半导体集成电路器件的制造方法
US20050142775A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Method for isolating semiconductor devices
CN101132006A (zh) * 2006-08-25 2008-02-27 株式会社瑞萨科技 半导体器件及其制造方法
CN102082091A (zh) * 2009-11-30 2011-06-01 上海华虹Nec电子有限公司 改善高密度等离子体化学气相淀积的磷硅玻璃形貌的方法
US20120295420A1 (en) * 2011-05-20 2012-11-22 Globalfoundries Inc. Semiconductor devices with reduced sti topography by using chemical oxide removal
CN102427031A (zh) * 2011-11-29 2012-04-25 上海华力微电子有限公司 一种制作多晶硅侧墙的方法

Also Published As

Publication number Publication date
CN110544617B (zh) 2021-11-02
US10535664B2 (en) 2020-01-14
US20190363093A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
US10763264B2 (en) Method for forming dynamic random access memory structure
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US10475794B1 (en) Semiconductor device and method for fabricating the same
CN109244090B (zh) 半导体存储装置的制作方法
CN108933140B (zh) 半导体器件的制造方法
TWI455250B (zh) 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程
US11882683B2 (en) Method of forming semiconductor memory device having saddle portion
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
CN110061001B (zh) 半导体元件及其制作方法
CN110544617B (zh) 周边电路区内的氧化层的制作方法
US7396772B2 (en) Method for fabricating semiconductor device having capacitor
US20150214234A1 (en) Semiconductor device and method for fabricating the same
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
CN111370410A (zh) 一种三维nand存储器及其制造方法
CN109509751B (zh) 具有字符线的半导体结构及其制作方法
US20190181222A1 (en) Semiconductor memory structure and method for preparing the same
CN106549018B (zh) 单元接触结构
KR20110080783A (ko) 반도체 소자의 제조방법
CN110246841B (zh) 半导体元件及其制作方法
CN111463213A (zh) 一种非易失性闪存器件及其制备方法
US11195841B2 (en) Integrated circuit and method for manufacturing the same
CN216563127U (zh) 半导体存储装置
CN113838852B (zh) 半导体存储装置及其形成方法
US7250350B2 (en) Method and structure for integrated stacked capacitor formation
KR20010008589A (ko) 상감 기법을 이용한 반도체장치의 비트라인 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant