CN100429785C - 硅内沟道结构底部的厚氧化层 - Google Patents
硅内沟道结构底部的厚氧化层 Download PDFInfo
- Publication number
- CN100429785C CN100429785C CNB018142168A CN01814216A CN100429785C CN 100429785 C CN100429785 C CN 100429785C CN B018142168 A CNB018142168 A CN B018142168A CN 01814216 A CN01814216 A CN 01814216A CN 100429785 C CN100429785 C CN 100429785C
- Authority
- CN
- China
- Prior art keywords
- oxidation
- raceway groove
- thickness
- layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 36
- 239000010703 silicon Substances 0.000 title claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000007254 oxidation reaction Methods 0.000 claims description 63
- 230000003647 oxidation Effects 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 23
- 239000003989 dielectric material Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 230000005669 field effect Effects 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 238000006388 chemical passivation reaction Methods 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 230000002708 enhancing effect Effects 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 19
- 238000002955 isolation Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 108091006146 Channels Proteins 0.000 description 34
- 230000004888 barrier function Effects 0.000 description 21
- 210000000746 body region Anatomy 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件的栅极绝缘结构和制作该结构的一种方法，该方法提供硅衬底内的沟道(10)，其中沟道的侧壁(11)和底部(17)上形成一个介质层，该介质层在侧壁上具有第一厚度且在底部具有比第一厚度大的第二厚度。
Description
相关申请的参考
第一个相关的专利申请是代理记录号为0168865-003300US、以Izak Bencuya等人的名义、与本申请同时提交的题为“Vertical MOSFET with Ultra-LowResistance and Low Gate Charge”，它已转让给本受让人。第二个相关的专利申请是代理记录号为0168865-004800US、以James J.Murphy的名义、与本申请同时提交的题为“Selective Oxide Deposition in the Bottom of a Trench”的第9/640,955号美国专利申请，它已转让给本受让人。这两件申请均通过引用结合于此。
(1)技术领域
本发明一般涉及场效应晶体管，尤其涉及沟道晶体管及其制造方法。
(2)背景技术
图1是传统的沟道功率的金属氧化物半导体场效应晶体管(MOSFET)一部分的简化的横截面。沟道10具有侧壁11和底部17，用划线表示充当栅极介质的电子隔离材料12，用像多晶硅这样的导电材料15填充，该材料能形成晶体管的栅极。该沟道及栅极从硅的表面通过主体区22和漏极区16延伸到衬底内。在图1所示的例子中，主体区22是一个P型区域而漏极区16是一个N型区域。漏极区16可以通过设备的衬底电子地接通。邻近并在沟道10对面的N型区域14形成晶体管的源极18。由此，在源极18和漏极区16的N型区域14之间的沟道旁形成一个活动通道区域20。
沟道功率MOSFET内的一个重要参数是总的栅电荷。在传统的沟道功率MOSFET的应用中，譬如DC-DC转换器，栅电荷越低，总设计的效率越好。总栅电荷的一个主要分量是需要供给密勒电容的电荷，密勒电容是在栅极和漏极间形成的寄生电容。由于MOSFET活动状态下的漏极电流的上升，密勒电容有效地提高了栅漏电容效应。结果，更高比例的总栅电荷流过该栅漏电容，并且降低栅漏电压的提高率，这造成从漏极电路到栅极电路的负反馈。因此，降低栅电荷的一种有效方式是减小密勒电容。减小密勒电容的一种方法在于提高栅极介质的厚度。然而，均匀栅极介质层越厚就要求越高的栅电荷，这造成效率的降低。
(3)发明内容
本发明提供一个沟道型金属氧化物半导体场效应晶体管(MOSFET)，其沟道底部的介质层比形成晶体管通道的沟道侧壁上的介质层厚。
由此，在一个实施例中，本发明提供沟结构底部的自对准的硅局部氧化以产生栅极隔离结构，它包括形成于沟道的侧壁和底部的介质层，该介质层在侧壁上具有第一厚度且在底部具有比第一厚度大的第二厚度。
在另一个实施例中，本发明提供在硅衬底上形成的一个沟道场效应晶体管，该沟道晶体管包含硅衬底内的沟道、形成于沟道的侧壁和底部的介质层、和大致充满沟道的栅极导电材料，其中该介质层在侧壁上具有第一厚度且在底部具有比第一厚度大的第二厚度。
在又一个实施例中，本发明提供形成沟道场效应晶体管的栅极介质层的一种方法，包括形成延伸到硅衬底内的沟道，沿着沟道的侧壁和底部形成第一层介质材料，以及在沟道底部形成第二层介质材料，由此，沟道底部的介质材料比沟道侧壁的介质材料更厚。在一个实施例中，介质层的形成用到一个调准到硅衬底内沟道的特定几何结构(沟道深度、侧壁的长宽比、等等)的自对准LOCOS过程。在另一个实施例中，介质层的形成用到最接近沟道的硅衬底上提供的一个硬掩模。
依据本发明的一个方面，提供了一种半导体器件的栅极绝缘结构，其特征在于包括：在硅衬底中形成的沟道，所述沟道由侧壁和弯曲的底部所限定；以及在沟道的侧壁和底部上形成的介质层，所述介质层的厚度从沟道侧壁的第一厚度平滑地渐变到沟道底部的较大的第二厚度。
依据本发明的另一个方面，提供了一种在硅衬底上形成的沟道场效应晶体管，其特征在于所述沟道晶体管包括：在硅衬底中形成的沟道，所述沟道由侧壁和弯曲的底部所限定；以及在沟道的侧壁和底部上形成的介质层，所述介质层的厚度从沟道侧壁的第一厚度平滑地渐变到沟道底部的较大的第二厚度；以及大致充满沟道的栅极导电材料。
依据本发明的再一个方面，提供了一种用于形成沟道场效应管的栅极介质层的方法，其特征在于，所述方法包括下列步骤：形成延伸到硅区的沟道，所述沟道由侧壁和弯曲的底部所限定；形成至少沿沟道的侧壁和底部延伸的第一层介质材料；以及在沟道底部形成第二层介质材料，所述介质层的厚度从沟道侧壁的第一厚度平滑地渐变到沟道底部的较大的第二厚度。
下面的详细描述和附图提供对在沟道底面具有厚氧化层的沟道晶体管的性质和优点的更好理解。
(4)附图说明
图1是示例性的传统沟道晶体管的简化截面图；
图2是按照本发明的一个实施例的沟道晶体管的简化截面图；
图3是按照本发明的一个实施例、在具有沟道结构的部分硅晶片上的热氧化层的简化截面图；
图4到9说明按照本发明的一个实施例、形成沟道场效应晶体管的栅极隔离层的过程；
图10到15说明按照本发明形成沟道场效应晶体管的栅极隔离层的另一个过程。
(5)具体实施方式
图2是按照本发明的一个实施例的具有优良栅极隔离结构的示例性N型沟道晶体管。具有侧壁11和底部17的沟道10延伸到硅衬底主体区域22内。图2所示的源极用两个邻近并在沟道10对面的N型区域14表示。漏极用在P型主体区域22之下的一个N型区域表示。可以理解在p型晶体管的情况下，各漏极、源极和主体区域的导电类型可以相反。导电材料形成沟道晶体管的栅极15。栅极15可以延伸到硅衬底主体区域22表面的上方、下方或同一水平面。在操作中，漏极区16可以通过设备的衬底电气上接触，栅极可以通过一个晶体管上方的导电层(例如，铝)电气上接触，并且活动通道区域20将在沿源极18和漏极16之间的沟道旁形成。
在较佳实施例中，栅极介质层21在沟道的侧壁具有相当均匀的厚度，随后，从沟道侧壁到沟道的底层，厚度逐渐增大，沟道的底层的厚度大于侧面层21。因为在沟道MOSFET内沟道底部形成栅-漏密勒电容，沟道底部较厚的介质层会降低栅-漏密勒电容以及总栅电荷。沿着沟道侧壁的较薄的介质层确保沟道MOSFET总的效率和性能没有降低。
按照本发明的具有可变栅极介质厚度的沟道MOSFET提供许多其它优点。沟道底部较厚的隔离层可以降低沟道底部介质材料上的电场。通过沟道底部较厚的隔离层可以更有效地隔离沟道底部的蚀刻缺陷。此外，由沟道底部的较厚介质层来补偿沟道底部圆角处较高电场的效应。
图3说明按照本发明的一个实施例、半导体衬底29内沟道结构30上的介质层31、33和35。在一个实施例中，介质层是热增长的硅氧化层SiO2。沟道结构30在衬底29的主体区域22内形成。沟道30具有两个侧壁和一个底部34。根据所使用沟道的形成过程，底部可以与侧壁成直角或者圆角。
介质(或氧化)层31、33和35在沟道30上形成且在衬底29的主体部分22的顶部形成。主体部分顶上的氧化层31和沟道侧壁上的氧化层33最好具有相当均匀的厚度。侧壁氧化层的厚度可以例如为300埃。沟道底部的氧化层35的厚度从侧壁开始向底部逐渐增大，大于侧壁氧化层33厚度。底部氧化层可具有示例性的厚度1100埃。
如上所述，在沟道MOSFET的沟道结构上形成栅极介质层带来在平面上形成介质层时不存在的难题。栅极氧化的增长速度在平面上快于在转角处，该转角可以是存在于沟道结构的底部。形成栅极介质层的栅极氧化层也对沟道内的蚀刻缺陷更加敏感。因此，也需要一种在沟道底部制造厚介质层的方法以避免或减轻上面所有的难题。
图4到9说明按照本发明形成栅极介质层的方法的一个例子。参考图4，沟道结构40被限定在衬底29的硅内。该沟道具有一个底部42和两个侧壁41。接着，该沟道经受氧化过程，借此如图5所说明地在沟道结构的形状上形成共形的氧化层50。该氧化薄膜的形成最好通过热氧化过程实现。在较佳示例性实施例中，氧化层50是在沟道内部和周围暴露的硅表面上生长的“衬垫氧化层”，其深度在200和1000埃之间。
参考图6，氧化势垒层60接着淀积在共形的氧化层50上。图5中衬垫氧化层的厚度确定氧化势垒层60边缘下增长的蚀刻量。在较佳实施例中把氮化硅用于氧化势垒，然而也可以适当地使用其它能表现相同氧化抑制属性的材料。在较佳实施例中，用等离子加强的化学汽相淀积(PECVD)过程把氮化硅淀积在衬垫氧化层上。氧化势垒层60的准确特性可以随着气体比、温度、压力、和CVD腔内各组成的间距的改变而改变，所有这些因素可为沟道结构的特定应用而被调节。PECVD过程也可以调到沟道的特定几何形状，譬如侧壁的深度或长宽比。该过程引起氧化势垒层60的非均匀厚度：顶面上的最厚层43；侧壁41上的最薄层45；和沟道底部42上的中间厚度层47。更可取的是，氮化硅的反应损耗被用来实现氧化势垒层60的非均匀厚度，这是下面讨论的LOCOS过程的自对准的一个关键。
接着参考图7，沟道结构的底部42内氧化层50上的氧化势垒层60的一部分70被移去。在本发明的一个实施例中，该氮化硅部分70是用高度定向的各向异性的内蚀刻过程移去的，在沟道结构的侧壁41上保留一个氮化硅层。图6所示的分别位于顶面和底部42的最厚层43和中间厚度层47以大致相同的速率蚀刻。侧壁41上的最薄层45蚀刻很小。可以调节蚀刻次数以完全地把氧化势垒层60从沟道底部42移去并且留下其它表面被覆盖。在另一个实施例中，内蚀刻过程可以使用各种蚀刻剂材料和蚀刻环境。可以调节像温度、压力和蚀刻过程的RF功率这样的蚀刻变量以实现该各向异性的蚀刻过程。
在另一个实施例中，不同氮化物薄膜的组合允许移去沟道底部附近的一些侧壁，底部是氮化物覆盖最薄的地方。通过在蚀刻过程最后使用一个短暂的各相同性的蚀刻步骤，可以对准并移去沟道底部附近的氮化物薄膜，从而按照本发明的其它步骤可以增加被氧化的区域。
接着，参考图8，可以在图5提供的现有层50顶面上沟道42暴露的底部区域中使用局部硅氧化(LOCOS)的氧化技术来形成第二个氧化层80。未被内腐蚀并且覆盖沟道剩余表面的氧化势垒层60抑制硅的侧壁41和顶面的进一步氧化。沟道42底部上的第二氧化层80造成相对于沟道41的侧壁较厚的底部氧化层。更可取的是，在温度范围处于800-1250摄氏度内的氧化过程中形成第二氧化层。该过程既可以是“湿”氧化又可以是“干”氧化，其每个都是本领域的技术人员众所周知的。
现在参考图9，说明按照本发明形成功率MOSFET沟道结构的底面的最后的步骤。图8所示的氧化势垒层60的剩余部分如图9说明地那样被移去。在较佳实施例中，使用像热磷酸浴这样的选择性的蚀刻过程来移去包含该剩余氧化势垒层60的氮化硅，它移去很少的已生长氧化层51、52和82。因此，图9所示的结果即沟道结构的底部42的厚度逐渐增大，并大于沟道结构侧壁上和顶面上氧化层的厚度。
图10到13说明图5-8所示按照本发明形成栅极隔离层的另一个过程。在另一个方法中，在硅衬底主体区域22内蚀刻沟道30之后使用一个“硬掩模”。现在参考图10，通过传统的光刻技术在硅衬底表面上构成硬掩模101。硬掩模材料最好是热氧化物或氮化物，或是淀积的氧化物或氮化物。
接着如图11所示，沟道30经受类似于上述讨论过的一个热氧化过程，然而，硬掩模下的氧化层103被略微地减小并且沿着沟道的底部和侧壁是相当均匀的。然后，氧化势垒层105被淀积在硬掩模上和沟道内。更为可取的是，该氧化势垒氮化硅，并用上面详细讨论过的PECVD进行淀积。另外，氧化势垒可以用低压淀积(LPCVD)进行淀积。LPCVD氮化物淀积比PECVD氮化物更为稠密并且会更均匀地被淀积，其中层105的厚度与沟道30的所有表面上的大致相等。氮化硅是较佳氧化势垒，而本领域的技术人员可以懂得，可以使用呈现氧化抑制特性的其它材料。
在使用LPCVD氧化势垒的情况下，共形的氧化势垒层105的各相同性的蚀刻移去沟道(108)的硅表面(106)和底部上一层的若干部分，由于顶面106和底部108的厚度大致相同，从而得到如图13所示的沟道30侧壁上的氧化势垒层105。蚀刻过程对氧化物最好是选择性的从而防止氧化层的移去。
接着参考图14，在现有层110顶上的沟道30的暴露的底部区域内使用LOCOS技术以形成第二氧化层120。未被内腐蚀并且覆盖沟道剩余表面的氧化势垒层105抑制硅的侧壁和顶面的进一步氧化。沟道30底部上的第二氧化层120造成相对于沟道侧壁较厚的底部氧化层。更可取的是，在温度范围处于800-1250摄氏度内的氧化过程中形成第二氧化层。该过程既可以是“湿”氧化又可以是“干”氧化，其每个都是本领域的技术人员众所周知的。
图15示出按照本发明形成功率MOSFET沟道结构的底面的最后的步骤。图14所示的氧化势垒层105的剩余部分被移去。在较佳实施例中，使用像热磷酸浴这样的选择性的蚀刻过程来移去包含该剩余氧化势垒层105的氮化硅，它移去很少的已生长氧化层103和105。因此，图15所示的结果即沟道结构的底部125的厚度逐渐增大，且大于沟道结构侧壁上和顶面上氧化层103的厚度。
上面是对本发明特定实施例的完整描述，然而可以使用各种修改、变化和替代。例如，替代的光刻和淀积过程可以产生相同的结构。作为选择，按照这里描述的方法可以使用显示足够用于衬垫氧化物或氧化抑制层特性的材料，以产生按照本发明原理的栅极隔离层。因此，本发明的范围并不限于已描述的实施例，而却应由所附的权利要求来定义。
Claims (16)
1.一种用于形成沟道场效应管的栅极介质层的方法，其特征在于，所述方法包括下列步骤：
形成延伸到硅区的沟道，所述沟道由侧壁和底部所限定；
形成至少沿沟道的侧壁和底部延伸的第一层介质材料；
在第一层介质材料上形成一层氧化抑制材料，其中，所述氧化抑制材料层具有沿沟道侧壁的第一厚度、沿沟道底部的大于第一厚度的第二厚度、以及沿邻近沟道的硅区表面区域的大于第二厚度的第三厚度；
蚀刻所述氧化抑制材料，以便从所述沟道的底部完全去除所述氧化抑制材料，而沿沟道侧壁的和沿邻近沟道的硅区表面区域延伸的氧化抑制材料部分被保留；以及
执行氧化处理以在沟道底部形成第二层介质材料，所述第一和第二介质层形成具有从沟道侧壁的一厚度增加到沟道底部的较大的另一厚度的介质层；其中，在氧化处理中，所保留的氧化抑制材料部分阻止了沿沟道侧壁的和沿邻近沟道的硅区表面区域的硅的氧化。
2.如权利要求1所述的方法，其特征在于，所述介质材料是二氧化硅。
3.如权利要求1所述的方法，其特征在于，还包括移去氧化抑制材料的保留部分的步骤。
4.如权利要求1所述的方法，其特征在于，所述氧化抑制材料是氮化硅。
5.如权利要求1所述的方法，其特征在于，第一层介质材料包括二氧化硅共形层。
6.如权利要求1所述的方法，其特征在于，第一层介质材料包括厚度在200-1000
范围内的焊接区氧化物。
7.如权利要求1所述的方法，其特征在于，使用等离子增强的化学气相淀积来形成所述氧化抑制材料层。
8.如权利要求1所述的方法，其特征在于，使用定向的各向异性内腐蚀来实施所述移去步骤。
9.如权利要求1所述的方法，其特征在于，通过对沿沟道底部的硅区部分进行局部氧化来形成第二层介质材料。
10.如权利要求1所述的方法，其特征在于，在移去一部分氧化抑制材料的步骤之后，暴露沿所述沟道底部和沿所述沟道侧壁的下部的硅区的部分。
11.如权利要求10所述的方法，其特征在于，通过对沿所述沟道底部和沿所述沟道侧壁的下部的硅区暴露部分进行局部氧化来形成第二层介质材料。
12.一种用于形成沟道场效应管的栅极介质层的方法，其特征在于，所述方法包括下列步骤：
形成延伸到硅区的沟道，所述沟道由侧壁和底部所限定；
形成至少沿沟道的侧壁和底部延伸的第一层介质材料；
用一硬掩模掩蔽邻近沟道的硅区的表面区域；
在第一层介质材料和硬掩模上形成一层氧化抑制材料；
从沟道底部和硬掩模上去除氧化抑制材料；
执行氧化处理以在沟道底部形成第二层介质材料，所述第一和第二介质层形成具有从沟道侧壁的一厚度增加到沟道底部的较大的另一厚度的介质层，其中在氧化处理期间，所述硬掩模防止了靠近沟道的硅区的表面区域的氧化。
13.如权利要求12所述的方法，其特征在于，该氧化抑制材料是氮化硅。
14.如权利要求12所述的方法，其特征在于，所述氧化抑制材料层具有不均匀的厚度。
15.如权利要求12所述的方法，其特征在于，所述氧化抑制材料层具有均匀的厚度。
16.如权利要求12所述的方法，其特征在于，使用等离子增强的化学气相淀积或低压化学气相淀积中的一种来形成氧化抑制材料层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/640,954 | 2000-08-16 | ||
| US09/640,954 US6437386B1 (en) | 2000-08-16 | 2000-08-16 | Method for creating thick oxide on the bottom surface of a trench structure in silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1447986A CN1447986A (zh) | 2003-10-08 |
| CN100429785C true CN100429785C (zh) | 2008-10-29 |
Family
ID=24570347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018142168A Expired - Lifetime CN100429785C (zh) | 2000-08-16 | 2001-08-15 | 硅内沟道结构底部的厚氧化层 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6437386B1 (zh) |
| JP (1) | JP2004507092A (zh) |
| CN (1) | CN100429785C (zh) |
| AU (1) | AU2001284993A1 (zh) |
| DE (1) | DE10196527B3 (zh) |
| WO (1) | WO2002015280A1 (zh) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
| US6882000B2 (en) | 2001-08-10 | 2005-04-19 | Siliconix Incorporated | Trench MIS device with reduced gate-to-drain capacitance |
| US7045859B2 (en) * | 2001-09-05 | 2006-05-16 | International Rectifier Corporation | Trench fet with self aligned source and contact |
| US7323402B2 (en) * | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
| US6888214B2 (en) * | 2002-11-12 | 2005-05-03 | Micron Technology, Inc. | Isolation techniques for reducing dark current in CMOS image sensors |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
| TWI241012B (en) * | 2004-06-25 | 2005-10-01 | Mosel Vitelic Inc | Method of manufacturing power device |
| US7402487B2 (en) * | 2004-10-18 | 2008-07-22 | Infineon Technologies Richmond, Lp | Process for fabricating a semiconductor device having deep trench structures |
| US7382019B2 (en) * | 2005-04-26 | 2008-06-03 | Fairchild Semiconductor Corporation | Trench gate FETs with reduced gate to drain charge |
| JP2008546216A (ja) | 2005-06-10 | 2008-12-18 | フェアチャイルド・セミコンダクター・コーポレーション | 電荷平衡電界効果トランジスタ |
| US7648877B2 (en) * | 2005-06-24 | 2010-01-19 | Fairchild Semiconductor Corporation | Structure and method for forming laterally extending dielectric layer in a trench-gate FET |
| TWI400757B (zh) * | 2005-06-29 | 2013-07-01 | Fairchild Semiconductor | 形成遮蔽閘極場效應電晶體之方法 |
| US7462550B2 (en) * | 2005-10-24 | 2008-12-09 | Semiconductor Components Industries, L.L.C. | Method of forming a trench semiconductor device and structure therefor |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US8642441B1 (en) * | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
| US8497549B2 (en) * | 2007-08-21 | 2013-07-30 | Fairchild Semiconductor Corporation | Method and structure for shielded gate trench FET |
| CN101452957B (zh) * | 2007-11-30 | 2011-05-04 | 南亚科技股份有限公司 | 凹入式栅极晶体管元件结构及制作方法 |
| JP5612268B2 (ja) | 2008-03-28 | 2014-10-22 | 株式会社東芝 | 半導体装置及びｄｃ−ｄｃコンバータ |
| US7807576B2 (en) * | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
| US7872305B2 (en) * | 2008-06-26 | 2011-01-18 | Fairchild Semiconductor Corporation | Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein |
| US8829624B2 (en) * | 2008-06-30 | 2014-09-09 | Fairchild Semiconductor Corporation | Power device with monolithically integrated RC snubber |
| CN101620996B (zh) * | 2008-07-03 | 2012-10-10 | 和舰科技(苏州)有限公司 | 一种栅氧化层的制造方法 |
| US8138036B2 (en) * | 2008-08-08 | 2012-03-20 | International Business Machines Corporation | Through silicon via and method of fabricating same |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8227855B2 (en) | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
| US8148749B2 (en) | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| KR20100106017A (ko) * | 2009-03-23 | 2010-10-01 | 삼성전자주식회사 | 리세스 채널 트랜지스터 및 이의 제조 방법 |
| CN101866849B (zh) * | 2009-04-16 | 2012-06-27 | 上海华虹Nec电子有限公司 | 在沟槽底部制备氧化膜的方法 |
| US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
| CN102005373B (zh) * | 2009-08-28 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 栅极及功率场效应管的制造方法 |
| US20110198689A1 (en) * | 2010-02-17 | 2011-08-18 | Suku Kim | Semiconductor devices containing trench mosfets with superjunctions |
| US20120168819A1 (en) * | 2011-01-03 | 2012-07-05 | Fabio Alessio Marino | Semiconductor pillar power MOS |
| US8598654B2 (en) | 2011-03-16 | 2013-12-03 | Fairchild Semiconductor Corporation | MOSFET device with thick trench bottom oxide |
| JP2014139956A (ja) * | 2011-03-30 | 2014-07-31 | Hitachi Ltd | トレンチ型ＳｉＣ半導体装置の製造方法 |
| US8642425B2 (en) | 2012-05-29 | 2014-02-04 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
| CN109326595B (zh) | 2017-07-31 | 2021-03-09 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US20200176452A1 (en) * | 2018-12-04 | 2020-06-04 | Nanya Technology Corporation | Memory device and method of forming the same |
| CN111489963B (zh) * | 2020-04-17 | 2023-04-18 | 重庆伟特森电子科技有限公司 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
| CN111489961A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 |
| CN116487419B (zh) * | 2023-06-20 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192174A (ja) * | 1987-10-02 | 1989-04-11 | Sharp Corp | 画像形成装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2524370B2 (ja) * | 1986-12-05 | 1996-08-14 | ゼネラル・エレクトリック・カンパニイ | 半導体デバイスの製造方法 |
| US4941026A (en) | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
| US5164325A (en) | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
| US4914058A (en) | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
| JP2647884B2 (ja) * | 1988-01-27 | 1997-08-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP2644515B2 (ja) * | 1988-01-27 | 1997-08-25 | 株式会社日立製作所 | 半導体装置 |
| US4967245A (en) | 1988-03-14 | 1990-10-30 | Siliconix Incorporated | Trench power MOSFET device |
| US5283201A (en) | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| US4992390A (en) | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
| JPH03211885A (ja) * | 1990-01-17 | 1991-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| KR950006483B1 (ko) * | 1990-06-13 | 1995-06-15 | 가부시끼가이샤 도시바 | 종형 mos트랜지스터와 그 제조방법 |
| US5242845A (en) * | 1990-06-13 | 1993-09-07 | Kabushiki Kaisha Toshiba | Method of production of vertical MOS transistor |
| US5558313A (en) * | 1992-07-24 | 1996-09-24 | Siliconix Inorporated | Trench field effect transistor with reduced punch-through susceptibility and low RDSon |
| JP3396553B2 (ja) * | 1994-02-04 | 2003-04-14 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| EP0676814B1 (en) * | 1994-04-06 | 2006-03-22 | Denso Corporation | Process of producing trench semiconductor device |
| US5770878A (en) | 1996-04-10 | 1998-06-23 | Harris Corporation | Trench MOS gate device |
| US5808340A (en) * | 1996-09-18 | 1998-09-15 | Advanced Micro Devices, Inc. | Short channel self aligned VMOS field effect transistor |
| US5879994A (en) | 1997-04-15 | 1999-03-09 | National Semiconductor Corporation | Self-aligned method of fabricating terrace gate DMOS transistor |
| JP3976374B2 (ja) * | 1997-07-11 | 2007-09-19 | 三菱電機株式会社 | トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法 |
| US6262453B1 (en) * | 1998-04-24 | 2001-07-17 | Magepower Semiconductor Corp. | Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate |
| US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| US6635534B2 (en) * | 2000-06-05 | 2003-10-21 | Fairchild Semiconductor Corporation | Method of manufacturing a trench MOSFET using selective growth epitaxy |
-
2000
- 2000-08-16 US US09/640,954 patent/US6437386B1/en not_active Expired - Lifetime
-
2001
- 2001-08-15 JP JP2002520310A patent/JP2004507092A/ja active Pending
- 2001-08-15 WO PCT/US2001/025698 patent/WO2002015280A1/en active Application Filing
- 2001-08-15 CN CNB018142168A patent/CN100429785C/zh not_active Expired - Lifetime
- 2001-08-15 DE DE10196527T patent/DE10196527B3/de not_active Expired - Lifetime
- 2001-08-15 AU AU2001284993A patent/AU2001284993A1/en not_active Abandoned
-
2002
- 2002-06-19 US US10/177,783 patent/US6861296B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192174A (ja) * | 1987-10-02 | 1989-04-11 | Sharp Corp | 画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002015280A1 (en) | 2002-02-21 |
| US6437386B1 (en) | 2002-08-20 |
| CN1447986A (zh) | 2003-10-08 |
| JP2004507092A (ja) | 2004-03-04 |
| DE10196527T1 (de) | 2003-08-07 |
| WO2002015280B1 (en) | 2002-07-11 |
| AU2001284993A1 (en) | 2002-02-25 |
| DE10196527B3 (de) | 2011-11-17 |
| US6861296B2 (en) | 2005-03-01 |
| US20020153557A1 (en) | 2002-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100429785C (zh) | 硅内沟道结构底部的厚氧化层 | |
| US6444528B1 (en) | Selective oxide deposition in the bottom of a trench | |
| TWI683439B (zh) | 半導體基板中的半導體元件及其製備方法 | |
| JP3400846B2 (ja) | トレンチ構造を有する半導体装置およびその製造方法 | |
| US6855969B2 (en) | Semiconductor device having a plurality of gate electrodes and manufacturing method thereof | |
| US6841452B2 (en) | Method of forming device isolation trench | |
| JPH1174339A (ja) | 半導体装置及びその製造方法 | |
| KR100233976B1 (ko) | 트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법 | |
| JP2006261703A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| US20130292776A1 (en) | Semiconductor device employing fin-type gate and method for manufacturing the same | |
| US5969393A (en) | Semiconductor device and method of manufacture of the same | |
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH06318680A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2009130357A (ja) | トレンチｍｏｓｆｅｔ及びその製造方法 | |
| US6291310B1 (en) | Method of increasing trench density for semiconductor | |
| TW200409235A (en) | Abstract of the disclosure | |
| US7723189B2 (en) | Method for manufacturing semiconductor device having recess gate | |
| JPH05218335A (ja) | トレンチキャパシタメモリセルおよびその製造方法 | |
| JPH0521338B2 (zh) | ||
| KR20050018187A (ko) | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 | |
| US20010005332A1 (en) | Non- volatile semiconductor memory device and method of forming the same | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| US6417033B1 (en) | Method of fabricating a silicon island | |
| US6376331B1 (en) | Method for manufacturing a semiconductor device | |
| JP2791613B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20081029 |