TW201937607A - 溝槽式閘極金氧半場效電晶體 - Google Patents

溝槽式閘極金氧半場效電晶體 Download PDF

Info

Publication number
TW201937607A
TW201937607A TW107106047A TW107106047A TW201937607A TW 201937607 A TW201937607 A TW 201937607A TW 107106047 A TW107106047 A TW 107106047A TW 107106047 A TW107106047 A TW 107106047A TW 201937607 A TW201937607 A TW 201937607A
Authority
TW
Taiwan
Prior art keywords
layer
trench
conductor layer
oxide
effect transistor
Prior art date
Application number
TW107106047A
Other languages
English (en)
Inventor
陳勁甫
蔡依芸
Original Assignee
力智電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力智電子股份有限公司 filed Critical 力智電子股份有限公司
Priority to TW107106047A priority Critical patent/TW201937607A/zh
Priority to CN201810357463.1A priority patent/CN110190123A/zh
Priority to US16/040,542 priority patent/US10418442B1/en
Publication of TW201937607A publication Critical patent/TW201937607A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種溝槽式閘極金氧半場效電晶體，其包括具有第一導電型的基底、具有第一導電型的磊晶層、具有第二導電型的第一導體層、第二導體層以及層間絕緣層。磊晶層配置於基底上且具有至少一溝槽。第一導體層配置於溝槽的下部且與磊晶層實體接觸。第二導體層配置於溝槽的上部。層間絕緣層配置於第一導體層與第二導體層之間。

Description

溝槽式閘極金氧半場效電晶體
本發明是有關於一種電晶體及其製造方法，且特別是有關於一種溝槽式閘極金氧半場效電晶體及其製造方法。
功率開關電晶體被廣泛地應用在電力開關（power switch）元件上，例如是電源供應器、整流器或低壓馬達控制器等等。在習知的功率開關電晶體結構中，溝槽式閘極包含上電極與在下電極，且下電極與基底之間具有厚氧化層。溝槽底部的電位線很密集，需要厚底氧化層以防止擊穿。溝槽側壁的氧化層也需要針對操作電壓而具有相對應的厚度，方能使溝槽兩側的電位線均勻分布。此種厚氧化層的厚度有其最低限制，以確保元件效能，因此導致溝槽有最小寬度限制。
本發明提供一種溝槽式閘極金氧半場效電晶體及其製造方法，在溝槽中無需形成厚氧化層，因此可有效縮小溝槽尺寸，提高元件集積度。
本發明提供一種溝槽式閘極金氧半場效電晶體，其包括具有第一導電型的基底、具有第一導電型的磊晶層、具有第二導電型的第一導體層、第二導體層以及層間絕緣層。磊晶層配置於基底上且具有至少一溝槽。第一導體層配置於溝槽的下部且與磊晶層實體接觸。第二導體層配置於溝槽的上部。層間絕緣層配置於第一導體層與第二導體層之間。
在本發明的一實施例中，所述溝槽式閘極金氧半場效電晶體更包括絕緣襯層，其配置於第一導體層的側壁與磊晶層之間。
在本發明的一實施例中，所述溝槽式閘極金氧半場效電晶體更包括金屬層，其配置於第二導體層上方並與第一導體層電性連接。
在本發明的一實施例中，所述金屬層於主動區中通過第一接觸部與第一導體層電性連接。
在本發明的一實施例中，所述第一接觸部的形狀包括條狀、塊狀或其組合。
在本發明的一實施例中，所述第二導體層配置於溝槽的上側壁上且位於第一接觸部與上側壁之間。
在本發明的一實施例中，所述溝槽式閘極金氧半場效電晶體更包括罩幕層，其配置於第二導體層與第一接觸部之間。
在本發明的一實施例中，所述金屬層於主動區中並未與第一導體層接觸。
在本發明的一實施例中，所述金屬層於終端區中透過第一接觸部與第一導體層的上部分電性連接。
在本發明的一實施例中，所述第一接觸部的形狀包括條狀、塊狀或其組合。
在本發明的一實施例中，所述第一導體層的上部分的摻雜濃度大於第一導體層的下部分的摻雜濃度。
在本發明的一實施例中，所述第二導體層配置於溝槽的上側壁上且環繞第一導體層。
在本發明的一實施例中，所述層間絕緣層更配置於第二導體層與磊晶層之間。
在本發明的一實施例中，所述溝槽式閘極金氧半場效電晶體更包括介電層，其配置於第二導體層與磊晶層之間以及第二導體層與層間絕緣層之間。
在本發明的一實施例中，所述溝槽的頂部寬度實質上等於溝槽的底部寬度。
在本發明的一實施例中，所述溝槽的頂部寬度大於溝槽的底部寬度。
基於上述，在本發明的溝槽式閘極金氧半場效電晶體中，下電極（例如第一導體層）與磊晶層實體接觸，且下電極與磊晶層的導電性相反，以在溝槽的底部形成PN接面。此外，金屬層於主動區或終端區中通過電流導出結構（例如第一接觸部）與下電極電性連接，故可於元件操作期間達到電流分散的效用。此外，在溝槽底部無需形成厚氧化層，因此可有效縮小溝槽尺寸，提高元件集積度。
為讓本發明的所述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1H為依據本發明一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。
請參照圖1A，於基底100上形成磊晶層102。在一實施例中，基底100為具有第一導電型的半導體基底，例如是N型摻雜的矽基底。在一實施例中，磊晶層102為具有第一導電型的磊晶層，例如是N型摻雜的磊晶層，且其形成方法包括進行原位摻雜磊晶製程（in-situ doping epitaxial process）。
接著，於磊晶層102中形成至少一溝槽106。在一實施例中，溝槽106位於主動區AA的磊晶層102中。在一實施例中，先於磊晶層102上形成罩幕層，再以罩幕層為罩幕進行蝕刻製程，以移除部分磊晶層102。然後，移除罩幕層。
繼之，於溝槽106的表面上形成絕緣材料層108。更具體地說，絕緣材料層108形成於磊晶層102的頂面、溝槽106的側壁與底面上。在一實施例中，絕緣材料層108的材料包括氧化矽，且其形成方法包括進行熱氧化製程或化學氣相沉積製程。
請參照圖1B，移除部分絕緣材料層108，以形成絕緣襯層108a。在一實施例中，進行非等向性蝕刻製程，以移除位於磊晶層102的頂面以及溝槽106底面上的絕緣材料層108，留下位於溝槽106的側壁上的絕緣襯層108a。在一實施例中，絕緣襯層108a具有間隙壁形式。更具體地說，絕緣襯層108a形成於溝槽106的側壁上，且裸露出於溝槽106的底面。
之後，於溝槽106的下部形成第一導體層110。在一實施例中，第一導體層110為具有第二導電型的導體層，例如是P型導體層。在一實施例中，形成第一導體層110的方法包括於磊晶層102上形成第一導體材料層，且第一導體材料層填滿溝槽106。第一導體材料層的材料包括未摻雜多晶矽，且其形成方法包括進行化學氣相沉積（CVD）製程。接著，進行回蝕刻製程，以移除部分第一導體材料層。然後，對剩餘的第一導體材料層進行離子植入製程。
請參照圖1C以及圖1D，於第一導體層110上形成層間絕緣層112a。在一實施例中，於磊晶層102上形成絕緣材料層112，且絕緣材料層112填滿溝槽106，如圖1C所示。在一實施例中，絕緣材料層112的材料包括氧化矽，且其形成方法包括進行化學氣相沉積製程。
然後，如圖1D所示，移除部分絕緣材料層112以形成層間絕緣層112a。在一實施例中，移除部分絕緣材料層112的方法包括進行回蝕刻製程。在一實施例中，所述移除步驟也會移除掉部分絕緣襯層108a以形成絕緣襯層108b。在一實施例中，層間絕緣層112a與磊晶層102之間配置有部分絕緣襯層108b。
請參照圖1E，於層間絕緣層112a上形成介電層114。更具體地說，介電層114覆蓋磊晶層102的頂面、溝槽106的上側壁107以及層間絕緣層112a的頂面。在一實施例中，介電層114的材料包括氧化矽，且其形成方法包括進行化學氣相沉積製程。在此實施例中，介電層114作為閘介電層。
請參照圖1F，於介電層114上形成第二導體層116。在一實施例中，第二導體層116為具有第一導電型的導體層，例如是N型導體層。在一實施例中，形成第二導體層116的方法包括於介電層114上形成第二導體材料層。第二導體材料層包括未摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。接著，進行非等向性蝕刻製程，以移除部分第二導體材料層，留下間隙壁形式的第二導體層116。之後，進行離子植入製程，以形成N型重摻雜的第二導體層116。
更具體地說，第二導體層116形成於溝槽106的上側壁107上，且裸露出層間絕緣層112a上的部分介電層114。在一實施例中，第二導體層116具有傾斜的側壁或向上漸縮的剖面。在另一實施例中，第二導體層116具有傾斜的上側壁以及實質上垂直的下側壁。
請參照圖1G，於磊晶層102中形成主體層118。在一實施例中，主體層118為具有第二導電型的主體層，例如是P型主體層，且其形成方法包括進行離子植入製程。
然後，於主體層118中形成摻雜區120。在一實施例中，摻雜區120為具有第一導電型的摻雜區120，例如是N型重摻雜區，且其形成方法包括進行離子植入製程。
接著，於介電層114上以及第二導體層116上形成罩幕層122。在一實施例中，罩幕層122材料包括氮化矽，且其形成方法包括進行化學氣相沉積製程。
繼之，於罩幕層122上形成介電層124。在一實施例中，介電層124的材料包括氧化矽、硼磷矽玻璃（BPSG）、磷矽玻璃（PSG）、氟矽玻璃（FSG）或未摻雜矽玻璃（USG），且其形成方法包括進行化學氣相沉積製程。
請參照圖1H，形成貫穿介電層124、罩幕層122、介電層114及層間絕緣層112a的第一開口OP1，以及形成貫穿介電層124、罩幕層122、介電層114及摻雜區120的第二開口OP2。形成所述開口的方法包括進行微影蝕刻製程。在一實施例中，視製程需要，第一開口OP1以及第二開口OP2中每一者的形狀包括條狀、塊狀或其組合。
之後，於介電層124上形成金屬層126，且金屬層126填入第一開口OP1以及中第二開口OP2中。填入第一開口OP1中的部分金屬層126構成第一接觸部127，而填入第二開口OP2中的部分金屬層126構成第二接觸部128。至此，完成本發明的溝槽式閘極金氧半場效電晶體10的製作。
在本發明的溝槽式閘極金氧半場效電晶體10中，第一導體層110與磊晶層102實體接觸，且第一導體層110與磊晶層102的導電性相反，以在溝槽106的底部形成PN接面。此外，金屬層126於主動區AA中通過第一接觸部127（可視為電流導出結構）與第一導體層110電性連接，故可於元件操作期間達到電流分散的效用。
在上述實施例中，作為電流導出結構的第一接觸部127是設置於主動區AA中並與第一導體層110以及金屬層126直接接觸而達到電流分散的效用，但本發明並不以此為限。在另一實施例中，電流導出結構也可視製程需要而設置於終端區中。
圖2A至圖2H為依據本發明一實施例所繪示的另一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。圖3為依據圖2實施例所繪示的一種溝槽式閘極金氧半場效電晶體的立體示意圖。
請參照圖2A，於基底200上形成磊晶層202。在一實施例中，基底200為具有第一導電型的半導體基底，例如是N型重摻雜的矽基底。在一實施例中，磊晶層202為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層。接著，於磊晶層202中形成至少一溝槽206。更具體地說，溝槽206位於主動區AA以及終端區TA的磊晶層202中，如圖3的立體示意圖所示。
繼之，於溝槽206的表面上形成絕緣材料層208。更具體地說，絕緣材料層208形成於磊晶層202的頂面、溝槽206的側壁與底面上。在一實施例中，絕緣材料層208的材料包括氧化矽，且其形成方法包括進行熱氧化製程或化學氣相沉積製程。
請參照圖2B，移除部分絕緣材料層208，以形成間隙壁形式的絕緣襯層208a。在一實施例中，移除部分絕緣材料層208的方法包括進行非等向性蝕刻製程。更具體地說，絕緣襯層208a形成於溝槽206的側壁上，且裸露出於溝槽206的底面。
接著，於主動區AA中溝槽206的下部形成第一導體層210。在一實施例中，第一導體層210為具有第二導電型的導體層，例如是P型導體層。在一實施例中，第一導體層210形成為包括下部分210a以及上部分210b，且上部分210b的摻雜濃度大於下部分210a的摻雜濃度。
在一實施例中，形成第一導體層210的方法包括於磊晶層202上形成第一導體材料層，且第一導體材料層填滿溝槽206。第一導體材料層的材料包括未摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。接著，進行第一次回蝕刻製程，移除溝槽206外的第一導體材料層。然後，進行第二次回蝕刻製程，移除主動區AA中的部分第一導體材料層，使得主動區AA中第一導體層的高度低於終端區TA中第一導體層的高度，如圖3的立體示意圖所示。然後，進行摻雜劑量不同的第一次離子植入製程以及第二次離子植入製程，以形成P型重摻雜的上部分210b以及P型輕摻雜的下部分210a。
請參照圖2C以及圖2D，於第一導體層210上形成層間絕緣層212a。在一實施例中，於磊晶層202上形成絕緣材料層212，且絕緣材料層212填滿溝槽206，如圖2C所示。在一實施例中，絕緣材料層212的材料包括氧化矽，且其形成方法包括進行化學氣相沉積製程。
然後，如圖2D所示，移除主動區AA中部分絕緣材料層212以形成層間絕緣層212a。在此移除步驟中，也會移除掉終端區TA的全部絕緣材料層212，如圖3的立體示意圖所示。在一實施例中，移除部分絕緣材料層212的方法包括進行回蝕刻製程。在一實施例中，所述移除步驟也會移除掉主動區AA中的部分絕緣襯層208a以形成絕緣襯層208b。在一實施例中，主動區AA中，層間絕緣層212a與磊晶層202之間配置有部分絕緣襯層208b。
請參照圖2E，於層間絕緣層212a上形成介電層214。更具體地說，介電層214覆蓋磊晶層102的頂面、溝槽206的上側壁207以及層間絕緣層212a的頂面。在一實施例中，介電層214的材料包括氧化矽，且其形成方法包括進行化學氣相沉積製程。在此實施例中，介電層214作為閘介電層。
請參照圖2F，於主動區AA中的介電層214上形成第二導體層216。在一實施例中，第二導體層216為具有第一導電型的導體層，例如是N型導體層。在一實施例中，形成第二導體層216的方法包括於磊晶層202上形成第二導體材料層，且第二導體材料層填滿溝槽206。第二導體材料層的材料包括未摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。接著，進行第一次回蝕刻製程，移除溝槽206外的第二導體材料層。在此回蝕刻製程中，也會移除掉終端區TA的全部第二導體材料層，如圖3的立體示意圖所示。然後，進行第二次回蝕刻製程，移除主動區AA中的部分第二導體材料層。之後，進行離子植入製程，以形成N型重摻雜的第二導體層216。
請參照圖2G，於磊晶層202中形成主體層218。在一實施例中，主體層218為具有第二導電型的主體層，例如是P型主體層，且其形成方法包括進行離子植入製程。
然後，於主體層218中形成摻雜區220。在一實施例中，摻雜區220為具有第一導電型的摻雜區，例如是N型重摻雜區，且其形成方法包括進行離子植入製程。
接著，於介電層214上以及第二導體層216上形成介電層224。在一實施例中，介電層224的材料包括氧化矽、硼磷矽玻璃（BPSG）、磷矽玻璃（PSG）、氟矽玻璃（FSG）或未摻雜矽玻璃（USG），且其形成方法包括進行化學氣相沉積製程。
請參照圖2H，形成貫穿介電層224及介電層214的第一開口OP1，以及形成貫穿介電層124、介電層214及摻雜區220的第二開口OP2。在此實施例中，第一開口OP1位於終端區TA中，第二開口OP2位於主動區AA中，如圖3的立體示意圖所示。形成所述開口的方法包括進行微影蝕刻製程。在一實施例中，視製程需要，第一開口OP1以及第二開口OP2中每一者的形狀包括條狀、塊狀或其組合。
之後，於介電層224上形成金屬層226，且金屬層226填入第一開口OP1以及中第二開口OP2中。填入第一開口OP1中的部分金屬層226構成第一接觸部227，而填入第二開口OP2中的部分金屬層226構成第二接觸部228。至此，完成本發明的溝槽式閘極金氧半場效電晶體20的製作。
在上述實施例中，作為電流導出結構的第一接觸部227是設置於終端區TA中並與第一導體層210以及金屬層226直接接觸而達到電流分散的效用。
圖4A至圖4G為依據本發明又一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。
請參照圖4A，於基底300上形成磊晶層302。在一實施例中，基底300為具有第一導電型的半導體基底，例如是N型重摻雜的矽基底。在一實施例中，磊晶層302為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層。接著，於磊晶層302中形成至少一溝槽306。更具體地說，溝槽306位於主動區AA的磊晶層302中。
繼之，於溝槽306的表面上形成絕緣材料層308。更具體地說，絕緣材料層308形成於磊晶層302的頂面、溝槽306的側壁與底面上。在一實施例中，絕緣材料層308的材料包括氧化矽，且其形成方法包括進行熱氧化製程或化學氣相沉積製程。
之後，於溝槽306中形成第一導體層310。在一實施例中，第一導體層310為具有第二導電型的導體層，例如是P型導體層。在一實施例中，形成第一導體層310的方法包括於磊晶層302上形成第一導體材料層，且第一導體材料層填滿溝槽306。第一導體材料層的材料包括未摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。接著，進行回蝕刻製程，以移除溝槽306外的第一導體材料層。然後，對剩餘的第一導體材料層進行離子植入製程。
請參照圖4B，移除部分絕緣材料層308，以形成環繞第一導體層310的開口311。剩餘的絕緣材料層308稱為絕緣襯層308a，其配置於第一導體層310的下部與磊晶層302之間。在一實施例中，開口311裸露出第一導體層310的上部以及絕緣襯層308a的頂面。在一實施例中，開口311具有實質上垂直側壁。在一實施例中，移除部分絕緣材料層308的步驟包括進行回蝕刻製程。
請參照圖4C以及圖4D，使開口311變寬。在一實施例中，於開口311的表面上形成犧牲絕緣層313，且犧牲絕緣層313覆蓋第一導體層310的上部，如圖4C所示。在一實施例中，犧牲絕緣層313的材料包括氧化矽，且其形成方法包括進行熱氧化製程。在一實施例中，此熱氧化製程也會消耗掉部分第一導體層310，以形成上窄下寬的第一導體層310a。接著，移除犧牲絕緣層313，如圖4D所示。在一實施例中，移除犧牲絕緣層313的方法包括進行蝕刻製程。在一實施例中，變寬的開口311具有弧狀側壁。在一實施例中，溝槽306包括下溝槽306a以及上溝槽306b，且上溝槽306b的寬度大於下溝槽306a的寬度。此外，上溝槽306b具有弧狀側壁，且下溝槽306a具有實質上垂直側壁。
請參照圖4E，於開口311中形成層間絕緣層312。更具體地說，層間絕緣層312覆蓋磊晶層102的頂面、溝槽206的上側壁307、絕緣襯層308a的頂面以及第一導體層310a的頂面。在一實施例中，層間絕緣層312的材料包括氧化矽，且其形成方法包括進行化學氣相沉積製程。在此實施例中，層間絕緣層312也作為閘介電層。
之後，於開口311中填入第二導體層314。在一實施例中，第二導體層314為具有第一導電型的導體層，例如是N型導體層。在一實施例中，形成第二導體層314的方法包括於層間絕緣層312上形成第二導體材料層。第二導體材料層包括未摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。接著，進行回蝕刻製程，以移除部分第二導體材料層。之後，進行離子植入製程，以形成N型重摻雜的第二導體層314。在一實施例中，層間絕緣層312配置於第二導體層314與第一導體層310a之間以及第二導體層314與絕緣襯層308a之間。
請參照圖4F，於磊晶層302中形成主體層318。在一實施例中，主體層318為具有第二導電型的主體層，例如是P型主體層，且其形成方法包括進行離子植入製程。
然後，於主體層318中形成摻雜區320。在一實施例中，摻雜區320為具有第一導電型的摻雜區，例如是N型重摻雜區，且其形成方法包括進行離子植入製程。
接著，於第二導體層316上形成介電層324。在一實施例中，介電層324的材料包括氧化矽、硼磷矽玻璃（BPSG）、磷矽玻璃（PSG）、氟矽玻璃（FSG）或未摻雜矽玻璃（USG），且其形成方法包括進行化學氣相沉積製程。
請參照圖4G，形成貫穿介電層324以及層間絕緣層312的第一開口OP1，以及形成貫穿介電層324、層間絕緣層312以及摻雜區320的第二開口OP2。在此實施例中，第一開口OP1以及第二開口OP2位於主動區AA中。形成所述開口的方法包括進行微影蝕刻製程。在一實施例中，視製程需要，第一開口OP1以及第二開口OP2中每一者的形狀包括條狀、塊狀或其組合。
之後，於介電層324上形成金屬層326，且金屬層326填入第一開口OP1以及中第二開口OP2中。填入第一開口OP1中的部分金屬層326構成第一接觸部327，而填入第二開口OP2中的部分金屬層326構成第二接觸部328。至此，完成本發明的溝槽式閘極金氧半場效電晶體30的製作。
在以上的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明，但本發明並不以此為限。本領域具有通常知識者應了解，第一導電型也可以為P型，而第二導電型為N型。
以下，將參照圖1H、圖2H、圖3以及圖4G來說明本發明的溝槽式閘極金氧半場效電晶體的結構。
在一實施例中，溝槽式閘極金氧半場效電晶體10/20/30包括具有第一導電型的基底100/200/300、具有第一導電型的磊晶層102/202/302、具有第二導電型的第一導體層110/210/310a、第二導體層116/216/314以及層間絕緣層112a/212a/312。
磊晶層102/202/302配置於基底100/200/300上且具有至少一溝槽106/206/306。第一導體層110/210/310a配置於溝槽106/206/306的下部且與磊晶層102/202/302實體接觸。
在一實施例中，第一導體層110/310a的摻雜濃度大致上均一。然而，本發明並不以此為限。在另一實施例中，第一導體層210的上部分210b的摻雜濃度大於第一導體層210的下部分210a的摻雜濃度。
在本發明中，溝槽106/206/306底部沒有氧化層，使得第一導體層110/210/310a直接連接磊晶層102/202/302，以在溝槽106/206/306底部形成PN接面。本發明溝槽內的氧化物並無最小厚度的限制，故可應用於窄間距（narrow pitch）結構。
第二導體層116/216/314配置於溝槽106/206/306的上部。層間絕緣層112a/212a/312配置於第一導體層110/210/310a與第二導體層116/216/314之間。
在一實施例中，第二導體層116/216/314的導電型與第一導體層110/210/310的導電型相反。然而，本發明並不以此為限。在另一實施例中，第二導體層116/216/314的導電型與第一導體層110/210/310的導電型相同。
在一實施例中，溝槽式閘極金氧半場效電晶體10/20/30更包括絕緣襯層108b/208b/308a，其配置於第一導體層110/210/310a的側壁109/209/309與磊晶層102/202/302之間。
在本發明中，在磊晶層102/202/302中的溝槽106/206/306兩側有薄絕緣襯層108b/208b/308a，以防止在中對多晶矽進行摻雜製程時，摻雜物過度擴散到兩側的磊晶層102/202/302。基於此結構，本發明的磊晶層濃度可選用更濃的摻雜，進而降低導通電阻（on-resistance，Ron）。
在一實施例中，溝槽式閘極金氧半場效電晶體更包括金屬層126/226/326，其配置於第二導體層116/216/314上方並與第一導體層110/210/310a電性連接。
在一實施例中，如圖1H以及圖4G所示，金屬層126/326於主動區AA中通過第一接觸部127/327與第一導體層110/310a電性連接。此外，第一接觸部127/327的形狀包括條狀、塊狀或其組合。
在一實施例中，如圖1H所示，第二導體層116配置於溝槽106的上側壁107上且位於第一接觸部127與上側壁107之間。在一實施例中，溝槽式閘極金氧半場效電晶體10更包括罩幕層122，其配置於第二導體層116與第一接觸部127之間。
在一實施例中，如圖4G所示，第二導體層314配置於溝槽306的上側壁307上且環繞第一導體層310a。在一實施例中，層間絕緣層312更配置於第二導體層314與磊晶層302之間。
在一實施例中，如圖2H以及圖3所示，金屬層226於主動區AA中並未與第一導體層210接觸。更具體地說，金屬層226於終端區TA中透過第一接觸部227與所述第一導體層210的上部分210b電性連接。此外，第一接觸部227的形狀包括條狀、塊狀或其組合。
在本發明中，在第一導體層110/210/310a的頂部有電流導出結構（例如第一接觸部127/227/327），其結構直接連接源極金屬層（source metal layer），用以在元件運作過程中達到電流分流的效用。
在一實施例中，如圖1H、圖2H以及圖3所示，溝槽式閘極金氧半場效電晶體10/20更包括介電層114/214，其配置於第二導體層116/216與磊晶層102/202之間以及第二導體層116/216與層間絕緣層112a/212a之間。
在一實施例中，如圖1H、圖2H所示，在溝槽式閘極金氧半場效電晶體10/20中，溝槽106/206的頂部寬度實質上等於其底部寬度。然而，本發明並不以此為限。在另一實施例中，如圖4G所示，在溝槽式閘極金氧半場效電晶體30中，溝槽306的頂部寬度大於其底部寬度。
綜上所述，在本發明的溝槽式閘極金氧半場效電晶體中，下電極（例如第一導體層）與磊晶層實體接觸，且下電極與磊晶層的導電性相反，以在溝槽的底部形成PN接面。另外，在溝槽底部無需形成厚氧化層，因此可有效縮小溝槽尺寸，提高元件集積度。
此外，金屬層於主動區或終端區中通過電流導出結構（例如第一接觸部）與下電極電性連接，故可於元件操作期間達到電流分散的效用。換言之，本發明結構的電位分佈較均勻，且沒有溝槽底部電位線高度集中的現象，可大幅提高元件的崩潰電壓（BVD）。當本發明的閘極導通時，電流除了從溝槽兩側流通，亦可自溝槽內的電流導出結構流通，進而降低導通電阻（Ron）。本發明的結構中，磊晶層與溝槽內的多晶矽在操作中可即時交換電子，亦即，側壁上的絕緣層整片為大量電容並聯，故可得到極小的源極-汲極電容（Cds）。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30‧‧‧溝槽式閘極金氧半場效電晶體
100、200、300‧‧‧基底
102、202、302‧‧‧磊晶層
106、206、306‧‧‧溝槽
107、207、307‧‧‧上側壁
108、208、308‧‧‧絕緣材料層
108b、208b、308a‧‧‧絕緣襯層
109、209、309‧‧‧側壁
110、210、310a‧‧‧第一導體層
112、212‧‧‧絕緣材料層
112a、212a、312‧‧‧層間絕緣層
114、214‧‧‧介電層
116、216、314‧‧‧第二導體層
118、218、318‧‧‧主體層
120、220、320‧‧‧摻雜區
122‧‧‧罩幕層
124、224、324‧‧‧介電層
126、226、326‧‧‧金屬層
127、227、327‧‧‧第一接觸部
128、228、328‧‧‧第二接觸部
210a‧‧‧下部分
210b‧‧‧上部分
306a‧‧‧下溝槽
306b‧‧‧上溝槽
AA‧‧‧主動區
OP1‧‧‧第一開口
OP2‧‧‧第二開口
TA‧‧‧終端區
圖1A至圖1H為依據本發明一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。 圖2A至圖2H為依據本發明另一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。 圖3為依據本發明另一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的立體示意圖。 圖4A至圖4G為依據本發明又一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。

Claims (16)

  1. 一種溝槽式閘極金氧半場效電晶體，包括： 具有第一導電型的磊晶層，配置於具有第一導電型的基底上且具有至少一溝槽； 具有第二導電型的第一導體層，配置於所述溝槽的下部且與所述磊晶層實體接觸； 第二導體層，配置於所述溝槽的上部；以及 層間絕緣層，配置於所述第一導體層與所述第二導體層之間。
  2. 如申請專利範圍第1項所述的溝槽式閘極金氧半場效電晶體，更包括絕緣襯層，其配置於所述第一導體層的側壁與所述磊晶層之間。
  3. 如申請專利範圍第1項所述的溝槽式閘極金氧半場效電晶體，更包括金屬層，其配置於所述第二導體層上方並與所述第一導體層電性連接。
  4. 如申請專利範圍第3項所述的溝槽式閘極金氧半場效電晶體，其中所述金屬層於主動區中通過位於所述溝槽的第一接觸部與所述第一導體層電性連接。
  5. 如申請專利範圍第4項所述的溝槽式閘極金氧半場效電晶體，其中所述第一接觸部的形狀包括條狀、塊狀或其組合。
  6. 如申請專利範圍第4項所述的溝槽式閘極金氧半場效電晶體，其中所述第二導體層配置於所述溝槽的上側壁上且位於所述第一接觸部與所述上側壁之間。
  7. 如申請專利範圍第4項所述的溝槽式閘極金氧半場效電晶體，更包括罩幕層，其配置於所述第二導體層與所述第一接觸部之間。
  8. 如申請專利範圍第3項所述的溝槽式閘極金氧半場效電晶體，其中所述金屬層於主動區中並未與所述第一導體層接觸。
  9. 如申請專利範圍第8項所述的溝槽式閘極金氧半場效電晶體，其中所述金屬層於終端區中透過第一接觸部與所述第一導體層的上部分電性連接。
  10. 如申請專利範圍第9項所述的溝槽式閘極金氧半場效電晶體，其中所述第一接觸部的形狀包括條狀、塊狀或其組合。
  11. 如申請專利範圍第9項所述的溝槽式閘極金氧半場效電晶體，其中所述第一導體層的所述上部分的摻雜濃度大於所述第一導體層的下部分的摻雜濃度。
  12. 如申請專利範圍第1項所述的溝槽式閘極金氧半場效電晶體，其中所述第二導體層配置於所述溝槽的上側壁上且環繞所述第一導體層。
  13. 如申請專利範圍第12項所述的溝槽式閘極金氧半場效電晶體，其中所述層間絕緣層更配置於所述第二導體層與所述磊晶層之間。
  14. 如申請專利範圍第1項所述的溝槽式閘極金氧半場效電晶體，更包括介電層，其配置於所述第二導體層與所述磊晶層之間以及所述第二導體層與所述層間絕緣層之間。
  15. 如申請專利範圍第1項所述的溝槽式閘極金氧半場效電晶體，其中所述溝槽的頂部寬度實質上等於所述溝槽的底部寬度。
  16. 如申請專利範圍第1項所述的溝槽式閘極金氧半場效電晶體，其中所述溝槽的頂部寬度大於所述溝槽的底部寬度。
TW107106047A 2018-02-23 2018-02-23 溝槽式閘極金氧半場效電晶體 TW201937607A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107106047A TW201937607A (zh) 2018-02-23 2018-02-23 溝槽式閘極金氧半場效電晶體
CN201810357463.1A CN110190123A (zh) 2018-02-23 2018-04-20 沟槽式栅极金氧半场效晶体管
US16/040,542 US10418442B1 (en) 2018-02-23 2018-07-20 Trench gate MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107106047A TW201937607A (zh) 2018-02-23 2018-02-23 溝槽式閘極金氧半場效電晶體

Publications (1)

Publication Number Publication Date
TW201937607A true TW201937607A (zh) 2019-09-16

Family

ID=67684674

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106047A TW201937607A (zh) 2018-02-23 2018-02-23 溝槽式閘極金氧半場效電晶體

Country Status (3)

Country Link
US (1) US10418442B1 (zh)
CN (1) CN110190123A (zh)
TW (1) TW201937607A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477550B (zh) * 2020-05-26 2022-11-18 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1211541B1 (en) 1999-07-14 2008-02-13 NEC Display Solutions, Ltd. Image-forming optical system
GB0104342D0 (en) 2001-02-22 2001-04-11 Koninkl Philips Electronics Nv Semiconductor devices
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7405452B2 (en) 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
ITMI20130030A1 (it) * 2013-01-11 2014-07-12 St Microelectronics Srl Dispositivo elettronico comprendente regioni conduttive e regioni dummy
US10141415B2 (en) * 2016-01-12 2018-11-27 Infineon Technologies Americas Corp. Combined gate and source trench formation and related structure

Also Published As

Publication number Publication date
CN110190123A (zh) 2019-08-30
US20190267449A1 (en) 2019-08-29
US10418442B1 (en) 2019-09-17

Similar Documents

Publication Publication Date Title
US10269953B2 (en) Semiconductor device having a trench gate
KR101447016B1 (ko) 평평한 쇼트키 콘택을 형성하기 위한 구조 및 방법
US9406795B2 (en) Trench gate MOSFET
JP6744270B2 (ja) 半導体装置及びその製造方法
KR100970282B1 (ko) 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
US9722071B1 (en) Trench power transistor
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
TWI512841B (zh) 溝槽式閘極金氧半場效電晶體的製造方法
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
US11652170B2 (en) Trench field effect transistor structure free from contact hole
CN109887840B (zh) 沟槽式栅极金氧半场效晶体管的制造方法
TW201937607A (zh) 溝槽式閘極金氧半場效電晶體
CN106601811B (zh) 沟槽式功率晶体管
TW202209676A (zh) 溝槽金氧半電晶體元件及其製造方法
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
TWI435447B (zh) 功率金氧半導體場效電晶體及其製造方法
JPH0493083A (ja) 半導体装置およびその製造方法
CN110767550A (zh) Mosfet制作方法
CN113725077B (zh) 肖特基势垒器件及其形成方法
TWI742221B (zh) 溝槽金氧半導體元件及其製造方法
TWI737855B (zh) 功率電晶體及其製造方法
TW202338938A (zh) 半導體結構以及閘極結構的製造方法
TW201926470A (zh) 溝槽式閘極金氧半場效電晶體
TW201926714A (zh) 溝槽金氧半導體元件
KR20040095075A (ko) 반도체 소자에서 게이트 형성 방법