TW201926714A - 溝槽金氧半導體元件 - Google Patents

Abstract

一種溝槽金氧半導體元件，包括基底、電晶體晶胞與終端區結構。基底具有位於主動區中的第一溝槽及位於終端區中的第二溝槽。電晶體晶胞位於主動區中。終端區結構位於終端區中。終端區結構包括第三電極、第一絕緣層、第一導電型的多個第一摻雜區與第二導電型的多個第二摻雜區。第三電極位於第二溝槽中，且包括延伸至基底的頂面上的延伸部。第一絕緣層包括位於第二溝槽中的第三電極與基底之間的部分及位於延伸部與基底的頂面之間的另一部分。第一導電型的第一摻雜區與第二導電型的第二摻雜區交互配置於延伸部中，而形成多個PN接面。

Description

溝槽金氧半導體元件

本發明是有關於一種半導體元件，且特別是有關於一種溝槽金氧半導體元件。

在電源開關領域中，金氧半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)已廣泛應用，其經由閘極接收控制信號，導通源極與汲極以達到電源開關的功能。當電源開關在使用時，常會因為外部靜電產生靜電放電(Electrostatic Discharge，ESD)導致元件擊穿或燒毀，故通常會在元件內設置靜電放電保護元件，以防止靜電放電造成的損害。

傳統靜電放電保護元件為獨立的齊納二極體(zener diode)結構，串聯配置於閘極的接觸窗與源極的接觸窗之間。然而，此結構需使用額外的製程來製作，導致製程成本增加。

本發明提供一種溝槽金氧半導體元件及其製造方法，可有效地減少製程數並降低製程成本。

本發明提出一種溝槽金氧半導體元件，包括基底、電晶體晶胞與終端區結構。基底定義有主動區及終端區。基底具有位於主動區中的第一溝槽及位於終端區中的第二溝槽。電晶體晶胞位於主動區中。電晶體晶胞包括第一電極與第二電極。第一電極位於第一溝槽中。第二電極位於第一溝槽中，且位於第一電極上。基底、第一電極與第二電極彼此電性隔離。終端區結構位於終端區中。終端區結構包括第三電極、第一絕緣層、第一導電型的多個第一摻雜區與第二導電型的多個第二摻雜區。第三電極位於第二溝槽中，且包括延伸至基底的頂面上的延伸部。第一絕緣層包括位於第二溝槽中的第三電極與基底之間的部分，及位於延伸部與基底的頂面之間的另一部分。第一導電型的第一摻雜區與第二導電型的第二摻雜區交互配置於延伸部中，而形成多個PN接面。

在本發明之一實施例中，溝槽金氧半導體元件中的第一電極與第三電極可由同一道成膜製程所形成。

在本發明之一實施例中，溝槽金氧半導體元件中的電晶體晶胞更包括第二絕緣層。第二絕緣層位於第一電極與第一溝槽的表面之間。第一絕緣層與第二絕緣層可由同一道成膜製程所形成。

在本發明之一實施例中，溝槽金氧半導體元件中的第三電極可具有第一導電型。

在本發明之一實施例中，溝槽金氧半導體元件中的電晶體晶胞更可包括第三摻雜區與第四摻雜區。第三摻雜區與第四摻雜區可具有第二導電型。第三摻雜區與第四摻雜區分別位於第二電極的一側與另一側的基底中。

在本發明之一實施例中，溝槽金氧半導體元件中的第二摻雜區、第三摻雜區與第四摻雜區可由同一道摻雜製程所形成。

在本發明之一實施例中，溝槽金氧半導體元件中的電晶體晶胞更可包括第五摻雜區與第六摻雜區。第五摻雜區與第六摻雜區可具有第一導電型。第五摻雜區與第六摻雜區分別位於第二電極的一側與另一側的基底中。第三摻雜區與第四摻雜區分別位於第五摻雜區與第六摻雜區中。

在本發明之一實施例中，溝槽金氧半導體元件中的終端區結構更可包括第一導體層與第二導體層。第一導體層電性連接於位於延伸部的一端的第二摻雜區。第二導體層電性連接於位於延伸部的另一端的第二摻雜區。

本發明提出一種溝槽金氧半導體元件的製造方法，包括以下步驟。提供基底。基底定義有主動區及終端區。於基底中形成位於主動區中的第一溝槽及位於終端區中的第二溝槽。於主動區中形成電晶體晶胞。電晶體晶胞包括第一電極與第二電極。第一電極位於第一溝槽中。第二電極位於第一溝槽中，且位於第一電極上。基底、第一電極與第二電極彼此電性隔離。於終端區中形成終端區結構。終端區結構包括第三電極、第一絕緣層、第一導電型的多個第一摻雜區與第二導電型的多個第二摻雜區。第三電極位於第二溝槽中，且包括延伸至基底的頂面上的延伸部。第一絕緣層包括位於第二溝槽中的第三電極與基底之間的部分，及位於延伸部與基底的頂面之間的另一部分。第一導電型的第一摻雜區與第二導電型的第二摻雜區交互配置於延伸部中，而形成多個PN接面。

在本發明之一實施例中，上述製造方法中的第三電極可具有第一導電型。

在本發明之一實施例中，上述製造方法中的第一電極與第三電極的形成方法可包括以下步驟。形成連續的導體材料層。導體材料層位於第一溝槽中、第二溝槽中與終端區中的基底的頂面上方。對導體材料層進行圖案化製程，而於主動區中形成第一電極，且於終端區中形成第三電極。

在本發明之一實施例中，上述製造方法中的電晶體晶胞更可包括第二絕緣層。第二絕緣層位於第一電極與第一溝槽的表面之間。第一絕緣層與第二絕緣層可由同一道成膜製程所形成。

在本發明之一實施例中，上述製造方法中的第一絕緣層與第二絕緣層的形成方法可包括以下步驟。形成連續的絕緣材料層。絕緣材料層位於第一溝槽的表面上、第二溝槽的表面上與基底的頂面上。移除位於第一溝槽與第二溝槽外部且未被第三電極所覆蓋的絕緣材料層，而於主動區中形成第二絕緣層，且於終端區中形成第一絕緣層。

在本發明之一實施例中，上述製造方法中的電晶體晶胞更可包括第三摻雜區與第四摻雜區。第三摻雜區與第四摻雜區可具有第二導電型。第三摻雜區與第四摻雜區分別位於第二電極的一側與另一側的基底中。

在本發明之一實施例中，上述製造方法中的第二摻雜區、第三摻雜區與第四摻雜區可由同一道摻雜製程所形成。

在本發明之一實施例中，上述製造方法中的電晶體晶胞更可包括第五摻雜區與第六摻雜區。第五摻雜區與第六摻雜區可具有第一導電型。第五摻雜區與第六摻雜區分別位於第二電極的一側與另一側的基底中。第三摻雜區與第四摻雜區分別位於第五摻雜區與第六摻雜區中。

在本發明之一實施例中，上述製造方法更可包括以下步驟。形成第一導體層。第一導體層電性連接於位於延伸部的一端的第二摻雜區。形成第二導體層。第二導體層電性連接於位於延伸部的另一端的第二摻雜區。

基於上述，本發明所提出的溝槽金氧半導體元件及其製造方法，可同時形成位於第二溝槽中的第三電極與位於基底的頂面上的延伸部(靜電放電保護結構的主體層)，因此可有效地減少製程數並降低製造成本。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1G為本發明一實施例的溝槽金氧半導體元件的製造流程剖面圖。

請參照圖1A，提供基底100。基底100包括矽基底，且更包括設置在矽基底上的磊晶矽層。基底100定義有主動區R1及終端區R2。

接著，於基底100中形成位於主動區R1中的溝槽102及位於終端區R2中的溝槽104。溝槽102與溝槽104的形成可藉由微影製程與蝕刻製程對基底100進行圖案化。

請參照圖1B，形成連續的絕緣材料層106。絕緣材料層106位於溝槽102的表面上、溝槽104的表面上與基底100的頂面上。絕緣材料層106的材料可為氧化矽。絕緣材料層106的形成方法可為熱氧化法或化學氣相沉積法。

接下來，於絕緣材料層106上形成連續的導體材料層108。導體材料層108可位於溝槽102中、溝槽104中與終端區R2中的基底100的頂面上方。導體材料層108具有第一導電型。在此實施例中，第一導電型是以P型導電型為例來進行說明。導體材料層108的材料可為摻雜多晶矽。摻雜多晶矽的形成方法可為先形成未摻雜多晶矽，再對未摻雜多晶矽進行摻雜，或者使用臨場(in-situ)摻雜的化學汽相沉積法。

請參照圖1C，對導體材料層108進行圖案化製程，而於主動區R1中形成電極108a，且於終端區R2中形成電極108b。電極108a位於溝槽102中，且可作為遮蔽閘極。電極108a的頂面可低於基底100的頂面。電極108b位於溝槽104中，且包括延伸至基底100的頂面上的延伸部EP。延伸部EP可作為靜電放電保護結構的主體層。在此實施例中，位於溝槽104中的電極108b與位於基底100的頂面上的延伸部EP(靜電放電保護結構的主體層)由同一道成膜製程同時形成。電極108a與電極108b亦由同一道成膜製程所形成，可減少製程數並降低製造成本。

再者，形成覆蓋絕緣材料層106與電極108b且填入溝槽102的絕緣材料層110。絕緣材料層110的材料可為氧化矽。絕緣材料層110的形成方法可為化學氣相沉積法。

請參照圖1D，可移除位於溝槽102外部的絕緣材料層110，而於溝槽102中的電極108a上形成絕緣層110a。部分絕緣材料層110的移除方法可為濕式蝕刻法。

隨後，移除位於溝槽102與溝槽104外部且未被電極108b所覆蓋的絕緣材料層106，而於主動區R1中形成絕緣層106a，且於終端區R2中形成絕緣層106b。絕緣層106a位於電極108a與溝槽102的表面之間。絕緣層106b包括位於溝槽104中的電極108b與基底100之間的部分，及位於延伸部EP與基底100的頂面之間的另一部分。在此實施例中，絕緣層106b與絕緣層106a由同一道成膜製程所形成，藉此可進一步地減少製程數並降低製造成本。部分絕緣材料層106的移除方法可為濕式蝕刻法。部分絕緣材料層106與部分絕緣材料層110由同一道蝕刻製程進行移除，但本發明並不以此為限。

接著，請參照圖1E，可移除溝槽102中的部分絕緣層106a與部分絕緣層110a，以降低絕緣層106a與絕緣層110a的高度。部分絕緣層106a與部分絕緣層110a的移除方法可為先形成暴露出主動區R1的圖案化光阻層(未示出)，再藉由濕式蝕刻法移除圖案化光阻層所暴露出的主動區R1中的部分絕緣層106a與部分絕緣層110a，然後移除圖案化光阻層。

請參照圖1F，於溝槽102的側壁的表面上形成絕緣層112。絕緣層112更可形成於溝槽102兩側的基底100的頂面上。此外，在形成絕緣層112的製程中，同時於溝槽104外部的電極108b及其延伸部EP上形成絕緣層114。絕緣層112與絕緣層114的材料可為氧化矽。絕緣層112與絕緣層114的形成方法可為熱氧化法。

接下來，於溝槽102中形成電極116。電極116位於電極108a上。基底100、電極108a與電極116可藉由絕緣層106a、絕緣層110a與絕緣層112而彼此電性隔離。電極116可具有第二導電型。第二導電型可為P型導電型或N型導電型。第二導電型與第一導電型為不同導電型。在此實施例中，第二導電型是以N型導電型為例來進行說明。電極116的材料可為摻雜多晶矽。摻雜多晶矽的形成方法可為先形成未摻雜多晶矽，再對未摻雜多晶矽進行摻雜，或者使用臨場摻雜的化學汽相沉積法。電極116的形成方法可為先藉由化學氣相沉積法形成導體材料層(未示出)，再對導體材料層進行回蝕刻製程。

之後，於電極116的一側與另一側的基底100中形成摻雜區118與摻雜區120。摻雜區118與摻雜區120可具有第一導電型。在此實施例中，摻雜區118與摻雜區120是以具有P型導電型為例來進行說明。摻雜區118與摻雜區120的形成方法可為以圖案化光阻層(未示出)為罩幕，對基底100進行離子植入製程，接著再移除圖案化光阻層。

再者，於延伸部EP中交互形成第一導電型的摻雜區122與第二導電型的摻雜區124，而形成多個PN接面。此外，交互設置的摻雜區122與摻雜區124所形成的多個PN接面可作為靜電放電保護結構。摻雜區122與摻雜區124的形成方法可為以圖案化光阻層(未示出)為罩幕，並以第二導電型摻質對第一導電型的延伸部EP進行離子植入製程，而在第一導電型的延伸部EP中交互形成第一導電型的摻雜區122與第二導電型的摻雜區124，接著再移除圖案化光阻層。在此實施例中，摻雜區122是以P型摻雜區為例來進行說明，且摻雜區124是以N型摻雜區為例來進行說明。

此外，於電極116的一側與另一側的基底100中形成摻雜區126與摻雜區128。摻雜區126與摻雜區128可具有第二導電型。摻雜區126與摻雜區128分別位於摻雜區118與摻雜區120中。在此實施例中，摻雜區126與摻雜區128是以具有N型導電型為例來進行說明。摻雜區126與摻雜區128的形成方法可為以圖案化光阻層(未示出)為罩幕，對基底100進行離子植入製程，接著再移除圖案化光阻層。摻雜區124、摻雜區126與摻雜區128可由同一道摻雜製程所形成，藉此可進一步地減少製程數並降低製造成本，但本發明並不以此為限。

請參照圖1G，形成覆蓋絕緣層112、絕緣層114與電極116的絕緣層130。絕緣層130的材料可為氧化矽。絕緣層130的形成方法可為化學氣相沉積法。

接著，於絕緣層130中形成接觸窗132與接觸窗134，且可於絕緣層130上形成導體層136與導體層138。導體層136可藉由接觸窗132電性連接於位於延伸部EP的一端的摻雜區124。導體層138可藉由接觸窗134電性連接於位於延伸部EP的另一端的摻雜區124。接觸窗132、接觸窗134、導體層136與導體層138的材料可為銅、鋁或鎢，且可藉由金屬內連線製程所形成。

藉由上述實施例的溝槽金氧半導體元件10的製造方法，於主動區R1中形成電晶體晶胞140，且可於終端區R2中形成終端區結構142。溝槽金氧半導體元件10可為溝槽遮蔽閘極金氧半導體場效電晶體。

請參照圖1G，溝槽金氧半導體元件10包括基底100、電晶體晶胞140與終端區結構142。基底100定義有主動區R1及終端區R2。基底100具有位於主動區R1中的溝槽102及位於終端區R2中的溝槽104。

電晶體晶胞140位於主動區R1中。電晶體晶胞140包括電極108a與電極116，且更可包括絕緣層106a、絕緣層110a、絕緣層112、摻雜區118、摻雜區120、摻雜區126與摻雜區128中的至少一者。電極108a位於溝槽102中。電極116位於溝槽102中，且位於電極108a上。絕緣層106a位於電極108a與溝槽102的表面之間，絕緣層110a位於電極108a與電極116之間，且絕緣層112位於電極116與基底100之間，而使得基底100、電極108a與電極116彼此電性隔離。摻雜區118與摻雜區120分別位於電極116的一側與另一側的基底100中。摻雜區126與摻雜區128分別位於電極116的一側與另一側的基底100中，且摻雜區126與摻雜區128分別位於摻雜區118與摻雜區120中。

終端區結構142位於終端區R2中。終端區結構142包括電極108b、絕緣層106b、第一導電型的多個摻雜區122與第二導電型的多個摻雜區124，且更可包括絕緣層114、絕緣層130、接觸窗132、接觸窗134、導體層136與導體層138中的至少一者。電極108b位於溝槽104中，且包括延伸至基底100的頂面上的延伸部EP。絕緣層106b包括位於溝槽104中的電極108b與基底100之間的部分，及位於延伸部EP與基底100的頂面之間的另一部分。第一導電型的摻雜區122與第二導電型的摻雜區124交互配置於延伸部EP中，而形成多個PN接面。交互設置的摻雜區122與摻雜區124所形成的多個PN接面可作為靜電放電保護結構。絕緣層114設置於位於溝槽104外部的電極108b及其延伸部EP上。絕緣層130覆蓋絕緣層112、絕緣層114與電極116。接觸窗132與接觸窗134設置於絕緣層130中。導體層136與導體層138設置於絕緣層130上。導體層136可藉由接觸窗132電性連接於位於延伸部EP的一端的摻雜區124。導體層138可藉由接觸窗134電性連接於位於延伸部EP的另一端的摻雜區124。

溝槽金氧半導體元件10中的各構件的材料、形成方法與功效，已於上述實施例中進行詳盡地說明，於此不再重複說明。

基於上述實施例可知，在上述溝槽金氧半導體元件10及其製造方法中，由於可同時形成位於溝槽104中的電極108b與位於基底100的頂面上的延伸部EP(靜電放電保護結構的主體層)，因此可有效地減少製程數並降低製造成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧溝槽金氧半導體元件

100‧‧‧基底

102、104‧‧‧溝槽

106、110‧‧‧絕緣材料層

106a、106b、110a、112、114、130‧‧‧絕緣層

108‧‧‧導體材料層

108a、108b、116‧‧‧電極

118、120、122、124、126、128‧‧‧摻雜區

132、134‧‧‧接觸窗

136、138‧‧‧導體層

140‧‧‧電晶體晶胞

142‧‧‧終端區結構

EP‧‧‧延伸部

R1‧‧‧主動區

R2‧‧‧終端區

圖1A至圖1G為本發明一實施例的溝槽金氧半導體元件的製造流程剖面圖。

Claims (17)

1. 一種溝槽金氧半導體元件，包括： 基底，定義有主動區及終端區，且具有位於所述主動區中的第一溝槽及位於所述終端區中的第二溝槽； 電晶體晶胞，位於所述主動區中，且包括： 第一電極，位於所述第一溝槽中；以及 第二電極，位於所述第一溝槽中，且位於所述第一電極上，其中所述基底、所述第一電極與所述第二電極彼此電性隔離；以及 終端區結構，位於所述終端區中，且包括： 第三電極，位於所述第二溝槽中，且包括延伸至所述基底的頂面上的延伸部； 第一絕緣層，包括位於所述第二溝槽中的所述第三電極與所述基底之間的部分，及位於所述延伸部與所述基底的頂面之間的另一部分；以及 第一導電型的多個第一摻雜區與第二導電型的多個第二摻雜區，交互配置於所述延伸部中，而形成多個PN接面。
2. 如申請專利範圍第1項所述的溝槽金氧半導體元件，其中所述第一電極與所述第三電極由同一道成膜製程所形成。
3. 如申請專利範圍第1項所述的溝槽金氧半導體元件，其中所述電晶體晶胞更包括： 第二絕緣層，位於所述第一電極與所述第一溝槽的表面之間，其中所述第一絕緣層與所述第二絕緣層由同一道成膜製程所形成。
4. 如申請專利範圍第1項所述的溝槽金氧半導體元件，其中所述第三電極具有所述第一導電型。
5. 如申請專利範圍第1項所述的溝槽金氧半導體元件，其中所述電晶體晶胞更包括： 第三摻雜區與第四摻雜區，具有所述第二導電型，且分別位於所述第二電極的一側與另一側的所述基底中。
6. 如申請專利範圍第5項所述的溝槽金氧半導體元件，其中所述多個第二摻雜區、所述第三摻雜區與所述第四摻雜區由同一道摻雜製程所形成。
7. 如申請專利範圍第5項所述的溝槽金氧半導體元件，其中所述電晶體晶胞更包括： 第五摻雜區與第六摻雜區，具有所述第一導電型，且分別位於所述第二電極的一側與另一側的所述基底中，其中所述第三摻雜區與所述第四摻雜區分別位於所述第五摻雜區與所述第六摻雜區中。
8. 如申請專利範圍第1項所述的溝槽金氧半導體元件，其中所述終端區結構更包括： 第一導體層，電性連接於位於所述延伸部的一端的所述第二摻雜區；以及 第二導體層，電性連接於位於所述延伸部的另一端的所述第二摻雜區。
9. 一種溝槽金氧半導體元件的製造方法，包括： 提供基底，其中所述基底定義有主動區及終端區； 於所述基底中形成位於所述主動區中的第一溝槽及位於所述終端區中的第二溝槽； 於所述主動區中形成電晶體晶胞，其中所述電晶體晶胞包括： 第一電極，位於所述第一溝槽中；以及 第二電極，位於所述第一溝槽中，且位於所述第一電極上，其中所述基底、所述第一電極與所述第二電極彼此電性隔離；以及 於所述終端區中形成終端區結構，其中所述終端區結構包括： 第三電極，位於所述第二溝槽中，且包括延伸至所述基底的頂面上的延伸部； 第一絕緣層，包括位於所述第二溝槽中的所述第三電極與所述基底之間的部分，及位於所述延伸部與所述基底的頂面之間的另一部分；以及 第一導電型的多個第一摻雜區與第二導電型的多個第二摻雜區，交互配置於所述延伸部中，而形成多個PN接面。
10. 如申請專利範圍第9項所述的溝槽金氧半導體元件的製造方法，其中所述第三電極具有所述第一導電型。
11. 如申請專利範圍第9項所述的溝槽金氧半導體元件的製造方法，其中所述第一電極與所述第三電極的形成方法包括： 形成連續的導體材料層，其中所述導體材料層位於所述第一溝槽中、所述第二溝槽中與所述終端區中的所述基底的頂面上方；以及 對所述導體材料層進行圖案化製程，而於所述主動區中形成所述第一電極，且於所述終端區中形成所述第三電極。
12. 如申請專利範圍第9項所述的溝槽金氧半導體元件的製造方法，其中所述電晶體晶胞更包括： 第二絕緣層，位於所述第一電極與所述第一溝槽的表面之間，其中所述第一絕緣層與所述第二絕緣層由同一道成膜製程所形成。
13. 如申請專利範圍第12項所述的溝槽金氧半導體元件的製造方法，其中所述第一絕緣層與所述第二絕緣層的形成方法包括： 形成連續的絕緣材料層，其中所述絕緣材料層位於所述第一溝槽的表面上、所述第二溝槽的表面上與所述基底的頂面上；以及 移除位於所述第一溝槽與所述第二溝槽外部且未被所述第三電極所覆蓋的所述絕緣材料層，而於所述主動區中形成所述第二絕緣層，且於所述終端區中形成所述第一絕緣層。
14. 如申請專利範圍第9項所述的溝槽金氧半導體元件的製造方法，其中所述電晶體晶胞更包括： 第三摻雜區與第四摻雜區，具有所述第二導電型，且分別位於所述第二電極的一側與另一側的所述基底中。
15. 如申請專利範圍第14項所述的溝槽金氧半導體元件的製造方法，其中所述多個第二摻雜區、所述第三摻雜區與所述第四摻雜區由同一道摻雜製程所形成。
16. 如申請專利範圍第14項所述的溝槽金氧半導體元件的製造方法，其中所述電晶體晶胞更包括： 第五摻雜區與第六摻雜區，具有所述第一導電型，且分別位於所述第二電極的一側與另一側的所述基底中，其中所述第三摻雜區與所述第四摻雜區分別位於所述第五摻雜區與所述第六摻雜區中。
17. 如申請專利範圍第9項所述的溝槽金氧半導體元件的製造方法，更包括： 形成第一導體層，其中所述第一導體層電性連接於位於所述延伸部的一端的所述第二摻雜區；以及 形成第二導體層，其中所述第二導體層電性連接於位於所述延伸部的另一端的所述第二摻雜區。