TW201926626A - 溝槽金氧半導體元件 - Google Patents

Abstract

溝槽金氧半導體元件，包括基底、第一電極、第二電極、第一導電型的多個第一摻雜區與第二導電型的多個第二摻雜區。基底定義有主動區及終端區，且具有自主動區延伸至終端區的溝槽。第一電極位於溝槽中。第二電極位於溝槽中，且位於第一電極上。第二電極包括延伸至基底的頂面上的延伸部。基底、第一電極與第二電極彼此電性隔離。第一導電型的第一摻雜區與第二導電型的第二摻雜區交互配置於延伸部中，而形成多個PN接面。

Description

溝槽金氧半導體元件

本發明是有關於一種半導體元件，且特別是有關於一種溝槽金氧半導體元件。

在電源開關領域中，金氧半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)已廣泛應用，其經由閘極接收控制信號，導通源極與汲極以達到電源開關的功能。當電源開關在使用時，常會因為外部靜電產生靜電放電(Electrostatic Discharge，ESD)導致元件擊穿或燒毀，故通常會在元件內設置靜電放電保護元件，以防止靜電放電造成的損害。

傳統靜電放電保護元件為獨立的齊納二極體(zener diode)結構，串聯配置於閘極的接觸窗與源極的接觸窗之間。然而，此結構需使用額外的製程來製作，導致製程成本增加。

本發明提供一種溝槽金氧半導體元件及其製造方法，可有效地減少製程數並降低製程成本。

本發明提出一種溝槽金氧半導體元件，包括基底、第一電極、第二電極、第一導電型的多個第一摻雜區與第二導電型的多個第二摻雜區。基底定義有主動區及終端區，且具有自主動區延伸至終端區的溝槽。第一電極位於溝槽中。第二電極位於溝槽中，且位於第一電極上。第二電極包括延伸至基底的頂面上的延伸部。基底、第一電極與第二電極彼此電性隔離。第一導電型的第一摻雜區與第二導電型的第二摻雜區交互配置於延伸部中，而形成多個PN接面。

在本發明之一實施例中，溝槽金氧半導體元件更可包括第一絕緣層。第一絕緣層位於第一電極與基底之間。

在本發明之一實施例中，溝槽金氧半導體元件中的第一絕緣層更可延伸至終端區中的基底的頂面與延伸部之間。

在本發明之一實施例中，溝槽金氧半導體元件更可包括第二絕緣層。第二絕緣層位於第一電極與第二電極之間。

在本發明之一實施例中，溝槽金氧半導體元件更可包括第一導體層與第二導體層。第一導體層電性連接於位於延伸部的一側的第二摻雜區。第二導體層電性連接於位於延伸部的另一側的第二摻雜區。

在本發明之一實施例中，溝槽金氧半導體元件更可包括第三絕緣層。第三絕緣層位於第一導體層與延伸部之間，且位於第二導體層與延伸部之間。

本發明提出一種溝槽金氧半導體元件的製造方法，包括以下步驟。提供基底。基底定義有主動區及終端區。於基底中形成自主動區延伸至終端區的溝槽。於溝槽中形成第一電極。於溝槽中的第一電極上形成第二電極。第二電極包括延伸至基底的頂面上的延伸部。基底、第一電極與第二電極彼此電性隔離。於延伸部中交互地形成第一導電型的多個第一摻雜區與第二導電型的多個第二摻雜區，而形成多個PN接面。

在本發明之一實施例中，上述製造方法更包括於溝槽的表面上形成第一絕緣層。

在本發明之一實施例中，上述製造方法中的第一絕緣層更延伸至終端區結構中的基底的頂面上。

在本發明之一實施例中，上述製造方法更包括於第一電極與第二電極之間形成第二絕緣層。

在本發明之一實施例中，上述製造方法中的第一電極的形成方法可包括以下步驟。形成填入溝槽的第一電極層。對第一電極層進行圖案化製程。

在本發明之一實施例中，上述製造方法中的第二電極、第一摻雜區與第二摻雜區的形成方法包括以下步驟。形成填入溝槽的未摻雜的半導體材料層，且未摻雜的半導體材料層延伸至終端區中的基底的頂面上方。使用第一導電型摻質對終端區中的未摻雜的半導體材料層進行第一離子植入製程，而於終端區中形成第一摻雜區。使用第二導電型摻質分別對主動區的未摻雜的半導體材料層與終端區中的未摻雜的半導體材料層進行第二離子植入製程，而於主動區中形成第二電極，且於終端區中形成第二摻雜區。

在本發明之一實施例中，上述製造方法中的第二電極、第一摻雜區與第二摻雜區的形成方法包括以下步驟。形成填入溝槽的第一導電型的半導體材料層，且第一導電型的半導體材料層延伸至終端區中的基底的頂面上方。使用第二導電型摻質分別對主動區的第一導電型的半導體材料層與終端區中的第一導電型的半導體材料層進行離子植入製程，而於主動區中形成第二電極，且於終端區中形成第一摻雜區與第二摻雜區。

在本發明之一實施例中，上述製造方法中的第二電極、第一摻雜區與第二摻雜區的形成方法包括以下步驟。形成填入溝槽的第二導電型的半導體材料層，且第二導電型的半導體材料層延伸至終端區中的基底的頂面上方。使用第一導電型摻質對終端區的第二導電型的半導體材料層進行離子植入製程，而於主動區中形成第二電極，且於終端區中形成第一摻雜區與第二摻雜區。

在本發明之一實施例中，上述製造方法更包括以下步驟。形成第一導體層。第一導體層電性連接於位於延伸部的一側的第二摻雜區。形成第二導體層。第二導體層電性連接於位於延伸部的另一側的第二摻雜區。

在本發明之一實施例中，上述製造方法更包括於第一導體層與延伸部之間以及於第二導體層與延伸部之間形成第三絕緣層。

基於上述，本發明所提出的溝槽金氧半導體元件及其製造方法可同時形成主動區中的第二電極與終端區中的延伸部(靜電放電保護結構的主體層)，因此可有效地減少製程數並降低製造成本。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1H為本發明一實施例的溝槽金氧半導體元件的製造流程剖面圖。圖2為圖1H中的PN接面的上視圖。

請參照圖1A，提供基底100。基底100包括矽基底，且更可包括設置在矽基底上的磊晶矽層。基底100定義有主動區R1及終端區R2。

接著，於基底100中形成自主動區R1延伸至終端區R2的溝槽102。溝槽102的形成方法可藉由微影製程與蝕刻製程對基底100進行圖案化。

然後，於溝槽102的表面上形成絕緣層104。絕緣層104更延伸至終端區R2結構中的基底100的頂面上。絕緣層104的材料可為氧化矽。絕緣層104的形成方法可為熱氧化法或化學氣相沉積法。

請參照圖1B，形成填入溝槽102的電極層106。電極層106的形成方法可包括以下步驟。首先，形成填滿溝槽102的電極材料層(未示出)。接著，對電極材料層進行回蝕刻製程。電極材料層的材料可為摻雜多晶矽。摻雜多晶矽的形成方法可為先形成未摻雜多晶矽，再對未摻雜多晶矽進行摻雜，或者使用臨場(in-situ)摻雜的化學汽相沉積法。

請參照圖1C，對電極層106進行圖案化製程，藉此可於溝槽102中形成電極106a，作為主動區R1中的電晶體晶胞的遮蔽閘極。對電極層106進行圖案化的方法可組合使用微影製程與蝕刻製程。

此外，電極106a可具有第一導電型或第二導電型。第一導電型與第二導電型為不同導電型。在此實施例中，電極106a是以具有第一導電型為例來進行說明。

此外，第一導電型與第二導電型分別可為P型導電型與N型導電型中的一者與另一者。在此實施例中，第一導電型是以P型導電型，且第二導電型是以N型導電型為例來進行說明。

請參照圖1D，形成覆蓋電極106a與絕緣層104的絕緣材料層108。絕緣材料層108的材料可為氧化矽。絕緣材料層108的形成方法可為化學氣相沉積法。

請參照圖1E，對絕緣材料層108進行回蝕刻製程，以移除位於終端區R2中的絕緣層104的頂面上的絕緣材料層108。隨後，藉由微影製程與蝕刻製程對絕緣材料層108進行圖案化，藉此可於溝槽102中的電極106a上形成絕緣層108a。

請參照圖1F，形成填入溝槽102的半導體材料層110，且半導體材料層110延伸至終端區R2中的基底100的頂面上方。半導體材料層110形成於絕緣層108a與絕緣層104上，藉此半導體材料層110可與電極106a以及基底100電性隔離。半導體材料層110可為未摻雜半導體材料層、第一導電型半導體材料層或第二導電型半導體材料層。未摻雜半導體材料層的形成方法可為化學氣相沉積法。第一導電型半導體材料層與第二導電型半導體材料層的形成方法可為先形成未摻雜半導體材料層，再對未摻雜半導體材料層進行摻雜，或者使用臨場(in-situ)摻雜的化學汽相沉積法。

在此實施例中，半導體材料層110是以第二導電型半導體材料層為例來進行說明。接著，可使用第一導電型摻質對終端區R2的第二導電型的半導體材料層110進行離子植入製程，而於主動區R1中形成具有第二導電型的電極110a，且於終端區R2中形成第一導電型的摻雜區112與第二導電型的摻雜區114。詳細來說，位於主動區R1中的第二導電型的半導體材料層110作為具有第二導電型的電極110a。在藉由第一導電型摻質於終端區R2中的第二導電型的半導體材料層110中形成第一導電型的摻雜區112之後，位於摻雜區112之間的第二導電型的半導體材料層110作為第二導電型的摻雜區114。此外，依據產品需求，電極110a與摻雜區114的摻質濃度可藉由離子植入製程等摻雜製程調整為相同或不同。

請參照圖1G，降低主動區R1中的電極110a的高度。降低電極110a的高度的方法可組合使用微影製程與蝕刻製程。

藉由圖1F與圖1G的製程步驟之後，於溝槽102中的電極106a上形成電極110a。電極110a可作為主動區R1中的電晶體晶胞的上部閘極。電極110a包括延伸至基底100的頂面上的延伸部EP。延伸部EP可作為靜電放電保護結構的主體層。基底100、電極106a與電極110a藉由絕緣層108a與絕緣層104而彼此電性隔離。於延伸部EP中交互地形成第一導電型的多個摻雜區112與第二導電型的多個摻雜區114，而形成多個PN接面。另外，交互設置的摻雜區112與摻雜區114所形成的多個PN接面作為終端區R2中的靜電放電保護結構。

在此實施例中，雖然電極110a、摻雜區112與摻雜區114的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。

在另一實施例中，在半導體材料層110為第一導電型半導體材料層的情況下，電極110a、摻雜區112與摻雜區114的形成方法可包括以下步驟。首先，形成填入溝槽102的第一導電型的導體材料層110，且第一導電型的半導體材料層110延伸至終端區R2中的基底100的頂面上方。接著，使用第二導電型摻質分別對主動區R1的第一導電型的半導體材料層110與終端區R2中的第一導電型的半導體材料層110進行離子植入製程，而於主動區R1中形成具有第二導電型的電極110a，且於終端區R2中形成第一導電型的摻雜區112與第二導電型的摻雜區114。藉由第二導電型摻質於終端區R2中的第一導電型的半導體材料層110中形成第二導電型的摻雜區114之後，位於摻雜區114之間的第一導電型的半導體材料層110可作為第一導電型的摻雜區112。然後，降低主動區R1中的電極110a的高度。

在另一實施例中，在半導體材料層110為未摻雜半導體材料層的情況下，電極110a、摻雜區112與摻雜區114的形成方法可包括以下步驟。首先，形成填入溝槽102的未摻雜的半導體材料層110，且未摻雜的半導體材料層110延伸至終端區R2中的基底100的頂面上方。接著，使用第一導電型摻質對終端區R2中的未摻雜的半導體材料層110進行離子植入製程，而於終端區R2中形成第一導電型的多個摻雜區112。然後，移除主動區R1中的一部分的未摻雜的半導體材料層110，以降低主動區R1中的未摻雜的半導體材料層110的高度。接下來，使用第二導電型摻質分別對主動區R1的未摻雜的半導體材料層110與終端區R2中的未摻雜的半導體材料層110進行第二離子植入製程，而於主動區R1中形成具有第二導電型的電極110a，且於終端區R2中形成第二導電型的多個摻雜區114。

請參照圖1H，形成覆蓋電極110a及延伸部EP的絕緣層116。絕緣層116的材料可為氧化矽。絕緣層116的形成方法可為化學氣相沉積法。

接著，於絕緣層116中形成接觸窗118與接觸窗120，且於絕緣層116上形成導體層122與導體層124。接觸窗118可作為源極接觸窗，且接觸窗120可作為閘極接觸窗。導體層122藉由接觸窗118電性連接於位於延伸部EP的一側的摻雜區114。導體層124可藉由接觸窗120電性連接於位於延伸部EP的另一側的摻雜區114。接觸窗118、接觸窗120、導體層122與導體層124的材料可為銅、鋁或鎢，且可藉由金屬內連線製程所形成。

基於上述實施例可知，藉由上述製造方法，可同時形成位於溝槽102中的電極110a與位於基底100的頂面上的延伸部EP(靜電放電保護結構的主體層)。

以下，藉由圖1H與圖2來說明溝槽金氧半導體元件10的結構。

請參照圖1H與圖2，溝槽金氧半導體元件10包括基底100、電極106a、電極110a、第一導電型的多個摻雜區112與第二導電型的多個摻雜區114，且更包括絕緣層104、絕緣層108a、絕緣層116、接觸窗118、接觸窗120、導體層122與導體層124。

基底100定義有主動區R1及終端區R2，且具有自主動區R1延伸至終端區R2的溝槽102。電極106a位於溝槽102中。電極106a可作為主動區R1中的電晶體晶胞的遮蔽閘極。電極110a位於溝槽102中，且位於電極106a上。電極110a作為主動區R1中的電晶體晶胞的上部閘極。電極110a包括延伸至基底100的頂面上的延伸部EP。絕緣層104位於電極106a與基底100之間，且更延伸至終端區R2中的基底100的頂面與延伸部EP之間。絕緣層108a位於電極106a與電極110a之間。因此，基底100、電極106a與電極110a藉由絕緣層104與絕緣層108a而彼此電性隔離。第一導電型的摻雜區112與第二導電型的摻雜區114交互配置於延伸部EP中，而形成多個PN接面。交互設置的摻雜區112與摻雜區114所形成的多個PN接面作為終端區R2中的靜電放電保護結構。如圖2所示，接觸窗118電性連接於位在靜電放電保護結構中央的摻雜區114，而其餘的摻雜區112與摻雜區114可為環繞接觸窗118的環狀結構。

絕緣層116覆蓋電極110a及延伸部EP，且位於導體層122與延伸部EP之間，及位於導體層124與延伸部EP之間。接觸窗118與接觸窗120設置於絕緣層116中。導體層122與導體層124設置於絕緣層116上。導體層122可藉由接觸窗118電性連接於位於延伸部EP的一側的摻雜區114。導體層124可藉由接觸窗120電性連接於位於延伸部EP的另一側的摻雜區114。

溝槽金氧半導體元件10中的各構件的材料、形成方法與功效等，已於上述實施例中進行詳盡地說明，於此不再重複說明。

基於上述實施例可知，溝槽金氧半導體元件10及其製造方法可同時形成主動區R1中的電極110a與終端區R2中的延伸部EP(靜電放電保護結構的主體層)，因此可有效地減少製程數並降低製造成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧溝槽金氧半導體元件

100‧‧‧基底

102‧‧‧溝槽

104、108a、116‧‧‧絕緣層

106‧‧‧電極層

106a、110a‧‧‧電極

108‧‧‧絕緣材料層

110‧‧‧半導體材料層

112、114‧‧‧摻雜區

118、120‧‧‧接觸窗

122、124‧‧‧導體層

EP‧‧‧延伸部

R1‧‧‧主動區

R2‧‧‧終端區

圖1A至圖1H為本發明一實施例的溝槽金氧半導體元件的製造流程剖面圖。 圖2為圖1H中的PN接面的上視圖。

Claims (16)

1. 一種溝槽金氧半導體元件，包括： 基底，定義有主動區及終端區，且具有自所述主動區延伸至所述終端區的溝槽； 第一電極，位於所述溝槽中； 第二電極，位於所述溝槽中，且位於所述第一電極上，且包括延伸至所述基底的頂面上的延伸部，其中所述基底、所述第一電極與所述第二電極彼此電性隔離；以及 第一導電型的多個第一摻雜區與第二導電型的多個第二摻雜區，交互配置於所述延伸部中，而形成多個PN接面。
2. 如申請專利範圍第1項所述的溝槽金氧半導體元件，更包括第一絕緣層，其中所述第一絕緣層位於所述第一電極與所述基底之間。
3. 如申請專利範圍第2項所述的溝槽金氧半導體元件，其中所述第一絕緣層更延伸至所述終端區中的所述基底的頂面與所述延伸部之間。
4. 如申請專利範圍第1項所述的溝槽金氧半導體元件，更包括第二絕緣層，其中所述第二絕緣層位於所述第一電極與所述第二電極之間。
5. 如申請專利範圍第1項所述的溝槽金氧半導體元件，更包括： 第一導體層，電性連接於位於所述延伸部的一側的所述第二摻雜區；以及 第二導體層，電性連接於位於所述延伸部的另一側的所述第二摻雜區。
6. 如申請專利範圍第5項所述的溝槽金氧半導體元件，更包括第三絕緣層，其中所述第三絕緣層位於所述第一導體層與所述延伸部之間，且位於所述第二導體層與所述延伸部之間。
7. 一種溝槽金氧半導體元件的製造方法，包括： 提供基底，其中所述基底定義有主動區及終端區； 於所述基底中形成自所述主動區延伸至所述終端區的溝槽； 於所述溝槽中形成第一電極； 於所述溝槽中的所述第一電極上形成第二電極，其中所述第二電極包括延伸至所述基底的頂面上的延伸部，且所述基底、所述第一電極與所述第二電極彼此電性隔離；以及 於所述延伸部中交互地形成第一導電型的多個第一摻雜區與第二導電型的多個第二摻雜區，而形成多個PN接面。
8. 如申請專利範圍第7項所述的溝槽金氧半導體元件的製造方法，更包括於所述溝槽的表面上形成第一絕緣層。
9. 如申請專利範圍第8項所述的溝槽金氧半導體元件的製造方法，其中所述第一絕緣層更延伸至所述終端區結構中的所述基底的頂面上。
10. 如申請專利範圍第7項所述的溝槽金氧半導體元件的製造方法，更包括於所述第一電極與所述第二電極之間形成第二絕緣層。
11. 如申請專利範圍第7項所述的溝槽金氧半導體元件的製造方法，其中所述第一電極的形成方法包括： 形成填入所述溝槽的第一電極層；以及 對所述第一電極層進行圖案化製程。
12. 如申請專利範圍第7項所述的溝槽金氧半導體元件的製造方法，其中所述第二電極、所述多個第一摻雜區與所述多個第二摻雜區的形成方法包括： 形成填入所述溝槽的未摻雜的半導體材料層，且所述未摻雜的半導體材料層延伸至所述終端區中的所述基底的頂面上方； 使用第一導電型摻質對所述終端區中的所述未摻雜的半導體材料層進行第一離子植入製程，而於所述終端區中形成所述多個第一摻雜區；以及 使用第二導電型摻質分別對所述主動區的所述未摻雜的半導體材料層與所述終端區中的所述未摻雜的半導體材料層進行第二離子植入製程，而於所述主動區中形成所述第二電極，且於所述終端區中形成所述多個第二摻雜區。
13. 如申請專利範圍第7項所述的溝槽金氧半導體元件的製造方法，其中所述第二電極、所述多個第一摻雜區與所述多個第二摻雜區的形成方法包括： 形成填入所述溝槽的第一導電型的半導體材料層，且所述第一導電型的半導體材料層延伸至所述終端區中的所述基底的頂面上方；以及 使用第二導電型摻質分別對所述主動區的所述第一導電型的半導體材料層與所述終端區中的所述第一導電型的半導體材料層進行離子植入製程，而於所述主動區中形成所述第二電極，且於所述終端區中形成所述多個第一摻雜區與所述多個第二摻雜區。
14. 如申請專利範圍第7項所述的溝槽金氧半導體元件的製造方法，其中所述第二電極、所述多個第一摻雜區與所述多個第二摻雜區的形成方法包括： 形成填入所述溝槽的第二導電型的半導體材料層，且所述第二導電型的半導體材料層延伸至所述終端區中的所述基底的頂面上方；以及 使用第一導電型摻質對所述終端區的所述第二導電型的半導體材料層進行離子植入製程，而於所述主動區中形成所述第二電極，且於所述終端區中形成所述多個第一摻雜區與所述多個第二摻雜區。
15. 如申請專利範圍第7項所述的溝槽金氧半導體元件的製造方法，更包括： 形成第一導體層，其中所述第一導體層電性連接於位於所述延伸部的一側的所述第二摻雜區；以及 形成第二導體層，其中所述第二導體層電性連接於位於所述延伸部的另一側的所述第二摻雜區。
16. 如申請專利範圍第15項所述的溝槽金氧半導體元件的製造方法，更包括於所述第一導體層與所述延伸部之間以及於所述第二導體層與所述延伸部之間形成第三絕緣層。