TW202209676A - 溝槽金氧半電晶體元件及其製造方法 - Google Patents

溝槽金氧半電晶體元件及其製造方法 Download PDF

Info

Publication number
TW202209676A
TW202209676A TW110118202A TW110118202A TW202209676A TW 202209676 A TW202209676 A TW 202209676A TW 110118202 A TW110118202 A TW 110118202A TW 110118202 A TW110118202 A TW 110118202A TW 202209676 A TW202209676 A TW 202209676A
Authority
TW
Taiwan
Prior art keywords
upper electrode
layer
dielectric layer
trench
top surface
Prior art date
Application number
TW110118202A
Other languages
English (en)
Inventor
蔡依芸
洪章响
Original Assignee
力智電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力智電子股份有限公司 filed Critical 力智電子股份有限公司
Publication of TW202209676A publication Critical patent/TW202209676A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

一種溝槽金氧半電晶體元件及其製造方法。溝槽金氧半電晶體元件包括：基底以及閘極結構。基底具有溝槽。閘極結構配置在溝槽中。閘極結構包括：下部電極、第一上部電極、第二上部電極、第一介電層以及第二介電層。第一上部電極與第二上部電極分別配置在溝槽的兩側。第一上部電極與第二上部電極各自具有弧形底面。第一介電層配置在下部電極上，以將下部電極與第一上部電極以及第二上部電極分隔開。第二介電層配置在第一上部電極與第二上部電極之間的第一介電層上，並延伸覆蓋第一上部電極的頂面與第二上部電極的頂面。

Description

溝槽金氧半電晶體元件及其製造方法
本發明是有關於一種功率半導體元件及其製造方法，且特別是有關於一種溝槽金氧半電晶體元件及其製造方法。
功率半導體元件在電源管理領域已廣泛使用，理想的功率半導體元件必須具有低寄生電容（parasitic capacitance）的特性，以確保功率半導體元件的反應速度並提供良好的功率轉換效率。
具有遮蔽閘極的溝槽金氧半電晶體元件為目前常見的一種功率半導體元件。在習知結構中，具有遮蔽閘極的溝槽金氧半電晶體元件包括遮蔽閘極以及位於遮蔽閘極上的閘電極。遮蔽閘極與閘電極之間的重疊區域會導致溝槽金氧半電晶體元件的寄生電容（Cgs）增加，進而影響溝槽金氧半電晶體元件的切換速度。
本發明提供一種具有遮蔽閘極的溝槽金氧半電晶體元件，其可減少下部電極（即遮蔽閘極）與上部電極（即閘電極）的重疊區域，進而降低下部電極與上部電極之間的寄生電容。
本發明提供一種溝槽金氧半電晶體元件的製造方法，其可通過光罩來定義上部電極，以準確控制上部電極的寬度與閘極電阻，進而增加設計靈活性。
本發明提供一種溝槽金氧半電晶體元件，包括：基底以與閘極結構。基底具有溝槽。閘極結構配置在溝槽中。閘極結構包括：下部電極、第一上部電極、第二上部電極、第一介電層以及第二介電層。下部電極具有第一寬度。第一上部電極與第二上部電極分別配置在溝槽的兩側，且第一上部電極與第二上部電極之間具有第二寬度。第一上部電極與第二上部電極各自具有弧形底面。第一介電層配置在下部電極上，以將下部電極與第一上部電極以及第二上部電極分隔開。第二介電層配置在第一上部電極與第二上部電極之間的第一介電層上，並延伸覆蓋第一上部電極的頂面與第二上部電極的頂面。
在本發明的一實施例中，上述的第二寬度小於第一寬度。
在本發明的一實施例中，上述的第二寬度大於等於第一寬度。
在本發明的一實施例中，上述的第一介電層具有第三寬度，且第三寬度實質上等於第一寬度。
在本發明的一實施例中，上述的第一上部電極與第二上部電極的弧形底面高於第一介電層的頂面。
在本發明的一實施例中，還包括第一絕緣層自基底的頂面延伸至溝槽的兩側的上部，以分隔基底與第一上部電極及第二上部電極。
在本發明的一實施例中，上述的第一上部電極與第二上部電極各自具有平坦的頂面，平坦的頂面與第一絕緣層的頂面實質上齊平。
在本發明的一實施例中，還包括第二絕緣層包圍下部電極與第一介電層，以將下部電極、第一介電層與基底分隔開。
在本發明的一實施例中，上述的下部電極的頂面低於第一上部電極與第二上部電極的弧形底面。
本發明提供一種溝槽金氧半電晶體元件的製造方法，包括：在基底中形成至少一溝槽；在至少一溝槽中共形地形成絕緣材料層；在絕緣材料層上形成下部電極；在下部電極上形成介電材料層；進行蝕刻製程，移除部分絕緣材料層與部分介電材料層，以在下部電極上形成第一介電層，並在第一介電層及絕緣材料層上形成具有弧形底面的第一開口；形成第一絕緣層，以覆蓋第一開口的側壁以及基底的頂面；在第一開口中的第一絕緣層上形成導體層；圖案化導體層以形成第二開口，第二開口暴露出至少部分的第一介電層，並將導體層分隔為第一上部電極與第二上部電極；以及形成第二介電層，第二介電層從基底上連續延伸並填入第二開口中。
基於上述，本發明通過圖案化導體層，以形成彼此分離的上部電極，並將介電層填入相鄰的上部電極之間，以減少上部電極與下部電極的重疊區域，從而降低閘-源電容（Cgs）。
另一方面，本發明通過將上部電極形成弧形底面，拉開上部電極與基底之間的距離，從而降低閘-汲電容（Cgd）。因此，本發明可有效地降低溝槽式金氧半電晶體元件的寄生電容，進而提升元件的效能。另外，本發明還可通過光罩來準確控制上部電極的寬度與電阻，進而增加設計靈活性。
參照本實施例的附圖以更全面地闡述本發明。然而，本發明也可以各種不同的形式體現，而不應限於本文中所述的實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似的標號表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至1J為依照本發明一實施例所繪示的一種溝槽金氧半電晶體元件的製造方法的剖面示意圖。
請參照圖1A，提供基底100。在一實施例中，基底100為具有第一導電型的半導體基底，例如是N型重摻雜的矽基底。
接著，在基底100上形成磊晶層102。在一實施例中，磊晶層102為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層，且其形成方法包括進行選擇性磊晶生長（selective epitaxy growth，SEG）製程。在本實施例中，磊晶層102的N型摻雜濃度小於基底100的N型摻雜濃度。另一方面，基底100與磊晶層102可視為一種複合基底。也就是說，以下段落提到的磊晶層102的頂面也可視為複合基底的頂面。
然後，在磊晶層102中形成至少一個溝槽10。如圖1A所示，溝槽10具有均勻的寬度10w。也就是說，溝槽10的頂部寬度10tw實質上等於溝槽10的底部寬度10bw。在一實施例中，形成溝槽10的方法包括在基底100上形成罩幕層；以罩幕層為罩幕，移除部分磊晶層102；以及移除罩幕層。
在形成溝槽10之後，於溝槽10的表面上共形地形成絕緣材料層104。絕緣材料層104從溝槽10的表面延伸並覆蓋磊晶層102的頂面102t。在一實施例中，絕緣材料層104的材料包括氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積法。
之後，在絕緣材料層104上形成導體材料層106。如圖1A所示，導體材料層106填入由絕緣材料層104的內表面所定義的空間中並延伸覆蓋絕緣材料層104的頂面104t。在一實施例中，導體材料層106的材料包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。
請參照圖1A與圖1B，對導體材料層106進行平坦化製程，以在溝槽10中形成導體層106a。在一些實施例中，上述的平坦化製程包括回蝕刻製程或是化學機械研磨（CMP）製程。在此情況下，如圖1B所示，導體層106a的頂面106t與絕緣材料層104的頂面104t實質上齊平。但本發明不以此為限，在其他實施例中，導體層106a的頂面106t也可低於絕緣材料層104的頂面104t。
請參照圖1B與圖1C，進一步凹蝕導體層106a，以在溝槽10中形成下部電極116。在此情況下，如圖1C所示，下部電極116的頂面116t低於絕緣材料層104的頂面104t，且低於磊晶層102的頂面102t。
請參照圖1C與圖1D，在下部電極116上形成介電材料層108。在一實施例中，介電材料層108包括氧化矽，且其形成方法包括化學氣相沉積製程。如圖1D所示，介電材料層108填滿溝槽10，並延伸覆蓋絕緣材料層104的頂面104t。
請參照圖1D與圖1E，進行蝕刻製程，移除部分介電材料層108以及部分絕緣材料層104，以在下部電極116上形成第一介電層118，並在第一介電層118上形成第一開口12。在一實施例中，第一介電層118具有寬度118w，其實質上等於下部電極116的寬度116w。在進行蝕刻製程之後，如圖1E所示，第一開口12暴露出第一介電層118的頂面118t，且具有自第一介電層118的頂面118t向上延伸的弧形底面12bt。也就是說，第一開口12的弧形底面12bt可高於第一介電層118的頂面118t。另外，第一開口12的側壁12s也暴露出部分磊晶層102。在一實施例中，上述的蝕刻製程包括濕式蝕刻製程或是乾式蝕刻製程。此外，在形成第一開口12之後，剩餘的絕緣材料層104包圍下部電極116與第一介電層118，以形成絕緣層114（可稱為第二絕緣層）。絕緣層114可分隔磊晶層102與下部電極116以及第一介電層118。
請參照圖1E與圖1F，形成絕緣層120（可稱為第一絕緣層），以覆蓋第一開口12的側壁12s以及磊晶層102的頂面102t。在一實施例中，絕緣層120的材料包括氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積法。在此情況下，絕緣層120會形成在磊晶層102的表面上。
請參照圖1F與圖1G，在第一開口12中的絕緣層120與第一介電層118上形成導體層122。具體來說，形成導體層122的步驟包括以下步驟。首先，在磊晶層102上形成導體材料層，所述導體材料層填滿第一開口12並延伸覆蓋絕緣層120的頂面120t。在一實施例中，導體材料層的材料包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。然後，對導體材料層進行平坦化製程（例如，回蝕刻製程或化學機械研磨製程），以暴露出絕緣層120的頂面120t並在第一開口12中形成導體層122。
接著，如圖1G與圖1H所示，圖案化導體層122以形成第二開口16，進而將導體層122分隔為第一上部電極126與第二上部電極128。具體來說，圖案化導體層122的步驟包括以下步驟。首先，在導體層122與磊晶層102上形成具有光阻開口14的光阻圖案124。如圖1G所示，光阻開口14可對應於下部電極116。接著，以光阻圖案124為罩幕，移除部分導體層122，以形成暴露出第一介電層118的第二開口16。之後，移除光阻圖案124，以暴露出第一上部電極126、第二上部電極128以及絕緣層120。
值得注意的是，由於光阻圖案124的覆蓋與保護，在移除光阻圖案124之後，第一上部電極126可具有平坦的頂面126t，且第二上部電極128也可具有平坦的頂面128t。在本實施例中，第一上部電極126的頂面126t以及第二上部電極128的頂面128t可與絕緣層120的頂面120t實質上齊平。在此情況下，可保護溝槽10邊緣處的絕緣層120以在後續製程中不易被過度蝕刻而暴露出基底100，從而防止該處漏電。此外，光阻圖案124可具有各種圖案，以改變第一上部電極126與第二上部電極128的寬度，進而調整第一上部電極126與第二上部電極128的電阻值（Rg）。因此，在本實施例中，通過光罩或光阻圖案來定義上部電極，可增加設計靈活性，以符合客制化的需求。另外，如圖1H所示，第二開口16的寬度16w可大於下部電極116的寬度116w。但本發明不以此為限，在其他實施例中，第二開口16的寬度16w也可等於或是小於下部電極116的寬度116w。
請參照圖1H與圖1I，在形成第一上部電極126與第二上部電極128之後，在磊晶層102中形成主體層130。在一實施例中，主體層130為具有第二導電型的主體層，例如是P型主體層，且其形成方法包括進行離子植入製程。接著，在主體層130中形成摻雜區132。在一實施例中，摻雜區132為具有第一導電型的摻雜區132，例如是N型重摻雜區，且其形成方法包括進行離子植入製程。在此情況下，如圖1I所示，摻雜區132可環繞第一上部電極126的上部與第二上部電極128的上部。
請參照圖1I與圖1J，在磊晶層102上形成第二介電層134。具體來說，如圖1J所示，第二介電層134從絕緣層120的頂面120t連續延伸並填入第二開口16中，以與第一介電層118接觸。在一實施例中，第二介電層134的材料包括氧化矽、硼磷矽玻璃（BPSG）、磷矽玻璃（PSG）、氟矽玻璃（FSG）或未摻雜矽玻璃（USG），且其形成方法包括進行化學氣相沉積製程。另外，第二介電層134可視為層間介電層（ILD）。
接著，形成穿過第二介電層134與絕緣層120的多個第一插塞136，以與摻雜區132電性連接。具體來說，形成第一插塞136的步驟包括以下步驟。首先，形成貫穿第二介電層134與絕緣層120的插塞開口，插塞開口也部分穿入摻雜區132中，在某些需求下，插塞開口亦會穿入主體層130。在一實施例中，形成上述的插塞開口的方法包括進行光刻蝕刻製程。然後，在上述的插塞開口中填入導體層以形成第一插塞136。在一實施例中，導體層的材料包括金屬，例如鎢，且其形成方法包括進行化學氣相沉積製程。
然後，在第一插塞136上形成金屬層138。在一實施例中，金屬層138的材料包括銅、鋁、鋁銅等，且其形成方法包括進行沉積製程（例如化學氣相沉積製程或是物理氣相沉積製程）與圖案化製程。至此，完成本發明實施例的溝槽式金氧半電晶體1的製作。
在本發明的溝槽式金氧半電晶體1中，第一上部電極126與第二上部電極128可視為閘電極、絕緣層120可視為閘介電層，第一介電層118可視為閘間介電層、而下部電極116可視為遮蔽閘極，以構成閘極結構150。基底100可視為汲極區，而摻雜區132可視為源極區。在本實施例中，遮蔽閘極116的配置可減少閘電極126、128與汲極100之間的電容並提升溝槽式金氧半電晶體1的崩潰電壓。另外，遮蔽閘極116也可電性連接至源極區132，以進一步減少閘電極126、128與汲極100之間的電容。
如圖1J所示，溝槽式金氧半電晶體1的閘極結構150配置在溝槽10中。具體來說，閘極結構150包括：下部電極116、第一上部電極126、第二上部電極128、第一介電層118以及第二介電層134。第一上部電極126與第二上部電極128分別配置在溝槽10的兩側上。閘極結構150還包括絕緣層120，其至少覆蓋第一上部電極126的側壁與第二上部電極128的側壁，以將第一上部電極126與第二上部電極128分隔開（或電性分隔）。值得注意的是，第一上部電極126具有弧形底面126bt且第二上部電極128具有弧形底面128bt。弧形底面126bt、128bt自第一介電層118的頂面118t向上延伸。也就是說，弧形底面126bt、128bt可高於第一介電層118的頂面118t，弧形底面126bt、128bt與第一介電層118的頂面118t相連的夾角可大於90度，且下部電極116的頂面116t可低於弧形底面126bt、128bt。在此情況下，此弧形底面126bt、128bt可拉大閘電極126、128與通往汲極100的電流通道之間的距離（即閘電極126、128與磊晶層102之間的距離），以降低閘電極126、128與電流通道（即磊晶層102）之間的寄生電容，進而降低溝槽式金氧半電晶體1的總寄生電容。
另外，第一介電層118配置在下部電極116上，以將下部電極116與第一上部電極126以及第二上部電極128分隔開（或電性分隔）。第二介電層134從第一介電層118上延伸並覆蓋第一上部電極126的頂面126t與第二上部電極128的頂面128t。從另一角度來看，第二介電層134可包括突出部分134p。突出部分134p可配置在第一上部電極126與第二上部電極128之間的第一介電層118上，以被視為分隔（或電性分隔）上部電極126、128的隔離結構。在此情況下，對應於第一介電層118的隔離結構134p可減少上部電極126、128與下部電極116的重疊區域，進而降低上部電極126、128與下部電極116之間的寄生電容，並提升溝槽式金氧半電晶體1的效能。另一方面，本實施例可在同一步驟中同時形成層間介電層（ILD）134與分隔上部電極126、128的隔離結構134p，以降低製程成本。
圖2A至圖2C分別為依照本發明各種實施例所繪示的溝槽式金氧半電晶體的剖面示意圖。
圖2A至圖2C所繪示的溝槽式金氧半電晶體2a、2b、2c的構件與配置與圖1J所繪示的溝槽式金氧半電晶體1的構件與配置大致上相似，於此便不再贅述。具體來說，溝槽式金氧半電晶體2a、2b、2c分別表示相鄰兩個上部電極126、128之間具有不同寬度W1、W2、W3的各種實施例。在一實施例中，如圖2A所示，相鄰兩個上部電極126、128之間的寬度W1實質上等於下部電極116的寬度116w。從另一角度來看，第二介電層134的突出部分134p的寬度W1實質上等於下部電極116的寬度116w。此態樣在上部電極126、128的電阻值（Rg）以及上部電極126、128與下部電極116之間的電容值（Cgs）之間取得平衡，可具有較廣的應用層面。在另一實施例中，如圖2B所示，相鄰兩個上部電極126、128之間的寬度W2小於下部電極116的寬度116w。從另一角度來看，第二介電層134的突出部分134p的寬度W2小於下部電極116的寬度116w。此態樣的上部電極126、128的電阻值（Rg）較小，可適用于高頻應用。在其他實施例中，如圖2C所示，相鄰兩個上部電極126、128之間的寬度W3大於下部電極116的寬度116w。從另一角度來看，第二介電層134的突出部分134p的寬度W3大於下部電極116的寬度116w。此態樣的上部電極126、128的電阻值（Rg）較大，而上部電極126、128與下部電極116之間的電容值（Cgs）較小，可具有高的抗雜訊能力。
圖3為依照本發明另一實施例所繪示的溝槽式金氧半電晶體的剖面示意圖。
圖3所繪示的溝槽式金氧半電晶體3的構件與配置與圖2A所繪示的溝槽式金氧半電晶體2a的構件與配置大致上相似，於此便不再贅述。上述兩者不同之處在於：溝槽式金氧半電晶體3具有穿過第二介電層134的多個第二插塞236以及第二插塞236上的金屬層238。如圖3所示，第二插塞236貫穿第二介電層134，以分別電性連接上部電極126、128與金屬層238。雖然圖3所繪示的相鄰兩個上部電極126、128之間的寬度W1實質上等於下部電極116的寬度116w，但本發明不以此為限。在其他實施例中，相鄰兩個上部電極126、128之間的寬度也可小於或大於下部電極116的寬度116w。
綜上所述，本發明將層間介電層填入相鄰的上部電極之間，以減少上部電極與下部電極的重疊區域。因此，本發明可有效地降低下部電極與上部電極之間的寄生電容，進而提升溝槽式金氧半電晶體的效能。另外，本發明還可通過光罩來定義上部電極，以準確控制上部電極的寬度與電阻，進而增加設計靈活性。此外，本發明的上部電極具有高於閘間介電層的弧形底面，其可拉大上部電極與磊晶層之間的距離，以降低上部電極與磊晶層之間的寄生電容。
1、2a、2b、2c、3:溝槽式金氧半電晶體 10:溝槽 12:第一開口 14:光阻開口 16:第二開口 10bw:底部寬度 10tw:頂部寬度 10w、16w、116w、118w、W1、W2、W3:寬度 12bt、126bt、128bt:弧形底面 12s:側壁 100:基底 102:磊晶層 102t、104t、106t、116t、118t、120t、126t、128t:頂面 104:絕緣材料層 106:導體材料層 106a:導體層 108:介電材料層 114、120:絕緣層 116:下部電極 118:第一介電層 124:光阻圖案 126:第一上部電極 128:第二上部電極 130:主體層 132:摻雜區 134:第二介電層 134P:突出部分 136:第一插塞 138、238:金屬層 150:閘極結構 236:第二插塞
圖1A至1J為依照本發明一實施例所繪示的一種溝槽金氧半電晶體元件的製造方法的剖面示意圖。 圖2A至圖2C分別為依照本發明各種實施例所繪示的溝槽金氧半電晶體元件的剖面示意圖。 圖3為依照本發明另一實施例所繪示的溝槽金氧半電晶體元件的剖面示意圖。
1:溝槽式金氧半電晶體
10:溝槽
126bt、128bt:弧形底面
100:基底
102:磊晶層
116t、118t、120t、126t、128t:頂面
114、120:絕緣層
116:下部電極
118:第一介電層
126:第一上部電極
128:第二上部電極
130:主體層
132:摻雜區
134:第二介電層
134P:突出部分
136:第一插塞
138:金屬層
150:閘極結構

Claims (10)

  1. 一種溝槽金氧半電晶體元件，包括： 基底，具有溝槽；以及 閘極結構，配置在所述溝槽中，其中所述閘極結構包括： 下部電極，具有第一寬度； 第一上部電極與第二上部電極，分別配置在所述溝槽的兩側，且所述第一上部電極與所述第二上部電極之間具有第二寬度，其中所述第一上部電極與所述第二上部電極各自具有弧形底面； 第一介電層，配置在所述下部電極上，以將所述下部電極與所述第一上部電極以及所述第二上部電極分隔開；以及 第二介電層，配置在所述第一上部電極與所述第二上部電極之間的所述第一介電層上，並延伸覆蓋所述第一上部電極的頂面與所述第二上部電極的頂面。
  2. 如請求項1所述的溝槽金氧半電晶體元件，其中所述第二寬度小於所述第一寬度。
  3. 如請求項1所述的溝槽金氧半電晶體元件，其中所述第二寬度大於等於所述第一寬度。
  4. 如請求項1所述的溝槽金氧半電晶體元件，其中所述第一介電層具有第三寬度，且所述第三寬度實質上等於所述第一寬度。
  5. 如請求項1所述的溝槽金氧半電晶體元件，其中所述第一上部電極與所述第二上部電極的所述弧形底面高於所述第一介電層的頂面。
  6. 如請求項1所述的溝槽金氧半電晶體元件，還包括第一絕緣層自所述基底的頂面延伸至所述溝槽的所述兩側的上部，以分隔所述基底與所述第一上部電極及所述第二上部電極。
  7. 如請求項6所述的溝槽金氧半電晶體元件，其中所述第一上部電極與所述第二上部電極各自具有平坦的頂面，所述平坦的頂面與所述第一絕緣層的頂面實質上齊平。
  8. 如請求項1所述的溝槽金氧半電晶體元件，還包括第二絕緣層包圍所述下部電極與所述第一介電層，以將所述下部電極、所述第一介電層與所述基底分隔開。
  9. 如請求項1所述的溝槽金氧半電晶體元件，其中所述下部電極的頂面低於所述第一上部電極與所述第二上部電極的所述弧形底面。
  10. 一種溝槽金氧半電晶體元件的製造方法，包括： 在基底中形成至少一溝槽； 在所述至少一溝槽中共形地形成絕緣材料層； 在所述絕緣材料層上形成下部電極； 在所述下部電極上形成介電材料層； 進行蝕刻製程，移除部分所述絕緣材料層與部分介電材料層，以在所述下部電極上形成第一介電層，並在所述第一介電層及所述絕緣材料層上形成具有弧形底面的第一開口； 形成第一絕緣層，以覆蓋所述第一開口的側壁以及所述基底的頂面； 在所述第一開口中的所述第一絕緣層上形成導體層； 圖案化所述導體層以形成第二開口，其中所述第二開口暴露出至少部分的所述第一介電層，並將所述導體層分隔為第一上部電極與第二上部電極；以及 形成第二介電層，其中所述第二介電層從所述基底上連續延伸並填入所述第二開口中。
TW110118202A 2020-08-19 2021-05-20 溝槽金氧半電晶體元件及其製造方法 TW202209676A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010838591.5A CN114078947A (zh) 2020-08-19 2020-08-19 沟槽金氧半晶体管器件及其制造方法
CN202010838591.5 2020-08-19

Publications (1)

Publication Number Publication Date
TW202209676A true TW202209676A (zh) 2022-03-01

Family

ID=80281658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110118202A TW202209676A (zh) 2020-08-19 2021-05-20 溝槽金氧半電晶體元件及其製造方法

Country Status (2)

Country Link
CN (1) CN114078947A (zh)
TW (1) TW202209676A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975126A (zh) * 2022-07-29 2022-08-30 威晟半导体科技(广州)有限公司 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975126A (zh) * 2022-07-29 2022-08-30 威晟半导体科技(广州)有限公司 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法

Also Published As

Publication number Publication date
CN114078947A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
US9893190B2 (en) Fin FET and method of fabricating same
JP4171268B2 (ja) 半導体装置およびその製造方法
KR100589252B1 (ko) 자기 정렬된 소스 및 접촉을 가진 트랜치 ｆｅｔ
TWI470790B (zh) 溝渠式閘極金氧半場效電晶體
US6620688B2 (en) Method for fabricating an extended drain metal oxide semiconductor field effect transistor with a source field plate
US20210175336A1 (en) Lateral double-diffused transistor and manufacturing method thereof
US20100117148A1 (en) Semiconductor devices having a recessed active edge and methods of fabricating the same
US6160288A (en) Vertical type misfet having improved pressure resistance
JP2009158717A (ja) 縦型電界効果トランジスタ及びその製造方法
JP4171286B2 (ja) 半導体装置およびその製造方法
TW202209676A (zh) 溝槽金氧半電晶體元件及其製造方法
KR20210028106A (ko) 게이트 연장부들을 갖는 고전압 디바이스
US20230155022A1 (en) Methods and structures for contacting shield conductor in a semiconductor device
CN106601811B (zh) 沟槽式功率晶体管
TWI511284B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
US10418442B1 (en) Trench gate MOSFET
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
CN113284953B (zh) 一种屏蔽栅沟槽型mosfet结构及其制造方法
KR102435160B1 (ko) 반도체 디바이스 및 그 제조 방법
CN111755335B (zh) 半导体结构及其形成方法
KR100448090B1 (ko) 반도체 소자 제조방법
TWI517403B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
TWI517398B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
TWI505464B (zh) 功率金氧半導體場效電晶體及其製造方法
TW202205672A (zh) 電晶體結構及其製造方法