TWI517403B - 橫向雙擴散金氧半導體裝置及其製造方法 - Google Patents

橫向雙擴散金氧半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI517403B
TWI517403B TW102133327A TW102133327A TWI517403B TW I517403 B TWI517403 B TW I517403B TW 102133327 A TW102133327 A TW 102133327A TW 102133327 A TW102133327 A TW 102133327A TW I517403 B TWI517403 B TW I517403B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
conductivity type
doped region
type
region
Prior art date
Application number
TW102133327A
Other languages
English (en)
Other versions
TW201511270A (zh
Inventor
李琮雄
張睿鈞
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW102133327A priority Critical patent/TWI517403B/zh
Publication of TW201511270A publication Critical patent/TW201511270A/zh
Application granted granted Critical
Publication of TWI517403B publication Critical patent/TWI517403B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

橫向雙擴散金氧半導體裝置及其製造方法
本發明係關於積體電路裝置,且特別是關於一種橫向雙擴散金氧半導體裝置(Lateral double diffused metal oxide semiconductor device)及其製造方法。
近年來,由於行動通訊裝置、個人通訊裝置等通訊裝置的快速發展,包括如手機、基地台等無線通訊產品已都呈現大幅度的成長。於無線通訊產品當中,常採用橫向雙擴散金氧半導體(LDMOS)裝置之高電壓元件以作為射頻(900MHz-2.4GHz)電路相關之元件。
橫向雙擴散金氧半導體裝置不僅具有高操作頻寬,同時由於可以承受較高崩潰電壓而具有高輸出功率,因而適用於作為無線通訊產品之功率放大器的使用。另外,由於橫向雙擴散金氧半導體(LDMOS)裝置可利用傳統互補型金氧半導體(CMOS)製程技術所形成,故其製作技術方面較為成熟且可採用成本較為便宜之矽基板所製成。
請參照第1圖,顯示了可應用於射頻電路元件中之一種傳統N型橫向雙擴散金氧半導體(N type LDMOS)裝置之一剖面示意圖。如第1圖所示,N型橫向雙擴散金氧半導體裝置主 要包括一P+型半導體基板100、形成於P+型半導體基板100上之一P-型磊晶半導體層102、以及形成於P-型磊晶半導體層102之一部上之一閘極結構G。於閘極結構G之下方及其左側下方之P-型磊晶半導體層102之一部內則設置有一P-型摻雜區104,而於閘極結構G之右側下方鄰近於P-型摻雜區104之P-磊晶半導體層102之一部內則設置有一N-型漂移區(drift region)106。於P型摻雜區104之一部內設置有一P+型摻雜區130與一N+型摻雜區110,而P+型摻雜區130部份接觸了N+型摻雜區110之一部,以分別作為此N型橫向雙擴散金氧半導體裝置之一接觸區(P+型摻雜區130)與一源極(N+型摻雜區110)之用,而於鄰近N-型漂移區106右側之P-磊晶半導體層102之一部內則設置有另一N+型摻雜區108,以作為此N型橫向雙擴散金氧半導體裝置之一汲極之用。此外,於閘極結構G之上形成有一絕緣層112,其覆蓋了閘極結構G之側壁與頂面,以及部份覆蓋了鄰近閘極結構G之N+型摻雜區108與110。再者,N型橫向雙擴散金氧半導體裝置更設置有一P+型摻雜區120,其大體位於N+型摻雜區110與其下方P-型摻雜區104之一部下方的P-型磊晶半導體區102之內,此P+型摻雜區120則實體地連結了P-型摻雜區104與P+半導體基板100。
基於P+型摻雜區120的形成,於如第1圖所示之N型橫向雙擴散金氧半導體裝置操作時可使得一電流(未顯示)自其汲極端(N+摻雜區108)橫向地流經閘極結構G下方之通道(未顯示)並朝向源極端(N+摻雜區110)流動,並接著經由P-型摻雜區104與P+摻雜區120的導引而抵達P+型半導體基板100處,如此 可避免造成相鄰電路元件之間的電感耦合(inductor coupling)及串音(cross talk)等不期望問題的發生。然而,此P+摻雜區120的形成需要高濃度、高劑量的離子佈值(未顯示)的實施以及如高於900℃之一較高溫度的熱擴散製程的處理,且閘極結構G與N+摻雜區110之左側之間須保持一既定距離D1,以確保N型橫向雙擴散金氧半導體裝置的表現。如此,上述P+型摻雜區120的製作及閘極結構G與N+摻雜區110之間所保持之既定距離D1將相對地增加了此N型橫向雙擴散金氧半導體裝置之導通電阻(Ron)以及此N型橫向雙擴散金氧半導體裝置之元件尺寸,進而不利於N型橫向雙擴散金氧半導體裝置的製造成本與元件尺寸的更為減少。
有鑑於此,便需要較為改善之一種橫向雙擴散金氧半導體裝置及其製造方法,以產少橫向雙擴散金氧半導體裝置之製造成本與元件尺寸。
依據一實施例,本發明提供了一種橫向雙擴散金氧半導體裝置,包括:一半導體基板,具有相對之一第一表面與一第二表面以及一第一導電類型;一井區,位於該半導體基板之一部內,鄰近該第一表面且具有該第一導電類型;一閘極結構,位於該半導體基板之該第一表面之一部上;一第一摻雜區,位於鄰近該閘極結構之一第一側之該井區層之一部內,具有該第一導電類型;一第二摻雜區,位於相對該閘極結構之該第一側之一第二側之該井區之一部內,具有相反於該第一導電類型之一第二導電類型;一第三摻雜區,位於該第一摻雜區之 一部內,具有該第二導電類型;一第四摻雜區,位於該第二摻雜區之一部內,具有該第二導電類型;一第一溝槽,位於該第三摻雜區、該第一摻雜區、該井區與該半導體基板之一部中;一導電接觸物,位於該第一溝槽內;一第二溝槽,位於鄰近該半導體基板之該第二表面之一部中,其中該第二溝槽露出該導電接觸物之一部;一第一導電層,位於該第二溝槽內並接觸該導電接觸物;以及一第二導電層,位於該半導體基板之該第二表面以及該第一導電層上。
依據另一實施例,本發明提供了一種橫向雙擴散金氧半導體裝置之製造方法,包括:提供一半導體基板,該半導體基板具有相對之一第一表面與一第二表面且具有一第一導電類型;施行一離子佈植製程,於鄰近該第一表面之該半導體基板之一部內形成一井區,具有該第一導電類型;形成一閘極結構於該井區之一部上;形成一第一摻雜區於鄰近該閘極結構之一第一側之該井區之一部內,具有該第一導電類型;形成一第二摻雜區於相對該閘極結構之該第一側之一第二側之該井區之一部內,具有相反於該第一導電類型之一第二導電類型;形成一第三摻雜區於該第一摻雜區之一部內,具有該第二導電類型;形成一第四摻雜區於該第二摻雜區之一部內,具有該第二導電類型;形成一第一溝槽於該第三摻雜區、該第一摻雜區、該井區及該半導體基板之一部中;形成一導電接觸物於該第一溝槽內;自該半導體基板之該第二表面以薄化該半導體基板;於薄化該半導體基板之後,形成一第二溝槽於鄰近該半導體基板之該第二表面之一部內並露出該導電接觸物之一 部;形成一第一導電層於該第二溝槽內;以及形成一第二導電層於該半導體基板之該第二表面與該第一導電層上。
為讓本發明之上述目的、特徵及優點能更明顯易懂,下文特舉一較佳實施例,並配合所附的圖式,作詳細說明如下。
100‧‧‧半導體基板
102‧‧‧P-型磊晶半導體層
104‧‧‧P-型摻雜區
106‧‧‧N-型漂移區
108‧‧‧N+型摻雜區
110‧‧‧N+型摻雜區
112‧‧‧絕緣層
120‧‧‧P+型摻雜區
200‧‧‧半導體基板
200’‧‧‧經薄化之半導體基板
202‧‧‧犧牲層
204‧‧‧離子佈值製程
206‧‧‧摻雜區
208‧‧‧井區
210‧‧‧閘介電層
212‧‧‧閘電極層
214‧‧‧硬罩幕層
216‧‧‧摻雜區
218‧‧‧摻雜區
220‧‧‧摻雜區
222‧‧‧摻雜區
224‧‧‧絕緣層
226‧‧‧開口
228、236、242‧‧‧溝槽
230、232、238、240、244、246‧‧‧導電層
234‧‧‧介電層
G‧‧‧閘極結構
H‧‧‧深度
A、B、B’‧‧‧表面
D1‧‧‧距離
D2‧‧‧距離
X‧‧‧距離
第1圖為一剖面示意圖,顯示了習知之一種橫向雙擴散金氧半導體裝置。
第2-6圖為一系列剖面示意圖,顯示了為依據本發明之一實施例之一種橫向雙擴散金氧半導體裝置之製造方法。
請參照第2-6圖之剖面示意圖,顯示了為依據本發明之一實施例之適用於射頻電路元件之一種橫向雙擴散金氧半導體裝置之製造方法。
請參照第2圖,首先提供如矽基板之一半導體基板200。於一實施例中,半導體基板200具有如P型導電類型之一第一導電類型以及介於5歐姆-公分(Ω-cm)-15歐姆-公分(Ω-cm)之電阻率(resistivity)。半導體基板200具有相對之兩個表面A與B。接著,於半導體基板200之表面A之上形成一犧牲層202。於一實施例中,犧牲層202包括如二氧化矽之材料,且可採用如熱氧化製程之一沉積製程(未顯示)所形成。接著,針對半導體基板200施行一離子佈植程序204,以佈植第一導電類型的摻質穿透犧牲層202至半導體基板200之一部內,進而形成了一摻 雜區206。於一實施例中,離子佈植程序204中所佈植之第一導電類型的摻質例如為P型導電類型之摻質。
請參照第3圖,接著施行一熱製程(未顯示),以擴散第2圖之摻雜區206內之摻質,進而於半導體基板200內形成一井區208。在此,井區208包括第一導電類型的摻質,以及具有如介於0.5歐姆-公分(Ω-cm)-1歐姆-公分(Ω-cm)之一電阻率(resistivity)。於一實施例中,井區208之電阻率係低於半導體基板200之電阻率。接著,去除半導體基板200之表面A上的犧牲層202,並接著於半導體基板200之表面A之一部上形成經圖案化之一閘極結構G,此閘極結構G主要包括依序形成於半導體基板200之一部上之一閘介電層210、一閘電極層212以及一硬罩幕層214。閘極結構G內之閘介電層210、閘電極層212與硬罩幕層214可採用傳統閘極製程與相關材料所製成,故在此不再詳細描述其製作情形。接著採用數個適當遮罩(未顯示)以及數道離子佈植製程(未顯示)的施行,以分別於如閘極結構G之左側之一側的半導體基板200內形成一摻雜區216,以及於如閘極結構G之右側之一相對側的半導體基板200之一部內形成另一摻雜區218。於一實施例中,摻雜區216具有如P型導電類型之第一導電類型,而摻雜區218則具有如相反於P型導電類型之N型導電類型之一第二導電類型,且形成摻雜區216與218所使用之離子佈植製程可為斜角度之離子佈植製程。接著採用另一適當佈植遮罩(未顯示)以及一離子佈植製程(未顯示)之使用,以分別於閘極結構G之相對側之摻雜區216與摻雜區218之一部內分別形成一摻雜區220與一摻雜區222,並接著藉由一熱擴散 製程(未顯示)的實施,進而得到如第3圖內所示之設置情形。於一實施例中,形成於摻雜區216之一部內之摻雜區220以及形成於摻雜區218之一部內之摻雜區222分別具有如N型導電類型之第二導電類型,且形成摻雜區220與222之離子佈植製程可為垂直於半導體基板200之表面A之離子佈植。於一實施例中,摻雜區218係作為一漂移區(drift-region)之用,而摻雜區220與222則分別作為一源極/汲極區之用。
請參照第4圖,接著於半導體基板200之表面A上形成一絕緣層224,絕緣層224則順應地覆蓋了半導體基板200之表面A以及其上閘極結構G之數個側壁與頂面。接著使用一圖案化製程(未顯示),以於絕緣層224之一部內形成了一開口226。如第4圖所示,開口226露出了摻雜區220之一部,而此時半導體基板200之其餘部份及閘極結構G之表面則仍為絕緣層224所覆蓋。於一實施例中,絕緣層224可包括例如二氧化矽、氮化矽之絕緣材料,且可藉由例如化學氣相沉積法之方法所形成。接著採用絕緣層224作為蝕刻罩幕,施行一蝕刻製程(未顯示),以於為開口226所露出之半導體基板200內形成了一溝槽228。溝槽228具有一深度H,其主要穿透了摻雜區220、摻雜區216、井區208以及半導體基板200之一部。接著依序沉積一導電層230與另一導電層232,其中導電層230順應地形成於絕緣層224之表面上以及為溝槽228所露出之半導體基板200之底面與側壁之上,而導電層232則形成於導電層230之表面上並填滿了溝槽228。接著藉由適當之圖案化罩幕層(未顯示)以及圖案化製程(未顯示)的實施,以圖案化此些導電層230與232。如第4 圖所示,導電層230與232係形成於鄰近溝槽228之絕緣層224上且延伸於溝槽228之底面與側壁上,藉以覆蓋為溝槽228所露出之井區208、摻雜區216與220之表面,且導電層230與232亦覆蓋於閘極結構G上以及鄰近閘極結構G之摻雜區218之一部,但導電層230與232並未覆蓋摻雜區222。形成於溝槽228內之導電層240與導電層232之部分可作為一導電接觸物之用。於一實施例中,導電層230包括如鈦-氮化鈦合金(Ti-TiN)之導電材料,而導電層232則包括如鎢之導電材料。
請參照第5圖,接著坦覆地沈積如二氧化矽、旋塗玻璃(SOG)之介電材料於導電層230與232之上,並使此介電材料覆蓋了導電層232、絕緣層224及閘極結構G,進而形成了具有一大體平坦之表面之介電層234,以作為一層間介電層(ILD)之用。接著藉由包括微影與蝕刻製程之一圖案化製程(未顯示)的實施,於摻雜區222之一部之上的介電層234與絕緣層224之一部內形成一溝槽236,且溝槽236露出了摻雜區222之一部。接著依序沉積一導電層238與一導電層240,其中導電層238係順應地形成於介電層234之表面上以及為溝槽236所露出之側壁上,而導電層240則形成於導電層238之表面上並填滿了溝槽236,形成於溝槽內之導電層238與導電層240之部分係作為一導電接觸物之用。於一實施例中,導電層238包括如鈦-氮化鈦合金(Ti-TiN)之導電材料,而導電層240則包括如鎢之導電材料。
請參照第6圖,接著使用一握持基板(未顯示)以連結於導電層240之表面並將如第5圖所示之結構倒置,並藉由如 蝕刻、研磨或其組合之一薄化製程(未顯示)的實施,自半導體基板200之表面B處薄化半導體基板200之一厚度。在此,於薄化製程實施之後,經薄化之半導體基板200顯示為200’,其經薄化之表面B’距位於溝槽228內之導電層230之底面相距一距離X。於一實施例中,此距離X約為50微米至300微米。
接著藉由適當之圖案化罩幕層(未顯示)以及圖案化製程(未顯示)的實施,於經薄化之半導體基板200’之表面B’形成一溝槽242,此溝槽242部分露出了導電層230之底面及部分側壁。接著施行一沉積製程(未顯示),以於溝槽242內形成一導電層244。於一實施例中,導電層244包括如鈦-氮化鈦合金(Ti-TiN)、鎢、鋁矽銅、鋁銅等導電材料,且可藉由如物理氣相沉積(PVD)及化學氣相沉積(CVD)之沉積製程所形成。所形成之導電層244可經過一平坦化製程(未顯示),使得導電層244之表面大體與經薄化之半導體基板200’之表面B’共平面。接著施行另一沉積製程(未顯示),以於導電層244之頂面及經薄化之半導體基板200’之表面上形成坦覆之一導電層246。於一實施例中,導電層246包括如鈦鎳銀(Ti-Ni-Ag)之導電材料,且可藉由如物理氣相沉積(PVD)及化學氣相沉積(CVD)之沉積製程所形成。如此,如第6圖所示,於去除握持基板(未顯示)後,依據本發明一實施例之橫向雙擴散金氧半導體裝置便大體完成。
於一實施例中,如第6圖所示之橫向雙擴散金氧半導體裝置中之閘極結構G以及摻雜區220與222係經過適當電性連結(如藉由導電層230、232、238、240),而其所包括之第一導電類型之多個區域係為P型區域,而第二導電類型之多個區 域係為N型區域,因此所形成之橫向雙擴散金氧半導體裝置係為一N型橫向雙擴散金氧半導體裝置,而摻雜區220此時係作為一源極區,而摻雜區222此時係作為一汲極區之用。於此實施例中,可使得一電流(未顯示)自其汲極端(摻雜區222)橫向地流經位於摻雜區222與220之間之閘極結構G之下方通道(未顯示)並朝向源極端(摻雜區220)流動之後,接著為摻雜區216、導電層230與232以及導電層244的導引而抵達經薄化之半導體基板200’之表面B’之處且為其上之導電層246所逸散,藉以避免造成鄰近電路元件之間的電感耦合(inductor coupling)及串音(cross talk)等不期望問題的發生。於此實施例中,藉由形成於溝槽228內之導電層230與232以及埋設於經薄化之半導體基板200’內並接觸導電層246之導電層244的形成,便可免除採用高濃度、高劑量的離子佈值以形成如第1圖所示之P+摻雜區120,且亦可使得閘極結構G與溝槽228右側之摻雜區220之一部保持一既定距離D2,其係少於如第1圖所示之既定距離D1。如此,相較於第1圖所示之N型橫向雙擴散金氧半導體裝置,如第6圖所示之橫向雙擴散金氧半導體裝置於作為N型橫向雙擴散金氧半導體裝置之實施例中便有利於降低N型橫向雙擴散金氧半導體裝置的製造成本與元件尺寸,且導電層244及導電層246的形成亦有助於降低N型橫向雙擴散金氧半導體裝置之導通電阻(Ron)。
另外,於另一實施例中,如第6圖所示之橫向雙擴散金氧半導體裝置中所包括之第一導電類型之多個區域係為N型區域,而第二導電類型之多個區域係為P型區域,因此所形成之橫向雙擴散金氧半導體裝置係為一P型橫向雙擴散金氧半導體裝置。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此項技藝者,在不脫離本發明之精神和範圍內,當可作更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200’‧‧‧經薄化之半導體基板
208‧‧‧井區
210‧‧‧閘介電層
212‧‧‧閘電極層
214‧‧‧硬罩幕層
216‧‧‧摻雜區
218‧‧‧摻雜區
220‧‧‧摻雜區
222‧‧‧摻雜區
224‧‧‧絕緣層
228、236、242‧‧‧溝槽
230、232、238、240、244、246‧‧‧導電層
234‧‧‧介電層
G‧‧‧閘極結構
A、B’‧‧‧表面
D2‧‧‧距離
X‧‧‧距離

Claims (8)

  1. 一種橫向雙擴散金氧半導體裝置,包括:一半導體基板,具有相對之一第一表面與一第二表面以及一第一導電類型;一井區,位於該半導體基板之一部內,鄰近該第一表面且具有該第一導電類型;一閘極結構,位於該半導體基板之該第一表面之一部上;一第一摻雜區,位於鄰近該閘極結構之一第一側之該井區層之一部內,具有該第一導電類型;一第二摻雜區,位於相對該閘極結構之該第一側之一第二側之該井區之一部內,具有相反於該第一導電類型之一第二導電類型;一第三摻雜區,位於該第一摻雜區之一部內,具有該第二導電類型;一第四摻雜區,位於該第二摻雜區之一部內,具有該第二導電類型;一第一溝槽,位於該第三摻雜區、該第一摻雜區、該井區與該半導體基板之一部中;一導電接觸物,位於該第一溝槽內;一第二溝槽,位於鄰近該半導體基板之該第二表面之一部中,其中該第二溝槽並未穿透該半導體基板而露出該導電接觸物之一部;一第一導電層,位於該第二溝槽內並接觸該導電接觸物;以及 一第二導電層,位於該半導體基板之該第二表面以及該第一導電層上。
  2. 如申請專利範圍第1項所述之橫向雙擴散金氧半導體裝置,其中該第一導電類型為P型而該第二導電類型為N型,或該第一導電類型為N型而該第二導電類型為P型。
  3. 如申請專利範圍第1項所述之橫向雙擴散金氧半導體裝置,其中該第三摻雜區為一源極區,而該第四摻雜區為一汲極區。
  4. 如申請專利範圍第1項所述之橫向雙擴散金氧半導體裝置,其中該井區之一電阻率係低於該半導體基板之一電阻率。
  5. 如申請專利範圍第1項所述之橫向雙擴散金氧半導體裝置,其中該導電接觸物包括一第三導電層以及為該第三導電層所環繞之一第四導電層。
  6. 一種橫向雙擴散金氧半導體裝置之製造方法,包括:提供一半導體基板,該半導體基板具有相對之一第一表面與一第二表面且具有一第一導電類型;施行一離子佈植製程,於鄰近該第一表面之該半導體基板之一部內形成一井區,具有該第一導電類型;形成一閘極結構於該井區之一部上;形成一第一摻雜區於鄰近該閘極結構之一第一側之該井區之一部內,具有該第一導電類型; 形成一第二摻雜區於相對該閘極結構之該第一側之一第二側之該井區之一部內,具有相反於該第一導電類型之一第二導電類型;形成一第三摻雜區於該第一摻雜區之一部內,具有該第二導電類型;形成一第四摻雜區於該第二摻雜區之一部內,具有該第二導電類型;形成一第一溝槽於該第三摻雜區、該第一摻雜區、該井區及該半導體基板之一部中;形成一導電接觸物於該第一溝槽內;自該半導體基板之該第二表面以薄化該半導體基板;於薄化該半導體基板之後,形成一第二溝槽於鄰近該半導體基板之該第二表面之一部內並露出該導電接觸物之一部;形成一第一導電層於該第二溝槽內;以及形成一第二導電層於該半導體基板之該第二表面與該第一導電層上。
  7. 如申請專利範圍第6項所述之橫向雙擴散金氧半導體裝置之製造方法,其中該第一導電類型為P型而該第二導電類型為N型,或該第一導電類型為N型而該第二導電類型為P型。
  8. 如申請專利範圍第7項所述之橫向雙擴散金氧半導體裝置之製造方法,其中該第三摻雜區為源極區,而該第四摻雜區為汲極區。
TW102133327A 2013-09-14 2013-09-14 橫向雙擴散金氧半導體裝置及其製造方法 TWI517403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102133327A TWI517403B (zh) 2013-09-14 2013-09-14 橫向雙擴散金氧半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102133327A TWI517403B (zh) 2013-09-14 2013-09-14 橫向雙擴散金氧半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201511270A TW201511270A (zh) 2015-03-16
TWI517403B true TWI517403B (zh) 2016-01-11

Family

ID=53186839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133327A TWI517403B (zh) 2013-09-14 2013-09-14 橫向雙擴散金氧半導體裝置及其製造方法

Country Status (1)

Country Link
TW (1) TWI517403B (zh)

Also Published As

Publication number Publication date
TW201511270A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
US11894448B2 (en) Structure and method for vertical tunneling field effect transistor with leveled source and drain
US8889532B2 (en) Method of making an insulated gate semiconductor device and structure
US9076837B2 (en) Lateral insulated gate bipolar transistor structure with low parasitic BJT gain and stable threshold voltage
US10636883B2 (en) Semiconductor device including a gate trench and a source trench
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
US9406669B2 (en) Method and structure for vertical tunneling field effect transistor and planar devices
TWI728476B (zh) Ldmos裝置、包含ldmos裝置之積體電路,以及製造該積體電路的方法
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
KR20190087786A (ko) 반도체 소자 및 그 제조 방법
US8803236B1 (en) Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
US8987820B1 (en) Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
KR101912030B1 (ko) 결합된 게이트 및 소스 트렌치 형성 및 관련 구조
TWI511284B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
JP2014022487A (ja) 半導体装置
TWI517403B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
US20150357466A1 (en) Semiconductor device and method for fabricating the same
TWI517398B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
TWI511296B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
US9178057B2 (en) Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
TWI549302B (zh) 半導體裝置及其製造方法
CN113725077B (zh) 肖特基势垒器件及其形成方法
TW201336071A (zh) 半導體結構及其形成方法
US20220157972A1 (en) Fin-based laterally-diffused metal-oxide semiconductor field effect transistor
TWI497691B (zh) 超高壓金氧半導體電晶體元件
US9634099B2 (en) Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same