JPS63318761A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPS63318761A JPS63318761A JP15499587A JP15499587A JPS63318761A JP S63318761 A JPS63318761 A JP S63318761A JP 15499587 A JP15499587 A JP 15499587A JP 15499587 A JP15499587 A JP 15499587A JP S63318761 A JPS63318761 A JP S63318761A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- thermal compensation
- resin
- compensation plates
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 11
- 229920005989 resin Polymers 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 6
- 229910045601 alloy Inorganic materials 0.000 abstract description 4
- 239000000956 alloy Substances 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 abstract description 4
- 238000005476 soldering Methods 0.000 abstract description 4
- 238000005219 brazing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910000878 H alloy Inorganic materials 0.000 description 1
- 241000208125 Nicotiana Species 0.000 description 1
- 235000002637 Nicotiana tabacum Nutrition 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電力用半導体装置の改良に関するものであ
る。
る。
この種の従来装置として第6図ないし第8図に示すもの
がある。図において、IIH;を大口径のウェハ、(2
)ばこのウェハmに拡散及び写真製版技術により形成さ
れた51角形チツプ領域、(31にNm領域からなる陰
極、(4)はP十領域からなるゲート電極、(5)は陽
極、(61は陰極(3)の上部に配置され、ウェハ+1
1と同様の熱膨張率のモリブデン板からなる熱補償板、
(7)は陽極(5)の下部に配置され、同様にモリブデ
ン板からなる熱補償板、+8114両熱補償板+61
f7)を夫々角形チップ領域(2)の陰極(31並びに
陽極(5)に合金固着するロー材で、例えばアルミニウ
ム、又はアルミ−シリコン、又は半田等が使用される。
がある。図において、IIH;を大口径のウェハ、(2
)ばこのウェハmに拡散及び写真製版技術により形成さ
れた51角形チツプ領域、(31にNm領域からなる陰
極、(4)はP十領域からなるゲート電極、(5)は陽
極、(61は陰極(3)の上部に配置され、ウェハ+1
1と同様の熱膨張率のモリブデン板からなる熱補償板、
(7)は陽極(5)の下部に配置され、同様にモリブデ
ン板からなる熱補償板、+8114両熱補償板+61
f7)を夫々角形チップ領域(2)の陰極(31並びに
陽極(5)に合金固着するロー材で、例えばアルミニウ
ム、又はアルミ−シリコン、又は半田等が使用される。
(9)はPN接合部の表面処理の為に化学的エツチング
により堀設されたメサ溝に塗、右後焼成された鉛系ガラ
スである。
により堀設されたメサ溝に塗、右後焼成された鉛系ガラ
スである。
上記のように構成されたものにおいては、ウェハ[11
に形成された51角形チツプ領域(2)は、夫々ダイヤ
モンドホイールにてSt衣表面細S−を加工した後、ウ
ェハ全体を押し割ることにより、エキスバンドフィルム
(図示せず)上で個々のチップ(10)に分断される。
に形成された51角形チツプ領域(2)は、夫々ダイヤ
モンドホイールにてSt衣表面細S−を加工した後、ウ
ェハ全体を押し割ることにより、エキスバンドフィルム
(図示せず)上で個々のチップ(10)に分断される。
その後、熱補償板(7)、ロー材(8)。
チップ(101、ロー材(8)、熱補償板(6)を順次
組立てし、水素合金炉で合金固着により夷遺される。
組立てし、水素合金炉で合金固着により夷遺される。
従来の電力用半導体装置は、以上のように構成され、シ
リコンチップと熱補償板とが半田等の口−付により固着
されるため、その際の熱ストレスによるシリコンのそり
、及びロー付治其の加工精度の違いによるエレメントの
そり等で、エレメントの陽極面と陰極面の平行度にバラ
ツキが発生したり、ロー材のはみ出しが発生し、従って
外装に組立して圧接するとチップに割れが生じたり、又
ぼみ出したロー材によりガラスパッシベーション部分の
側面距離が短くなって耐圧劣化を生じさせる等の問題点
があった。
リコンチップと熱補償板とが半田等の口−付により固着
されるため、その際の熱ストレスによるシリコンのそり
、及びロー付治其の加工精度の違いによるエレメントの
そり等で、エレメントの陽極面と陰極面の平行度にバラ
ツキが発生したり、ロー材のはみ出しが発生し、従って
外装に組立して圧接するとチップに割れが生じたり、又
ぼみ出したロー材によりガラスパッシベーション部分の
側面距離が短くなって耐圧劣化を生じさせる等の問題点
があった。
この発明に上記のような問題点を解消するためになされ
たもので、エレメントの陽極側と陰極側の平行度を改善
できるとともに、ガラスパッシベーション部分の側面距
離を長くでき、電気的特性を改善できる電力用半導体装
置を得ることを目的とする。
たもので、エレメントの陽極側と陰極側の平行度を改善
できるとともに、ガラスパッシベーション部分の側面距
離を長くでき、電気的特性を改善できる電力用半導体装
置を得ることを目的とする。
この発明に係る電力用半導体装置は、半導体素子の両極
面に熱補償板を直接接触させ、上記半導体素子並びに上
記熱補償板の周囲を樹脂で固着させたものである。
面に熱補償板を直接接触させ、上記半導体素子並びに上
記熱補償板の周囲を樹脂で固着させたものである。
この発明における電力用半導体装置は、各熱補償板が半
導体素子の両極面に直接接触した状態で、半導体素子並
びに熱補償板の周囲に樹脂が成形されており、合金ロー
材による固着作業を廃止でき、チップの両極面の平行度
が向上すると共にメサ溝部分へのロー材のはみ出しを防
止できる。
導体素子の両極面に直接接触した状態で、半導体素子並
びに熱補償板の周囲に樹脂が成形されており、合金ロー
材による固着作業を廃止でき、チップの両極面の平行度
が向上すると共にメサ溝部分へのロー材のはみ出しを防
止できる。
以下、この発明の一実施例を図について説明する。第1
図ないし第3図において、(IIl[チップ(lO)の
周囲と各熱補償板+61 +71の周囲とを一体的にモ
ールドして固着する樹脂であり、鉛系ガラス(9)部分
を確実に保護している。
図ないし第3図において、(IIl[チップ(lO)の
周囲と各熱補償板+61 +71の周囲とを一体的にモ
ールドして固着する樹脂であり、鉛系ガラス(9)部分
を確実に保護している。
その他の符号の説明は従来装置と同様につき省略する。
上記のように構成される大電力用半導体装置は、特殊な
金型(治具)にチップTl0I 、熱補償板fat m
を順番に組立し、両極面を圧接した状態で樹脂(11)
を流し込んで固着し、一体化している。
金型(治具)にチップTl0I 、熱補償板fat m
を順番に組立し、両極面を圧接した状態で樹脂(11)
を流し込んで固着し、一体化している。
第4図は他の実施例を示すもので、樹脂(Illは熱補
償板(61(71の軸方向端面外周をも包っているため
、陰+4(3t 、陽極(51と熱補償板fi+ +7
1との接触状態は確実に維持される。また、第5図のよ
うに熱補償板([il (7+の面に例えばなし地面の
ように凹凸を形成することにより、更に強固に固着され
、信頼性が著しく同上する。
償板(61(71の軸方向端面外周をも包っているため
、陰+4(3t 、陽極(51と熱補償板fi+ +7
1との接触状態は確実に維持される。また、第5図のよ
うに熱補償板([il (7+の面に例えばなし地面の
ように凹凸を形成することにより、更に強固に固着され
、信頼性が著しく同上する。
以上のようにこの発明により、51チツプと熱補償板を
樹脂によって一体化したので、合金時の熱ストレスやS
tチップのそりが無くなり、51割れを防止でき、メサ
溝部分での放電防止ができる効果がある。
樹脂によって一体化したので、合金時の熱ストレスやS
tチップのそりが無くなり、51割れを防止でき、メサ
溝部分での放電防止ができる効果がある。
第1図はこの発明の一実施例を示す断面図、第2図はそ
のウェハの状態を示す斜視図、第3図はそのチップ状態
を示す斜視図、84図はこの発明の池の実施例を示す部
分断面図、第5図はこの発明の更に池の実施例を示す部
分断面図、第6図は従来装置の断面図、第7図は従来装
置のウェハの状態を示す斜視図、第8図はそのチップの
状態を示す斜視図である。 図中、(3)は陰極、(6)は陽極、+61 (71は
熱補償板、tlol fdチップ、(川は樹脂である。 なお、各図中、同一符号は同−又は相当部分を示す。
のウェハの状態を示す斜視図、第3図はそのチップ状態
を示す斜視図、84図はこの発明の池の実施例を示す部
分断面図、第5図はこの発明の更に池の実施例を示す部
分断面図、第6図は従来装置の断面図、第7図は従来装
置のウェハの状態を示す斜視図、第8図はそのチップの
状態を示す斜視図である。 図中、(3)は陰極、(6)は陽極、+61 (71は
熱補償板、tlol fdチップ、(川は樹脂である。 なお、各図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 半導体素子の両極面に熱補償板を配置する電力用半導体
装置において、上記半導体素子の両極面に上記熱補償板
を直接接触させ、上記半導体素子並びに上記熱補償板の
周囲を樹脂で固着させたことを特徴とする電力用半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15499587A JPS63318761A (ja) | 1987-06-22 | 1987-06-22 | 電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15499587A JPS63318761A (ja) | 1987-06-22 | 1987-06-22 | 電力用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63318761A true JPS63318761A (ja) | 1988-12-27 |
Family
ID=15596407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15499587A Pending JPS63318761A (ja) | 1987-06-22 | 1987-06-22 | 電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63318761A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994023454A1 (en) * | 1993-03-31 | 1994-10-13 | Siemens Components, Inc. | A pedestal lead frame for supporting a semiconductor chip |
-
1987
- 1987-06-22 JP JP15499587A patent/JPS63318761A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994023454A1 (en) * | 1993-03-31 | 1994-10-13 | Siemens Components, Inc. | A pedestal lead frame for supporting a semiconductor chip |
US5506425A (en) * | 1993-03-31 | 1996-04-09 | Siemens Components, Inc. | Semiconductor device and lead frame combination |
KR100326487B1 (ko) * | 1993-03-31 | 2002-08-08 | 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 | 반도체칩을지지하기위한받침대리드프레임 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
JPH0263300B2 (ja) | ||
JP3296936B2 (ja) | 電力半導体素子 | |
US3588632A (en) | Structurally reinforced semiconductor device | |
JPS63318761A (ja) | 電力用半導体装置 | |
GB2215125A (en) | Pressurized contact arrangement for semiconductor device | |
JP3188070B2 (ja) | 熱電発電モジュール | |
JPH03222365A (ja) | 半導体装置 | |
JPS58148433A (ja) | 半導体装置 | |
JPS62256472A (ja) | 密着型イメ−ジセンサ−の組み立て方法 | |
JPS63166273A (ja) | 縦形半導体装置 | |
CA1222576A (en) | Semiconductor device with improved support member | |
JP2607182Y2 (ja) | 圧接型半導体装置 | |
JPS61189668A (ja) | 半導体装置 | |
JPS6364345A (ja) | 半導体装置 | |
WO1987001866A1 (en) | Semiconductor device | |
JP6605991B2 (ja) | 電子デバイスの製造方法 | |
JPH04274330A (ja) | 電力用半導体素子の製造方法 | |
JPS5934145Y2 (ja) | 半導体装置 | |
JPH05243254A (ja) | 半導体装置 | |
JPS6260234A (ja) | 半導体ダイオ−ド素子の製造方法 | |
JPS6320116Y2 (ja) | ||
JPS5915073Y2 (ja) | 半導体装置 | |
JP2714115B2 (ja) | 電力用半導体スイッチ装置 | |
JPS587815A (ja) | 半導体装置 |