JP6605991B2 - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP6605991B2 JP6605991B2 JP2016040107A JP2016040107A JP6605991B2 JP 6605991 B2 JP6605991 B2 JP 6605991B2 JP 2016040107 A JP2016040107 A JP 2016040107A JP 2016040107 A JP2016040107 A JP 2016040107A JP 6605991 B2 JP6605991 B2 JP 6605991B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- electrode
- bonding
- electronic device
- bonding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
Description
ベースウェハに対して外部電極を複数形成する際に、それぞれの外部電極の厚みが不均一になる場合がある。例えば、外部電極をめっきで形成する場合が挙げられる。
この場合、接合工程の際に、ベースウェハに対して外部電極側から陽極接合装置の陽極側治具を当接させ、外部電極を介して接合膜に電圧を印加すると、外部電極の厚みが不均一なので、一部の外部電極と、陽極側治具とが十分に当接しない。その結果、陽極側治具が当接しなかった外部電極と電気的に接続する電子素子が、接合工程の際に破損するといった課題がある。
第1ウェハに対して、少なくとも一つの貫通電極と、前記貫通電極の両端にそれぞれ接続する内部電極と外部電極とを形成し、少なくとも前記外部電極をめっきによって形成する電極形成工程と、
第1ウェハにおいて前記内部電極が形成される側の表面に接合膜を形成する接合膜形成工程と、
前記内部電極に対して電子素子を実装する実装工程と、
第1ウェハと第2ウェハとの間に形成されるキャビティ内に前記電子素子が収容されるように第1ウェハと第2ウェハとを接合する接合工程と、
接合された第1ウェハと第2ウェハとを、前記電子素子が収容されたパッケージごとに切断して個片化する切断工程と、
を備え、
前記接合膜形成工程では、
前記キャビティの周囲に形成される第1接合膜と、
第1接合膜と電気的に接続しつつ、前記内部電極のうち特定の内部電極と電気的に接続する第2接合膜と、を形成すると共に、
前記接合工程では、
前記外部電極に対してシート状の陽極部材を当接させ、第2ウェハに対して陰極部材を当接させた状態で前記陽極部材と前記陰極部材とに電圧を印加して陽極接合を行うことを特徴とする。
図1〜図10を参照して、第1実施形態に係る電子デバイスの製造方法について説明する。
図1〜図3を参照して、本実施形態における電子デバイス1の概略構成について説明する。本実施形態に係る電子デバイス1は、ベース基板20と、リッド基板10との間に形成されたキャビティ内に電子素子2が収容されたものである。
図8、図9を参照して、本実施形態におけるベースウェハ200(第1ウェハ)、リッドウェハ100(第2ウェハ)の概略構成について説明する。図8(a)は、ベースウェハ200の上面図、図8(b)は、ベースウェハ200に形成されている各キャビティ11の上面図である。
図10を参照して、特定の内部電極27の概略構成について説明する。図10(a)は、特定の内部電極27が形成されたパッケージ領域の上面図であり、図10(b)は、特定の内部電極27が形成されたパッケージ概略構成図である。
次に、図7を参照して、陽極接合装置300の概略構成について説明する。
陽極接合装置300は、板状の陽極側治具31と、陰極側治具32(陰極部材)とを有しており、それぞれの治具が電源電圧に接続されている。また、本実施形態では、陽極側治具31が接地されている。
このような構成によれば、接合工程において、互いに位置決めされた状態のベースウェハ200とリッドウェハ100とを陽極部材33と陰極側治具32によって挟持することで、ベースウェハ200、リッドウェハ100の両方に対して所望の電圧を印加し、両ウェハを陽極接合することが可能になる。
次に、図4〜6を参照して、本実施形態に係る電子デバイス1の製造方法について説明する。なお、図4〜図6では、S1:研磨、洗浄、エッチング工程、S2:貫通孔形成工程、S3:電極形成工程、S4:接合膜形成工程、S5:研磨、洗浄、エッチング工程、S6:凹部形成工程、S7:素子実装工程、S8:接合工程、S9:切断工程、S10:検査工程、を図示しているが、図番が異なっていても、対応する工程には同一符号を付している。また、S1〜S4がベースウェハ200に対するプロセスS100であり、S5、S6が、リッドウェハ100に対するプロセスS200である。
まず、ベースウェハ200を研磨・洗浄・エッチングを行う。ベースウェハ200の両面のうち、少なくともリッドウェハ100が接合される側の面に対しては、さらにポリッシュ加工を行う。これにより、ベースウェハ200の表面が鏡面出しされ、陽極接合を好適に行うことが可能な平坦度を確保できる。
次に、ベースウェハ200に対して複数の貫通孔26を形成する。貫通孔26を形成する際は、ブラスト加工、エッチング加工等の加工方法を用いる。なお、本実施形態では、ベースウェハ200としてシリコン材料を使用しているので、貫通孔26を形成した後に、ベースウェハ200の表面にシリコン酸化膜や窒化膜等による絶縁層(不図示)を形成することで、以降の工程でそれぞれの貫通孔26及びベースウェハ200表面に電極を形成した際に互いの電極が電気的に絶縁出来るようにしている。
次に、ベースウェハ200に対して、内部電極23、特定の内部電極27、貫通電極24、外部電極25を形成する。まず、上述の貫通孔形成工程で形成した貫通孔26に対して、気密を保つ為にCuめっきを施して貫通電極24を形成する。具体的には、スパッタ等によって貫通孔26に対してTi、Cr等の薄膜を形成し、さらにCuを連続して形成して下地層を作成する。
次に、ベースウェハ200において内部電極23、特定の内部電極27が形成される側の表面に対して、第1接合膜21と第2接合膜22とを形成する。これらの接合膜は、内部電極23、特定の内部電極27をフォトレジスト等で保護をした後、AlやAl合金、Cr、Siの積層構造をスパッタ等の材料で一括形成し、その後、保護部をリフトオフ等の工程で取り除くことで同時に形成することができる。
一方、リッドウェハ100のプロセスS200においては、まず、リッドウェハ100を研磨・洗浄・エッチングを行う。また、リッドウェハ100の両面のうち、少なくともベースウェハ200と接合される側の面に対しては、さらにポリッシュ加工を行う。これにより、リッドウェハ100の表面が鏡面出しされ、陽極接合を行える程度の平坦度を確保できる。
次に、リッドウェハ100に対してキャビティ11用の凹部を形成する。凹部を形成する際は、まず凹部を形成しない部分をマスキングした後、ブラスト加工やエッチング加工等によって凹部を形成する。
次に、ベースウェハ200上に電子素子2を実装する工程を行う。素子実装工程では、まず、電子素子2の端子部にAu等のバンプを作成し、内部電極23上にフリップチップ実装を行い、電子素子2を実装する。なお、実装方法としては、他にダイボンド材等で電子素子2をダイボンドし、電子素子2の端子部と内部電極23とをワイヤーボンディング等で配線する方法も採用可能である。
次に、ベースウェハ200とリッドウェハ100とを陽極接合する接合工程を行う。なお、本実施形態の接合工程は真空下で行われる。接合工程を行う際は、まず、ベースウェハ200とリッドウェハ100との位置合わせを行う。具体的には、上述したように、陽極接合装置300において、ベースウェハ200の接合部(第1接合膜21)とリッドウェハ100の凹部側を対向させ、互いのウェハに形成されているアライメントマーク29を利用して位置合わせを行う。
また、外部電極25の厚みにばらつきがあっても、陽極部材33の厚みが外部電極25よりも十分に厚いために、陽極部材33と、それぞれの外部電極25とを確実に接触させることができる。よって、全ての外部電極25と陽極部材33とを電気的に確実に接続することが出来る。
なお、本実施形態では、特定の内部電極27が、第2接合膜22を介して第1接合膜21と電気的に接続されており、第2接合膜22は充分な面積を有しているので、接合時に
電圧を印加する際、これらの接合膜と特定の内部電極27との導通部分が焼き切れる虞がない。
また、リッドウェハ100側に作成した凹部により、キャビティ11の空間によって電子素子2を空間的に分離できる。
よって、これらの効果から、電子素子2の端子に過大な電圧負荷が掛かることは無く、接合工程における電子素子2の破損を防ぐことができる。
接合工程の後、接合状態にあるウェハを、切断部50において、電子デバイス1のパッケージごとに切断する。具体的には、ベースウェハ200、又はリッドウェハ100のスクライブラインを、ブレードダイシングやレーザースクライブ等の加工によって切断、割断する。これにより、1つ1つに個片化された電子デバイス1を得ることができる。
個片化された後、それぞれの電子デバイス1の検査工程を行う。それぞれ個片化を行いパッケージ化された電子デバイス1の電気的特性、パッケージ気密検査等、必要な検査を行い、問題が無ければ電子デバイス1を梱包し、製品として出荷する。
図11、図12を参照して、第2実施形態に係る電子デバイスの製造方法について説明する。なお、陽極接合装置300の構成、製造プロセスは、上述の第1実施形態と同様であるのでここではその説明を省略する。
図11に、本実施形態におけるベースウェハ200の上面図を示す。本実施形態では、製品領域の最外領域に特定の内部電極27が複数設けられている。電子素子2が実装される内部電極23は、第1実施形態と同様にパッケージ領域の4隅に形成されているのに対し、特定の内部電極27は、4つの電極が近接領域に集合したパターンに構成されている。
上記実施形態では、特定の内部電極27、内部電極23、貫通電極24、外部電極25をめっきで形成しているが、本発明はこれに限定されるものではない。例えば、外部電極25のみをめっきで形成し、貫通電極24には金属製の芯材(金属ピンや金属ワイヤなど)を用い、内部電極27には周知の金属パッド等を用いてもよい。即ち、電極形成工程において、めっき法以外の形成手法を採用したとしても、本発明を適用することで、上述と同様の効果を得ることが可能になる。
Claims (7)
- 第1ウェハに対して、少なくとも一つの貫通電極と、前記貫通電極の両端にそれぞれ接続する内部電極と外部電極とを形成し、少なくとも前記外部電極をめっきによって形成する電極形成工程と、
第1ウェハにおいて前記内部電極が形成される側の表面に接合膜を形成する接合膜形成工程と、
前記内部電極に対して電子素子を実装する実装工程と、
第1ウェハと第2ウェハとの間に形成されるキャビティ内に前記電子素子が収容されるように第1ウェハと第2ウェハとを接合する接合工程と、
接合された第1ウェハと第2ウェハとを、前記電子素子が収容されたパッケージごとに切断して個片化する切断工程と、
を備え、
前記接合膜形成工程では、
前記キャビティの周囲に形成される第1接合膜と、
第1接合膜と電気的に接続しつつ、前記内部電極のうち特定の内部電極と電気的に接続する第2接合膜と、を形成すると共に、
前記接合工程では、
前記外部電極に対してシート状の陽極部材を当接させ、第2ウェハに対して陰極部材を当接させた状態で前記陽極部材と前記陰極部材とに電圧を印加して陽極接合を行うことを特徴とする電子デバイスの製造方法。 - 前記陽極部材は、前記外部電極よりも厚く、かつ可撓性部材によって形成されていることを特徴とする請求項1に記載の電子デバイスの製造方法。
- 前記特定の内部電極を介して第2接合膜と電気的に接続する貫通電極が、第1ウェハに複数形成されていることを特徴とする請求項1又は2に記載の電子デバイスの製造方法。
- 前記陽極部材はカーボン材料によって形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の電子デバイスの製造方法。
- 前記電極形成工程では、前記貫通電極、前記特定の内部電極、前記内部電極、及び前記外部電極を同時に形成することを特徴とする請求項1乃至4のいずれか1項に記載の電子デバイスの製造方法。
- 前記陽極部材が電気的に接地されていることを特徴とする請求項1乃至5のいずれか1項に記載の電子デバイスの製造方法。
- 前記接合工程を真空下で行うことを特徴とする請求項1乃至6のいずれか1項に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016040107A JP6605991B2 (ja) | 2016-03-02 | 2016-03-02 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016040107A JP6605991B2 (ja) | 2016-03-02 | 2016-03-02 | 電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017157709A JP2017157709A (ja) | 2017-09-07 |
JP6605991B2 true JP6605991B2 (ja) | 2019-11-13 |
Family
ID=59810222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016040107A Expired - Fee Related JP6605991B2 (ja) | 2016-03-02 | 2016-03-02 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6605991B2 (ja) |
-
2016
- 2016-03-02 JP JP2016040107A patent/JP6605991B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017157709A (ja) | 2017-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8987875B2 (en) | Balanced stress assembly for semiconductor devices | |
JPH11289023A (ja) | 半導体装置及びその製造方法 | |
JPWO2019087920A1 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
TWI514484B (zh) | 半導體器件及其製作方法 | |
JPWO2020071185A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US11264318B2 (en) | Semiconductor device, method for manufacturing the same, and semiconductor module | |
JP2019016738A (ja) | 半導体装置 | |
JP2018022772A (ja) | リードフレーム | |
US10937731B2 (en) | Semiconductor module and method for manufacturing semiconductor module | |
JP6605991B2 (ja) | 電子デバイスの製造方法 | |
JP2016157880A (ja) | 半導体装置の製造方法および半導体装置 | |
US5585310A (en) | Methods of mass production of semiconductor devices | |
JP2003133329A (ja) | 半導体装置 | |
JP2013207147A (ja) | 基板および半導体装置 | |
JP6767772B2 (ja) | 電子部品収納用パッケージおよびそれを用いた電子装置 | |
JP2018085421A (ja) | 半導体装置 | |
JPH0758112A (ja) | 半導体装置 | |
JP6939596B2 (ja) | パワーモジュール用基板の製造方法及びセラミックス‐銅接合体 | |
WO2017154408A1 (ja) | パワー半導体モジュール、並びにそれに搭載されるSiC半導体素子およびその製造方法 | |
JP7448382B2 (ja) | パッケージ及びパッケージの製造方法 | |
JP6299568B2 (ja) | 半導体装置 | |
JP2013258281A (ja) | 電子装置 | |
JP2013187494A (ja) | 半導体装置 | |
JP2008103382A (ja) | 半導体装置及びその製造方法 | |
JP6610577B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170913 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6605991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |