JPS63255924A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS63255924A JPS63255924A JP63067982A JP6798288A JPS63255924A JP S63255924 A JPS63255924 A JP S63255924A JP 63067982 A JP63067982 A JP 63067982A JP 6798288 A JP6798288 A JP 6798288A JP S63255924 A JPS63255924 A JP S63255924A
- Authority
- JP
- Japan
- Prior art keywords
- control electrode
- electrode
- semiconductor substrate
- semiconductor
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 239000000758 substrate Substances 0.000 claims description 34
- 239000012212 insulator Substances 0.000 claims description 17
- 239000004033 plastic Substances 0.000 claims description 6
- 229920003023 plastic Polymers 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910001220 stainless steel Inorganic materials 0.000 claims description 2
- 239000010935 stainless steel Substances 0.000 claims description 2
- 229920001169 thermoplastic Polymers 0.000 claims description 2
- 239000004416 thermosoftening plastic Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000003208 petroleum Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体素子に関するものである。この半導体素
子は、半導体基板と、この半導体基板に接触する主電極
及び制御電極と、制御電極アクセス電線とからなり、前
記半導体基板は、主表面上に前記主電極のための接触領
域と前記制御電極のための接触領域とを有し、前記主電
極は溝を有し、この溝の中には前記制御電極と、この制
御電極を前記半導体基板に対して押し付けるばねとが収
容される。
子は、半導体基板と、この半導体基板に接触する主電極
及び制御電極と、制御電極アクセス電線とからなり、前
記半導体基板は、主表面上に前記主電極のための接触領
域と前記制御電極のための接触領域とを有し、前記主電
極は溝を有し、この溝の中には前記制御電極と、この制
御電極を前記半導体基板に対して押し付けるばねとが収
容される。
（従来の技術）
比較的高電力用の制御可能な半導体素子の多くは、制御
電極において高電流が短時間流れることを特徴とする。
電極において高電流が短時間流れることを特徴とする。
これらの素子は、例えば、素子をターンオフするのに高
電流が必要とされるゲートターンオフ（ＧＴＯ）サイリ
スタを含む。この種の半導体素子が正しく機能するため
には、半導体基板のゲート領域全体に速かに、かつ均一
に、電流が供給されることが重要である。これは、環状
構造の制御電極によって最も容易に達成されることが、
過去において発見されている。
電流が必要とされるゲートターンオフ（ＧＴＯ）サイリ
スタを含む。この種の半導体素子が正しく機能するため
には、半導体基板のゲート領域全体に速かに、かつ均一
に、電流が供給されることが重要である。これは、環状
構造の制御電極によって最も容易に達成されることが、
過去において発見されている。
次に問題となるのは、半導体基板の同一平面上に位置さ
せられた、主電極と制御電極のための接触領域が、主電
極と制御電極に正確に接続されうるような配置を見出す
ことである。
せられた、主電極と制御電極のための接触領域が、主電
極と制御電極に正確に接続されうるような配置を見出す
ことである。
そうした可能な配置の１つが、西独特許公報第ＤＥ−Ａ
１３５３８８１５号に記載されているが、これに該当す
る素子を以下に記述する。
１３５３８８１５号に記載されているが、これに該当す
る素子を以下に記述する。
円形の半導体基板は主表面上に、主電極のための接触領
域と制御電極のための接触領域とを有する。制御電極の
ための接触領域は環状である。従って、主電極のための
接触領域は２つの分離した領域に分かれる（円形の領域
と、それを囲む環状の領域）。主電極は円形のプレート
であって、半導体基板と向かい合う側に環状の溝を有し
、その中に環状の制？ＩＯ電極が収容される。制御電極
は溝内において垂直方向に変位可能であり、かつ同じく
溝内に収容されたうず巻きばねにより半導体基板と接触
した状態に保たれている。
域と制御電極のための接触領域とを有する。制御電極の
ための接触領域は環状である。従って、主電極のための
接触領域は２つの分離した領域に分かれる（円形の領域
と、それを囲む環状の領域）。主電極は円形のプレート
であって、半導体基板と向かい合う側に環状の溝を有し
、その中に環状の制？ＩＯ電極が収容される。制御電極
は溝内において垂直方向に変位可能であり、かつ同じく
溝内に収容されたうず巻きばねにより半導体基板と接触
した状態に保たれている。
制御電極に付着させられたフッ素処理プラスチックフィ
ルムが、制御電極と主電極の間の絶縁材として使用され
る。制御電極の、半導体基板と向かい合う方の側は、プ
ラスチックフィルム内において開けておかれ、フオーム
接触を高めるべく銀の被覆を施されている。
ルムが、制御電極と主電極の間の絶縁材として使用され
る。制御電極の、半導体基板と向かい合う方の側は、プ
ラスチックフィルム内において開けておかれ、フオーム
接触を高めるべく銀の被覆を施されている。
制御電極は、電線にてアクセスされる。主電極と半導体
基板の間には、モリブデンの補強プレートが位置させら
れ、これは半導体基板の熱応力を減少させるためにも使
用される。
基板の間には、モリブデンの補強プレートが位置させら
れ、これは半導体基板の熱応力を減少させるためにも使
用される。
制御電極は以下のようにして造られる。まず、必要な寸
法ならびに公差を有する金属（例えば銅）のリングを用
意し、半導体基板に対する接触領域ならびに電線のため
の接点が形成されうるように表面にマスキングを施し、
必要なプラスチックをスプレー砦て、主電極に対する絶
縁フィルムを形成する。制御電極のために設けられた場
所に電線がはんだ付けされる。半導体基板と向かい合う
、プラスチックのない面は、銀で被覆され、かつ焼き入
れされる。
法ならびに公差を有する金属（例えば銅）のリングを用
意し、半導体基板に対する接触領域ならびに電線のため
の接点が形成されうるように表面にマスキングを施し、
必要なプラスチックをスプレー砦て、主電極に対する絶
縁フィルムを形成する。制御電極のために設けられた場
所に電線がはんだ付けされる。半導体基板と向かい合う
、プラスチックのない面は、銀で被覆され、かつ焼き入
れされる。
（発明が解決しようとする課題）
ＤＥ−Ａ１３５３８８１５に開示された上記半導体素子
には、機械的強度ならびに製造コストの点で問題がある
が、これは特に制御電極についてあてはまる。プラスチ
ックのコーティングの実施にはリスクをともなうことが
判明している。ひとつには、制御電極の金属面に十分に
付着しなければならないということから、プラスチック
の選択は制限され、またひとつには、ひび割れのない均
一なフィルムの形成は容易でないということがある。さ
らに、マスキングの技術は常に可成りのコストをともな
うものである。
には、機械的強度ならびに製造コストの点で問題がある
が、これは特に制御電極についてあてはまる。プラスチ
ックのコーティングの実施にはリスクをともなうことが
判明している。ひとつには、制御電極の金属面に十分に
付着しなければならないということから、プラスチック
の選択は制限され、またひとつには、ひび割れのない均
一なフィルムの形成は容易でないということがある。さ
らに、マスキングの技術は常に可成りのコストをともな
うものである。
（発明の概要）
本発明の目的は、請求項１の前文に記載の半導体素子を
、制御電極が容易かつ正確に位置決めされ、均一に分配
された圧力をもって半導体基板との接触を保たれ、かつ
簡単で信頬のおける仕方で主電極から絶縁されるように
改良することである。
、制御電極が容易かつ正確に位置決めされ、均一に分配
された圧力をもって半導体基板との接触を保たれ、かつ
簡単で信頬のおける仕方で主電極から絶縁されるように
改良することである。
上記課題の解決は、請求項１の本発明を特徴づける部分
に見出される。
に見出される。
本発明による配置の有利な諸実流側は、各従属項におい
て見出される。
て見出される。
本発明による半導体素子は、主表面上に主電極のための
接触領域と制御電極のための接触領域とを有する半導体
基板と、この半導体基板に接触する主電極及び制御電極
と、制御電極のアクセス導線とからなる。主電極は溝を
有し、この溝の中には、制御電極と、この制御電極を半
導体基板に対して押しつけるばねとが収容される。同じ
く溝内に位置させられた独立の絶縁体が、主電極を制御
電極から絶縁し、制御電極はこの絶縁体に対し、移動自
在である。
接触領域と制御電極のための接触領域とを有する半導体
基板と、この半導体基板に接触する主電極及び制御電極
と、制御電極のアクセス導線とからなる。主電極は溝を
有し、この溝の中には、制御電極と、この制御電極を半
導体基板に対して押しつけるばねとが収容される。同じ
く溝内に位置させられた独立の絶縁体が、主電極を制御
電極から絶縁し、制御電極はこの絶縁体に対し、移動自
在である。
独立の絶縁体を使用することにより、その材料の選択が
大幅に自由になる。もはや、金属の電極に十分に付着す
るプラスチックに限定する必要はなくなる。そのうえ、
マスキングメソッドは完全に省略できるため、制御電極
の製造は可成り簡単になる。
大幅に自由になる。もはや、金属の電極に十分に付着す
るプラスチックに限定する必要はなくなる。そのうえ、
マスキングメソッドは完全に省略できるため、制御電極
の製造は可成り簡単になる。
本発明の１つの望ましい実施例においては、絶縁体は断
面形状がＵ字形であり、従ってジャケットの態様で溝を
裏打ちし、Ｕ字形断面の２つの端部は溝より突出する。
面形状がＵ字形であり、従ってジャケットの態様で溝を
裏打ちし、Ｕ字形断面の２つの端部は溝より突出する。
このため、主電極と半導体基板の間に補強プレートとし
て挿入されるモリブデンディスクは、簡単かつ正確に位
置決めされるようになる。
て挿入されるモリブデンディスクは、簡単かつ正確に位
置決めされるようになる。
（実施例）
以下、図面を参照して説明すると、第１図において、円
形の半導体基板１内には、ゲートターンオフサイリスク
が従来の態様で設置されている。
形の半導体基板１内には、ゲートターンオフサイリスク
が従来の態様で設置されている。
この従来技術に相当する半導体基板ｌは、主表面２上に
陰極領域とゲー） ９Ｍ域とを有し、これらは既知の態
様で指状にかみ合っている。ゲート領域は、同じく既知
の環状制御電極４に接触している。
陰極領域とゲー） ９Ｍ域とを有し、これらは既知の態
様で指状にかみ合っている。ゲート領域は、同じく既知
の環状制御電極４に接触している。
第１図にはさらに、制御電極のためのアクセス導線が示
しである。
しである。
この従来技術に属する配置から始めて、本発明を１つの
実施例に即して説明する。
実施例に即して説明する。
第２図はこの実施例の縦断面図であり、上記従来技術の
例に対応する各要素には同じ参照番号を付しである。
例に対応する各要素には同じ参照番号を付しである。
適当な方法で形状された環状溝５を有する円形の金属プ
レートが、主電極３として使用される。
レートが、主電極３として使用される。
溝５内には絶縁体８が挿入されるが、これは断面形状が
Ｕ字形であり、従って、ジャケットの態様で溝５を裏打
ちし、このプロセスの間に溝５は幾分小さくなるが、そ
の形状は実質的に保持される。
Ｕ字形であり、従って、ジャケットの態様で溝５を裏打
ちし、このプロセスの間に溝５は幾分小さくなるが、そ
の形状は実質的に保持される。
絶縁体８を具備した溝５内には環状ばね６が挿入され、
それに続いて環状制御電極４が挿入されるが、電極４の
寸法は、それがその２つの側面で絶縁体８に軽く触れる
ようにされ、その結果、その主電極３に対する、従って
また半導体基板ｌに対する位置は、水平方向においては
正確に決定されるが、垂直方向においては依然として変
位可能であり、従ってばね６により半導体基Ｆｉ１に押
しつけられうる。
それに続いて環状制御電極４が挿入されるが、電極４の
寸法は、それがその２つの側面で絶縁体８に軽く触れる
ようにされ、その結果、その主電極３に対する、従って
また半導体基板ｌに対する位置は、水平方向においては
正確に決定されるが、垂直方向においては依然として変
位可能であり、従ってばね６により半導体基Ｆｉ１に押
しつけられうる。
この目的で設けられた接点９において、制御電極は、制
御電極アクセス導線７に直流的に接続される。リッツ線
を制御電極アクセス導線７として使用して、不必要な機
械的負荷を硬ろう付は等の接点９に加えることを回避す
るのが好ましい。制御電極４と半導体基板１の間の最良
の接触を達成すべく、制御電極４の表面には、良導性の
層が設けられる。例えば、制御電極が銅からなる時は、
金で被覆されるのが望ましい。
御電極アクセス導線７に直流的に接続される。リッツ線
を制御電極アクセス導線７として使用して、不必要な機
械的負荷を硬ろう付は等の接点９に加えることを回避す
るのが好ましい。制御電極４と半導体基板１の間の最良
の接触を達成すべく、制御電極４の表面には、良導性の
層が設けられる。例えば、制御電極が銅からなる時は、
金で被覆されるのが望ましい。
絶縁体８は、望ましくは、耐熱性プラスチック（例えば
フィリップス・ペトロレウム社製のライドン（Ｒｙｔｏ
ｎ）等の熱可塑性ポリマー粒）よりなり、例えば注入鋳
型に鋳込むことにより、製造されうる。その壁厚は、組
立ての間の機械的負担に問題なく耐え得るように選択さ
れねばならない。成功した実施例では、０．８ ｍｍの
壁厚が選択された。
フィリップス・ペトロレウム社製のライドン（Ｒｙｔｏ
ｎ）等の熱可塑性ポリマー粒）よりなり、例えば注入鋳
型に鋳込むことにより、製造されうる。その壁厚は、組
立ての間の機械的負担に問題なく耐え得るように選択さ
れねばならない。成功した実施例では、０．８ ｍｍの
壁厚が選択された。
１つの望ましい実施では、言わゆる波形ばねが、ばね６
として使用される（第３ａ図及び第３ｂ図）。
として使用される（第３ａ図及び第３ｂ図）。
これは、平坦な基材を波状に高くしたリングである。こ
の種の波形ばねは、ステンレスばね鋼もしくはＢｅＣｕ
等から簡単に造ることができる。その利点は、スペース
を極めてわずかしか必要としないという点にある。さら
に、それは生じた圧力をその支持点に自動的に均一に分
配するが、・これは、そのばね定数が負荷の増大にとも
なって増大するためである。
の種の波形ばねは、ステンレスばね鋼もしくはＢｅＣｕ
等から簡単に造ることができる。その利点は、スペース
を極めてわずかしか必要としないという点にある。さら
に、それは生じた圧力をその支持点に自動的に均一に分
配するが、・これは、そのばね定数が負荷の増大にとも
なって増大するためである。
本発明のもう１つの望ましい実施例では、絶縁体８の寸
法は、そのＵ字形断面の２つの端部が溝５かられずかに
突出するようにされる（第２図）。
法は、そのＵ字形断面の２つの端部が溝５かられずかに
突出するようにされる（第２図）。
内側の円形補強プレート１０と外側の環状補強プレート
１１は、それらが必要な精度で造られているとすれば、
主電極３の表面より突出するこれらの同心の縁部に合わ
せて簡単に位置決めされる。
１１は、それらが必要な精度で造られているとすれば、
主電極３の表面より突出するこれらの同心の縁部に合わ
せて簡単に位置決めされる。
環状制御電極を半導体基板のゲート領域に対して正確に
位置決めすることは、ゲートターンオフサイリスタの場
合において重要であるが、これを達成すべく、溝、絶縁
体および制御型（兎は、互いに正確に合わせて、組立て
の間に制御電極が水平方向への望ましくない変位をなさ
ないようにする必要がある。
位置決めすることは、ゲートターンオフサイリスタの場
合において重要であるが、これを達成すべく、溝、絶縁
体および制御型（兎は、互いに正確に合わせて、組立て
の間に制御電極が水平方向への望ましくない変位をなさ
ないようにする必要がある。
従来技術においては、絶縁フィルムと接触層とを付着で
きるようにするべく、制御電極は適当なマスキングを施
される必要があったが、そうした手の込んだプロセスは
、本発明による半導体素子の製造においては省略される
。
きるようにするべく、制御電極は適当なマスキングを施
される必要があったが、そうした手の込んだプロセスは
、本発明による半導体素子の製造においては省略される
。
上の実施例は、環状制御電極を有するゲートターンオフ
サイリスク用の半導体基板を接触させる場合に関連する
が、これは本発明の概念が、そうした形状の制御電極、
ないしはゲートターンオフサイリスクに限定されること
を意味しない。本発明は、制御電極が主電極の溝内に収
容されるタイプの半導体素子であれば、どのような形状
のものにも適用されうる。さらに、本発明は、１つの主
電極の下に複数個の制御電極が配置された素子に対して
も、制限なく適用されうる。
サイリスク用の半導体基板を接触させる場合に関連する
が、これは本発明の概念が、そうした形状の制御電極、
ないしはゲートターンオフサイリスクに限定されること
を意味しない。本発明は、制御電極が主電極の溝内に収
容されるタイプの半導体素子であれば、どのような形状
のものにも適用されうる。さらに、本発明は、１つの主
電極の下に複数個の制御電極が配置された素子に対して
も、制限なく適用されうる。
最後に、本発明は丈夫な構造を持った半導体素子を与え
るものであって、これはしかも必要な精度で簡単に製造
されうるちのであると言える。
るものであって、これはしかも必要な精度で簡単に製造
されうるちのであると言える。
第１図は環状制御電極を有する従来技術による半導体基
板の斜視図、第２図は本発明による半導体素子の一実施
例の縦断面図、第３ａ図は環状波形ばねの断面図、第３
ｂ図は波形ばねの平面図である。 １・・・・・・半導体基板、２・・・・・・主表面、３
・・・・・・主電極、４・・・・・・制御電極、５・・
・・・・溝、６・・・・・・ばね、７・・・・・・制御
電極アクセス導線、８・・・・・・絶縁体、９・・・・
・・接点、１０・・・・・・内側補強プレート、１１・
・・・・・外側補強プレート。
板の斜視図、第２図は本発明による半導体素子の一実施
例の縦断面図、第３ａ図は環状波形ばねの断面図、第３
ｂ図は波形ばねの平面図である。 １・・・・・・半導体基板、２・・・・・・主表面、３
・・・・・・主電極、４・・・・・・制御電極、５・・
・・・・溝、６・・・・・・ばね、７・・・・・・制御
電極アクセス導線、８・・・・・・絶縁体、９・・・・
・・接点、１０・・・・・・内側補強プレート、１１・
・・・・・外側補強プレート。
Claims (10)
- （１）半導体基板１と、これに接触する主電極３及び制
御電極４と、制御電極４を半導体基板１に対して押しつ
けるばね６と、制御電極アクセス導線７とからなり、前
記半導体基板１は主電極３のための接触領域と制御電極
４のための接触領域とを主表面２上に有し、前記主電極
３が制御電極４とスプリング６とを収容する溝５を有す
る半導体素子であって、独立の絶縁体８が制御電極４を
主電極３に対して絶縁することと、前記制御電極４は、
絶縁体８に関し、主表面２に対して直角の方向に変位可
能であることを特徴とする半導体素子。 - （２）絶縁体８は断面形状がＵ字形であって、主電極３
の溝５をジャケット状に裏打ちすることを特徴とする請
求項１記載の半導体素子。 - （３）ばね６は絶縁体８と制御電極４の間に位置させら
れることを特徴とする請求項２記載の半導体素子。 - （４）絶縁体８のＵ字形断面の両端部は溝５より突出す
ることを特徴とする請求項２記載の半導体素子。 - （５）絶縁体８は、特に熱可塑性の、耐熱プラスチック
よりなることを特徴とする請求項１記載の半導体素子。 - （６）リッツ線が制御電極アクセス導線７として使用さ
れ、これは制御電極４に硬ろう付けされることを特徴と
する請求項１記載の半導体素子。 - （７）制御電極４の表面は導体層を具備し、特に、金で
メッキされていることを特徴とする請求項１記載の半導
体素子。 - （８）半導体基板１は円形であり、制御電極４のための
接触領域は中心に関して対称に配置され、溝５は環状の
構造にされることを特徴とする請求項１記載の半導体素
子。 - （９）制御電極４は、波形ばねによって半導体１と接触
した状態に保たれることを特徴とする請求項８記載の半
導体素子。 - （１０）前記波形スプリングはステンレスばね鋼もしく
はＢｅＣｕよりなることを特徴とする請求項９記載の半
導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH01138/87-0 | 1987-03-25 | ||
| CH113887 | 1987-03-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63255924A true JPS63255924A (ja) | 1988-10-24 |
Family
ID=4203377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63067982A Pending JPS63255924A (ja) | 1987-03-25 | 1988-03-22 | 半導体素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5053854A (ja) |
| EP (1) | EP0287770B1 (ja) |
| JP (1) | JPS63255924A (ja) |
| CN (1) | CN88101587A (ja) |
| DE (1) | DE3880730D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188411A (ja) * | 1992-08-15 | 1994-07-08 | Abb Res Ltd | カットオフ可能な高出力半導体素子 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3905418A1 (de) * | 1989-02-22 | 1990-08-23 | Telefunken Electronic Gmbh | Halbleiterbauelement |
| DE19505387A1 (de) * | 1995-02-17 | 1996-08-22 | Abb Management Ag | Druckkontaktgehäuse für Halbleiterbauelemente |
| DE102020200817B3 (de) * | 2020-01-23 | 2021-06-17 | Lpkf Laser & Electronics Aktiengesellschaft | Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148433A (ja) * | 1982-02-26 | 1983-09-03 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6159742A (ja) * | 1984-08-30 | 1986-03-27 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2257078A1 (de) * | 1972-11-21 | 1974-05-30 | Siemens Ag | Halbleiterbauelement mit druckkontakt |
| US4263607A (en) * | 1979-03-06 | 1981-04-21 | Alsthom-Atlantique | Snap fit support housing for a semiconductor power wafer |
| JPS60145632A (ja) * | 1984-01-09 | 1985-08-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPS60150670A (ja) * | 1984-01-17 | 1985-08-08 | Mitsubishi Electric Corp | 半導体装置 |
| JPS60194565A (ja) * | 1984-03-15 | 1985-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| GB2162366B (en) * | 1984-07-24 | 1987-09-30 | Westinghouse Brake & Signal | Semiconductor device contact arrangements |
| JPS6158742A (ja) * | 1984-08-30 | 1986-03-26 | Kawaguchiko Seimitsu Kk | プリンタのキヤリツジ構造 |
| JPH065686B2 (ja) * | 1985-09-04 | 1994-01-19 | 株式会社日立製作所 | 圧接型半導体装置 |
| JPS6362378A (ja) * | 1986-09-03 | 1988-03-18 | Hitachi Ltd | 圧接型半導体装置 |
-
1988
- 1988-02-20 DE DE8888102495T patent/DE3880730D1/de not_active Expired - Fee Related
- 1988-02-20 EP EP19880102495 patent/EP0287770B1/de not_active Expired - Lifetime
- 1988-03-07 US US07/164,902 patent/US5053854A/en not_active Expired - Lifetime
- 1988-03-22 JP JP63067982A patent/JPS63255924A/ja active Pending
- 1988-03-25 CN CN198888101587A patent/CN88101587A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148433A (ja) * | 1982-02-26 | 1983-09-03 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6159742A (ja) * | 1984-08-30 | 1986-03-27 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188411A (ja) * | 1992-08-15 | 1994-07-08 | Abb Res Ltd | カットオフ可能な高出力半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0287770B1 (de) | 1993-05-05 |
| CN88101587A (zh) | 1988-11-30 |
| DE3880730D1 (de) | 1993-06-09 |
| US5053854A (en) | 1991-10-01 |
| EP0287770A1 (de) | 1988-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3783347A (en) | Heat-extracting housing for semiconductor | |
| KR900001240B1 (ko) | 반도체 장치용 기판(基板) 구조체 | |
| JPH0799766B2 (ja) | 半導体素子 | |
| CN1041067A (zh) | 为非平面型半导体器件形成顶部接触 | |
| KR910008814A (ko) | 산화 니켈 장벽 스트립을 가지는 rf 트랜지스터 패키지 | |
| JP2815252B2 (ja) | 大規模集積電子部品 | |
| KR890004468B1 (ko) | 반도체 장치 | |
| US2744308A (en) | Semi-conductor translating device and method of manufacture | |
| JP2015053301A (ja) | 半導体モジュール | |
| US5141148A (en) | Method of anodic bonding a semiconductor wafer to an insulator | |
| EP1187197B1 (en) | Semiconductor device with a radiating plate and resin walls | |
| US5121189A (en) | Semiconductor device and method of manufacturing the same | |
| US4775916A (en) | Pressure contact semiconductor device | |
| JPS63255924A (ja) | 半導体素子 | |
| JPS63177463A (ja) | 電力用半導体構成要素の微細構造にされた接触電極の製造方法 | |
| US5968209A (en) | Method for manufacturing a solid electrolytic capacitor | |
| JPH0330961B2 (ja) | ||
| EP0809861B1 (en) | Method of manufacturing a semiconductor device for surface mounting suitable for comparatively high voltages, and such a semiconductor device | |
| US4556898A (en) | Semiconductor device | |
| JPH0666411B2 (ja) | 平形半導体装置 | |
| US6339231B1 (en) | Gate commutated turn-off thyristor module | |
| EP4071791A1 (en) | Spring element for a press contact in a power semiconductor module, and method for manufacturing the same | |
| US20220208634A1 (en) | Semiconductor device | |
| JPH039622B2 (ja) | ||
| JPH0328518Y2 (ja) |