JPS61113249A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61113249A JPS61113249A JP59235677A JP23567784A JPS61113249A JP S61113249 A JPS61113249 A JP S61113249A JP 59235677 A JP59235677 A JP 59235677A JP 23567784 A JP23567784 A JP 23567784A JP S61113249 A JPS61113249 A JP S61113249A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- control electrode
- contact
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、環状の制御電極を有する半導体装置におけ
る制御電極取り出し構造の改良に関するものである。
る制御電極取り出し構造の改良に関するものである。
大容量のゲートターンオフサイリスクやトランジスタに
おいては、大容量化に伴って制御用電極(ゲート又はベ
ース)に流す電流が大きくなり、最近では数10A〜数
10OAの電流を流すものも実用化されている。特に大
容量ゲートターンオフサイリスタでは、ターンオフ時に
必要なゲート逆電流が大きく、しかも瞬時に均一に電流
を流す必要があるため、ゲート・カソード間のインピー
ダンスを極力小さくする工夫がなされている。例えばゲ
ート電極の取り出し部分の形状を環状にして取り出し部
分からエミッタ領域までの距離の短縮と電流分布の均一
化、軽減が図られている。
おいては、大容量化に伴って制御用電極(ゲート又はベ
ース)に流す電流が大きくなり、最近では数10A〜数
10OAの電流を流すものも実用化されている。特に大
容量ゲートターンオフサイリスタでは、ターンオフ時に
必要なゲート逆電流が大きく、しかも瞬時に均一に電流
を流す必要があるため、ゲート・カソード間のインピー
ダンスを極力小さくする工夫がなされている。例えばゲ
ート電極の取り出し部分の形状を環状にして取り出し部
分からエミッタ領域までの距離の短縮と電流分布の均一
化、軽減が図られている。
第3図は従来の半導体装置の第1例を示し、これは上記
環状のゲート電極構造を有するゲートターンオフサイリ
スタのエレメントの平面パターンを示す。図中、1はエ
レメント、1aはシリコンウェハ、lbはシリコンウェ
ハ1aを支持する補強板、1cはゲート電極、1dはカ
ソード電極、le、Ifはゲートの集電電極部分である
。
環状のゲート電極構造を有するゲートターンオフサイリ
スタのエレメントの平面パターンを示す。図中、1はエ
レメント、1aはシリコンウェハ、lbはシリコンウェ
ハ1aを支持する補強板、1cはゲート電極、1dはカ
ソード電極、le、Ifはゲートの集電電極部分である
。
またゲート配線部分の電気抵抗を低くしてゲートに大電
流を供給する方法としては、従来ゲート取り出し用電極
をエレメントに加圧接触させる方法があり、この方法は
ゲートがエレメントの中央にあるセンターゲート構造の
サイリスタや、大容量のトランジスタ等に用いた場合非
常に有効である。
流を供給する方法としては、従来ゲート取り出し用電極
をエレメントに加圧接触させる方法があり、この方法は
ゲートがエレメントの中央にあるセンターゲート構造の
サイリスタや、大容量のトランジスタ等に用いた場合非
常に有効である。
第4図は従来の半導体装置の第2例を示し、これは上記
第1例に示すエレメントを外囲器の中に装着し、上記ゲ
ート取り出し用電極をエレメントに加圧接触させる構造
を有するサイリスタの断面構造図である。図中、1はサ
イリスクエレメント、2は挿入板、3は外部陰極電極、
4はゲート取り出しリード、5は該ゲート取り出しリー
ド4及び挿入板2を外部陰極電極3に対して位置決めす
る絶縁性支持部材、6はゲート取り出しり−ド4の先端
部4aを絶縁性支持部材5を介してサイリスクエレメン
ト1に加圧するバネ、7は上記ゲート取り出しり−ド4
を外部陰極電極3と絶縁するための保護管、8は外部陽
極電極、9はサイリスクエレメント1を支持するセラミ
ック筒、10は外部陰極電極3をセラミック筒9に固着
支持する陰極側フランジ、11は外部陽極電極8をセラ
ミック筒9に固着支持する陽極側フランジ、12は外部
ゲート電極を示す。
第1例に示すエレメントを外囲器の中に装着し、上記ゲ
ート取り出し用電極をエレメントに加圧接触させる構造
を有するサイリスタの断面構造図である。図中、1はサ
イリスクエレメント、2は挿入板、3は外部陰極電極、
4はゲート取り出しリード、5は該ゲート取り出しリー
ド4及び挿入板2を外部陰極電極3に対して位置決めす
る絶縁性支持部材、6はゲート取り出しり−ド4の先端
部4aを絶縁性支持部材5を介してサイリスクエレメン
ト1に加圧するバネ、7は上記ゲート取り出しり−ド4
を外部陰極電極3と絶縁するための保護管、8は外部陽
極電極、9はサイリスクエレメント1を支持するセラミ
ック筒、10は外部陰極電極3をセラミック筒9に固着
支持する陰極側フランジ、11は外部陽極電極8をセラ
ミック筒9に固着支持する陽極側フランジ、12は外部
ゲート電極を示す。
この従来の第2例によるサイリスクでは、上記絶縁性支
持部材5はアルミナ焼結体等を用いる必要があるため寸
法精度が悪く、そのため外部陰極電極3と該絶縁性支持
部材5及びゲート取り出しリード4とのクリアランスを
大きくせざるを得ず、位置決め精度が悪くなり、その結
果この従来のゲート取り出し構造は高精度な位置決めを
要するゲートターンオフサイリスクに使用するには精度
上不十分な場合があった。
持部材5はアルミナ焼結体等を用いる必要があるため寸
法精度が悪く、そのため外部陰極電極3と該絶縁性支持
部材5及びゲート取り出しリード4とのクリアランスを
大きくせざるを得ず、位置決め精度が悪くなり、その結
果この従来のゲート取り出し構造は高精度な位置決めを
要するゲートターンオフサイリスクに使用するには精度
上不十分な場合があった。
また、環状ゲート構造のゲートターンオフサイリスクの
場合に、上記従来の第2例による構造を採用するには、
ゲート取り出しリード4のエレメント1と接触する先端
部4aを環状にする必要があるが、この環状部分を容易
かつ高精度に位置決めできる加圧接触形ゲート構造は実
用化されていなかった。
場合に、上記従来の第2例による構造を採用するには、
ゲート取り出しリード4のエレメント1と接触する先端
部4aを環状にする必要があるが、この環状部分を容易
かつ高精度に位置決めできる加圧接触形ゲート構造は実
用化されていなかった。
本発明はこのような従来のゲート取り出し構造の欠点を
除去するためになされたもので、制御電極の取り出しを
容易に、かつ高精度で所定位置において行なえ、信頼性
を向上できる半導体装置を提供することは目的としてい
る。
除去するためになされたもので、制御電極の取り出しを
容易に、かつ高精度で所定位置において行なえ、信頼性
を向上できる半導体装置を提供することは目的としてい
る。
本発明は、半導体装置において、半導体基体の制御電極
を外部制御電極と接続するための略環状の制御電極取り
出し電極を設け、該制御電極取り出し電極の下面の接触
部を除く部分をフッ素樹脂を主成分とする絶縁性皮膜で
被覆し、上記接触部を上記制御電極に圧接せしめるよう
にしたものである。
を外部制御電極と接続するための略環状の制御電極取り
出し電極を設け、該制御電極取り出し電極の下面の接触
部を除く部分をフッ素樹脂を主成分とする絶縁性皮膜で
被覆し、上記接触部を上記制御電極に圧接せしめるよう
にしたものである。
本発明では、制御電極取り出し電極が大きな面積でもっ
てゲートと加圧状態で当接し、ゲート取り出し部の電位
ドロップが極めて小さくなり、そのため電流分布が均一
になり、また上記取り出し電極は所定位置に精度よく位
置決めされる。
てゲートと加圧状態で当接し、ゲート取り出し部の電位
ドロップが極めて小さくなり、そのため電流分布が均一
になり、また上記取り出し電極は所定位置に精度よく位
置決めされる。
以下、この発明の実施例を図について説明する。
第1図は本発明の一実施例による大容量ゲートターンオ
フサイリスクの構造を示し、図中、1は半導体基体であ
るサイリスクエレメントであり、これの第1主面(図示
上面)には第1主電極であるカソード電極及び制御電極
であるゲート電極が形成され、またその第2主面(図示
下面)には第2主電極であるアノード電極が形成されて
いる。
フサイリスクの構造を示し、図中、1は半導体基体であ
るサイリスクエレメントであり、これの第1主面(図示
上面)には第1主電極であるカソード電極及び制御電極
であるゲート電極が形成され、またその第2主面(図示
下面)には第2主電極であるアノード電極が形成されて
いる。
14は上記エレメント1のカソード電極の外周部と第1
外部主電極である外部陰極電極23との間に挿入された
外側挿入板、15はエレメント1のカソード電極の内側
部と外部陰極電極23との間に挿入された内側挿入板で
ある。そして該外部陰極電極23の第1主面側には環状
の保持溝23aが凹設され、該保持溝23a内には環状
のゲート取り出し電極13が上下動自在に挿入され、該
取り出し電極13は、これと保持123aの底面との間
に挿入されたスプリング16により図示下方に付勢され
てエレメント1のゲート電極に圧接している。
外部主電極である外部陰極電極23との間に挿入された
外側挿入板、15はエレメント1のカソード電極の内側
部と外部陰極電極23との間に挿入された内側挿入板で
ある。そして該外部陰極電極23の第1主面側には環状
の保持溝23aが凹設され、該保持溝23a内には環状
のゲート取り出し電極13が上下動自在に挿入され、該
取り出し電極13は、これと保持123aの底面との間
に挿入されたスプリング16により図示下方に付勢され
てエレメント1のゲート電極に圧接している。
第2図は上記ゲート取り出し電極13の構造を示す断面
図である。図中、13aはゲート取り出し電極13の取
り出し電極本体である環状金属部、13dは上記環状金
属部13aの下面全周に沿って突設されたエレメント1
との接触部、13Cは環状金属部13aのろう材部13
eにろう付された制御リード部であるワイヤ部、13b
は上記環状金属部138表面の上記接触部13d及びろ
う材部136を除(部分に被着されたフッ素樹脂を主成
分とする絶縁性皮膜である。
図である。図中、13aはゲート取り出し電極13の取
り出し電極本体である環状金属部、13dは上記環状金
属部13aの下面全周に沿って突設されたエレメント1
との接触部、13Cは環状金属部13aのろう材部13
eにろう付された制御リード部であるワイヤ部、13b
は上記環状金属部138表面の上記接触部13d及びろ
う材部136を除(部分に被着されたフッ素樹脂を主成
分とする絶縁性皮膜である。
次に上記ゲート取り出し電極13の製造方法を説明する
。
。
(1) まず環状金属部13a及び接触部13dを所
望の精度にて切削加工して形成し、ろう材部13eにワ
イヤ部13cをろう付けする。ここでワイヤ部13cの
材質は純銀(99,99%)とし、ろう付は銀銅ろうを
用いて水素中で行なう。
望の精度にて切削加工して形成し、ろう材部13eにワ
イヤ部13cをろう付けする。ここでワイヤ部13cの
材質は純銀(99,99%)とし、ろう付は銀銅ろうを
用いて水素中で行なう。
(2)次に上記ろう付の完了した環状金属部13aのエ
レメント1との接触部13dをマスキングした後、フッ
素樹脂2例えばテフロン等を環状金属部13aを包み込
むようにコーティングする。
レメント1との接触部13dをマスキングした後、フッ
素樹脂2例えばテフロン等を環状金属部13aを包み込
むようにコーティングする。
このようにして所望のゲート取り出し電極13が得られ
る。
る。
次に作用効果について説明する。
本実施例のゲートターンオフサイリスクでは、環状金属
部13aの断面積が太きので、該環状金属部13aの電
気抵抗が極めて小さく、またワイヤ部13cの線径も十
分に大きいので、ゲート取り出し電極13の電位ドロッ
プを極めて小さくすることができ、そのため電流分布の
均一性も向上し、その結果、ゲートターンオフサイリス
クの遮断能力を向上することができる。
部13aの断面積が太きので、該環状金属部13aの電
気抵抗が極めて小さく、またワイヤ部13cの線径も十
分に大きいので、ゲート取り出し電極13の電位ドロッ
プを極めて小さくすることができ、そのため電流分布の
均一性も向上し、その結果、ゲートターンオフサイリス
クの遮断能力を向上することができる。
また本実施例では外側、内側挿入板14.15は各々ゲ
ート取り出し電極13の外周壁面、内周壁面によって位
置決めされるので、組立作業が極めて良い。また本実施
例のゲート取り出し電極13は従来のゲート圧接構造に
おける絶縁性支持部材とゲート取り出し用ワイヤとの両
方の機能を兼ね備えており、従って従来のようなこれら
を結合させる作業も不要となり、作業性を向上できると
同時に、本実施例では寸法精度の高い環状金属部13a
により、取り出し電極13の位置決め精度が支配される
ので、従来問題であった位置決め精度も極めて良好とな
る。
ート取り出し電極13の外周壁面、内周壁面によって位
置決めされるので、組立作業が極めて良い。また本実施
例のゲート取り出し電極13は従来のゲート圧接構造に
おける絶縁性支持部材とゲート取り出し用ワイヤとの両
方の機能を兼ね備えており、従って従来のようなこれら
を結合させる作業も不要となり、作業性を向上できると
同時に、本実施例では寸法精度の高い環状金属部13a
により、取り出し電極13の位置決め精度が支配される
ので、従来問題であった位置決め精度も極めて良好とな
る。
また、本実施例では、取り出し電極本体13の絶縁性皮
膜にフッ素樹脂を使用したので、この絶縁性皮膜のコス
トを低減できる。
膜にフッ素樹脂を使用したので、この絶縁性皮膜のコス
トを低減できる。
なお上記実施例では、ゲートターンオフサイリスクにつ
いて述べたが、本発明は環状の制御電極を有する大容量
の半導体装置、例えば大電力トランジスタやゲート補助
ターンオフサイリスク等についても同様に適用でき、同
様の効果をもたらすことができる。さらに、本発明は環
状の制御電極を取り出すための構造だけでなく、従来の
センターゲート構造のゲート取り出し電極についても適
用でき、このようにすれば作業性及び位置決め精度を向
上できる。
いて述べたが、本発明は環状の制御電極を有する大容量
の半導体装置、例えば大電力トランジスタやゲート補助
ターンオフサイリスク等についても同様に適用でき、同
様の効果をもたらすことができる。さらに、本発明は環
状の制御電極を取り出すための構造だけでなく、従来の
センターゲート構造のゲート取り出し電極についても適
用でき、このようにすれば作業性及び位置決め精度を向
上できる。
以上のように、本発明に係る半導体装置によれば、半導
体基体の制御電極を外部制御電極に接続する略環状の制
御電極取り出し電極を設け、該制御電極取り出し電極の
下面の接触部を除く部分をフッ素樹脂を主成分とする絶
縁性皮膜で被覆し、上記接触部を制御電極に圧接せしめ
るようにしたので、環状ゲートを有する半導体基体に対
する極めて高精度で信頼性が高く、作業性の良いゲート
の取り出し構造が得られる効果があり、また絶縁材料の
コストを低減して装置のコストアンプを防止できる効果
がある。
体基体の制御電極を外部制御電極に接続する略環状の制
御電極取り出し電極を設け、該制御電極取り出し電極の
下面の接触部を除く部分をフッ素樹脂を主成分とする絶
縁性皮膜で被覆し、上記接触部を制御電極に圧接せしめ
るようにしたので、環状ゲートを有する半導体基体に対
する極めて高精度で信頼性が高く、作業性の良いゲート
の取り出し構造が得られる効果があり、また絶縁材料の
コストを低減して装置のコストアンプを防止できる効果
がある。
第1図は本発明の一実施例によるゲートターンオフサイ
リスクの断面図、第2図はそのゲート取り出し電極部分
の断面図、第3図は環状ゲート構造を有するゲートター
ンオフサイリスクのカソード・ゲートパターンを示す平
面図、第4図は従来のセンターゲート加圧方式のサイリ
スクの構造を示す断面図である。 1・・・エレメント(半導体基体)、8・・・外部陽極
電極(第2外部主電極)、12・・・外部制御電極、1
3・・・ゲート取り出し電極(制御電極取り出し電極)
、13a・・・環状金属部(取り出し電極本体)、13
b・・・絶縁性皮膜、13c・・・ワイヤ部(制御リー
ド部)、13d・・・接触部、16・・・スプリング、
23・・・外部陰極電極(第1外部主電極)、23.3
・・・保持溝。 なお図中、同一符号は同−又は相当部分を示す。 代理人 弁理士 早 瀬 憲 − 第1図 1 1しプ+/1 第2図 1色d 13d 袴細部 第3図 第4図 手続補正書(自発) 昭和ら0年ら月17日 特許庁長官殿 仕9へ
1、事件の表示 特願昭 59−235677号
2、発明の名称 半導体装置 3、補正をする者 代表者 片由仁へ部 5、補正の対象 明細書の発明の詳細な説明の欄 6、w4正の内容 (1)明1[[1書第6頁第12行の「ことは」を「こ
とをJに訂正する。 以上
リスクの断面図、第2図はそのゲート取り出し電極部分
の断面図、第3図は環状ゲート構造を有するゲートター
ンオフサイリスクのカソード・ゲートパターンを示す平
面図、第4図は従来のセンターゲート加圧方式のサイリ
スクの構造を示す断面図である。 1・・・エレメント(半導体基体)、8・・・外部陽極
電極(第2外部主電極)、12・・・外部制御電極、1
3・・・ゲート取り出し電極(制御電極取り出し電極)
、13a・・・環状金属部(取り出し電極本体)、13
b・・・絶縁性皮膜、13c・・・ワイヤ部(制御リー
ド部)、13d・・・接触部、16・・・スプリング、
23・・・外部陰極電極(第1外部主電極)、23.3
・・・保持溝。 なお図中、同一符号は同−又は相当部分を示す。 代理人 弁理士 早 瀬 憲 − 第1図 1 1しプ+/1 第2図 1色d 13d 袴細部 第3図 第4図 手続補正書(自発) 昭和ら0年ら月17日 特許庁長官殿 仕9へ
1、事件の表示 特願昭 59−235677号
2、発明の名称 半導体装置 3、補正をする者 代表者 片由仁へ部 5、補正の対象 明細書の発明の詳細な説明の欄 6、w4正の内容 (1)明1[[1書第6頁第12行の「ことは」を「こ
とをJに訂正する。 以上
Claims (6)
- (1)その第1、第2主面に第1、第2主電極を、かつ
第1主面に制御電極を有する半導体基体と、該半導体基
体の第1、第2主電極に電気的に接続して上記第1、第
2主面に配設された第1、第2外部主電極と、上記半導
体基体の制御電極に接続されるべき外部制御電極と、上
記制御電極を上記外部制御電極に接続する制御電極取り
出し電極とを備えた半導体装置において、上記制御電極
取り出し電極はその下面に接続部を有する略環状の取り
出し電極本体と、上記外部制御電極に接続された制御リ
ード部とからなるものであり、上記取り出し電極本体の
上記接触部を除く部分にはフッ素樹脂を主成分とする絶
縁性皮膜が被着され、上記取り出し電極本体はその接触
部にて上記半導体基体の制御電極に圧接されていること
を特徴とする半導体装置。 - (2)上記取り出し電極本体の上記制御電極への圧接は
、上記第1外部主電極に凹設された環状の保持溝に上記
取り出し電極本体とともに挿入されたスプリングによっ
てなされていることを特徴とする特許請求の範囲第1項
記載の半導体装置。 - (3)上記接触部は、上記取り出し電極本体の全周に沿
う環状のものであることを特徴とする特許請求の範囲第
1項又は第2項記載の半導体装置。 - (4)上記接触部は、上記取り出し電極本体の全周に沿
って配置された複数の円弧状部からなることを特徴とす
る特許請求の範囲第1項又は第2項記載の半導体装置。 - (5)上記接触部は、その表面に銀又は金メッキが施さ
れていることを特徴とする特許請求の範囲第1項ないし
第4項のいずれかに記載の半導体装置。 - (6)上記制御電極取り出し電極は、銅又はアルミニウ
ムを主成分とする電気良導体を用いて形成されているこ
とを特徴とする特許請求の範囲第1項ないし第5項のい
ずれかに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59235677A JPS61113249A (ja) | 1984-11-08 | 1984-11-08 | 半導体装置 |
DE3538815A DE3538815C3 (de) | 1984-11-08 | 1985-10-31 | Halbleiterbauelement |
FR858516575A FR2572852B1 (fr) | 1984-11-08 | 1985-11-08 | Dispositif semi-conducteur en particulier thyristor comportant une electrode d'acces a l'electrode de commande |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59235677A JPS61113249A (ja) | 1984-11-08 | 1984-11-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61113249A true JPS61113249A (ja) | 1986-05-31 |
JPH039622B2 JPH039622B2 (ja) | 1991-02-08 |
Family
ID=16989566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59235677A Granted JPS61113249A (ja) | 1984-11-08 | 1984-11-08 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS61113249A (ja) |
DE (1) | DE3538815C3 (ja) |
FR (1) | FR2572852B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4227063A1 (de) * | 1992-08-15 | 1994-02-17 | Abb Research Ltd | Abschaltbares Hochleistungs-Halbleiterbauelement |
US5539232A (en) * | 1994-05-31 | 1996-07-23 | Kabushiki Kaisha Toshiba | MOS composite type semiconductor device |
DE19505387A1 (de) * | 1995-02-17 | 1996-08-22 | Abb Management Ag | Druckkontaktgehäuse für Halbleiterbauelemente |
DE19530264A1 (de) * | 1995-08-17 | 1997-02-20 | Abb Management Ag | Leistungshalbleitermodul |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3559001A (en) * | 1968-08-21 | 1971-01-26 | Motorola Inc | Semiconductor housing assembly |
US3992717A (en) * | 1974-06-21 | 1976-11-16 | Westinghouse Electric Corporation | Housing for a compression bonded encapsulation of a semiconductor device |
FR2440077A1 (fr) * | 1978-10-23 | 1980-05-23 | Transformation En Cie Indle | Conteneur pour composant electronique de puissance a semi-conducteur et son procede de fabrication |
JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
JPS58148433A (ja) * | 1982-02-26 | 1983-09-03 | Mitsubishi Electric Corp | 半導体装置 |
JPS60150670A (ja) * | 1984-01-17 | 1985-08-08 | Mitsubishi Electric Corp | 半導体装置 |
JPS60194565A (ja) * | 1984-03-15 | 1985-10-03 | Mitsubishi Electric Corp | 半導体装置 |
-
1984
- 1984-11-08 JP JP59235677A patent/JPS61113249A/ja active Granted
-
1985
- 1985-10-31 DE DE3538815A patent/DE3538815C3/de not_active Expired - Fee Related
- 1985-11-08 FR FR858516575A patent/FR2572852B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH039622B2 (ja) | 1991-02-08 |
FR2572852A1 (fr) | 1986-05-09 |
DE3538815A1 (de) | 1986-05-15 |
DE3538815C2 (ja) | 1994-04-14 |
FR2572852B1 (fr) | 1990-10-05 |
DE3538815C3 (de) | 1994-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890004468B1 (ko) | 반도체 장치 | |
US8030749B2 (en) | Semiconductor device | |
US4542398A (en) | Semiconductor devices of multi-emitter type | |
JPH0799766B2 (ja) | 半導体素子 | |
US3736474A (en) | Solderless semiconductor devices | |
US6452281B1 (en) | Semiconductor integrated circuit and fabrication process therefor | |
US5141148A (en) | Method of anodic bonding a semiconductor wafer to an insulator | |
US4374393A (en) | Light triggered thyristor device | |
JPS61113249A (ja) | 半導体装置 | |
US3604989A (en) | Structure for rigidly mounting a semiconductor chip on a lead-out base plate | |
GB2095904B (en) | Semiconductor device with built-up low resistance contact and laterally conducting second contact | |
KR100934827B1 (ko) | 처리 장치용 워크피스 지지체 및 이를 사용하는 처리 장치 | |
US11350492B2 (en) | Sample holder | |
US3528102A (en) | Semiconductor header assembly and method of fabrication thereof | |
US2959718A (en) | Rectifier assembly | |
JPS6159742A (ja) | 半導体装置 | |
JPS624330A (ja) | 半導体装置 | |
KR900002119B1 (ko) | 반도체 장치 및 그 보호외피의 조립방법 | |
JP3375812B2 (ja) | 圧接型半導体装置及び半導体素子 | |
JPS63255924A (ja) | 半導体素子 | |
US3368121A (en) | Semiconductor thyristor of pnpn type | |
JPS6127901B2 (ja) | ||
KR100198993B1 (ko) | 반도체 패키지공정 및 패키지장치 | |
JPS63173363A (ja) | 半導体装置 | |
JPH03285357A (ja) | 半導体装置 |