KR900002119B1 - 반도체 장치 및 그 보호외피의 조립방법 - Google Patents
반도체 장치 및 그 보호외피의 조립방법 Download PDFInfo
- Publication number
- KR900002119B1 KR900002119B1 KR8202125A KR820002125A KR900002119B1 KR 900002119 B1 KR900002119 B1 KR 900002119B1 KR 8202125 A KR8202125 A KR 8202125A KR 820002125 A KR820002125 A KR 820002125A KR 900002119 B1 KR900002119 B1 KR 900002119B1
- Authority
- KR
- South Korea
- Prior art keywords
- plate
- frame
- support
- assembly
- assembling
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 230000001681 protective effect Effects 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 230000003014 reinforcing effect Effects 0.000 claims description 2
- 238000005728 strengthening Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 8
- 238000005476 soldering Methods 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000002787 reinforcement Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
내용 없음.
Description
제 1 도는 제 2 도의 I - 1선을 따라 초고주파용 반도체 장치를 절취한 부분의 단면도.
제 2 도는 외피덮개가 제거된 상태인 제 1 도 장치의 평면도.
제 3 도는 조립체의 분해도로서, 회로소자, 플레이트 및 프레임으로 구성된 미조립체의 조립단계를 나타낸 것이며 본 발명에 의한 방법중 최정조립을 시작하는 단계이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 트랜지스터 2 : MOS형 캐패시터
3 : 플레이트 4 : 지지물
5 : 프레임 6 : 연결영역
7,8 : 연결도체 9 : 덮개
40 : 링 60 : 미조립체
본 발명은 적어도 1개의 반도체 회로소자와 1개의 보호외피를 조립하는 방법, 즉, 전기절연 및 열전도 재질인 플레이트의 표면을 금속으로 피복하고 그 위에 반도체 회로소자를 부착하며 전기 및 열전도 지지물상에 플레이트를 배치하는 동시에 전기절연재질인 프레임으로 플레이트를 에워싸고 프레임에는 연결도체를 마련하여 지지물상에 배치하고 덮개를 씌우며, 플레이트, 지지물, 프레임 및 보호외피인 덮개로 조립체를 만드는 방법에 관한 것이다.
그러나 본 발명이 기가헤르츠(GHZ)범위의 초고주파에서 동작하는 반도체 장치에 국한된 것이 아님을 밝혀둔다.
고주파에서 동작하는 반도체 장치의 기술분야에서는 다른것보다도 금속면 또는 외피의 연결도체와 반도체 회로소자들을 연결하는 연결선의 길이에 많은 관심을 쏟고 있다. 이미 널리 알려진 바와같이 연결선의 길이는 연결선들의 인덕턴스값을 결정한다. 일반적으로 트랜지스터나 MOS 캐패시터를 포함하는 고주파 반도체 장치에는 연결선들이 접속되는 많은 접속점들이 있다.
현재까지 사용되던 방법에서는 베릴륨 산화물로된 플레이트, 알루미나로된 프레임 및 구리로된 지지물로 미조립체를 만든다. 플레이트는 그 주위를 에워싸는 프레임에 비해 비교적 그 크기가 작으며 땜질을 하여 지지물위에 직접 부착한다. 프레임은 지지물에 부착되는데 프레임과 지지물사이에 금속링을 땜질하여 부착한다. 이들 두 부분 사이에는 금속링이 있어 이들이 접촉하는 면적은 감소되며 따라서 기계적인 응력을 감소되지만 가끔 프레임의 크기가 매우 커서 땜질을 하는 순간에 프레임이 파열될 위험도 내포하고 있다. 반도체소자들은 미조립체의 플레이트상에서 땜질되며 필요한 연결선을 부착한다. 끝으로 땜질을 하여 덮개를 덮는다.
이러한 조립방법은 몇가지 단점을 지니고 있다. 첫째, 플레이트를 에워싸고 있는 프레임에 대해 플레이트를 소정의 중심위치에 배치할 수 없다는 것이 경험상 밝혀졌다. 플레이트, 프레임 및 지지물로 미조립체가 만들어지는 동안 플레이트와 프레임이 상대적으로 이동되어 결국 위치가 비교적 크게다른 조립체로 된다. 그러나 연결될 연결선의 길이는 플레이트와 프레임의 상대위치에 따라 다르게 된다.
둘째, 플레이트와 프레임을 지지물에 연결한 상태가 반도체 소자를 땜질할때 필요한 온도를 견딜 수 있어야 한다. 이 온도는 380℃ 정도이다. (금층으로 피복된 플레이트와 실리콘 결정을 땜질하는데 필요한 온도이며 이때 이들사이에는 금과 실리콘의 공융층이 형성되어 있다). 그러므로 이경우에 플레이트와 프레임은 땜질을 하여 지지물에 부착되어야 하며, 그 융점은 380℃ 보다 매우 높다. (일반적으로 융점이 790℃ 인 구리와 은의 합금이 사용된다). 그러므로 이러한 온도에서 프레임과 플레이트가 파열되거나 찢어지며 이들 두 소자들의 상대위치가 잘못되는 경우는 너무 많다. 결국, 회로소자들을 플레이트의 표면에 정확히 배치하기 어려우며 플레이트보다 더 높이 돌출한 프레임벽 가까이에 회로소자들을 배치할경우 회로소자들의 정확한 배치는 더욱 어렵다.
본 발명에 의한 방법은 상술된 결점을 해결한 것이다.
본 발명에 의한 방법은 제 1 단계에서 플레이트의 금속면중의 하나에 부착되며 연결선에 의하면 연결도체에 연결되는 반도체, 회로소자, 플레이트 및 프레임을 포함하는 미조립체를 만들고 제 2 단계에서 미조립체를 지지물과 덮개에 연결하는 것을 특징으로 한다.
본 발명에 의한 방법은 플레이트와 프레임을 지지물에 조립하는데 필요한 온도를 낮출 수 있다는 첫째 장점을 지니고 있다. 플레이트와 프레임을 지지물에 조립하기전에 플레이트위에 회로소자들을 부착하기 때문에 공지된 방법과 비교할때 땜질을 하는것이 필요하며 그 융점은 380℃보다 낮다. 금(80%)과 주석(20%)이 공융상태인 것을 사용하면 좋으며 그 융점은 280℃이다. 조립온도가 공지된 방법의 온도(790℃)보다 매우 낮기 때문에 세라믹 소자들이 파열되거나 갈라질 위험은 매우 적다. 이러한 조립방법은 조립온도가 낮기 때문에 더욱 쉽고 빠르게 조립할 수 있다. 더우기, 프레임이 지지물상에 직접 부착될 수 있어 프레임과 지지물의 열팽창차를 상쇄시키기 위해 프레임과 지지물 사이에 링을 넣을 필요도 없다.
본 발명에 의한 방법의 두번째 장점은 프레임에 대해 플레이트를 정확히 배치할 수 있다는 것이다. 연결선을 연결하는동안 이러한 명확한 위치가 선정되어 플레이트와 프레임을 연결하는 연결선은 프레임에 대한 플레이트의 안정성을 보장하는 밀집회로망(close network)을 형성한다. 그러므로 몇개의 다른 소자들 사이의 연결선의 길이는 매우 규칙적이며 따라서 전자제품의 절적향상 및 제조량을 증가를 가져오게 된다.
본 발명에 의한 방법의 또다른 장점은 반도체 회로소자들이 플레이트의 연부근처에 배치되어 있다 하더라도 반도체 회로소자들을 플레이트위에 쉽게 땜질할 수 있다는 것이다. 이러한 땜질작업은 플레이트와 프레임을 연결하기전에 하여야하며 이러한 땜질작업중에는 프레임이 아직 적소에 배치되지 않았기 때문에 프레임은 도구의 이동을 방해하지 않는다. 더우기 잘못될 수 있는것은 공지된 조립방법의 경우에서와 같이 플레이트-프레임-지지물의 조립단계에서 발생하는 것이 아니라 회로소자들을 플레이트에 땜질할때 발생한다.
본 발명에 의한 방법에 있어서는, 반도체 장치의 전기적 동작에만 필요한 연결선만으로도 프레임과 플레이트의 기계적 결합력을 충분히 제공해 줄수 있다. 공지된 고주파 장치는 플레이트의 무게가 0.1g 정도이며 연결선의 수도 많다. 직경이 25 내지 50㎛인 이들 연결선은 미조립체의 기계적 결합에 사용하는데에 매우 적합하다.
본 발명에 따른 방법을 이용함에 있어, 프레임내의 플레이트의 기계적인 결합은 상기 연결선에 의해서도 이루어지지만 플레이트와 프레임의 금속표면을 상호 연결하는 보강선에 의해서도 이루어진다. 이들 보강선은 순전히 기계적인 역할만을 한다.
이하 도면을 참조하면서 본 발명을 더욱 상세히 설명한다.
본 분야에서 숙련된 기술자에게는 잘 알려진 소자의 상세한 구성상태는 본 발명을 명료하게 표시하기 위하여 이들 도면에서는 그 구성상태는 도시하지 않았다. 즉, 반도체 장치의 반도체 회로소자들(트랜지스터와 캐패시터)의 구성은 개략적으로만 도시하였다. 또한 명료하게 표시하기 위하여 비교적 작은 크기의 소자들을 확대하여 도시하였다.
도면의 도시된 조립체에는 트랜지스터 1과 형 캐패시터 그와같은 반도체 회로소자들이 도시되어 있다. 이들 2개의 회로소자들은 표면이 금속으로 피복된 베릴륨 산화물 플레이트 3의 상부표면 3A위에 배치된다. 트랜지스터 1은 땜질을 하여 2결정 뒷면을 면 30에 부착하며 캐패시터 2도 땜질을 하여 또 다른면 32는 플레이트 3의 옆방향으로 연장되어 플레이트 3의 밑면 3B와 접속되며 밑면 3B는 금속으로 피복되어있다. 플레이트3의 밑면 3B는 구리지지물 4위에 부착된다.
알루미나 프레임 5는 플레이트 3을 둘러싸고 있으며 이들 두 소자들 사이의 간격은 0.5mm이다. 프레임 5는 하부링 5A와 하부링 5B보다 폭이좁은 상부링 5B를 포함하고 있으며 하부링 5A와 상부링 5B사이에는 금속층이 있다. 이들 두링은 프레임을 만들때 서로 접촉되어 한개의 부품으로 된다. 링 5A의 내부표면은 대부분이 금속으로 피복된다. 링 5A의 내부표면은 금속으로 되어있어 면 50 및 51과 같은 접속면을 제공한다. 접속영역 6내에 속해있는 링 5A의 외부면도 금속으로 되어있다. 덮개 9도 5를 덮는데 덮개 9의 높이는 플레이트3의 높이보다 높으며 연결선들이 제공된 회로소자들 1과 2의 높이보다 높다.
접속선들 20은 소자들을 전기적으로 연결하며 소자들을 필요한 전기적 상태에 있게한다. 도시된 실시예에서는 트랜지스터 1의 에미터 영역들 11이 면 32에 접속되어 면 32를 통하여 지지물 4에 접속되는 동시에 캐패시터 2의 전극에도 접속된다. 트랜지스터 1의 베이스 영역들 12는 캐패시터 2의 다른전극에 접속되며 또한 이 전극 및 이 전극에 연결된 다른 연결선을 통하여 금속면 51로 접속되어 금속면 51에 접속된 베이스 출력도체 8로 연결된다. 트랜지스터 1이 배치되어있는 금속면 30과 콜렉터 출력도체 7이 접속되어있는 면 50사이에도 콜렉터를 접속시키는 연결선이 있다.
본 발명에 의한 방법을 더욱 명확히 이해하기 위해서는 플레이트 3즉 캐패시터 2를 프레임 5에 접속시키는 20A도 도시된 연결선들의 차이점과 플레이트 3내에서만 연결된 20으로 도시된 연결선들의 차이점을 알아야 한다.
제 3 도에는 상술된 조립체가 최적상태로 제조될 수 있는 본 발명에 의한 방법이 도시되어있다. 이미 지적한 바와같이 본 발명에 의한 방법은 제 1 단계에서 플레이트 3의 금속면들 30, 31중의 하나에 부착되며 연결선 20A에 의하여 접속도체 7, 8 에 접속되는 반도체 회로소자들 1과 2 플레이트 3 및 프레임 5를 포함하는 미조립체 60이 만들어지고 제 2 단계에서는 미조립체 60을 지지물 4와 덮게 9에 접속하는 것을 특징으로 한다.
미조립체 60을 만들때 먼저 반도체 회로소자들 1과 2가 플레이트 3의 금속면들 30과 31에 제각기 땜질되어진다. 이 경우에 제공되는 모든 금속면에서와 같이 이들 금속면들은 금으로된 표면층들을 갖는다. 실리콘 소자들 1과 2의 땜질될 표면에는 금층이 제공되어 땜질될때 금-실리콘 합금을 형성한다. 땜질은 380℃에서 한다. 다음에 플레이트 3과 프레임 5를 평평한 작업대상에 놓는다. 예를들어 프레임 5가 고정된 점까지 올려진다. 반면에 섹션(section) 시스템에 의하여 평평한 작업대위로 올려진 플레이트 3은 프레임에 의하여 제한된 영역내에서 옆방향으로 이동될 수 있다. 그러므로 2개의 소자들 3과 5는 동측으로 배치될 수 있다. 대부분의 경우 접속선 20의 구조는 미조립체 60을 작업장소로 가져가서 최종조립을 하는 동안에도 견딜수 있는 적당한 강도를 갖도록 되어있다. 이러한 조립단계는 금(80%)과 주석(20%)의 합금을 사용하면 좋게 행할 수 있다. 이러한 합금으로된 링 40은 알맞게 금속화된 프레임 5와 덮개 9사이에 배치된다. 이러한 합금으로된 링 41은 플레이트 3 및 금속화된 프레임 5과 땜질 영역이 금으로 도금된 지지물 4 사이에 배치된다. 정확한 위치에 있는 조립체를 대략 280℃로 가열한다. 이러한 온도에서 플레이트 3이 갈라지거나 플레이트 및 프레임 5가 파열된 위험도는 공지된 기술에서 사용되던 매우 높은 온도에서 외피가 조립될때의 위험도에 비하여 작은 것이다. 본 발명의 방법을 이용함에 있어 미조립체 60의 기계적 결합은 접속선 20A에 의해서만이 아니라 보강선(strengthening wires)을 사용해서도 얻어진다. 이들 보강선 21은 플레이트 3의 금속면들과 프레임 5의 다른 면을 기계적으로 접속시킨다. 그러고도 제 2 도에 도시된 바와같이 프레임의 표면들 52와 53은 보강선 21에 의하여 접속되어 표면 31과 플레이트 3의 절연면 33에 접속된다. 표면 53은 절연면 34와 표면 31에 접속된다. 보강선 21은 전기적으로 이용되는 것이 아니고 순전히 기계적으로 이용된다.
Claims (2)
- 적어도 1개의 반도체 회로소자와 1개의 보호외피를 조립하는 방법, 즉, 전기절연 및 열전도재질인 플레이트의 표면을 금속으로 피복하고 그위에 반도체 회로소자를 부착하며 전기 및 열전도 지지물상에 플레이트를 배치하는 동시에 전기절연재질인 프레임으로 플레이트를 에워싸고 프레임에는 연결도체를 마련하여 지지물상에 배치하고 덮개를 씌우며 플레이트, 지지물, 프레임 및 보호외피인 덮개로 조립체를 만드는 방법에 있어서, 제 1 단계에서, 프레이트(3)의 금속면(30, 31)중의 하나에 부착되며 연결선(20)에 의하여 적어도 연결도체들(7, 8)에 연결되는 반도체 회로소자(1, 2), 플레이트(3) 및 프레임(5)을 포함하는 미조립체를 만들고, 제 2 단계에서, 미조립체(60)를 지지물(4)과 덮개(9)에 연결하는 것을 특징으로 하는 반도체 장치 및 그 보호외피의 조립방법.
- 제 1 항에 있어서, 청구된 바와같은 방법에 있어서, 보강선(21)을 사용하여 플레이트(3)의 금속면들을 형성하는 것을 특징으로 하는 반도체 장치 및 그 보호외피의 조립방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8109817A FR2506075A1 (fr) | 1981-05-18 | 1981-05-18 | Procede d'assemblage d'un dispositif semi-conducteur et de son boitier de protection |
| US8109817 | 1981-05-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR840000076A KR840000076A (ko) | 1984-01-30 |
| KR900002119B1 true KR900002119B1 (ko) | 1990-04-02 |
Family
ID=9258561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR8202125A KR900002119B1 (ko) | 1981-05-18 | 1982-05-15 | 반도체 장치 및 그 보호외피의 조립방법 |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS57196549A (ko) |
| KR (1) | KR900002119B1 (ko) |
| DE (1) | DE3217345A1 (ko) |
| FR (1) | FR2506075A1 (ko) |
| GB (1) | GB2098801B (ko) |
| IT (1) | IT1152406B (ko) |
| NL (1) | NL186206C (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617647A (ja) * | 1984-06-21 | 1986-01-14 | Toshiba Corp | 回路基板 |
| JPS61218151A (ja) * | 1985-03-23 | 1986-09-27 | Hitachi Ltd | 半導体装置 |
| JP2712461B2 (ja) * | 1988-12-27 | 1998-02-10 | 日本電気株式会社 | 半導体装置の容器 |
| DE3931634A1 (de) * | 1989-09-22 | 1991-04-04 | Telefunken Electronic Gmbh | Halbleiterbauelement |
| DE4201931C1 (ko) * | 1992-01-24 | 1993-05-27 | Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh + Co.Kg, 4788 Warstein, De |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3340602A (en) * | 1965-02-01 | 1967-09-12 | Philco Ford Corp | Process for sealing |
| US3515952A (en) * | 1965-02-17 | 1970-06-02 | Motorola Inc | Mounting structure for high power transistors |
| FR1468122A (fr) * | 1965-02-17 | 1967-02-03 | Motorola Inc | Boîtier pour semi-conducteurs |
| DE1564815A1 (de) * | 1966-08-27 | 1970-02-26 | Standard Elek K Lorenz Ag | Verfahren zum Einbau von Halbleiteranordnungen in miniaturisierte Schaltungen |
| US3641398A (en) * | 1970-09-23 | 1972-02-08 | Rca Corp | High-frequency semiconductor device |
| JPS5116258B2 (ko) * | 1971-10-30 | 1976-05-22 | ||
| US3784884A (en) * | 1972-11-03 | 1974-01-08 | Motorola Inc | Low parasitic microwave package |
| JPS5272170A (en) * | 1975-12-12 | 1977-06-16 | Nec Corp | Package for semiconductor elements |
| JPS5623759A (en) * | 1979-08-01 | 1981-03-06 | Hitachi Ltd | Resin-sealed semiconductor device and manufacture thereof |
-
1981
- 1981-05-18 FR FR8109817A patent/FR2506075A1/fr active Granted
-
1982
- 1982-05-08 DE DE19823217345 patent/DE3217345A1/de active Granted
- 1982-05-14 NL NLAANVRAGE8202010,A patent/NL186206C/xx not_active IP Right Cessation
- 1982-05-14 IT IT21289/82A patent/IT1152406B/it active
- 1982-05-14 GB GB8214182A patent/GB2098801B/en not_active Expired
- 1982-05-15 JP JP57080878A patent/JPS57196549A/ja active Granted
- 1982-05-15 KR KR8202125A patent/KR900002119B1/ko active
Also Published As
| Publication number | Publication date |
|---|---|
| NL8202010A (nl) | 1982-12-16 |
| GB2098801A (en) | 1982-11-24 |
| KR840000076A (ko) | 1984-01-30 |
| DE3217345A1 (de) | 1982-12-02 |
| IT8221289A0 (it) | 1982-05-14 |
| IT1152406B (it) | 1986-12-31 |
| NL186206B (nl) | 1990-05-01 |
| DE3217345C2 (ko) | 1987-07-02 |
| GB2098801B (en) | 1985-01-03 |
| JPS57196549A (en) | 1982-12-02 |
| FR2506075B1 (ko) | 1984-10-19 |
| NL186206C (nl) | 1990-10-01 |
| JPH0119269B2 (ko) | 1989-04-11 |
| FR2506075A1 (fr) | 1982-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742024A (en) | Semiconductor device and method of producing semiconductor device | |
| US4809135A (en) | Chip carrier and method of fabrication | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US4451845A (en) | Lead frame device including ceramic encapsulated capacitor and IC chip | |
| EP0426284B1 (en) | RF transistor package with nickel oxide barrier | |
| EP0314707A1 (en) | WIRE CONNECTIONS AND ELECTRICAL CONTACTS OF AN INTEGRATED CIRCUIT ARRANGEMENT. | |
| US4115837A (en) | LSI Chip package and method | |
| US3663868A (en) | Hermetically sealed semiconductor device | |
| US4722137A (en) | High frequency hermetically sealed package for solid-state components | |
| US4150393A (en) | High frequency semiconductor package | |
| US4067041A (en) | Semiconductor device package and method of making same | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| KR900002119B1 (ko) | 반도체 장치 및 그 보호외피의 조립방법 | |
| US3303265A (en) | Miniature semiconductor enclosure | |
| US3419763A (en) | High power transistor structure | |
| US3105868A (en) | Circuit packaging module | |
| US4396971A (en) | LSI Chip package and method | |
| EP0517967B1 (en) | High current hermetic package | |
| JPH0239097B2 (ko) | ||
| US3943556A (en) | Method of making a high frequency semiconductor package | |
| US3710202A (en) | High frequency power transistor support | |
| EP3876272A1 (en) | Package for containing electronic component, and electronic device | |
| US4425575A (en) | Base for encapsulating components with coplanar electrodes | |
| US3718969A (en) | Plastic encapsulated semiconductor assemblies | |
| JPS5851424B2 (ja) | 半導体装置 |