DE3217345A1 - Verfahren zum zusammenbauen einer halbleiteranordnung und des schutzgehaeuses derselben - Google Patents

Verfahren zum zusammenbauen einer halbleiteranordnung und des schutzgehaeuses derselben

Info

Publication number
DE3217345A1
DE3217345A1 DE19823217345 DE3217345A DE3217345A1 DE 3217345 A1 DE3217345 A1 DE 3217345A1 DE 19823217345 DE19823217345 DE 19823217345 DE 3217345 A DE3217345 A DE 3217345A DE 3217345 A1 DE3217345 A1 DE 3217345A1
Authority
DE
Germany
Prior art keywords
plate
frame
carrier
circuit element
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823217345
Other languages
English (en)
Other versions
DE3217345C2 (de
Inventor
Francis Piérre 14000 Caen Roche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3217345A1 publication Critical patent/DE3217345A1/de
Application granted granted Critical
Publication of DE3217345C2 publication Critical patent/DE3217345C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

PHF 81 5h9 * X' 27.4.1982
Verfahren zum Zusammenbauen einer Halbleiteranordnung und des Schutzgehäuses derselben
Die Erfindung bezieht sich auf ein Verfahren zum Zusammenbauen einer Halbleiteranordnung, die mindestens ein Halbleiterschaltungselement und ein Schutzgehäuse umfasst, wobei eine Platte aus elektrisch isolierendem und • 5 thermisch leitendem Werkstoff mit metallisierten Flächen versehen ist, wobei auf einer derselben das Halbleiterschaltungselement ruht, während die Platte selbst auf
einem Träger angeordnet ist, der elektrisch und thermisch leitend ist, wobei die Platte von einem mit Anschlussleitern versehenen Rahmen aus elektrisch isolierendem Werkstoff umgeben wird, welcher Rahmen auf dem Träger angeordnet ist und einen Deckel trägt, wobei das Ganze aus Platte, Träger, Rahmen und Deckel das genannte Schutzgehäuse bildet.
Die Erfindung bezieht sich insbesondere aber nicht ausschliesslich auf Halbleiteranordnungen, die im Bereich sehr hoher Frequenzen arbeiten müssen, beispielsweise bei Frequenzen in der Grössenordnung von Gigahertz.
Auf dem Gebiet der bei hohen Frequenzen atbeitenden Halbleiterschaltungsanordnungen ist es bekannt, dass u.a. der Beachtung der Längen der Verbindungsdrähte grösse Aufmerksamkeit gewidmet werden muss, weiche Drähte, die Halbleiterschaltungselemente mit den metallisierten Flächen und mit den Anschlussleitern des Gehäuses verbinden. Diese Längen sind bekanntlich für die Induktanzwerte der Drähte bestimmend. In einer Halbleiterschaltungsanordnung für sehr hohe Frequenzen, in der im allgemeinen ein Transistor und ein MOS-Kondensator (Metalloxyd-Halbleiter) vorgesehen sind, sind viele Kontaktpunkte vorhanden, an denen Verbindungsdrähte münden oder von denen sie weggehen.
Bei einem bisher angewandten Verfahren der obenstehend beschriebenen Art wird zunächst eine Teilanordnung gebildet und zwar aus der Platte, die im allgemeinen aus
PHF 81 5^9 ,_3· 27.4.1982
Berylliumoxid, besteht, dem Rahmen, der im allgemeinen aus Aluminiumoxid hergestellt ist und dem Träger, der meistens aus Kupfer ist. Die Platte, die gegenüber dem diese Platte umgebenden Rahmen relativ klein bemessen ist, wird unmittelbar mit dem Träger verlötet. Der Rahmen wird mittels eines Metallringes, der mit den beiden Teilen verlötet'ist, an dem Träger befestigt. Mit diesem Ring kann die Kontaktoberfläche zwischen den beiden Teilen verringert werden und dadurch die mechanischen Spannungen, die wegen der manchmal grösseren Abmessungen des Rahmens die Gefahr vor Bruch desselben beim Verlöten verursachen können. Auf der Platte der auf diese Weise hergestellten Teilanordnung wird das Halbleiterschaltungselement bzw. die Halbleiterschaltungselemente durch Verlöten angeordnet, wonach die erforderlichen Verbindungsdrähte befestigt werden. Zum Schluss wird der Deckel angeordnet und festgelötet.
Das Zusammenbauverfahren weist einige Nachteile auf. An erster Stelle hat die Erfahrung gezeigt, dass es praktisch unmöglich ist, eine regelmässige Zentrierung der Platte gegenüber dem umgebenden Rahmen zu erhalten.
¥ährend der Herstellungsphase der Teilanordnung auf Platte, Rahmen, Träger, verschieben die Platte und der Rahmen gegenübereinander und gelangen letzten Endes bei mehreren TeilanOrdnungen in untereinander stark abweichender Lagen.
Von der gegenseitigen Lage der Platte und des Rahmens hängt jedoch die Regelmässigkeit der Länge der noch anzuordnenden Verbindungsdrähte ab. An zweiter Stelle dürfte es einleuchten, dass die Verbindungen der Platte und des Rahmens mit dem Träger gut beständig sein sollen gegen die Temperatur, die zum Verlöten des Halbleiterschaltungselementes bzw. der Halbleiterschaltungselemente erreicht werden muss. Diese Temperatur liegt in der Grössenordnung von 38O0C (zum Verlöten der mit einer Goldschicht bedeckten Platte mit den Kristallen, an deren Oberfläche eine eutektische Goldsiliziumschicht gebildet ist). Es ist daher notwendig, in diesem Fall zum Befestigen der Platte und des Rahmens auf dem Träger, ein Lot zu verwenden, dessen Schmelztemperatur wesentlich höher liegt als 38O°C(mexstens
PHF 81 5k9 / 27.4,1982
wird eine Legierung aus Kupfer-Silber benutzt, die bei 79O°C schmilzt). Es ist ersichtlich, dass bei einer derartigen Temperatur Ausschuss schwer vermieden werden kann, was Bruch und Rissbildung des Rahmens und der Platte anbelangt, sowie was die gegenseitige einwandfreie Lage dieser beiden Elemente anbelangt. Zum Schluss ist das an der richtigen Stelle Befestigen■der Schaltungselemente auf der Oberfläche der Platte schwierig, auch weil die Schaltungselemente oft nahe bei der Wand des Rahmens angeordnet
1Ö werden müssen, welche Wand was die Höhe anbelangt, die Platte überragt.
Mit dem erfindungsgemässen Verfahren lassen sich diese Nächteile vermeiden.
Nach der Erfindung weist das Verfahren, wie obenstehend beschrieben, das Kennzeichen auf, dass in einem ersten Schritt eine Teilanordnung hergestellt wird mit dem Schaltungselement, der Platte und dem Rahmen, wobei das Halbleiterschaltungselement auf einer der metallisierten Flächen der Platte befestigt und durch Verbindungsdrähte mit minestens den Anschlussleitern verbunden wird und dass in einem zweiten Schritt diese Teilanordnung einerseits mit dem Träger und andererseits mit dem Deckel verbunden wird. Aus der Anwendung des Verfahrens folgt der erste Vorteil der Verringerung der Temperatur zum Zusammenbauen der Platte und des Rahmens mit dem Träger. Weil das Schaltungselement bzw. die Schaltungselemente vor. dem genannten Zusammenbau auf der Platte befestigt ist bzw. sind, muss nun im Gegensatz zu dem, was in dem Verfahren entsprechend der bisherigen Technik notwendig war, ein Lot verwendet werden, dessen Schmelztemperatur unter 38O0C liegt. Vorzugsweise verwendet man dann ein Eutektikum aus Gold (80$) und Zinn (20$) , dessen Schmelzpunkt 280°C beträgt. Weil die Zusammenbautemperatur dann wesentlich niedriger ist als bei dem Verfahren entsprechend der bisherigen Technik (7900C), ist die Gefahr vor Ausfall durch Bruch oder Rissbildung der keramischen Elemente viel geringer. Die Anwendung dieses Zusammenbauverfahrens kann weiterhin leichter und schneller erfolgen und zwar wegen der niedrigeren
PHF 81 5h9 X 27.4.1982
Temperatur. Ferner kann der Rahmen unmittelbar auf dem Träger ruhen; es ist nicht mehr notwendig, zwischen diesen Elementen einen Metallring anzuordnen um den Unterschied in der Wärmeausdehnung auszugleichen.
Ein zweiter wesentlicher Vorteil des erfindungsgemässen Verfahrens besteht darin, dass es möglich geworden ist, eine sehr regelmässige Anordnung der Platte gegenüber dem Rahmen zu erhalten und dies beizubehalten. Diese eindeutige Lage wird beim Anordnen der Verbindungsdrähte erhalten und es sind die Verbindungsdrähte, die
sich von der Platte zu dem Rahmen erstrecken, die oft ein /—s dichtes Netzwerk bilden, wodurch die Stabilität der Platte gegenüber dem Rahmen gewährleistet ist. Die Verbindungsdrähte mehrerer Teilanordnungen können daher sehr regel- massige Langen aufweisen und daraus erfolgt eine Verbesserung der Reproduzierbarkeit der elektrischen Leistungen.
Ein weiterer Vorteil des erfindungsgemässen Ver-. fahrens besteht aus der Tatsache, dass das Verlöten der Halbleiterschaltungselemente mit der Platte auf einfache
*" Weise durchgeführt werden kann, auch wenn diese Schaltungselemente sich in der Nähe der Ränder der genannten Platte befinden. Diese Lötbearbeitung findet zwangsläufig vor der Anordnung, der Verbindungen zwischen der Platte und dem Rahmen statt und wahrend dieser Lötbearbeitung kann der
^5 Rahmen, der noch nicht an seinem Platz angeordnet ist, die Bewegung der Werkzeuge nicht belästigen. Weiterhin führt Ausfall, der mit dem Verlöten der Schaltungselemente und der Platte zwangsläufig verbunden ist, hier nur zu einem Verlust der Platte und nicht zu einem Verlust des Ganzen
~* aus Platte, Rahmen, Träger, wie dies bei dem Zusammenbauverfahren entsprechend der bekannten Technik der Fall war.
Bei dem erfindungsgemässen Verfahren kann es ausreichen, dass nur die zum elektrischen Funktionieren der Halbleiteranordnung notwendigen Verbindungsdrähte für
35
den mechanischen Zusammenhang der Platte gegenüber dem Rahmen sorgen. Boi bekannten Anordnungen JfUr hoho Frequenzen ist das Gewicht der Platte in der GrossenOrdnung von 0,1 Gramm, während die Anzahl Verbindungsdrähte oft gross
PHF 81 5^9 V 27.4.1982
ist. Diese Drähte mit einem Durchmesser von 25 bis 50/um reichen dann völlig aus um einen einwandfreien Zusammenhang der Teilanordnung zu gewährleisten.
Bei Anwendung des erfindungsgemässen Verfahrens wird das mechanische Verhalten der Platte in dem Rahmen teilweise durch die genannten Verbindungsdrähte gewährleistet, teilweise durch die Verstärkungsdrähte, die metallisierte Flächen der im Rahmen angeordneten Platte verbinden.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen
Fig. 1 einen Schnitt gemäss der Linie I-I aus Fig. 2 durch eine Halbleiteranordnung für sehr hohe Frequenzen,
Fig. 2 eine Draufsicht der Anordnung nach Fig. 1, wobei.der Deckel dem Gehäuse entnommen worden ist,
Fig. 3 eine explodierte Ansicht des Ganzen die die Herstellung der Teilanordnung aus Schaltelement,Platte, Rahmen steigt, was nach dem erfindungsgemässen Verfahren die Endbearbeitung des Zusammenbaus einleitet.
In diesen Figuren sind bestimmte Einzelheiten der Zusammenstellung der Elemente, die dem Fachmann bekannt sind, absichtlich fortgelassen und zwar wegen der Deutlichkeit der Darstellung. So ist beispielsweise die Struktur der Halbleiterschaltungselemente (Transistor und MOS-Kondensator) der Halbleiteranordnung nur auf schematische Weise dargestellt. Weiterhin sind deutlichkeitshalber bestimmte relativ geringe Abmessungen der Elemente vergrössert dargestellt,
In dem in den Figuren dargestellten Ganzen sind Halbleiterschaltungselemente dargestellt, die durch einen Transistor 1 und einen Kondensator 2 von dem MOS-Typ gebildet werden. Diese beiden Schaltungselemente ruhen auf der oberen Fläche "}A. einer Platte 3 ^us Berylliumoxid, die mit metallisierten Flächen versehen ist. Der Transistor 1 ist mit der hinteren Fläche (Kollektor) des Kristalls mit der Fläche 30 verlötet, der Kondensator 2 ist mit einer anderen Fläche 31 verlötet. Die Fläche .31» ebenso wie eine
PHF 81 549 ^ Ζ7Λ.1982
weitere Fläche 32, ist an den Seiten der Platte 3 verlängert und ist dort mit der unteren Fläche 3B der Platte 3 verbunden, welche untere Fläche ebenfalls metallisiert ist. Die Platte 3 ist mit der Fläche 3B auf einem Träger 4 aus Kupfer befestigt.
.Die Platte 3 ist von einem Rahmen 5 aus Aluminiumoxid umgeben. Der Spielraum zwischen diesen beiden Elementen ist in der Grössenordnung von 0,5 mm. Der Rahmen 5 umfasst einen unteren Ring 5-A. und einen oberen Ring 5B einer kleineren Breite., zwischen denen Metallisierungen angeordnet sind* Die beiden Ringe sind zu dem Augenblick der Herstellung des Rahmens verbunden und bilden weiterhin ein Ganzes; die Metallisierungen sind über die ganze Verbittdungsoberfläche des Ringes 5-A. angebracht. Die Metallisierungen gelangen auf der Innenseite des Ringes 5A an die Oberfläche und bilden Kontaktflächen, wie beispielsweise die Flächen 50 und 51» sie liegen ebenfalls an der Oberfläche an der Aussenseite des Ringes 5-A- innerhalb der Anschlusstellen 6, die in dem Ring 5B angebracht sind. Mit den Anschlussstellen 6 können Verbindungsleiter 7 und 8 verlötet werden. Der Rahmen 5 ist auf dem Träger 4 befestigt.
Auf dem Rahmen 5, dessen oberer Pegel über den der Platte 3 und der Schaltungselemente 1 und 2 mit ihren Verbindungsdrähten herausragt, ist ein Deckel 9 angeordnet.
Die Verbindungsdrähte 20 sorgen für die erforderlichen elektrischen Verbindungen. In dem dargestellten Ausführungsbeispiel sind Emittergebiete 11 des Transistors 1 einerseits mit der Fläche 32 und von dort mit dem Träger 4 verbunden,an>dererseits mit einer Elektrode des Kondensators 2. Die Basisgebiete 12 des Transistors 1 sind mit der anderen Elektrode des Kondensators 2 verbunden und von dort über andere Verbindungsdrähte mit der metallisierten Fläche- 51 und mit dem Basisausgangsleiter 8. Ebenfalls sorgen Verbindungsdrähte für die Kollektorverbindung zwischen der metallisierten Fläche 30, auf dem der Transistor 1 ruht und der Fläche 50, die mit dem Kollektorausgangsleiter 7 verbunden ist.
XJm das orfindunfjsßemässo Ver±*ahren leichter er-
PHF 81 5*9 Τ 27.4.1982
klären zu können, muss einerseits zwischen den Verbindungsdrähten, die durch 2ΌΑ bezeichnet sind und die die Platte oder den Kondensator 2 mit dem Rahmen 5 verbinden und andererseits denen, die einfachheitshalber durch 20 bezeichnet sind lind die nicht aus der Platte 3 herausragen, unterschieden werden.
Insbesondere an.Hand der Fig. 3 wird das erfindungs gemässe Verfahren beschrieben, mit dessen Hilfe das öbenstehend beschriebene Ganze unter günstigsten Verhältnissen verwirklicht werden kann. Wie obenstehend angegeben, weist dieses Verfallren das Kennzeichen auf, dass in einem ersten Schritt eine Teilanordnung OO zusammengestellt wird mit dem Schaltungselement 1, 2, der Platte 3 und dem Rahmen 5, wobei das Halbleiterschaltungselement 1, 2 auf einer der metallisierten Flächen 30, 31 der Platte 3 befestigt und durch Verbindungsdrähte 20 mit mindestens den Anschlussleitern 7, 8 verbunden wird und dass in einem zweiten Schritt diese Teilanordnung 60 mit dem Träger k einerseits und mit dem Deckel 9 andererseits verbunden wird.
Beim Zusammenbauen der Teilanordnung 60 werden zunächst die Halbleiterschaltungselemente 1 und 2 mit den metallisierten Flächen 30 bzw. 31 der Platte 3 verlbtet. Ebenso wie alle Metallisierungen von denen iii diesem Zusammenhang die Rede ist, weisen diese metallisierten Flächen t, 25 eine Oberflächenschicht aus Gold auf. Die Elemente 1 und 2, die aus Silizium bestehen4 sind auf der zu verlötenden Fläche mit einer 'Goldschicht zum Bilden einer Gbldsiliiaiumlegierung versehen. Das Verlöten erfolgt bei einer Temperatur in der Grössenordnurig von 38O0C. Weiterhin wird auf einer flachen Basis die Platte 3 und der Rahmen 5 änge-1 ordnet. Der Rahmen 5 wird beispielsweise an einer festen Stelle festgehalten, während die Platte 3, die auf der flachen Basis durch ein Ansaugsystem festgehalten wird, innerhalb der durch den Rahmen festgelegten Grenzen seit-
3^ lieh verschoben werden kann. So kann man axial die beiden Elemente 3 und 5 anordnen. Danach wird das Verbinden der goldenen Verbindungsdrähte 20, beispielsweise durch Anwendung eines Thermodruckverfahrens, durchgeführt. Das Ganze
PHF 81 549 Sf - 27.4.1982
aus den Verbiaidunfvsdrahten 2OA hat in den meisten Fällen eine ausreichende mechanische Stärke um eine geeignete Starrheit der Teilanordnung 6o während des Transports zu den Arbeitsstellen und während der Schlussendlichen Zusammenbaubearbeitung zu gewährleisten. Dieses Zusammenbauen wird mittels einer Legierung aus Gold (80$) und Zinn (20$) verwirklicht. Ein Ring 4θ aus dieser Legierung wird zwischen den Rahmen 5 und den Deckel 9 gebracht, der mit geeigneten Metallisierungen versehen ist. Eine Platte 41 dieser Legierung wird zwischen der Platte 3 und den metallisierten Rahmen 5 einerseits und den Träger 5> der an der Lötstelle vergoldet ist, andererseits gebracht. Das Ganze, das sich in der richtigen Lage befinde <;, wird auf eine Temperatur von etwa 280°C gebracht, Bei dieser Temperatur ist die
'5 Gefahr vor Rissbildung in der Platte 3 und vor Bruch der Platte und des Rahmens 5 im Vergleich zu demselben Risiko, wenn das Zusammenbauen des Gehäuses bei einer Temperatur erfolgt, die wesentlich höher ist, wie dies in der bisherigen Technik der Fall war, gering. Entsprechend einer An-
Wendung des Verfahrens wird der mechanische Zusammenhang der Teilanordnung 6θ ausser durch die Verbindungsdrähte 2OA auch durch Anordnung von Verstärkungsdrähten erhalten. Diese Anwendung ist in Fig. 2 dargestellt. Die Verstärkungsdrähte 21 verbinden metallisierte Flächen der Platte 3 auf
mechanische Weise mit anderen Flächen des Rahmens 5· So sind beispielsweise, wie in Fig.j2 dargestellt-, die Flächen 52 und 53 des Rahmens durch Drähte 21 verbunden; die Fläche 5Z mit einer isolierten Fläche 33 der Platte 3 und md,t der obengenannten Fläche 31> die Fläche 53 mit einer isolierten Fläche 34 und mit der Fläche 31. Die Drähte 21 haben keine einzige elektrische, sondern nur eine mechanische Funktion.
Lee rs ei te

Claims (2)

  1. PHF 81 5k9 27.4.1982
    PATENTANSPRÜCHE
    My Verfahren zum Zusammenbauen einer Halbleiteranordnung, die mindestens ein Halbleiterschaltungselement und ein Schutzgehäuse umfasst, wobei eine Platte aus elektrisch isolierendem und thermisch leitendem Werkstoff mit metallisierten Flächen versehen ist, wobei auf einer, derselben das Halbleiterschaltungselement ruht, während die Platte selbst auf einem Träger angeordnet ist, der elektrisch und thermisch leitend ist, wobei die Platte von einem mit Anschlussleitern versehenen Rahmen aus elektrisch isolierendem Werkstoff umgeben wird, welcher Rahmen auf dem Träger angeordnet ist und einen Deckel trägt, wobei das Ganze aus Platte, Träger, Rahmen und Deckel das genannte Schutzgehäuse bildet, dadurch gekennzeichnet, dass in einem ersten Schritt eine TeilanOrdnung (6ö) zusammengestellt wird mit dem Schaltungselement (T, 2), der Platte (3) und dein Rahmen (5)» wobei das Halbleiterschaltungselement (1, 2) auf einer der metallisierten Flächen (30* 31) der Platte (3) befestigt und durch Verbindung^- drähte (20) mit mindestens den Anschlussleitern (7, 8) verbunden wird, und dass in einem zweiten Schritt diese Teilanordnung (60) mit dem Träger (4) einerseits und dem Deckel (9) andererseits verbunden wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Bilden der Teilanordnung (60) zwischen der Platte
    (3) und dem Rahmen (5) Verstärkungsdrähte (2i) angeordnet werden, die metallisierte Flächen (3I, 33, 32J-, 52, 53) der Platte und des Rahmens verbinden.
DE19823217345 1981-05-18 1982-05-08 Verfahren zum zusammenbauen einer halbleiteranordnung und des schutzgehaeuses derselben Granted DE3217345A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8109817A FR2506075A1 (fr) 1981-05-18 1981-05-18 Procede d'assemblage d'un dispositif semi-conducteur et de son boitier de protection

Publications (2)

Publication Number Publication Date
DE3217345A1 true DE3217345A1 (de) 1982-12-02
DE3217345C2 DE3217345C2 (de) 1987-07-02

Family

ID=9258561

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823217345 Granted DE3217345A1 (de) 1981-05-18 1982-05-08 Verfahren zum zusammenbauen einer halbleiteranordnung und des schutzgehaeuses derselben

Country Status (7)

Country Link
JP (1) JPS57196549A (de)
KR (1) KR900002119B1 (de)
DE (1) DE3217345A1 (de)
FR (1) FR2506075A1 (de)
GB (1) GB2098801B (de)
IT (1) IT1152406B (de)
NL (1) NL186206C (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3609458A1 (de) * 1985-03-23 1986-10-02 Hitachi, Ltd., Tokio/Tokyo Halbleitervorrichtung mit parallel geschalteten selbstabschalt-halbleiterbauelementen
US5310701A (en) * 1992-01-24 1994-05-10 Eupec Europaeische Gesellschaft fur Leistungshalbleiter mbH&Co Method for fixing semiconductor bodies on a substrate using wires

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617647A (ja) * 1984-06-21 1986-01-14 Toshiba Corp 回路基板
JP2712461B2 (ja) * 1988-12-27 1998-02-10 日本電気株式会社 半導体装置の容器
DE3931634A1 (de) * 1989-09-22 1991-04-04 Telefunken Electronic Gmbh Halbleiterbauelement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340602A (en) * 1965-02-01 1967-09-12 Philco Ford Corp Process for sealing
DE1564815A1 (de) * 1966-08-27 1970-02-26 Standard Elek K Lorenz Ag Verfahren zum Einbau von Halbleiteranordnungen in miniaturisierte Schaltungen
DE2252830A1 (de) * 1971-10-30 1973-05-30 Nippon Electric Co Halbleiterbaugruppe und verfahren zu ihrer herstellung
DE2352357A1 (de) * 1972-11-03 1974-05-16 Motorola Inc Halbleitergehaeuse
DE3029123A1 (de) * 1979-08-01 1981-02-19 Hitachi Ltd Kunststoffgekapselte halbleitervorrichtung und verfahren zu ihrer herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1468122A (fr) * 1965-02-17 1967-02-03 Motorola Inc Boîtier pour semi-conducteurs
US3515952A (en) * 1965-02-17 1970-06-02 Motorola Inc Mounting structure for high power transistors
US3641398A (en) * 1970-09-23 1972-02-08 Rca Corp High-frequency semiconductor device
JPS5272170A (en) * 1975-12-12 1977-06-16 Nec Corp Package for semiconductor elements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340602A (en) * 1965-02-01 1967-09-12 Philco Ford Corp Process for sealing
DE1564815A1 (de) * 1966-08-27 1970-02-26 Standard Elek K Lorenz Ag Verfahren zum Einbau von Halbleiteranordnungen in miniaturisierte Schaltungen
DE2252830A1 (de) * 1971-10-30 1973-05-30 Nippon Electric Co Halbleiterbaugruppe und verfahren zu ihrer herstellung
DE2352357A1 (de) * 1972-11-03 1974-05-16 Motorola Inc Halbleitergehaeuse
DE3029123A1 (de) * 1979-08-01 1981-02-19 Hitachi Ltd Kunststoffgekapselte halbleitervorrichtung und verfahren zu ihrer herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3609458A1 (de) * 1985-03-23 1986-10-02 Hitachi, Ltd., Tokio/Tokyo Halbleitervorrichtung mit parallel geschalteten selbstabschalt-halbleiterbauelementen
US4884126A (en) * 1985-03-23 1989-11-28 Hitachi, Ltd. Semiconductor device having parallel-connected, self turn-off type semiconductor elements
US5310701A (en) * 1992-01-24 1994-05-10 Eupec Europaeische Gesellschaft fur Leistungshalbleiter mbH&Co Method for fixing semiconductor bodies on a substrate using wires

Also Published As

Publication number Publication date
FR2506075B1 (de) 1984-10-19
NL186206C (nl) 1990-10-01
KR840000076A (ko) 1984-01-30
KR900002119B1 (ko) 1990-04-02
NL8202010A (nl) 1982-12-16
DE3217345C2 (de) 1987-07-02
IT1152406B (it) 1986-12-31
IT8221289A0 (it) 1982-05-14
JPS57196549A (en) 1982-12-02
JPH0119269B2 (de) 1989-04-11
GB2098801B (en) 1985-01-03
FR2506075A1 (fr) 1982-11-19
NL186206B (nl) 1990-05-01
GB2098801A (en) 1982-11-24

Similar Documents

Publication Publication Date Title
DE69022104T2 (de) Säulenförmige Lötverbindung.
DE69834292T2 (de) Gehäuse für laserdiodenreihe
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE69223021T2 (de) Halbleiteranordnung mit Wärmesenke und Kunststoffkörper und hochzuverlässige Mittel zur elektrischen Verbindung mit der Wärmesenke
DE3486214T2 (de) Herstellungsverfahren von optischen Anordnungen und Halterungen.
DE69525406T2 (de) Halbleiteranordnung mit Metallplatte
EP0610709B1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE3042085C2 (de) Halbleiteranordnung
DE69308361T2 (de) Halbleiteranordnung und Verfahren zum Zusammensetzen derselben
DE10305021B4 (de) Verfahren zur Herstellung oberflächenmontierbarer Hochleistungs-Leuchtdioden
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE3204231A1 (de) Laminataufbau aus matrix-faser-verbundschichten und einer metallschicht
DE69127910T2 (de) Halbleiteranordnung mit einem Träger, Verfahren zu seiner Herstellung, und Verfahren zum Herstellen des Trägers
DE19928788A1 (de) Elektronische Keramikkomponente
DE69602794T2 (de) In Kunststoff verkapselte SAW-Anordnung und -Verfahren
DE3783076T2 (de) Auf einer oberflaeche montierter hochlast widerstand.
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE3136796A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE1962003A1 (de) Halbleiteranordnung mit Waermeableitung
DE3217345A1 (de) Verfahren zum zusammenbauen einer halbleiteranordnung und des schutzgehaeuses derselben
DE68919589T2 (de) Träger einer hoch integrierten Schaltung und Verfahren zur seiner Herstellung.
DE19739495C2 (de) Piezoelektrisches Bauteil und Verfahren zur Herstellung desselben
DE4215471C2 (de) Halbleiterpackung und Verfahren zur Herstellung einer solchen Packung
DE4308705A1 (de) Halbleitervorrichtung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee