JP3375812B2 - 圧接型半導体装置及び半導体素子 - Google Patents
圧接型半導体装置及び半導体素子Info
- Publication number
- JP3375812B2 JP3375812B2 JP03368796A JP3368796A JP3375812B2 JP 3375812 B2 JP3375812 B2 JP 3375812B2 JP 03368796 A JP03368796 A JP 03368796A JP 3368796 A JP3368796 A JP 3368796A JP 3375812 B2 JP3375812 B2 JP 3375812B2
- Authority
- JP
- Japan
- Prior art keywords
- center
- electrode
- gate
- lead wire
- contact type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
置及び半導体素子に関するものであり、特に、半導体基
体とセンターゲート電極ないしはセンター電極とが接触
しているような圧接型半導体装置ないしは半導体素子に
関するものである。
を示す縦断面図である。同図において、各参照符号は次
のものを示す。即ち、1はカソード電極,2はアノード
電極、4はカソード熱補償板、3はアノード熱補償板、
8は、両熱補償板3,4を介して両電極1,2に圧接さ
れた半導体基体、6はセンターゲート電極、7は、外部
より入力されたゲート信号を伝達するゲートリード線、
5は圧接型半導体装置を気密に封止する絶縁筒である。
電極6の外周面とろう付けにより固着され、その他端は
絶縁筒5内の貫通孔に挿入されて、ろう付け固定されて
いる。
との取り付け部9を明確に示すために、それらの側面図
及び平面図を、それぞれ図10および図11に示す。
状の金属導体棒(丸棒)であり、例えば、Agから成
る。
部から、カソード電極1及びアノード電極2を圧接する
ことで、カソード電極1、アノード電極2、カソード熱
補償板4、アノード熱補償板3及び半導体基体8が、接
触状態となる。これにより、外部のゲート信号がゲート
リード線7からセンターゲート電極6へと伝わり、半導
体基体8内にゲート信号が送られることとなる。このと
き、ゲート信号がオン信号である場合には、半導体基体
8の各セグメントが導通状態になり、アノード電極2か
らカソード電極1へと、主電流ないしは陽極電流を流す
ことができる。
場合には、半導体基体8が阻止状態になり、この圧接型
半導体装置で以て上記電流を止めることができる。
体装置は、大容量の電流制御を可能にしている。
置は以上のように構成されているので、大別して二つの
問題点が生じている。
0及び図11に示した様に、センターゲート電極6の側
面部ないし外周部において、ゲートリード線7をセンタ
ーゲート電極6に取り付けているため、センターゲート
電極6に入力したゲート信号が不均一に半導体基板8内
を伝わり、半導体基板8内の局所部分にゲート信号(こ
こではゲート電流)の集中が生ずる結果、半導体基板8
内の各セグメントの特性が劣化するという点である。特
に、ターンオンしずらくなり、ターンオン特性の顕著な
劣化が生じている。そのため、センターゲート構造の半
導体素子を用いた圧接型半導体装置においては、半導体
素子のオン特性の改善が要望されている。
センターゲート電極6とゲートリード線7とから成るゲ
ート部の抵抗ないしはインピーダンスが大きいと、ゲー
ト部を伝達するゲート信号の減衰が顕著に生ずることと
なるため、このような減衰を抑制する必要がある。この
ためには、ゲートリード線7の線径をある程度大きくし
なければならず、例えば、その線径はφ3mmに設定さ
れている。そうすると、ゲートリード線7とセンターゲ
ート電極6との取り付け部7の寸法も勢い大きく設定す
ることが必要となり、ゲートリード線のコストアップに
加えて、取り付け部7のろう付け作業の増大、ろう付け
部分のコストアップが生ずる結果、取り付け部のろう付
けの信頼性が低下してしまうという問題点が生ずる。同
様に、絶縁筒5側の取り付け部についても、そのろう付
けの信頼性が問題となる。
るためになされたものであり、ゲート信号の伝送時の減
衰を抑制しつつ、ゲート部をコンパクトなサイズに設定
できるとともに、半導体基体内の各セグメントに、外部
から伝送されてきたゲート信号を均一に伝えることがで
きる圧接型半導体装置ないし半導体素子を得ることを目
的としている。
接型半導体装置は、複数のセグメントがその中心軸側か
らその側面側へ向けてリング状に形成された半導体基板
と、その中心位置が前記半導体基板の一方の主面の中心
位置に一致するように、前記一方の主面上に接触・配置
されたセンターゲート電極と、前記センターゲート電極
の外周面の一部から前記センターゲート電極の前記中心
位置までに渡って前記センターゲート電極自体に形成さ
れた溝部と、前記センターゲート電極の前記中心位置に
於ける前記溝部の内面に於いてその一方の取付け部の一
端部が前記センターゲート電極に固着されれており、前
記セグメントのオン及びオフ動作を制御するためのゲー
ト信号を外部から前記センターゲート電極へ伝送するゲ
ートリード線とを備え、前記一端部を除いた前記ゲート
リード線の前記一方の取付け部を、前記溝部の他の内面
に接触すること無く、前記溝部内を前記外周面の外側へ
向けて配設している。
固着部分を除いた溝部の他の内面に伝わることなく、中
心位置の溝部内面にまで外部より伝達し、その結果、半
導体基板の中心位置から外周面へ向けて放射状に均一に
半導体基板内を伝達する。このゲート信号の均一伝送化
により、センターゲート電極周辺に位置する各セグメン
トは、効率良く均一にオン動作に制御される。従って、
各セグメントの特性は飛躍的に向上される。
は、請求項1記載の圧接型半導体装置において、前記溝
部の幅及び深さをそれぞれ前記ゲートリード線の幅及び
厚みよりも大きく設定したものである。
を、一方の取付け部の一端部の固着部分を除いた溝部の
他の内面に伝達させることなく、確実に中心位置の溝部
内面にまで伝達・供給するための条件である。つまり、
この機械的条件の設定により、ゲートリード線を、上記
固着部分を除いた溝部の他の内面に接触させることな
く、中心位置の溝部内面にまで確実に溝部内を配設する
ことが可能となり、そして、当該中心位置の溝部内面に
おいてゲートリード線をセンターゲート電極に固着する
ことが可能となる。しかも、ゲートリード線は溝部内に
完全に収容されており、圧接型半導体装置に好適なゲー
トリード線の構造をも提供可能となっている。
は、請求項1又は2に記載の圧接型半導体装置におい
て、前記ゲートリード線が、その他端が前記溝部より突
出した前記一方の取付け部と、前記一方の取付け部の前
記他端にその一端が繋がったリード部と、前記リード部
の他端にその一端が繋がり且つ前記一方の取付け部と同
一形状及び同一寸法の他方の取付け部とを有するものと
し、前記リード部のみを圧延によって形成したものであ
る。
部の断面積と同一としつつ、リード部の単位長さ当たり
の表面積を一方及び他方の取付け部のそれらよりも格段
に大きくすることができる。その結果、表皮効果によ
り、ゲートリード線の抵抗ないしインピーダンスを格段
に低減することが出来る。その結果、ゲートリード線上
を伝達するときのゲート信号の減衰を充分に抑制するこ
とが出来る。
化に応じて、ゲートリード線の一方及び他方の取付け部
の寸法を更に小さく設定することが可能となる。この結
果、ゲートリード線のコスト低減が可能になると共に、
ゲートリード線の一方の取付け部とセンターゲート電極
の中心位置の溝部内面との固着面積も小さく設定するこ
とが可能となり、この固着作業の容易化、コスト低減を
図ることができ、且つこの固着部分に於ける信頼性を飛
躍的に向上させることができる。
は、請求項3記載の圧接型半導体装置において、前記リ
ード部の圧延方向を前記半導体基板の前記一方の主面の
法線方向に設定したものである。
ートリード線の構造を提供することが可能となる。
は、請求項4記載の圧接型半導体装置において、前記セ
ンターゲート電極の形成部分を除いた前記一方の主面の
所定部分上に配置された第1熱補償板と、前記第1熱補
償板を介して前記半導体基板の前記一方の主面を圧接す
る第1電極とを更に備えており、前記第1熱補償板に対
面した前記第1電極の裏面側に、前記センターゲート電
極と前記一方の取付け部と前記リード部とに接触しない
ようにその形状及び寸法が設定された別の溝部を形成し
たものである。
別の溝部形成に要するコストを低減することができると
共に、第1熱補償板を介した、半導体基板の一方の主面
と第1電極との接触面積を増大させることができる。
は、請求項5記載の圧接型半導体装置において、前記半
導体基板の他方の主面上に配置された第2熱補償板と、
前記第2熱補償板を介して前記半導体基板の前記他方の
主面を圧接する第2電極と、前記第1電極と前記第2電
極のそれぞれの側面に固着された絶縁筒とを更に備えて
おり、前記ゲートリード線の前記他方の取付け部を前記
絶縁筒に固着したものである。
小さく設定することが可能となる結果、他方の取付け部
と絶縁筒との固着部分の面積を縮少化することができ、
この固着作業の容易化、コスト低減を図ることができ、
以て当該固着部分の信頼性を格段に向上させることがで
きる。
のセグメントがその中心軸側からその側面側へ向けてリ
ング状に形成された半導体基板と、前記半導体基板の一
方の主面の中心位置より当該主面の外周側へ向けて前記
一方の主面上に接触・配置された、所定の径と所定の厚
みを有するセンター電極と、前記センター電極の外周面
の一部から前記中心位置までに渡って前記センター電極
自体に形成された溝部と、前記中心位置に於ける前記溝
部の内面に於いて前記センター電極と固着され且つ前記
溝部内を非接触で前記センター電極の外周面の外側まで
配設された、金属体のリード線とを備えており、(前記
溝部の幅)>(前記リード線の幅)及び(前記溝部の深
さ)>(前記リード線の厚み)の関係が成立する。
効果が奏せられる。
項7記載の半導体素子において、前記リード線の一部
を、前記中心位置に於ける前記溝部の前記内面に固着さ
れ且つ前記溝部内に配設された部分と比較して、断面積
が同じで且つ単位長さ当たりの表面積が大きくなるよう
に形成している。
が奏せられる。
導体素子と同様の発想に基づく、従来のセンターゲート
型のゲート部の構成を否定している。即ち、センターゲ
ート電極の外周面の一部から半導体基板の中心軸ないし
はその主面の中心位置までに渡って、センターゲート電
極自体に溝部を形成し、上記中心位置に於ける溝部の内
面においてのみ、金属体のゲートリード線の取り付け部
をセンターゲート電極に取り付ける。この場合、(溝部
の幅)>(ゲートリード線の幅)及び(溝部の深さ)>
(ゲートリード線の厚み)という関係が成立するよう
に、溝部を形成する。そして、取り付け部を除いたゲー
トリード線の部分を、上記取り付け部と比較して、断面
積が同じで且つ単位長さ当たりの表面積が大きくなるよ
うに形成している。具体的には、以下の通りである。
オフ(GTO)サイリスタを半導体素子とする場合につ
いて説明する。勿論、GTOサイリスタに代えて、3層
構造のバイポーラトランジスタやIGBTを半導体素子
として用いることもできる。IGBTやnpnトランジ
スタの場合には、エミッタが第1電極,コレクタが第2
電極に該当することとなる。但し、バイポーラトランジ
スタのベースは、ここでいうセンターゲート電極に該当
する。
る。図1において、参照符号11は、径2Rの円柱類似
の形状のカソード電極(第1電極),12はカソード電
極11と同一形状、同一寸法のアノード電極(第2電
極)、14は、センターゲート電極との接触部分を除い
た、半導体基板の一方の主面(第1主面)27の所定部
分上に配置されたリング状のカソード熱補償板(第1熱
補償板)、13は、半導体基板の他方の主面(第2主
面)28上に全面的に配置された円板形のアノード熱補
償板(第2熱補償板)、18は、両熱補償板14,13
のそれぞれを介して両電極11,12の各々に圧接され
た、径2Rの円柱形状の半導体基板、16は、その中心
位置が半導体基板1の中心軸31上にあり且つ同基板1
の一方の主面27の中心位置に一致するように、一方の
主面27上に接触・配置された、XY断面が半径rの円
を成すセンターゲート電極、17は、外部から入力され
たゲート信号(ここでは、ゲート電流)を伝送するゲー
トリード線、15は、フランジ29を有し、フランジ2
9を介してカソード電極14及びアノード電極12に固
着された、絶縁筒である。本圧接型半導体装置20の半
導体素子(GTO素子)は、絶縁筒15によって気密封
止されている。
ーンゴム等から成るモールド成形体である。半導体基板
18の側面部18Sは、このモールド成形体40に嵌合
されている。
を母材としており、その中心軸31側からその外周面な
いし側面部18S側へ向けてリング状に形成された、複
数個のGTOサイリスタのセグメントを有している。そ
こで、これらのセグメントの構造を示すために、半導体
基板18の縦断面(YZ平面)構造を図2に模式的に示
す。
層されたp層34,n層35,p層36及びn層38を
有している。そして、p層36の露出表面上には、セン
ターゲート電極16に対応して、センターゲート層37
が形成されており、その中心軸は中心軸31と一致す
る。又、各n層38の表面上にも、カソード層32がそ
れぞれ形成されている。更に、p層34の裏面上には、
アノード層33が全面的に形成されている。そして、セ
ンターゲート層37はセンターゲート電極16と電気的
に接触しており、各カソード層32は、カソード電極1
1が外力の印加に応じてカソード熱補償板14を介して
半導体基板18の一方の主面27を圧接することによっ
て、同板14を介してカソード電極11と電気的に接続
される。又、アノード層33も、アノード電極12が外
力印加に応じてアノード熱補償板13を介して他方の主
面28を圧接することによって、同板13を介してアノ
ード電極12と電気的に接続される。従って、一方の主
面27は、ゲート層37及び各カソード層32の露出し
た上側表面によって形成され、一方の主面27と略平行
な他方の主面28は、アノード層32の露出した下側表
面によって形成されていると言える。
18S側へ所定の間隔ごとにリング状に形成されている
各セグメントを示している。
いて詳述する。図3は、センターゲート電極16のみを
描いた斜視図であり、ゲートリード線17を同電極16
に取り付ける前の状態に相当する。同図に示す通り、セ
ンターゲート電極16は高さないし厚みHの金属体であ
り、その中心位置Oは、一方の主面27の中心位置に対
応する。
斜加工された側面25Sを除いた円柱形状側面25の一
部から同電極16の中心位置Oまでに渡って、溝部30
が形成されている。同溝部30は、幅W,深さD及び長
さLの溝であり、中心位置Oにおける内面S1と他の3
つの内面S2〜S4とから成る。各内面S1〜S3は、
底面たる内面S4に対し略垂直に交差する。参照符号2
6は外周である。
の一方の取り付け部19の寸法との関係で、次の条件を
満足するように設定されている。即ち、一方の取り付け
部19の幅及び厚みをそれぞれW0,D0として記載す
ると(図4,図5参照)、W>W0及びD>D0の関係
が成立する。この条件関係の設定により、後述するよう
に、ゲートリード線17の一方の取り付け部19の内、
その一端とその周辺の固着に要する部分とからなる一端
部41(図5参照)のみをセンターゲート電極16に固
着し、一方の取り付け部19のその他の部分を、溝部3
0の他の内面S2〜S4のいずれとも非接触の状態で、
しかも当該一方の取り付け部19が溝部30内に完全に
包含されるように、溝部30内に配設することが可能と
なる。勿論、上記条件関係を満たさなくとも、そのよう
に非接触で一方の取り付け部を配設することも可能であ
ろうが、そのような場合には、一方の取り付け部の一部
が溝部30よりZ方向にはみ出すこととなるので、その
ような例は圧接型半導体装置への適用という点では、好
ましくない。
センターゲート電極16への取り付け方法ないし取り付
け構造について説明する。図4及び図5は、共にセンタ
ーゲート電極16とゲートリード線17とを抽出して描
いた図であり、それぞれ側面図及び平面図に該当する。
方の取り付け部19,リード部22及び他方の取り付け
部21の3つの部分から成る。一方の取り付け部19
は、溝部30内にその一部(長さLに当たる部分)が配
設され且つセンターゲート電極16に固着されて支持さ
れる部分であり、他方の取り付け部21は、絶縁筒15
内に設けられた貫通穴43内にその一部が固着されて支
持される部分である。ここでは、両取り付け部19,2
1は、同一形状,同一寸法として形成される。
0の外周面25の切り口より突出した一方の取り付け部
19の他端とつながり、その他端が他方の取り付け部2
1とつながった、連結部分である。そして、リード部2
2のみが予め圧延によって薄い平板状の形状に形成され
ている。その圧延方向は、ここでは、一方の主面27の
法線方向、即ちZ方向とされている。Z方向に圧延方向
を設定することによって、後述するカソード電極11の
裏面11S側に設けられる溝部の幅を小さく設定するこ
とが可能となる。リード部22の長さ、幅及び厚みは、
それぞれL1,W1及びD1であり、W1<<W0及び
D1>>D0の関係が成立する。
率が小さくて信頼性のある金属体を用いる必要がある。
そのような好適な材料の一つとして、ここでは、Agを
ゲートリード線17として用いている。
としては、様々なものを用いることが可能であるが、例
えば角棒を用いてもよいし、又は丸棒を用いてもよい。
ここでは、直径φの丸棒をゲートリード線17の母材と
して用いている。従って、丸棒利用の場合には、一方及
び他方の取り付け部19,21は、共に長さL0,XZ
断面形状が直径φの円となる円柱形状となり、上記幅W
0及び厚みD0は、共に上記丸棒の直径φに等しくなる
(W0=D0=φ)。尚、角材利用のときには、両取り
付け部19,21の形状は、幅W0,厚みD0,長さL
の直方体状となる。
では図示している様に、リード部22の表面全体はチュ
ーブ23で被覆されている。
ド部22のみをZ方向に圧延して形成しているので、リ
ード部22のXZ断面の断面積を両取り付け部19,2
1のXZ断面積と同一に維持しつつ、リード部22の単
位長さ当たりの表面積を、両取り付け部19,21のそ
れらよりも十分に大きく設定することができる。例え
ば、従来の構造を用いるときは、上記リード部22に対
応する部分の長さを33.5mm,直径φを2.5mm
とすると、その表面積は263mm2であるが、ここで
は、リード部22の長さL1を33.5mm,幅W1を
1.0mm,厚みD1を5.3mmに、従って、その表
面積を442mm2に設定している。その結果、当該ゲ
ートリード線17にゲート信号、即ちゲート電流を外部
より入力する場合には、表面積が格段に増大したリード
部22において、いわゆる表皮効果が生じ、ゲート信号
の伝送量の増大、従ってゲート信号の減衰量が十分に抑
制されることとなる。このように、断面積を変更するこ
となく表面積を拡大する形状にゲートリード線17を加
工することで、ゲートリード線17の抵抗ないしインピ
ーダンスを十分に低減することができるのである。例え
ば、上記寸法例で言えば、従来の場合には抵抗率は2.
0mΩであったのが、本例では、抵抗率を1.4mΩに
まで低減できている。その改善率は30%に達してい
る。
は、同時に、ゲートリード線17の両取り付け部19,
21のXZ断面形状の小型化、この例で言えば、丸棒の
径φの寸法縮小化を可能にするという効果をもたらす。
そして、この径φの縮小化は、次に述べる両取り付け部
19,21の固着化にも多大な寄与をなすのである。
用により、従来、径φが3.0mm以上の丸棒をゲート
リード線として用いざるを得なかったのが、例えば、径
φが2.5mm程度の丸棒をゲートリード線17の母材
として用いることが現実に可能になった。この径φの最
小化は、ゲートリード線17自体のコスト低減という効
果をもたらす。
ート電極16との取り付けを詳述する。図4,図5に例
示するように、一方の取り付け部19の先端ないし一端
44は、溝部30の内面S1内においてのみ、しかも内
面S1よりはみ出すことなく位置設定されて、例えば、
ろう付けにより固着される。従って、固着部分ないしろ
う付け部24は、実際上、内面S1のみならず、各内面
S2,S3の内面S1との交差線近傍にも拡がる。そう
いう意味では、一方の取り付け部19は、その一端部4
1において、センターゲート電極16と固着されている
言える。
置決め及びろう付けに際しては、一端部41を除いた表
面が上記固着部24を除く他の内面S2〜S4のいずれ
とも接触することなく、各内面S2〜S4に対して略並
行に溝部30内に配設されている。従って、溝部30よ
り+Z方向(上方向)に一方の取り付け部19が突出す
ることもない。しかも、D1<Dに設定されているの
で、同リード線17がカソード電極11の圧接の障害と
もならない。
ート電極16の中心位置Oにおいてのみゲートリード線
17が取り付けられているので、ゲート信号として、タ
ーンオフ信号をゲートリード線17に外部の供給源、例
えばゲートドライバから入力した場合には、当該ゲート
信号はセンターゲート電極16の中心位置Oから半導体
基板18内に入力し、半導体基板18(具体的には、図
2のp層36)内を中心軸31側からその外周面18S
側へ向かって均一に放射状に伝送されることとなる。こ
れにより、ゲート信号の集中が生じなくなり、ゲート層
37周辺の各セグメント36のそれぞれに均一にゲート
信号が入力し、各セグメントは効率よくターンオンする
こととなる。即ち、各セグメントのターンオン時間は飛
躍的に短くなり、それらの電気的特性、特に、ターンオ
ン電流許容値が従来技術と比較して大幅に改善される。
例えば、本構成により、臨界オン電流の上昇率は、従来
よりも25%程、改善されている。
示する。図6は、本発明の場合のゲート信号の伝送状態
を示す、半導体基板18の平面図であり、図7は、従来
技術の場合のゲート信号の伝送状態を示す平面図であ
る。
ゲートリード線の寸法、従って、一方の取り付け部19
の両寸法W0,D0を従来よりも小さく設定した本ゲー
トリード線17(図4,図5)を用いることにより、固
着部24のエリア面積ないし領域も小さくなり、ろう付
け作業が格段に容易なものとなり、ろう付けの信頼性も
増大する。
センターゲート電極16に溝部30を設け、中心位置の
内面S1においてのみゲートリード線17を固着させる
ことが必須となる。このとき、溝部30の寸法の低減
化、ろう付け部の信頼性の向上を図る必要がある。しか
しながら、従来仕様(図10,図11)のゲートリード
線7では、上記要請を到底満足しえない。そこで、図
4,図5のゲートリード線17を採用することが必須と
なるのである。この採用により、表皮効果を利用してイ
ンピーダンスを必要値にまで低減させつつ、上記小型化
要求に応えることが可能となる。
来より小さく設定されるので(例えば、φ=2.5m
m)、同部21と貫通孔43とのろう付けにおいても、
同様の効果が得られる。
図8の平面図に例示するように、カソード電極11の裏
面11S(図1)において、センターゲート電極16、
一方の取り付け部19及びリード部22に接触させずに
カソード電極16を圧接可能とするために形成された溝
部ないし切欠部(別の溝部に該当)45の幅ないし径寸
法WAを、従来よりも小さな値に設定できるという利点
をもたらす。例えば、従来では寸法WAをφ3.0mm
よりも大きくしなければならなかったのに対して、この
発明では、寸法WAをφ2.5mmよりも少し大きい値
にまで縮小化することが可能となる。
トの低減にもつながると共に、カソード電極11の裏面
11Sの表面積が増大する分だけ、カソード熱補償板1
4を介した同電極11と一方の主面27との接触面積を
増大させることが可能となる。
センターゲート電極6(図9〜図11)の外周面に固着
するだけでも、インピーダンスの低減,ゲートリー
ド線17の一方の取り付け部19の寸法の低減、ろう
付けの容易化、信頼性の向上、ゲートリード線の母材
費の低減、という各効果を奏することができる。
加工費が増大するが、それ以上に、ゲートリード線17
の母材費用の低減額の方が大きく、全体としてみた場合
には、本発明のゲートリード線17を採用することは、
コスト的に有利である。
両端の取り付け部19,21と中央のリード部22とか
ら成る形状とし、リード部22の形状のみを、同一断面
積としつつ、その単位長さ当りの表面積を拡げるという
思想の下に変更することで、半導体基板18に、ゲート
信号を伝送する時に、ゲートリード線17で生じるイン
ピーダンス成分を表皮効果で小さくすることを可能とし
ており、これによりゲート信号の減衰を抑制することが
できる。
なく、低インピーダンス化が図れるため、ゲートリード
線17の形状寸法の縮小化を推進することが可能とな
り、しかも、その取り付け部19の一端部のみを、セン
ターゲート電極16の略中央に配するときには、取り付
け部の固着部の信頼性、コスト低減を図りつつ、均一に
ゲート信号を半導体基板18の中央より各セグメントに
伝送することができ、半導体素子の電気的特性を格段に
改善することもできる。
体装置を示す縦断面図である。
断面図である。
る。
に示す平面図である。
模式的に示す平面図である。
す平面図である。
る。
る。
熱補償板、14 カソード熱補償板、15 絶縁筒、1
6 センターゲート電極、17 ゲートリード線、18
半導体基体、19 一方の取り付け部、21 他方の
取り付け部、22 リード部、27 一方の主面、28
他方の主面、30 溝部、S1 内面。
Claims (8)
- 【請求項1】 複数のセグメントがその中心軸側からそ
の側面側へ向けてリング状に形成された半導体基板と、 その中心位置が前記半導体基板の一方の主面の中心位置
に一致するように、前記一方の主面上に接触・配置され
たセンターゲート電極と、 前記センターゲート電極の外周面の一部から前記センタ
ーゲート電極の前記中心位置までに渡って前記センター
ゲート電極自体に形成された溝部と、 前記センターゲート電極の前記中心位置に於ける前記溝
部の内面に於いてその一方の取付け部の一端部が前記セ
ンターゲート電極に固着されれており、前記セグメント
のオン及びオフ動作を制御するためのゲート信号を外部
から前記センターゲート電極へ伝送するゲートリード線
とを備え、 前記一端部を除いた前記ゲートリード線の前記一方の取
付け部は、前記溝部の他の内面に接触すること無く、前
記溝部内を前記外周面の外側へ向けて配設されている、 圧接型半導体装置。 - 【請求項2】 請求項1記載の圧接型半導体装置におい
て、 前記溝部の幅及び深さはそれぞれ前記ゲートリード線の
幅及び厚みよりも大きく設定されている、 圧接型半導体装置。 - 【請求項3】 請求項1又は2に記載の圧接型半導体装
置において、 前記ゲートリード線は、 その他端が前記溝部より突出した前記一方の取付け部
と、 前記一方の取付け部の前記他端にその一端が繋がったリ
ード部と、 前記リード部の他端にその一端が繋がり且つ前記一方の
取付け部と同一形状及び同一寸法の他方の取付け部とを
有し、 前記リード部のみは圧延によって形成されている、 圧接型半導体装置。 - 【請求項4】 請求項3記載の圧接型半導体装置におい
て、 前記リード部の圧延方向は前記半導体基板の前記一方の
主面の法線方向に設定されている、 圧接型半導体装置。 - 【請求項5】 請求項4記載の圧接型半導体装置におい
て、 前記センターゲート電極の形成部分を除いた前記一方の
主面の所定部分上に配置された第1熱補償板と、 前記第1熱補償板を介して前記半導体基板の前記一方の
主面を圧接する第1電極とを更に備え、 前記第1熱補償板に対面した前記第1電極の裏面側に
は、前記センターゲート電極と前記一方の取付け部と前
記リード部とに接触しないようにその形状及び寸法が設
定された別の溝部が形成されている、 圧接型半導体装置。 - 【請求項6】 請求項5記載の圧接型半導体装置におい
て、 前記半導体基板の他方の主面上に配置された第2熱補償
板と、 前記第2熱補償板を介して前記半導体基板の前記他方の
主面を圧接する第2電極と、 前記第1電極と前記第2電極のそれぞれの側面に固着さ
れた絶縁筒とを更に備え、 前記ゲートリード線の前記他方の取付け部は前記絶縁筒
に固着されている、圧接型半導体装置。 - 【請求項7】 複数のセグメントがその中心軸側からそ
の側面側へ向けてリング状に形成された半導体基板と、 前記半導体基板の一方の主面の中心位置より当該主面の
外周側へ向けて前記一方の主面上に接触・配置された、
所定の径と所定の厚みを有するセンター電極と、 前記センター電極の外周面の一部から前記中心位置まで
に渡って前記センター電極自体に形成された溝部と、 前記中心位置に於ける前記溝部の内面に於いて前記セン
ター電極と固着され且つ前記溝部内を非接触で前記セン
ター電極の外周面の外側まで配設された、金属体のリー
ド線とを備え、 (前記溝部の幅)>(前記リード線の幅)及び(前記溝
部の深さ)>(前記リード線の厚み)の関係が成立す
る、 半導体素子。 - 【請求項8】 請求項7記載の半導体素子において、 前記リード線の一部は、前記中心位置に於ける前記溝部
の前記内面に固着され且つ前記溝部内に配設された部分
と比較して、断面積が同じで且つ単位長さ当たりの表面
積が大きくなるように形成されている、 半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03368796A JP3375812B2 (ja) | 1996-02-21 | 1996-02-21 | 圧接型半導体装置及び半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03368796A JP3375812B2 (ja) | 1996-02-21 | 1996-02-21 | 圧接型半導体装置及び半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09232562A JPH09232562A (ja) | 1997-09-05 |
JP3375812B2 true JP3375812B2 (ja) | 2003-02-10 |
Family
ID=12393347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03368796A Expired - Lifetime JP3375812B2 (ja) | 1996-02-21 | 1996-02-21 | 圧接型半導体装置及び半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3375812B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6344197B2 (ja) * | 2014-10-30 | 2018-06-20 | 富士電機株式会社 | 半導体装置 |
CN109494206B (zh) * | 2017-09-12 | 2022-05-24 | 株洲中车时代半导体有限公司 | 一种晶闸管 |
-
1996
- 1996-02-21 JP JP03368796A patent/JP3375812B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09232562A (ja) | 1997-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100219345B1 (ko) | 압접형 반도체 장치 | |
US6967396B1 (en) | Semiconductor device | |
US4542398A (en) | Semiconductor devices of multi-emitter type | |
CN1016298B (zh) | 为非平面型半导体器件形成顶部接触 | |
US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
US5345096A (en) | Turn-off high-power semiconductor component with low inductive housing | |
JP3291977B2 (ja) | 圧接型半導体素子及びその製造方法並びに圧接型半導体装置 | |
KR890004468B1 (ko) | 반도체 장치 | |
US3457472A (en) | Semiconductor devices adapted for pressure mounting | |
KR940008217B1 (ko) | 전력용 압접형 반도체장치 | |
JP3375812B2 (ja) | 圧接型半導体装置及び半導体素子 | |
US7253507B2 (en) | Semiconductor device | |
JPH08241956A (ja) | 半導体素子の圧力接触ハウジング | |
US20100207234A1 (en) | Semiconductor device and wire bonding method | |
JPH0245334B2 (ja) | ||
US5821616A (en) | Power MOS device chip and package assembly | |
US5798287A (en) | Method for forming a power MOS device chip | |
JP3000809B2 (ja) | 半導体装置 | |
JP4125908B2 (ja) | 半導体装置 | |
JPH0964270A (ja) | 半導体装置 | |
JP3117215B2 (ja) | 圧接型半導体装置 | |
JPS61113249A (ja) | 半導体装置 | |
JPH0543474Y2 (ja) | ||
JPS6127901B2 (ja) | ||
JPH0328518Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |