JPH07254699A - 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 - Google Patents

絶縁ゲート型半導体装置及びそれを用いた電力変換装置

Info

Publication number
JPH07254699A
JPH07254699A JP6045368A JP4536894A JPH07254699A JP H07254699 A JPH07254699 A JP H07254699A JP 6045368 A JP6045368 A JP 6045368A JP 4536894 A JP4536894 A JP 4536894A JP H07254699 A JPH07254699 A JP H07254699A
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
main
insulating film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6045368A
Other languages
English (en)
Other versions
JP2962136B2 (ja
Inventor
Yuji Takayanagi
雄治 高柳
Hideo Kobayashi
秀男 小林
Shuroku Sakurada
修六 桜田
Hidekatsu Onose
秀勝 小野瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6045368A priority Critical patent/JP2962136B2/ja
Priority to US08/402,526 priority patent/US5635734A/en
Priority to EP95301707A priority patent/EP0677877B1/en
Priority to DE69527002T priority patent/DE69527002D1/de
Publication of JPH07254699A publication Critical patent/JPH07254699A/ja
Application granted granted Critical
Publication of JP2962136B2 publication Critical patent/JP2962136B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】本発明は、信頼性の高い加圧圧接型の大容量絶
縁ゲート型半導体装置を提供することを目的とする。 【構成】ゲート絶縁膜２０，ゲート電極２１及び保護酸
化膜２２を合わせた厚さよりも厚い加圧酸化膜２３を設
けて、その上に形成されるエミッタ電極３１に外部電極
１００を圧接する。 【効果】ゲート電極２１やゲート酸化膜が直接加圧され
ないので、半導体装置に熱サイクルがかかった場合でも
ゲート電極２１やゲート酸化膜２０の変形や破断が起こ
らない。従って、特性劣化が起こらず、信頼性が向上す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は絶縁ゲート構造を有する
電力用半導体素子に係わり、特に高性能及び高信頼性を
有する圧接型の絶縁ゲート型半導体装置と、それを用い
た電力変換装置に関する。
【０００２】
【従来の技術】絶縁ゲート構造を有する半導体装置、例
えば絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢ
Ｔと記す）は、ゲート駆動方式が電圧型であり、また高
速動作が可能である等の優位性により、これまでゲート
ターンオフサイリスタ（以下ＧＴＯと記す）等が適用さ
れていた高電圧大電流の分野までその適用分野を拡大し
つつある。
【０００３】従来の絶縁ゲート型半導体装置は、通常一
つのパッケージのなかに電流容量の小さい半導体チップ
を複数個並べて、ワイヤボンディング，半田等を用いて
外部電極と接続したモジュール構造となっている。この
ため、熱疲労により発生するワイヤボンディング破断や
半田のクラックにより信頼性が低下する。また、モジュ
ールに組み込む半導体チップの個数が多くなると、モジ
ュール内部に組み込まれたワイヤボンディング等の配線
インダクタンスや、浮遊キャパシタンスの増加により、
高周波動作が難しくなる。
【０００４】これらの問題を解決するデバイス構造とし
ては、電力用のサイリスタやＧＴＯにおいて用いられて
いる圧接型構造がある。
【０００５】図２２は、この圧接型構造を適用したＩＧ
ＢＴを示す。エミッタ１３側の主表面には、ゲート絶縁
膜２０，ゲート電極２１、及び保護絶縁膜２２が順次積
層された絶縁ゲート構造と、エミッタ電極３１とが形成
されている。エミッタ電極３１と外部電極板１００とが
加圧力によって直接低抵抗接触される。これにより、ワ
イヤボンディングや半田が不要になるので、信頼性が向
上するとともに、配線インダクタンスや浮遊キャパシタ
ンスを低減できる。また、圧接型構造は半導体装置の両
面から放熱が可能であるため、特に大容量の半導体装置
には適した構造である。しかし、ゲート絶縁膜２０も加
圧されるため、エミッタ電極３１及び外部電極板表面の
凹凸や半導体装置の熱収縮により過大な応力が加えられ
た場合、ゲート絶縁膜２０が変形あるいは破断し、ＩＧ
ＢＴの信頼性や電気的特性の劣化の原因となる。
【０００６】このようなゲート絶縁膜の変形あるいは破
断を防止した圧接型構造を有する従来の絶縁ゲート型半
導体装置としては、以下のようなものが知られている。
【０００７】特開平3−218643 号公報には、ソース電極
(図２２のエミッタ電極３１に相当)のゲート電極上方の
部分を他の部分よりも薄くすることにより、圧力がゲー
ト絶縁膜に直接かからないようにしたデバイス構造が開
示されている。
【０００８】また、特開平4−290272 号公報及び特開平
4−322471 号公報には、半導体基体の表面に凹凸を設
け、凹部にゲート電極を設け、凸部にカソード電極また
はエミッタ電極を設けて、ゲート電極部が外部電極板と
接触しないようにしたデバイス構造が開示されている。
【０００９】
【発明が解決しようとする課題】上記のような圧接型構
造を有する従来の絶縁ゲート型半導体装置では、エミッ
タ電極の外部電極と接触する部分が、この部分の電極の
厚さがゲート電極上方の部分の厚さよりも厚いために、
加圧力により潰れてゲート電極の方へ延び、延びた電極
によりゲート電極部が局所的に過大に加圧されるという
問題がある。
【００１０】また、半導体基体表面に多数形成する凹凸
部の大きさの不均一の為に、耐圧劣化を起こしたり、半
導体装置内における通電電流の不均一が生じターンオン
特性やターンオフ特性が劣化するという問題がある。
【００１１】さらに、大容量化に伴い半導体基体が大き
くなると、電圧駆動ではあるが、ゲートリードを取り出
すゲート端子から離れた領域に対してはゲート電極抵抗
の為にゲート信号が遅延する。このため、半導体装置内
においてスイッチング動作が不均一になり、スイッチン
グ時に局所的に電流が集中して流れるため半導体装置が
破壊し、所望の特性が得られないという問題がある。
【００１２】本発明は上記の問題点を解決するためにな
されたものであり、加圧によって信頼性や特性の劣化を
起こさない絶縁ゲート型半導体装置、及びそれを用いた
電力変換装置を提供することを目的とする。
【００１３】また、本発明は、半導体基体を大きくした
場合でも、半導体基体の大きさに見合った特性が得られ
る絶縁ゲート型半導体装置、及びそれを用いた電力変換
装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の絶縁ゲート型半
導体装置の主たる特徴は、半導体基体の一方の主表面に
おいて、第１の絶縁膜を介して制御電極を設け、制御電
極の表面には第２の絶縁膜を設け、さらに第１の絶縁膜
の厚みと制御電極の厚みと第２の絶縁膜の厚みを合わせ
た厚みよりも厚い絶縁部材を設け、この絶縁部材の表面
上に主電極を設け、この主電極に外部電極が接触するよ
うにしたことである。
【００１５】また、本発明の絶縁ゲート型半導体装置の
他の主たる特徴は、半導体基体の一方の主表面に溝部を
形成し、この溝部の表面には絶縁膜が形成され、この絶
縁膜上に溝部を覆うようにした配線電極が設けられ、溝
部へ延びた制御電極が配線電極と接触することを特徴と
する。
【００１６】
【作用】本発明の絶縁ゲート型半導体装置では、絶縁部
材に設けられた主電極表面の高さが制御電極部よりも高
くなるので、外部電極を加圧した場合、制御電極部には
直接圧力がかからない。かつ、絶縁部材は制御電極部よ
りも厚いので機械的強度が大きく、加圧力を受けても変
形や破断が起こらない。これにより、加圧力の影響が制
御電極部に及びにくい。従って、本発明の絶縁ゲート型
半導体装置では、加圧による信頼性や特性の劣化が防止
される。
【００１７】また、本発明の絶縁ゲート型半導体装置で
は、配線電極を溝部に設けて、外部電極と接触しないよ
うにしているので、配線電極を厚くできる。かつ、溝部
を覆うようにして配線電極が設けられるので、溝部に延
びた制御電極が溝部で切断することなく確実に配線電極
と接触する。従って、配線電極から制御端子を取り出せ
ば、半導体基体を大きくしても、制御端子と制御電極が
低抵抗の配線電極によって接続されるので、制御端子か
ら離れた領域に対する制御信号の遅れが小さくなる。こ
れにより、絶縁ゲート型半導体装置内のスイッチング動
作が均一になるので、半導体基体の大きさに見合った特
性が得られる。
【００１８】
【実施例】以下、図を用いて本発明の実施例について説
明する。図中の同一物または相当物には同一の符号を付
けた。
【００１９】（実施例１）図１は本発明の第１の実施例
である耐圧２０００Ｖ級のＩＧＢＴの基本セル１５０の
断面構造を示す。シリコンからなる半導体基体１には、
ｎ型の第１の半導体層１０（以下ｎ型ベース層と記す）
が設けられ、ｎ型ベース層１０内にはｐ型の第２の半導
体層１２（以下ｐ型ベース層と記す）が半導体基体１の
一方の主表面（本図における上の主表面）に隣接するよ
うに設けられ、ｐ型ベース層１２内にはｎ型の第３の半
導体層１３（以下ｎ型エミッタ層と記す）が同じ一方の
主表面に隣接するように設けられ、半導体基体１の他の
主表面側（本図における下の主表面側）にはｐ型の第４
の半導体層１１（以下ｐ型コレクタ層と記す）が設けら
れている。ここで、ｐ型ベース層１２及びｎ型エミッタ
層１３の形状はストライプ状であり、本図の奥行き方向
に延びている。しかし、これらの層の形状はストライプ
状に限られるものではなく、例えばｎ型エミッタ層１３
が複数に分割された形状など、他の形状も適用可能であ
る。なお、２０００Ｖ級の耐圧を得るために、ｎ型ベー
ス層１０の抵抗率は１５０Ω・cm程度、厚さは２７０μ
ｍ程度とした。
【００２０】半導体基体１の他方の主表面にはアルミニ
ウムからなる第１の主電極３０（以下コレクタ電極と記
す）が設けられている。一方の主表面側には、制御電極
２１（以下ゲート電極と記す）が、ｎ型エミッタ層１３
からｐ型ベース層１２をまたいでｎ型ベース層１０まで
のこれらの半導体層の露出面上に、第１の絶縁膜である
ゲート酸化膜２０を介して設けられる。ゲート電極２１
は多結晶シリコンからなる。ゲート電極２１の表面に
は、第２の絶縁膜である保護酸化膜２２が設けられる。
隣合うｐ型ベース層１２の間のｎ型ベース層１０の露出
面上には、ストライプ状のｐ型ベース層１２の長手方向
に対し垂直になるように、第３の絶縁膜である細長く厚
い酸化膜２３（以下加圧酸化膜と記す）が複数形成され
ている。ここで、加圧酸化膜２３の厚さは、ゲート酸化
膜２０，ゲート電極２１及び保護酸化膜２２を合わせた
厚さよりも厚くする。本実施例では、ゲート酸化膜２
０，ゲート電極２１及び保護酸化膜２２の厚さは、それ
ぞれ０.１μｍ，０.５μｍ及び１μｍとし、これらの合
計よりも厚い３μｍの厚みの加圧酸化膜２３を形成し
た。隣接する加圧酸化膜２３の間には、ゲート酸化膜２
０，ゲート電極２１及び保護酸化膜２２が延びている。
なお、加圧酸化膜２３が設けられる部分では、ｎ型ベー
ス層１０の露出面上にゲート電極２１が延びていない。
ｐ型ベース層１２，ｎ型エミッタ層１３，保護酸化膜２
２及び加圧酸化膜２３の表面にはアルミニウムからなる
第２の主電極３１（以下エミッタ電極と記す）が設けら
れる。エミッタ電極３１は、ｐ型ベース層１２及びｎ型
エミッタ層１３の露出面にオーミック接触する。また、
エミッタ電極３１の上には外部電極板１００が接触し加
圧力される。
【００２１】本実施例の構造によれば、加圧酸化膜２３
の厚さを、ゲート酸化膜２０，ゲート電極２１及び保護
酸化膜２２を合わせた厚さよりも厚くしているので、加
圧酸化膜部におけるエミッタ電極３１の表面の高さが、
ゲート電極部における表面の高さよりも高くなる。これ
により、エミッタ電極３１に突起状部分が形成される。
従って、平坦な外部電極板１００で基本セル１５０を加
圧した場合、この突起状部分が加圧されてエミッタ電極
３１と外部電極１００が低抵抗接触する。ゲート電極部
のエミッタ電極３１は外部電極板１００と接触しないの
で、ゲート電極部には直接加圧力がかからない。これに
より、加圧力によるゲート酸化膜及びゲート電極の変形
や破壊が防止できる。さらに、加圧酸化膜２３がゲート
酸化膜２０よりも厚くて機械的強度が大きいので、加圧
酸化膜２３自体が変形及び破壊しにくいとともに、加圧
酸化膜２３にかかる加圧力の影響がゲート電極２１やゲ
ート酸化膜２０に及びにくい。この効果は、加圧酸化膜
内にゲート電極２１が延びていないことによりさらに顕
著になる。また、エミッタ電極３１のゲート電極上以外
の部分に突起状部分を形成して段差をつけるために、エ
ミッタ電極３１の加圧部分を酸化膜とアルミ電極の２重
構造としているので、アルミ電極のみを厚くして段差を
つける場合に比べ、アルミの横方向への延びを小さく抑
えることができる。これにより、延びたアルミにより間
接的にゲート電極部に圧力がかかることを防止できる。
以上のように、本実施例によれば、信頼性の高い圧接型
のＩＧＢＴが実現できる。
【００２２】本実施例では、加圧酸化膜２３を上記のよ
うに複数個設けて、隣接する加圧酸化膜２３の間にゲー
ト酸化膜２０，ゲート電極２１及び保護酸化膜２２が延
びている構造とした。この効果について以下説明する。
【００２３】図２は加圧酸化膜の間の断面、図３は加圧
酸化膜部の断面であり、電子の流れる様子を示す。図２
及び図３に示すように導通状態における、ｎ型エミッタ
層１３から注入される電子はゲート電極下のｐベース層
１２の表面に形成されたｎチャネルを通過し、ｎ型ベー
ス層１０へ達する。ｎ型ベース層１０に注入された電子
は、隣接する加圧酸化膜２３の間にゲート電極２１が設
けられているので、ゲート電極２１をエミッタ電極３１
に対して負にバイアスすることによって形成された電子
のアキュミュレーション層を通過してｎ型ベース層１０
内に拡がっていく。従って、導通状態において素子内部
における電流の広がりが拡大しオン電圧が低減する。本
実施例では、加圧酸化膜２３の形状を、細長い長方形と
し、図２と図３に示す断面構造が繰り返されるように、
一定の間隔を保ちながら複数配置した。本実施例に示し
た構造では、加圧酸化膜２３の幅（長手方向に垂直な方
向の幅）を１０μｍ、ｎ型エミッタ１３端部から加圧酸
化膜２３の長手方向の端部までの距離を１５μｍとする
ことにより、オン電圧の上昇を最小限に抑えることがで
きる。
【００２４】＜第１実施例の製造方法＞図８から図１２
は第１の実施例のＩＧＢＴの製造方法を示す。まず、図
８に示すように抵抗率１５０Ω・cmのｎ型シリコン基板
のアノード側となる主表面に、イオン注入法または熱拡
散法によりｐ型の不純物例えば硼素を注入しｐ型コレク
タ層１１を形成する。次に図９に示すように、もう一方
の主表面全面に膜厚が３μｍの酸化シリコン膜２９を形
成する。次に図１０に示すように酸化シリコン膜を選択
的にエッチングし、加圧酸化膜２３を形成する。次に図
１１に示すように、ゲート酸化膜２０（酸化シリコン
製），ゲート電極２１（リンを含む多結晶シリコン
製），ｐ型ベース層１２，ｎ型エミッタ層１３，保護酸
化膜２２（酸化シリコン製）を順次形成する。次に図１
２に示すようにコレクタ電極３０及びエミッタ電極３１
をアルミニウムにより形成する。これによって、図１に
示す基本セルを製造することができる。
【００２５】以上のように、本発明を適用したＩＧＢＴ
は、特殊な製法並びに材料を使わずに、公知の方法によ
り容易に製造できる。本製造方法のように、加圧部の絶
縁膜として酸化シリコンのような硬い材料を用いれば、
加圧力に対する強度が大きくできる。
【００２６】（実施例２）図４から図７は本発明を適用
した第２の実施例である耐圧２０００Ｖ級，電流容量２
０００Ａ級の大容量ＩＧＢＴを示す。
【００２７】図４は大容量ＩＧＢＴのエミッタ側の平面
パターンを示す。直径６０〜７０mm程度の円形ウエハ３
００に、各々がＩＧＢＴとして動作する単位ブロック２
００を複数個配置している。円形ウエハ３００の中央部
にゲートリード取り出し部６９が形成され、それを取り
囲むように単位ブロック２００が放射状に配置されてい
る。また、各単位ブロックの周囲には、ゲートリード取
り出し部６９と接続されるゲート配線電極６０が形成さ
れている。
【００２８】図５は、図４に示す円形の大容量ＩＧＢＴ
を、平型圧接パッケージに収納した絶縁ゲート型半導体
装置４００の断面構造である。図６は、この絶縁ゲート
型半導体装置４００を外部加圧装置を用いて加圧し、コ
レクタ電極側とエミッタ電極側のポスト電極５００と５
０１により、円形IGBT300 を加圧した状態を示したもの
である。円形ＩＧＢＴのコレクタ電極３０及びエミッタ
電極３１の表面上には、歪緩衝板５０３，５０４を介し
てコレクタ用外部電極５００と、エミッタ用外部電極５
０１が配置され、ゲートリード取り出し部６９にはゲー
トリード５０５と接続されるゲートポスト電極５０２が
スプリング５１０により加圧接触されている。また、パ
ッケージの周辺部にはコレクタ用外部電極５００とエミ
ッタ用外部電極５０１の間の沿面距離を大きくするため
にセラミック製の絶縁材５０６が形成されている。な
お、歪緩衝板５０３，５０４には熱膨張率がシリコンと
ほぼ等しいモリブデンまたはタングステンを用いる。
【００２９】図７は、一個の単位ブロック２００を示し
たものである。単位ブロック２００には、図１に示した
基本セル１５０が複数個形成される。本図では位置関係
を明確にするためにゲート電極２１と加圧酸化膜２３を
示したものである。なお、上述のように単位ブロック２
００の周辺にはゲート配線電極６０が形成され、各ゲー
ト電極２１が接続される。
【００３０】本実施例においては、単位ブロック２００
の加圧酸化膜２３上に形成されるエミッタ電極に、熱膨
張率がシリコンとほぼ等しい歪緩衝板が圧接されるの
で、大電流動作時の温度サイクルによってもゲート電極
やゲート酸化膜が変形または破壊しないので、信頼性の
高い大容量の絶縁ゲート型半導体装置を得ることができ
る、また、本実施例の大容量ＩＧＢＴは、スタック状に
積み重ねることにより直列接続できるので、高電圧の電
力変換装置に用いれば、装置を小型化することができ
る。
【００３１】（実施例３）図１３は本発明の第３の実施
例である第１の実施例の変形例を示す。基本セル１５０
の断面構造を示したものである。本実施例では、図１に
示した第１の実施例において、ｎ型ベース層１０の加圧
酸化膜２３と隣接する位置にｐ型半導体層１６が形成さ
れている。なお、本実施例ではｎベース層１０におけ
る、隣接する加圧酸化膜の間の位置にはｐ型半導体層１
６は設けていない。
【００３２】本実施例では、ｐ型半導体層１６はいわゆ
るガードリングと同様に作用するので、電圧阻止状態に
おいてｐ型ベース層１２とｎ型ベース層１０の接合から
拡がる空乏層がｐ型半導体層１６に沿って広がり、電界
強度が緩和されるので耐圧が向上する。
【００３３】（実施例４）図１４は本発明の第４の実施
例である第２の実施例の変形例を示す。本実施例では、
図１３に示した第３の実施例において、加圧酸化膜２３
とゲート電極の間において、エミッタ電極３１がｐ型半
導体層１６とオーミック接触している。
【００３４】本実施例では、ターンオフの時にｎ型ベー
ス層１０に残留している正孔がｐ型半導体層１６を通し
てエミッタ電極３１へ排出されるので、ターンオフが速
くなるとともに、残留している正孔に起因するターンオ
フ損失を低減できる。
【００３５】（実施例５）図１５は本発明の第５の実施
例である第１の実施例の他の変形例を示す。本実施例で
は加圧酸化膜２３の内部にもゲート電極２１が延びてい
る。このような構造は、エミッタ電極３１と外部電極板
１００の接触部の下が絶縁材であることにより可能にな
るものである。加圧酸化膜２３におけるゲート電極から
ｎ型ベース層１０の露出面までの領域の厚さは、ゲート
絶縁膜２０よりも厚くして、この領域の機械的強度をゲ
ート絶縁膜２０よりも大きくし、加圧酸化膜２３にかか
る加圧力の影響がゲート酸化膜２０に及びにくくしてい
る。
【００３６】本実施例によれば、ゲート電極２１の抵抗
が低減できるので、素子の各部に与えられる制御信号の
遅れ時間を少なくすることが可能であり、素子の各部の
動作を均一にすることができる。
【００３７】（実施例６）図１６は本発明の第６の実施
例である第１の実施例の他の変形例を示す。本実施例で
は加圧酸化膜２３とエミッタ電極３１の間に多結晶シリ
コン層５０を設けた。
【００３８】これまでの検討によれば、シリコン酸化膜
上にアルミ電極を形成する際にはその界面に粒径の比較
的大きいアルミシリサイドの粒塊が析出し易い。アルミ
シリサイド粒塊が析出すると、エミッタ電極３１を加圧
した場合、加圧酸化膜２３を破壊し、特性を劣化させる
原因となる。
【００３９】そこで、本実施例では、加圧酸化膜２３と
エミッタ電極３１の間に多結晶シリコン層５０を設けた
ので、上記のようなアルミシリサイドの粒塊の析出を防
ぐことができる。なお、本実施例では加圧酸化膜２３上
にのみ多結晶シリコン層５０を形成しているが、保護酸
化膜２２とエミッタ電極３１の間にも形成してもよい。
【００４０】（実施例７）図１７は第７の実施例である
第１実施例の他の変形例である。本実施例では、表面の
形状が略長方形の加圧酸化膜２３を、ストライプ状のｎ
型エミッタ層１３の長手方向と、加圧酸化膜２３の長手
方向とが平行になるように配置した。さらに、加圧酸化
膜２３をｎ型エミッタ層１３から離れた位置、すなわ
ち、ｎ型エミッタ層１３間の中央部に、一定の間隔をお
いて形成されている。隣接する加圧酸化膜間には、第１
の実施例と同様に、ゲート酸化膜２０，ゲート電極２１
及び保護酸化膜２２が延びている。
【００４１】本実施例によれば、加圧酸化膜２３を、ア
キュミュレーション層の有無によるオン電圧の変化がほ
とんど観察されないｎ型エミッタ層１３間の中央部に形
成することができるので、オン電圧が低くなる。
【００４２】（実施例８）図１８は第８の実施例である
第７の実施例の変形例である。本実施例では、第７の実
施例に示した加圧酸化膜２３に加え、ｐ型ベース層１２
の表面上にも加圧酸化膜５１を形成した。加圧酸化膜２
３と加圧酸化膜５１には、同時に外部電極板１００が接
触し、加圧される。また、加圧酸化膜２３と加圧酸化膜
５１の厚さは同じ程度の厚さとする。
【００４３】本実施例によれば、エミッタ電極１３と外
部電極１００との接触面積が増加するので、エミッタ電
極１３による電圧降下が低減されオン電圧が低減する。
また、ｎ型エミッタ層１３付近で発生した熱を直接外部
電極板１００へ放熱することができるので半導体装置の
熱抵抗が低減する。
【００４４】（実施例９）図１９は本発明の第９の実施
例を示したものであり、図７の単位ブロックにおけるゲ
ート配線領域とＩＧＢＴ領域の一部の断面構造を示した
ものである。
【００４５】本実施例では、ｎ型シリコン基板の１主表
面にウェットエッチング法等により溝部を形成し、その
表面を覆うように酸化シリコン膜６３を形成する。酸化
シリコン膜６３上には多結晶シリコン層６４が設けら
れ、図示されてはいないがゲート電極２１がこの多結晶
シリコン層６４と接続されている。溝部の内部には、溝
部の底部の幅よりも狭い幅を有するアルミゲート配線電
極６０を設け、さらに、その上に溝部の上部の幅よりも
広い幅を有するアルミゲート配線電極６１を、溝部を覆
うようにして設ける。さらに、導電性の塵埃等により、
外部電極板１００とアルミ配線電極６１が短絡されるの
を防止するためにポリイミド樹脂等の絶縁被膜６２によ
り配線電極６１の露出面を覆う。また、溝部に隣接する
ｎ型ベース層１０の内部の領域には、電圧阻止状態にお
いて溝部に電界が集中し耐圧が低下するのを防ぐため
に、ｐ高半導体層６５が設けられる。
【００４６】本実施例では、溝部の深さを１０μｍと
し、シリコン酸化膜６３，多結晶シリコン層６４，アル
ミゲート配線電極６０及びアルミ配線電極６１の厚さ
を、それぞれ、０.５μｍ ，３μｍ，５μｍ及び２μｍ
とした。一方、加圧酸化膜２３及び５１の厚さは第１の
実施例と同じく３μｍとしたので、外部電極１００とア
ルミ配線電極との接触が防止される。また、ｐ高半導体
層６５とｎ型ベース層１０との接合の深さは１５μｍと
した。しかし、以上の寸法は適宜変更ができる。
【００４７】通常、図１９に示すように断差のある個所
に多結晶シリコン層を形成すると、段差部においては平
坦部よりも、多結晶シリコンの膜厚が薄くなり、かつそ
のため段切れし易い。これに対し、本実施例では、多結
晶シリコン層６４の上に溝部を覆うようにしてゲート配
線電極６１が設けられ、ＩＧＢＴ領域から延びたゲート
電極がこのゲート配線電極と接触するので、たとえ段差
部で多結晶シリコン層の膜厚が薄くなったり、段切れが
生じても、その部分のゲート抵抗が大きくならない。従
って、特性の劣化が起こらず信頼性が向上する。さら
に、ゲート抵抗は溝部の底部に設けられたゲート配線電
極６０により低減できるので、ゲート配線電極６１の厚
さはゲート配線電極６０よりも薄くできる。従って、外
部電極板１００とゲート配線電極６１の間には、両者が
接触しないだけの間隔を十分とることができる。
【００４８】なお、上記のゲート配線部の構造は、加圧
酸化膜を形成しない場合にも適用可能である。この場合
も、ゲート配線電極６１の厚さを薄くできることから、
ゲート配線電極の厚さをエミッタ電極の厚さよりも薄く
することができるので、外部電極板とゲート配線電極６
１が接触することを防止できる。
【００４９】（実施例１０）図２０は、本発明の第１０
の実施例である第９の実施例の変形例であり、ゲート配
線領域の一部の断面構造を示す。第９の実施例との主な
相違点は、ゲート配線電極６０としてシリコンと金属の
化合物であるメタルシリサイドを用い、その表面にＩＧ
ＢＴ領域のゲート電極と接続される多結晶シリコン層６
４を形成した点である。メタルシリサイドを形成する金
属としては、モリブデンやタングステン等の高融点金属
を用いる。
【００５０】本実施例によれば、多結晶シリコン層６４
が段差部には形成されていないため、段差部において多
結晶シリコン層の膜厚が薄くなったり段切れすることが
ない。また、高融点金属のメタルシリサイドを用いてい
るので、ゲート配線電極６０を形成した後に、多結晶シ
リコン層６４をＩＧＢＴ領域のゲート電極と同時に形成
し、さらにその後ゲート電極の表面に形成する保護絶縁
膜２２により多結晶シリコン層６４及びゲート配線電極
６１上を絶縁することができる。従って、第９の実施例
のように絶縁膜６２を形成することが不要になるなど、
製造プロセスが簡単になる。一方、メタルシリサイドは
アルミ電極に比べ微細加工が容易なのでゲート配線の幅
を狭くすることができる。したがって、半導体装置のサ
イズを低減できる。
【００５１】（実施例１１）図２１は本発明を適用した
ＩＧＢＴを用いて構成された直列多重インバータ装置の
主回路を示す。このインバータ装置は、いわゆる中性点
クランプ方式の３相インバータ装置である。本インバー
タ装置では、一対の直流端子４４３及び444、並びに相
数に等しい３個の交流端子４５７〜４５９を備え、直流
端子に直流電源を接続し、IGBT470〜481をスイッチング
することにより、直流電力を交流電力に変換して交流端
子に出力する。直流端子間には、直列に接続されたフィ
ルタコンデンサ４６０と４６１が接続される。ＩＧＢＴ
の組４７０と４７１，４７２と４７３，４７４と４７
５，４７６と４７７，４７８と４７９，４８０と４８１
がそれぞれ直列に接続され、それぞれの接続点と、フィ
ルタコンデンサ４６０と４６１の接続点との間にはクラ
ンプダイオード４９４〜４９９が接続される。２個のＩ
ＧＢＴの組、例えば直列に接続されたIGBT470と４７１
の組とIGBT476と４７７の組が、さらに直列に接続さ
れ、各接続点から交流端子が取り出される。なお、IGBT
470〜481の各々には、それぞれフリーホイールダイオー
ド４８２〜４９３が接続される。ここで、ＩＧＢＴとし
て、第２の実施例に示した圧接型ＩＧＢＴを用いる。
【００５２】本実施例によれば、本発明を適用した特性
劣化が起こりにくい信頼性の高いＩＧＢＴを用いている
ので、高信頼性を有し故障が起こりにくく寿命の長いIG
BTインバータ装置が得られる。また、ＩＧＢＴが圧接型
なので、スタック状に積み重ねることにより複数のＩＧ
ＢＴを直列接続でき、かつ絶縁ゲートにより駆動される
ので駆動パワーが小さくゲート回路が小さくなるので、
インバータ装置を小型化できる。また、モジュールのよ
うにパッケージ内部の配線や、複数のIGBTを直列接続す
るための外部配線を必要としないので、ＩＧＢＴを直列
接続しても、インダクタンスが増加しない。従って、直
列接続してもＩＧＢＴの高速スイッチング時に発生する
電圧やノイズが増加しない。
【００５３】以上、本発明の実施例であるＩＧＢＴを説
明したが、本発明はＩＧＢＴに限らずMOSFET，ＭＯＳ制
御サイリスタ等の絶縁ゲートを有する半導体装置に適用
できる。また、各種の電流電圧定格の絶縁ゲート型半導
体装置に適用できる。さらに、上記各実施例の各半導体
層を逆極性、すなわちｐ型をｎ型に、ｎ型をｐ型に変更
してもよい。また、加圧酸化膜，保護酸化膜，ゲート酸
化膜は、不純物の少ない多結晶シリコン等の、他の絶縁
材料でもよい。また、これらは複数の絶縁材料で形成さ
れていてもよい。
【００５４】なお、上記のように本発明は特に圧接型の
絶縁ゲート型半導体装置に効果的であるが、通常のＩＧ
ＢＴモジュールや単体のＩＧＢＴにも適用できる。この
場合には、加圧酸化膜上に設けられたエミッタ電極にワ
イヤボンディングまたは半田により配線電極を固着す
る。これにより、熱サイクルがかかって、ワイヤボンデ
ィング部や半田部に熱歪が生じても、ゲート電極やゲー
ト酸化膜が変形または破断しないので、信頼性を向上で
きる。
【００５５】また、本発明を適用した絶縁ゲート型半導
体装置を用いる装置としては、前述の３レベルインバー
タに限らず、各種のインバータ及びコンバータ，チョッ
パ，電力系統における静止型無効電力補償装置，直流送
電における交直または直交変換器など、種々の電力変換
装置や電力制御装置に用いることができる。特に、複数
の半導体装置を直列接続して用いる高電圧の分野で有効
である。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
信頼性の高い圧接型の絶縁ゲート型半導体装置を実現す
ることができる。さらに、絶縁ゲート型半導体装置を大
口径化し、高耐圧大電流化することを可能にする。
【００５７】また、本発明を適用した絶縁ゲート型半導
体装置を電力変換装置または電力制御装置に用いれば、
装置の小型化及び信頼性の向上が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の断面構造を示す図。
【図２】第１の実施例の加圧酸化膜間の断面を示す図。
【図３】第１の実施例の加圧酸化膜部の断面を示す図。
【図４】本発明の第２の実施例の平面パターンを示す
図。
【図５】本発明の第２の実施例のパッケージ内部の構造
を示す図。
【図６】本発明の第２の実施例のパッケージ内部の電極
圧接状態を示す図。
【図７】本発明の第２の実施例におけるＩＧＢＴの単位
ブロックを示す図。
【図８】本発明の第１の実施例の製作方法の１工程を示
す図。
【図９】本発明の第１の実施例の製作方法の１工程を示
す図。
【図１０】本発明の第１の実施例の製作方法の１工程を
示す図。
【図１１】本発明の第１の実施例の製作方法の１工程を
示す図。
【図１２】本発明の第１の実施例の製作方法の１工程を
示す図。
【図１３】本発明の第３の実施例の断面構造を示す図。
【図１４】本発明の第４の実施例の断面構造を示す図。
【図１５】本発明の第５の実施例の断面構造を示す図。
【図１６】本発明の第６の実施例の断面構造を示す図。
【図１７】本発明の第７の実施例の断面構造を示す図。
【図１８】本発明の第８の実施例の断面構造を示す図。
【図１９】本発明の第９の実施例のゲート配線領域の断
面構造図を示す図。
【図２０】本発明の第１０の実施例のゲート配線領域の
断面構造図を示す図。
【図２１】本発明を適用したＩＧＢＴを用いたインバー
タ装置の回路図。
【図２２】従来のＩＧＢＴの断面構造を示す図。
【符号の説明】 １…半導体基体、１０…ｎ型ベース層、１１…ｐ型コレ
クタ層、１２…ｐ型ベース層、１３…ｎ型エミッタ層、
１６，６５…ｐ型半導体層、２０…ゲート酸化膜、２１
…ゲート電極、２２…ゲート保護酸化膜、２３…加圧酸
化膜、３０…コレクタ電極、３１…エミッタ電極、５０
…多結晶シリコン層、５１…加圧酸化膜、６０，６１…
ゲート配線、６２…層間絶縁膜、６３…酸化膜、６４…
多結晶シリコン層、６９…ゲート取り出し部、１００…
外部電極板、１５０…基本セル、２００…単位ブロッ
ク、３００…円形ウエハ、４００…圧接型ＩＧＢＴ、４
４３〜４４４…直流端子、４５７〜４５９…交流端子、
４６０〜４６１…フィルタコンデンサ、４７０〜４８１
…本発明を適用したＩＧＢＴ、４８２〜４９３…フリー
ホイールダイオード、４９４〜４９９…クランプダイオ
ード。
フロントページの続き (72)発明者 小野瀬 秀勝 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】絶縁ゲート型半導体装置であって、 一対の主表面を有し、１導電型の第１の半導体層と、第
    １の半導体層内に一方の主表面に隣接するように設けら
    れる他方導電型の第２の半導体層と、第２の半導体層内
    に一方の主表面に隣接するように設けられる１導電型の
    第３の半導体層と、を備える半導体基体と、 他方の主表面に設けられる第１の主電極と、 一方の主表面における第２の半導体層の露出面に第１の
    絶縁膜を介して設けられる制御電極と、 制御電極の表面に設けられる第２の絶縁膜と、 一方の主表面における第１の半導体層の露出面に設けら
    れる絶縁部材であって、第１の半導体層の露出面から絶
    縁部材の表面までの厚みが、第１の絶縁膜の厚みと制御
    電極の厚みと第２の絶縁膜の厚みを合わせた厚みよりも
    厚くなるように設けられる絶縁部材と、 第３の半導体層に接触し、絶縁部材の表面上に設けられ
    る第２の主電極と、 第２の主電極と接触する外部電極と、を備えることを特
    徴とする絶縁ゲート型半導体装置。
  2. 【請求項２】絶縁ゲート型半導体装置であって、 一対の主表面を有し、１導電型の第１の半導体層と、第
    １の半導体層内に一方の主表面に隣接するように設けら
    れる他方導電型の第２の半導体層と、第２の半導体層内
    に一方の主表面に隣接するように設けられる１導電型の
    第３の半導体層と、を備える半導体基体と、 他方の主表面に設けられる第１の主電極と、 一方の主表面における第２の半導体層の露出面に第１の
    絶縁膜を介して設けられる制御電極と、 制御電極の表面に設けられる第２の絶縁膜と、 一方の主表面における第１の半導体層の露出面に設けら
    れる絶縁部材であって、第１の半導体層の露出面から絶
    縁部材の表面までの厚みが、第１の絶縁膜の厚みと制御
    電極の厚みと第２の絶縁膜の厚みを合わせた厚みよりも
    厚くなるように設けられる絶縁部材と、 第３の半導体層に接触し、絶縁部材の表面上に設けられ
    る第２の主電極と、 第２の主電極と接触する外部電極と、を備え、 制御電極が絶縁部材に隣接する第１の半導体層の露出面
    上に延びていることを特徴とする絶縁ゲート型半導体装
    置。
  3. 【請求項３】絶縁ゲート型半導体装置であって、 一対の主表面を有し、１導電型の第１の半導体層と、第
    １の半導体層内に一方の主表面に隣接するように設けら
    れる他方導電型の第２の半導体層と、第２の半導体層内
    に一方の主表面に隣接するように設けられる１導電型の
    第３の半導体層と、を備える半導体基体と、 他方の主表面に設けられる第１の主電極と、 一方の主表面における第２の半導体層の露出面に第１の
    絶縁膜を介して設けられる制御電極と、 制御電極の表面に設けられる第２の絶縁膜と、 一方の主表面における第１の半導体層の露出面に設けら
    れる絶縁部材であって、第１の半導体層の露出面から絶
    縁部材の表面までの厚みが、第１の絶縁膜の厚みと制御
    電極の厚みと第２の絶縁膜の厚みを合わせた厚みよりも
    厚くなるように設けられる複数の絶縁部材と、 第３の半導体層に接触し、絶縁部材の表面上に設けられ
    る第２の主電極と、 第２の主電極と接触する外部電極と、を備え、 制御電極が、隣接する絶縁部材間における第１の半導体
    層の露出面上に延び、絶縁部材内における第１の半導体
    層の露出面上には制御電極が延びていない領域を有する
    ことを特徴とする絶縁ゲート型半導体装置。
  4. 【請求項４】前記第１の半導体層に隣接し他方主表面に
    露出する他方導電型の第４の半導体層を設けることを特
    徴とする、請求項１ないし請求項３のいずれか１項に記
    載の絶縁ゲート型半導体装置。
  5. 【請求項５】前記半導体基体が前記外部電極と接触した
    状態で加圧されることを特徴とする、請求項１ないし請
    求項４のいずれか１項に記載の絶縁ゲート型半導体装
    置。
  6. 【請求項６】前記第１の半導体層内に前記絶縁部材に隣
    接するように他方導電型の第５の半導体層を設けること
    を特徴とする、請求項１ないし請求項５のいずれか１項
    に記載の絶縁ゲート型半導体装置。
  7. 【請求項７】前記絶縁部材内に前記制御電極が延び、延
    びた制御電極と前記第１の半導体層の露出面との間にお
    ける絶縁部材の領域の厚さが、前記第１の絶縁膜の厚さ
    よりも厚いことを特徴とする、請求項１ないし請求項５
    のいずれか１項に記載の絶縁ゲート型半導体装置。
  8. 【請求項８】前記絶縁部材と前記第２の主電極との間に
    多結晶半導体層が設けられることを特徴とする、請求項
    １ないし請求項５のいずれか１項に記載の絶縁ゲート型
    半導体装置。
  9. 【請求項９】前記第２の半導体層の露出面であってその
    表面上に前記制御電極が設けられていない領域に設ける
    第４の絶縁膜であって、前記第１の半導体層の露出面か
    ら前記第４の絶縁膜の表面までの厚みが、前記第１の絶
    縁膜の厚みと制御電極の厚みと前記第２の絶縁膜の厚み
    を合わせた厚みよりも厚くなるように設けられる第４の
    絶縁膜を備え、前記第２の主電極が第４の絶縁膜の表面
    上に延びていることを特徴とする、請求項１ないし請求
    項５のいずれか１項に記載の絶縁ゲート型半導体装置。
  10. 【請求項１０】絶縁ゲート型半導体装置であって、 一対の主表面を有する半導体基体を備え、 該半導体基体は１導電型の第１の半導体層を有し、 第１の半導体層内には、 一方の主表面に隣接するように設けられる複数の他方導
    電型の第２の半導体層と、第２の半導体層内に一方の主
    表面に隣接するように設けられる１導電型の第３の半導
    体層と、 一方の主表面における第２の半導体層の露出面に第１の
    絶縁膜を介して設けられる複数の制御電極と、 制御電極の表面に設けられる第２の絶縁膜と、 一方の主表面における第１の半導体層の露出面に設けら
    れる絶縁部材であって、第１の半導体層の露出面から絶
    縁部材の表面までの厚みが、第１の絶縁膜の厚みと制御
    電極の厚みと第２の絶縁膜の厚みを合わせた厚みよりも
    厚くなるように設けられる絶縁部材と、 複数の第３の半導体層を互いに接続し、絶縁部材の表面
    上に設けられる第２の主電極と、を有する複数の単位ブ
    ロックと、 半導体基体の一方の主表面に設けられ各単位ブロックの
    制御電極を互いに接続する配線電極と、 半導体基体の他方の主表面に設けられる第１の主電極
    と、 各単位ブロックの第２の主電極に接触する外部電極と、 第１の主電極に接触する外部電極と、を備え、 半導体基体が両外部電極に接触した状態で加圧されるこ
    とを特徴とする絶縁ゲート型半導体装置。
  11. 【請求項１１】絶縁ゲート型半導体装置であって、 一対の主表面を有し、１導電型の第１の半導体層と、第
    １の半導体層内に一方の主表面に隣接するように設けら
    れる複数の他方導電型の第２の半導体層と、第２の半導
    体層内に一方の主表面に隣接するように設けられる１導
    電型の第３の半導体層とを備える半導体基体と、 他方の主表面に設けられる第１の主電極と、 一方の主表面における第２の半導体層の露出面に第１の
    絶縁膜を介して設けられる複数の制御電極と、 複数の第３の半導体層を互いに接続し、制御電極とは第
    ２の絶縁膜によって絶縁される第２の主電極と、 半導体基体の一方の主表面に設けられ複数の制御電極を
    互いに接続する配線電極と、 第２の主電極と接触する外部電極と、を備え、 一方の主表面には溝部を形成し、溝部の表面を覆うよう
    に絶縁膜が形成され、この絶縁膜上に溝部を覆うように
    した配線電極が設けられ、溝部へ延びた制御電極が配線
    電極と接触することを特徴とする絶縁ゲート型半導体装
    置。
  12. 【請求項１２】絶縁ゲート型半導体装置であって、 一対の主表面を有し、１導電型の第１の半導体層と、第
    １の半導体層内に一方の主表面に隣接するように設けら
    れる他方導電型の第２の半導体層と、第２の半導体層内
    に一方の主表面に隣接するように設けられる１導電型の
    第３の半導体層と、を備える半導体基体と、 他方の主表面に設けられる第１の主電極と、 一方の主表面における第２の半導体層の露出面に第１の
    絶縁膜を介して設けられる制御電極と、 制御電極の表面に設けられる第２の絶縁膜と、 一方の主表面における第１の半導体層の露出面に設けら
    れる絶縁部材であって、第１の半導体層の露出面から絶
    縁部材の表面までの厚みが、第１の絶縁膜の厚みよりも
    厚くなるように設けられる絶縁部材と、 第３の半導体層に接触し、第２の絶縁膜及び絶縁部材の
    表面上に設けられ、絶縁部材の表面上に設けられた領域
    の表面が第２の絶縁膜の表面上に設けられた領域の表面
    よりも高い部分を有する第２の主電極と、 第２の主電極と接触する外部電極と、を備えることを特
    徴とする絶縁ゲート型半導体装置。
  13. 【請求項１３】一対の直流端子と、 相数に等しい個数の交流端子と、 各直流端子と各交流端子との間にそれぞれ接続される半
    導体装置と、を備える電力変換装置において、 半導体装置が、請求項１ないし請求項１２のいずれかに
    記載の絶縁ゲート型半導体装置であることを特徴とする
    電力変換装置。
JP6045368A 1994-03-16 1994-03-16 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 Expired - Fee Related JP2962136B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6045368A JP2962136B2 (ja) 1994-03-16 1994-03-16 絶縁ゲート型半導体装置及びそれを用いた電力変換装置
US08/402,526 US5635734A (en) 1994-03-16 1995-03-10 Insulated gate type semiconductor device in which the reliability and characteristics thereof are not deteriorated due to pressing action and power inverter using the same
EP95301707A EP0677877B1 (en) 1994-03-16 1995-03-15 Insulating gate type semiconductor device and power inverter using such a device
DE69527002T DE69527002D1 (de) 1994-03-16 1995-03-15 Halbleiterbauelement mit isoliertem Gate und Leistungswechselrichter unter Benutzung eines solchen Bauelementes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6045368A JP2962136B2 (ja) 1994-03-16 1994-03-16 絶縁ゲート型半導体装置及びそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
JPH07254699A true JPH07254699A (ja) 1995-10-03
JP2962136B2 JP2962136B2 (ja) 1999-10-12

Family

ID=12717337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6045368A Expired - Fee Related JP2962136B2 (ja) 1994-03-16 1994-03-16 絶縁ゲート型半導体装置及びそれを用いた電力変換装置

Country Status (4)

Country Link
US (1) US5635734A (ja)
EP (1) EP0677877B1 (ja)
JP (1) JP2962136B2 (ja)
DE (1) DE69527002D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260646A (ja) * 1996-03-19 1997-10-03 Fuji Electric Co Ltd 半導体装置
JP2001320049A (ja) * 2000-05-09 2001-11-16 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP5370480B2 (ja) * 2009-04-30 2013-12-18 三菱電機株式会社 半導体装置及びその製造方法
WO2016039069A1 (ja) * 2014-09-11 2016-03-17 富士電機株式会社 半導体装置およびその製造方法
JP2017228761A (ja) * 2016-06-16 2017-12-28 富士電機株式会社 半導体装置および製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057726A1 (ja) 2003-12-12 2005-06-23 Citizen Watch Co., Ltd. アンテナ構造体及び電波修正時計
JP5777319B2 (ja) * 2010-10-27 2015-09-09 三菱電機株式会社 半導体装置
WO2020043094A1 (zh) * 2018-08-28 2020-03-05 全球能源互联网研究院有限公司 半导体器件及其制备方法、快恢复二极管及其制备方法
CN109817708B (zh) * 2019-01-28 2023-10-31 江苏矽导集成科技有限公司 一种快速开关igbt结构
CN115223869B (zh) * 2022-09-01 2023-04-28 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0119400B1 (en) * 1983-02-17 1987-08-05 Nissan Motor Co., Ltd. A vertical-type mosfet and method of fabricating the same
JP2511018B2 (ja) * 1987-02-26 1996-06-26 株式会社東芝 絶縁ゲ−ト型サイリスタの電極配線構造
JPH01276673A (ja) * 1988-04-27 1989-11-07 Fujitsu Ltd 絶縁ゲート型半導体装置
EP0416805B1 (en) * 1989-08-30 1996-11-20 Siliconix, Inc. Transistor with voltage clamp
JP2809747B2 (ja) * 1989-09-29 1998-10-15 株式会社東芝 絶縁ゲート付ターンオフサイリスタ
EP0433650B1 (en) * 1989-11-17 1998-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bipolar-MOS composite element pellet suitable for pressure contacted structure
JPH0831606B2 (ja) * 1989-11-17 1996-03-27 株式会社東芝 大電力用半導体装置
JPH04274330A (ja) * 1991-03-01 1992-09-30 Fuji Electric Co Ltd 電力用半導体素子の製造方法
JPH04290272A (ja) * 1991-03-19 1992-10-14 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2799252B2 (ja) * 1991-04-23 1998-09-17 三菱電機株式会社 Ｍｏｓ型半導体装置およびその製造方法
EP0660396B1 (en) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Power MOS device chip and package assembly

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260646A (ja) * 1996-03-19 1997-10-03 Fuji Electric Co Ltd 半導体装置
JP2001320049A (ja) * 2000-05-09 2001-11-16 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP5370480B2 (ja) * 2009-04-30 2013-12-18 三菱電機株式会社 半導体装置及びその製造方法
WO2016039069A1 (ja) * 2014-09-11 2016-03-17 富士電機株式会社 半導体装置およびその製造方法
US10644145B2 (en) 2014-09-11 2020-05-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2017228761A (ja) * 2016-06-16 2017-12-28 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
EP0677877A3 (en) 1998-03-04
DE69527002D1 (de) 2002-07-18
EP0677877A2 (en) 1995-10-18
EP0677877B1 (en) 2002-06-12
US5635734A (en) 1997-06-03
JP2962136B2 (ja) 1999-10-12

Similar Documents

Publication Publication Date Title
JP3382172B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
JPH05152574A (ja) 半導体装置
US20030122261A1 (en) Power semiconductor submodule, and a power semiconductor module
JPH0758782B2 (ja) 半導体装置
JP2962136B2 (ja) 絶縁ゲート型半導体装置及びそれを用いた電力変換装置
US5497013A (en) Semi-conductor chip having interdigitated gate runners with gate bonding pads
CN101223644A (zh) 半导体装置
US4862239A (en) Power semiconductor component
US11201099B2 (en) Semiconductor device and method of manufacturing the same
JP4706551B2 (ja) パワー半導体素子及びパワーモジュール
JP2000058820A (ja) パワー半導体素子及びパワーモジュール
JP4032622B2 (ja) 半導体素子及びこれを用いた半導体装置と変換器
JP3709713B2 (ja) 半導体装置
EP0510966B1 (en) MOS semiconductor device and fabrication method of the same
JPH1022322A (ja) 半導体装置
KR102296270B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
El Khadiry et al. Multi-switch Si-chip structures and on-substrate packaging techniques for improving the electrical performance of power modules
EP3690939A1 (en) Semiconductor arrangements
US20240113053A1 (en) Semiconductor device and method of producing thereof
US20230197581A1 (en) Power semiconductor module and method of manufacturing the same
US20230197557A1 (en) Double-sided heat dissipation power semiconductor module and method of manufacturing the same
WO1996029744A1 (fr) Semi-conducteur plan, son procede de fabrication et convertisseur de puissance
US5063436A (en) Pressure-contacted semiconductor component
JP2000114525A (ja) 半導体装置およびその製造方法
JP2654852B2 (ja) 圧接形パツケージ構造に適合した静電誘導形半導体素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070806

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees