JP3480901B2 - 圧接形半導体素子および電力変換装置 - Google Patents
圧接形半導体素子および電力変換装置Info
- Publication number
- JP3480901B2 JP3480901B2 JP17164598A JP17164598A JP3480901B2 JP 3480901 B2 JP3480901 B2 JP 3480901B2 JP 17164598 A JP17164598 A JP 17164598A JP 17164598 A JP17164598 A JP 17164598A JP 3480901 B2 JP3480901 B2 JP 3480901B2
- Authority
- JP
- Japan
- Prior art keywords
- gate conductor
- electrode
- gate
- annular
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ゲ−トタ−ンオフ
サイリスタなどの圧接形半導体素子、並びに該圧接形半
導体素子を使用した電力変換装置に関する。
サイリスタなどの圧接形半導体素子、並びに該圧接形半
導体素子を使用した電力変換装置に関する。
【０００２】
【従来の技術】圧接形半導体素子、例えばＧＴＯなど
は、電力用、産業用などに広く使用されている。特に、
大電力用の圧接形半導体素子は、高耐圧化、大電流化に
よる大容量化が必要とされており、この大電流化を行う
ためには、単位素子数（セグメント数）を増加する必要
があり、半導体基板の大口径化が進んでいる。
は、電力用、産業用などに広く使用されている。特に、
大電力用の圧接形半導体素子は、高耐圧化、大電流化に
よる大容量化が必要とされており、この大電流化を行う
ためには、単位素子数（セグメント数）を増加する必要
があり、半導体基板の大口径化が進んでいる。
【０００３】図１４は、従来のＧＴＯの断面図である。
図１４において、圧接形半導体素子１は、半導体基板２
と、半導体基板表面に形成されたゲート電極２ａと、半
導体基板表面に形成されたカソード電極２ｂと、半導体
基板裏面に形成されたアノード電極２ｃと、カソード側
の緩衝板３ａと、アノード側の緩衝板３ｂと、カソード
ポスト電極４と、アノードポスト電極５と、縁部受動部
品６と、ゲート電極２ａに接する環状ゲート導体７と、
環状ゲート導体７に接続されたゲートリード１０と、カ
ソード側のゲートリード２４と、環状ゲート導体７をゲ
ート電極２ａに弾性押圧するホールド２２と、半導体基
板２とカソードポスト電極４とアノードポスト電極５と
環状ゲート導体７を内包する環状の絶縁ハウジング１１
とから構成される。そして、ゲートリード１０にゲート
電流が与えられると、環状ゲート導体７を通ってゲート
電極２ａにゲート電流が流れ、半導体素子はターンオン
する。
図１４において、圧接形半導体素子１は、半導体基板２
と、半導体基板表面に形成されたゲート電極２ａと、半
導体基板表面に形成されたカソード電極２ｂと、半導体
基板裏面に形成されたアノード電極２ｃと、カソード側
の緩衝板３ａと、アノード側の緩衝板３ｂと、カソード
ポスト電極４と、アノードポスト電極５と、縁部受動部
品６と、ゲート電極２ａに接する環状ゲート導体７と、
環状ゲート導体７に接続されたゲートリード１０と、カ
ソード側のゲートリード２４と、環状ゲート導体７をゲ
ート電極２ａに弾性押圧するホールド２２と、半導体基
板２とカソードポスト電極４とアノードポスト電極５と
環状ゲート導体７を内包する環状の絶縁ハウジング１１
とから構成される。そして、ゲートリード１０にゲート
電流が与えられると、環状ゲート導体７を通ってゲート
電極２ａにゲート電流が流れ、半導体素子はターンオン
する。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな構成の半導体素子では、ゲートリード近傍の単位素
子（セグメント）は、スイッチングしやすいが、ゲート
リードと反対側の単位素子はスイッチングしにくい。
うな構成の半導体素子では、ゲートリード近傍の単位素
子（セグメント）は、スイッチングしやすいが、ゲート
リードと反対側の単位素子はスイッチングしにくい。
【０００５】このように半導体基板の大口径化が進む
と、半導体素子面におけるゲート電流分布のアンバラン
スが大きくなるため、素子の電流耐量に冗長度が必要と
なり、電流密度が低下する。
と、半導体素子面におけるゲート電流分布のアンバラン
スが大きくなるため、素子の電流耐量に冗長度が必要と
なり、電流密度が低下する。
【０００６】よって、本発明は単位素子のスイッチング
動作を均一に高速に行うため、素子面内のゲート電流分
布が均一で配線インダクタンスを極力増加させないゲー
ト電極構造を提供することを目的とする。
動作を均一に高速に行うため、素子面内のゲート電流分
布が均一で配線インダクタンスを極力増加させないゲー
ト電極構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る圧接形半導体素子は、表面
にゲート電極とカソード電極が形成され、裏面にアノー
ド電極が形成された半導体基板と、該カソード電極と緩
衝板を挟んで圧接可能なカソードポスト電極と、該アノ
ード電極と緩衝板を挟んで圧接可能なアノードポスト電
極と、該ゲート電極に接する第１の環状ゲート導体と、
ゲートリードに接する第２の環状ゲート導体と、前記第
１の環状ゲート導体と前記第２の環状ゲート導体とを接
続する接続導体の接続点と前記ゲートリードと前記第２
の環状ゲート導体との接続点を前記半導体基板の中心か
ら対称位置に備えた２重環状ゲート導体と、該２重環状
ゲート導体をゲート電極に弾性押圧するホールドと、該
半導体基板とカソードポスト電極とアノードポスト電極
と２重環状ゲート導体とを内包する絶縁ハウジングとか
らなる。
に、本発明の請求項１に係る圧接形半導体素子は、表面
にゲート電極とカソード電極が形成され、裏面にアノー
ド電極が形成された半導体基板と、該カソード電極と緩
衝板を挟んで圧接可能なカソードポスト電極と、該アノ
ード電極と緩衝板を挟んで圧接可能なアノードポスト電
極と、該ゲート電極に接する第１の環状ゲート導体と、
ゲートリードに接する第２の環状ゲート導体と、前記第
１の環状ゲート導体と前記第２の環状ゲート導体とを接
続する接続導体の接続点と前記ゲートリードと前記第２
の環状ゲート導体との接続点を前記半導体基板の中心か
ら対称位置に備えた２重環状ゲート導体と、該２重環状
ゲート導体をゲート電極に弾性押圧するホールドと、該
半導体基板とカソードポスト電極とアノードポスト電極
と２重環状ゲート導体とを内包する絶縁ハウジングとか
らなる。
【０００８】本発明の請求項２に係る圧接形半導体素子
では、第１の環状ゲート導体と第２の環状ゲート導体と
は半導体基板に垂直であり、第１の環状ゲート導体と第
２の環状ゲート導体とは平行である。
では、第１の環状ゲート導体と第２の環状ゲート導体と
は半導体基板に垂直であり、第１の環状ゲート導体と第
２の環状ゲート導体とは平行である。
【０００９】本発明の請求項３に係る圧接形半導体素子
では、第１の環状ゲート導体と第２の環状ゲート導体と
は半導体基板に平行であり、第１の環状ゲート導体と第
２の環状ゲート導体とは平行である。
では、第１の環状ゲート導体と第２の環状ゲート導体と
は半導体基板に平行であり、第１の環状ゲート導体と第
２の環状ゲート導体とは平行である。
【００１０】本発明の請求項４に係る圧接形半導体素子
では、ゲート電極と第１の環状ゲート導体との接続は、
半導体基板の中心から円弧上に等間隔で接続する。本発
明の請求項５に係る圧接形半導体素子では、ゲート電極
と第１の環状ゲート導体との接続は、半導体基板の中心
から円弧上に全円周で接続する。
では、ゲート電極と第１の環状ゲート導体との接続は、
半導体基板の中心から円弧上に等間隔で接続する。本発
明の請求項５に係る圧接形半導体素子では、ゲート電極
と第１の環状ゲート導体との接続は、半導体基板の中心
から円弧上に全円周で接続する。
【００１１】本発明の請求項６に係る圧接形半導体素子
では、ゲート電極と第１の環状ゲート導体との接続は、
半導体基板の最外周位置で接続する。本発明の請求項７
に係る圧接形半導体素子では、ゲート電極と第１の環状
ゲート導体との接続は、半導体基板の中間半径の位置で
接続する。
では、ゲート電極と第１の環状ゲート導体との接続は、
半導体基板の最外周位置で接続する。本発明の請求項７
に係る圧接形半導体素子では、ゲート電極と第１の環状
ゲート導体との接続は、半導体基板の中間半径の位置で
接続する。
【００１２】本発明の請求項８に係る圧接形半導体素子
では、ゲート電極と第１の環状ゲート導体との接続は、
半導体基板の中心位置で接続する。本発明の請求項９に
係る圧接形半導体素子では、第１の環状ゲート導体と第
２の環状ゲート導体と接続導体からなる２重環状ゲート
導体を同心円上に複数備える。
では、ゲート電極と第１の環状ゲート導体との接続は、
半導体基板の中心位置で接続する。本発明の請求項９に
係る圧接形半導体素子では、第１の環状ゲート導体と第
２の環状ゲート導体と接続導体からなる２重環状ゲート
導体を同心円上に複数備える。
【００１３】本発明の請求項１０に係る圧接形半導体素
子では、第２の環状ゲート導体に接するゲートリードを
複数備える。本発明の請求項１１に係る圧接形半導体素
子では、２重環状ゲート電極を半導体基板に弾性押圧す
るホールドに、２重環状ゲート位置決め機能と、第１の
環状ゲート導体と第２の環状ゲート導体との絶縁機能を
備える。
子では、第２の環状ゲート導体に接するゲートリードを
複数備える。本発明の請求項１１に係る圧接形半導体素
子では、２重環状ゲート電極を半導体基板に弾性押圧す
るホールドに、２重環状ゲート位置決め機能と、第１の
環状ゲート導体と第２の環状ゲート導体との絶縁機能を
備える。
【００１４】
【００１５】本発明の請求項１２に係る電力変換装置で
は、表面にゲート電極とカソード電極が形成され、裏面
にアノード電極が形成された半導体基板と、該カソード
電極と緩衝板を挟んで圧接可能なカソードポスト電極
と、該アノード電極と緩衝板を挟んで圧接可能なアノー
ドポスト電極と、該ゲート電極に接する第１の環状ゲー
ト導体と、ゲートリードに接する第２の環状ゲート導体
と、前記第１の環状ゲート導体と前記第２の環状ゲート
導体とを接続する接続導体の接続点と前記ゲートリード
と前記第２の環状ゲート導体との接続点を前記半導体基
板の中心から対称位置に備えた２重環状ゲート導体と、
該２重環状ゲート導体をゲート電極に弾性押圧するホー
ルドと、該半導体基板とカソードポスト電極とアノード
ポスト電極と２重環状ゲート導体とを内包する絶縁ハウ
ジングとを有する圧接形半導体素子を用いて構成する。
は、表面にゲート電極とカソード電極が形成され、裏面
にアノード電極が形成された半導体基板と、該カソード
電極と緩衝板を挟んで圧接可能なカソードポスト電極
と、該アノード電極と緩衝板を挟んで圧接可能なアノー
ドポスト電極と、該ゲート電極に接する第１の環状ゲー
ト導体と、ゲートリードに接する第２の環状ゲート導体
と、前記第１の環状ゲート導体と前記第２の環状ゲート
導体とを接続する接続導体の接続点と前記ゲートリード
と前記第２の環状ゲート導体との接続点を前記半導体基
板の中心から対称位置に備えた２重環状ゲート導体と、
該２重環状ゲート導体をゲート電極に弾性押圧するホー
ルドと、該半導体基板とカソードポスト電極とアノード
ポスト電極と２重環状ゲート導体とを内包する絶縁ハウ
ジングとを有する圧接形半導体素子を用いて構成する。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の第１の実
施の形態の圧接形半導体素子の摸式断面図である。図１
において、圧接形半導体素子１は、半導体基板２と、半
導体基板表面に形成されたゲート電極２ａと、半導体基
板表面に形成されたカソード電極２ｂと、半導体基板裏
面に形成されたアノード電極２ｃと、カソード側の緩衝
板３ａと、アノード側の緩衝板３ｂと、カソードポスト
電極４と、アノードポスト電極５と、縁部受動部品６
と、２重環状ゲート導体９と、２重環状ゲート導体９に
接続されたゲートリード１０と、カソード側のゲートリ
ード２４と、２重環状ゲート導体９をゲート電極２ａに
弾性押圧すると共に２重環状ゲート電極９の位置決め機
能を持つホールド２２と、半導体基板２とカソードポス
ト電極４とアノードポスト電極５と２重環状ゲート導体
９を内包する環状の絶縁ハウジング１１とから構成され
る。
て図面を参照して説明する。図１は、本発明の第１の実
施の形態の圧接形半導体素子の摸式断面図である。図１
において、圧接形半導体素子１は、半導体基板２と、半
導体基板表面に形成されたゲート電極２ａと、半導体基
板表面に形成されたカソード電極２ｂと、半導体基板裏
面に形成されたアノード電極２ｃと、カソード側の緩衝
板３ａと、アノード側の緩衝板３ｂと、カソードポスト
電極４と、アノードポスト電極５と、縁部受動部品６
と、２重環状ゲート導体９と、２重環状ゲート導体９に
接続されたゲートリード１０と、カソード側のゲートリ
ード２４と、２重環状ゲート導体９をゲート電極２ａに
弾性押圧すると共に２重環状ゲート電極９の位置決め機
能を持つホールド２２と、半導体基板２とカソードポス
ト電極４とアノードポスト電極５と２重環状ゲート導体
９を内包する環状の絶縁ハウジング１１とから構成され
る。
【００１７】このような構成において、ゲート電流はゲ
ートリード１０、第２の環状ゲート導体８、接続導体１
３、第１の環状ゲート導体７、半導体基板２表面のゲー
ト電極２ａ、半導体基板２表面のカソード電極２ｂ、カ
ソードポスト電極４、カソード側ゲートリード２４を流
れる。
ートリード１０、第２の環状ゲート導体８、接続導体１
３、第１の環状ゲート導体７、半導体基板２表面のゲー
ト電極２ａ、半導体基板２表面のカソード電極２ｂ、カ
ソードポスト電極４、カソード側ゲートリード２４を流
れる。
【００１８】このとき、第１の環状ゲート導体７を流れ
る電流Ｉ１によるインダクタンスＬ１、第２の環状ゲー
ト導体８を流れる電流Ｉ２によるインダクタンスＬ２、
カソードポスト電極４の内部を流れる電流Ｉｋによるイ
ンダクタンスＬｋ、及び電流による相互インダクタンス
Ｍ１２、Ｍ１ｋ、Ｍ２ｋとすると、次式を満たすように
２重環状ゲート導体９の形状を決定する。
る電流Ｉ１によるインダクタンスＬ１、第２の環状ゲー
ト導体８を流れる電流Ｉ２によるインダクタンスＬ２、
カソードポスト電極４の内部を流れる電流Ｉｋによるイ
ンダクタンスＬｋ、及び電流による相互インダクタンス
Ｍ１２、Ｍ１ｋ、Ｍ２ｋとすると、次式を満たすように
２重環状ゲート導体９の形状を決定する。
【００１９】
【数１】
Ｌ１×ｄＩ１／ｄｔ−Ｍ１２×ｄＩ２／ｄｔ
＝Ｌｋ×ｄＩｋ／ｄｔ−Ｍ２ｋ×ｄＩ２／ｄｔ
つまり、自己／相互インダクタンスによる電圧降下を等
しくすることにより、各単位素子（セグメント）を通る
並列インダクタンスをほぼ均等化することができ、第１
の環状ゲート導体７に流れる電流と第２の環状ゲート導
体８に流れる電流がバランスすることになりゲート電極
２ａに均一な電流を流すことができるので、素子面内の
ゲート電流分布をほぼ均等化できる。
しくすることにより、各単位素子（セグメント）を通る
並列インダクタンスをほぼ均等化することができ、第１
の環状ゲート導体７に流れる電流と第２の環状ゲート導
体８に流れる電流がバランスすることになりゲート電極
２ａに均一な電流を流すことができるので、素子面内の
ゲート電流分布をほぼ均等化できる。
【００２０】また、第２の環状ゲート導体８を流れる電
流と、第１の環状ゲート導体７とカソードポスト電極４
の内部を流れる電流について見ると、互いに逆方向とな
っており、磁束を相殺するため、配線インダクタンスは
ほとんど増加しないので、高速なスイッチングを実現す
ることができる。
流と、第１の環状ゲート導体７とカソードポスト電極４
の内部を流れる電流について見ると、互いに逆方向とな
っており、磁束を相殺するため、配線インダクタンスは
ほとんど増加しないので、高速なスイッチングを実現す
ることができる。
【００２１】更に、第１の環状ゲート導体７と第２の環
状ゲート導体８とは半導体基板２に垂直で、第１の環状
ゲート導体７と第２の環状ゲート導体８とを互いに平行
にすることによって、相互インダクタンスを大きくでき
るため、２重環状ゲート導体９の配線インダクタンスを
低減でき、高速なスイッチングを実現することができ
る。このとき、ゲート導体、ゲートリードに幅広導体を
使用することで、より配線インダクタンスを低減するこ
とが可能となる。
状ゲート導体８とは半導体基板２に垂直で、第１の環状
ゲート導体７と第２の環状ゲート導体８とを互いに平行
にすることによって、相互インダクタンスを大きくでき
るため、２重環状ゲート導体９の配線インダクタンスを
低減でき、高速なスイッチングを実現することができ
る。このとき、ゲート導体、ゲートリードに幅広導体を
使用することで、より配線インダクタンスを低減するこ
とが可能となる。
【００２２】また、２重環状ゲート導体９を半導体基板
２に弾圧押圧し、且つ２重環状ゲート導体９の位置決め
機能を持つホールド２２を備えることによって、２重環
状ゲート導体９の偏心などを防ぎ、安定して均一なゲー
ト電流分布が得られる。更にホールド２２は、第１の環
状ゲート導体７を第２の環状ゲート導体８との絶縁を兼
ねるものとすることで、絶縁距離を短くすることができ
る。
２に弾圧押圧し、且つ２重環状ゲート導体９の位置決め
機能を持つホールド２２を備えることによって、２重環
状ゲート導体９の偏心などを防ぎ、安定して均一なゲー
ト電流分布が得られる。更にホールド２２は、第１の環
状ゲート導体７を第２の環状ゲート導体８との絶縁を兼
ねるものとすることで、絶縁距離を短くすることができ
る。
【００２３】次に第２の実施の形態について説明する。
図２は、本発明の第２の実施の形態の圧接形半導体素子
の摸式断面図であり、図１に示した第１の実施の形態と
同一要素には同一符号を付す。
図２は、本発明の第２の実施の形態の圧接形半導体素子
の摸式断面図であり、図１に示した第１の実施の形態と
同一要素には同一符号を付す。
【００２４】図２において、第１の実施の形態と異なる
点は、２重環状ゲート導体９の形状である。つまり、２
重環状ゲート導体９は、ゲート電極２ａに接続された第
１の環状ゲート導体７と、第２の環状ゲート導体８と、
第１の環状ゲート導体７と第２の環状ゲート導体８とを
接続する接続導体１３とから構成されるが、その各要素
の配置が、第１の環状ゲート導体７と第２の環状ゲート
導体８とは半導体基板２に平行で、第１の環状ゲート導
体７と第２の環状ゲート導体８とを互いに平行になって
いる。これにより、相互インダクタンスを大きくできる
ため、２重環状ゲート導体９の配線インダクタンスを低
減でき、高速なスイッチングを実現することができる。
また、ゲート導体、ゲートリードに幅広導体を使用する
ことで、より配線インダクタンスを低減することが可能
となる。
点は、２重環状ゲート導体９の形状である。つまり、２
重環状ゲート導体９は、ゲート電極２ａに接続された第
１の環状ゲート導体７と、第２の環状ゲート導体８と、
第１の環状ゲート導体７と第２の環状ゲート導体８とを
接続する接続導体１３とから構成されるが、その各要素
の配置が、第１の環状ゲート導体７と第２の環状ゲート
導体８とは半導体基板２に平行で、第１の環状ゲート導
体７と第２の環状ゲート導体８とを互いに平行になって
いる。これにより、相互インダクタンスを大きくできる
ため、２重環状ゲート導体９の配線インダクタンスを低
減でき、高速なスイッチングを実現することができる。
また、ゲート導体、ゲートリードに幅広導体を使用する
ことで、より配線インダクタンスを低減することが可能
となる。
【００２５】次に本発明の第３の実施の形態について説
明する。図３は、本発明の第３の実施の形態の２重環状
ゲート導体を上部から見た摸式図である。
明する。図３は、本発明の第３の実施の形態の２重環状
ゲート導体を上部から見た摸式図である。
【００２６】図３において、２重環状ゲート導体９は、
ゲート電極２ａに接続される第１の環状ゲート導体７
と、第２の環状ゲート導体８と、第１の環状ゲート導体
７と第２の環状ゲート導体８とを接続する接続導体１３
とからなっており、接続導体１３は第２の環状ゲート導
体８に接続されたゲートリード１０と反対側に配置され
る。
ゲート電極２ａに接続される第１の環状ゲート導体７
と、第２の環状ゲート導体８と、第１の環状ゲート導体
７と第２の環状ゲート導体８とを接続する接続導体１３
とからなっており、接続導体１３は第２の環状ゲート導
体８に接続されたゲートリード１０と反対側に配置され
る。
【００２７】更に、ゲート電極２ａと第１の環状ゲート
導体７との接続を、半導体基板２の中心Ｏから半径Ｒの
円弧上に等間隔（斜線部分）で行うことによって、ゲー
ト電極２ａと第１の環状ゲート導体７との接続位置の異
方性による電流分布のアンバランスを減少させることが
でき、また、弾性押圧のアンバランスを減少させること
ができる。
導体７との接続を、半導体基板２の中心Ｏから半径Ｒの
円弧上に等間隔（斜線部分）で行うことによって、ゲー
ト電極２ａと第１の環状ゲート導体７との接続位置の異
方性による電流分布のアンバランスを減少させることが
でき、また、弾性押圧のアンバランスを減少させること
ができる。
【００２８】次に本発明の第４の実施の形態について説
明する。図４は、本発明の第４の実施の形態の２重環状
ゲート導体を上部から見た摸式図であり、図３に示した
第３の実施の形態と同一要素には同一符号を付す。
明する。図４は、本発明の第４の実施の形態の２重環状
ゲート導体を上部から見た摸式図であり、図３に示した
第３の実施の形態と同一要素には同一符号を付す。
【００２９】図４において、第３の実施の形態と異なる
点は、２重環状ゲート導体９の形状である。２重環状ゲ
ート導体９は、ゲート電極２ａに接続される第１の環状
ゲート導体７と、第２の環状ゲート導体８と、第１の環
状ゲート導体７と第２の環状ゲート導体８とを接続する
接続導体１３とからなっており、接続導体１３は第２の
環状ゲート導体８に接続されたゲートリード１０と反対
側に配置される。
点は、２重環状ゲート導体９の形状である。２重環状ゲ
ート導体９は、ゲート電極２ａに接続される第１の環状
ゲート導体７と、第２の環状ゲート導体８と、第１の環
状ゲート導体７と第２の環状ゲート導体８とを接続する
接続導体１３とからなっており、接続導体１３は第２の
環状ゲート導体８に接続されたゲートリード１０と反対
側に配置される。
【００３０】更に、ゲート電極２ａと第１の環状ゲート
導体７との接続を、半導体基板２の中心Ｏから半径Ｒで
全円周で行うことによって、ゲート電極２ａと第１の環
状ゲート導体７との接続位置の異方性による電流分布の
アンバランスを減少させることができ、また、弾性押圧
のアンバランスを減少させることができる。
導体７との接続を、半導体基板２の中心Ｏから半径Ｒで
全円周で行うことによって、ゲート電極２ａと第１の環
状ゲート導体７との接続位置の異方性による電流分布の
アンバランスを減少させることができ、また、弾性押圧
のアンバランスを減少させることができる。
【００３１】次に本発明の第５の実施の形態について説
明する。図５は、本発明の第５の実施の形態の圧接形半
導体素子の摸式断面図であり、図１と同一要素について
は同一符号を付し、説明を省略する。
明する。図５は、本発明の第５の実施の形態の圧接形半
導体素子の摸式断面図であり、図１と同一要素について
は同一符号を付し、説明を省略する。
【００３２】この実施の形態の特徴は、ゲート電極２ａ
と第１の環状ゲート導体７との接続が半導体基板２の最
外周位置で成されていることです。このように半導体基
板の最外周位置で接続されることにより、ポスト内部に
スリット等の加工を必要とせず、簡単な構造で円周方向
のゲート電流アンバランスを減少させることができる。
と第１の環状ゲート導体７との接続が半導体基板２の最
外周位置で成されていることです。このように半導体基
板の最外周位置で接続されることにより、ポスト内部に
スリット等の加工を必要とせず、簡単な構造で円周方向
のゲート電流アンバランスを減少させることができる。
【００３３】次に本発明の第６の実施の形態について説
明する。図６は、本発明の第６の実施の形態の圧接形半
導体素子の摸式断面図であり、図１と同一要素について
は同一符号を付し、説明を省略する。
明する。図６は、本発明の第６の実施の形態の圧接形半
導体素子の摸式断面図であり、図１と同一要素について
は同一符号を付し、説明を省略する。
【００３４】この実施の形態の特徴は、ゲート電極２ａ
と第１の環状ゲート導体７との接続が半導体基板２の中
間半径位置で成されていることで、また、中間半径位置
で接続することにより第５の実施の形態と異なるのは、
ポスト内部に電極を通すためのスリットが必要となるこ
とです。
と第１の環状ゲート導体７との接続が半導体基板２の中
間半径位置で成されていることで、また、中間半径位置
で接続することにより第５の実施の形態と異なるのは、
ポスト内部に電極を通すためのスリットが必要となるこ
とです。
【００３５】このように半導体基板の中間半径位置で接
続されることにより、円周方向のゲート電流アンバラン
スを減少させることができるのに加え、半径方向のゲー
ト電流アンバランスも減少させることができる。
続されることにより、円周方向のゲート電流アンバラン
スを減少させることができるのに加え、半径方向のゲー
ト電流アンバランスも減少させることができる。
【００３６】次に本発明の第７の実施の形態について説
明する。図７は、本発明の第７の実施の形態の圧接形半
導体素子の摸式断面図であり、図８は２重環状ゲート導
体の上部から見た模式図である。図１と同一要素につい
ては同一符号を付し、説明を省略する。
明する。図７は、本発明の第７の実施の形態の圧接形半
導体素子の摸式断面図であり、図８は２重環状ゲート導
体の上部から見た模式図である。図１と同一要素につい
ては同一符号を付し、説明を省略する。
【００３７】この実施の形態の特徴は、ゲート電極２ａ
と第１の環状ゲート導体７との接続が半導体基板２の中
心位置で成されていることで、また、中心位置で接続す
ることにより第５の実施の形態と異なるのは、ポスト内
部に電極を通すためのスリットが複数必要となることで
す。
と第１の環状ゲート導体７との接続が半導体基板２の中
心位置で成されていることで、また、中心位置で接続す
ることにより第５の実施の形態と異なるのは、ポスト内
部に電極を通すためのスリットが複数必要となることで
す。
【００３８】このように半導体基板の中心位置で接続さ
れることにより、全域に渡るゲート電流アンバランスを
減少させることができる。次に本発明の第８の実施の形
態について説明する。
れることにより、全域に渡るゲート電流アンバランスを
減少させることができる。次に本発明の第８の実施の形
態について説明する。
【００３９】図９は、本発明の第８の実施の形態の２重
環状ゲート導体の上部から見た摸式図である。図９にお
いて、２重環状ゲート導体は、２つの２重環状ゲート導
体９ａと９ｂとからなり、それぞれの２重環状ゲート導
体９ａ，９ｂは、同心円上に配置され、例えば、外側の
２重環状ゲート導体９ａは半導体基板の最外周位置でゲ
ート電極と接続され、内側の２重環状ゲート導体９ｂは
半導体基板の中間半径位置でゲート電極と接続される。
環状ゲート導体の上部から見た摸式図である。図９にお
いて、２重環状ゲート導体は、２つの２重環状ゲート導
体９ａと９ｂとからなり、それぞれの２重環状ゲート導
体９ａ，９ｂは、同心円上に配置され、例えば、外側の
２重環状ゲート導体９ａは半導体基板の最外周位置でゲ
ート電極と接続され、内側の２重環状ゲート導体９ｂは
半導体基板の中間半径位置でゲート電極と接続される。
【００４０】各２重環状ゲート導体９ａ（９ｂ）は、ゲ
ート電極に接続される第１の環状ゲート導体７ａ（７
ｂ）と、第２の環状ゲート導体８ａ（８ｂ）と、第１の
環状ゲート導体７ａ（７ｂ）と第２の環状ゲート導体８
ａ（８ｂ）とを接続する接続導体１３ａ（１３ｂ）とか
らなっており、接続導体１３ａ（１３ｂ）は第２の環状
ゲート導体８ａ（８ｂ）に接続されたゲートリード１０
ａ（１０ｂ）と反対側に配置される。
ート電極に接続される第１の環状ゲート導体７ａ（７
ｂ）と、第２の環状ゲート導体８ａ（８ｂ）と、第１の
環状ゲート導体７ａ（７ｂ）と第２の環状ゲート導体８
ａ（８ｂ）とを接続する接続導体１３ａ（１３ｂ）とか
らなっており、接続導体１３ａ（１３ｂ）は第２の環状
ゲート導体８ａ（８ｂ）に接続されたゲートリード１０
ａ（１０ｂ）と反対側に配置される。
【００４１】また、それぞれの２重環状ゲート導体９
は、第１の環状ゲート導体７と第２の環状ゲート導体８
とカソードポスト電極４との自己／相互インダクタンス
による電圧降下を等しくように形状を決定する。これに
より、各単位素子（セグメント）を通る並列インダクタ
ンスをほぼ均等化することができ、素子面内のゲート電
流分布をほぼ均等化できる。
は、第１の環状ゲート導体７と第２の環状ゲート導体８
とカソードポスト電極４との自己／相互インダクタンス
による電圧降下を等しくように形状を決定する。これに
より、各単位素子（セグメント）を通る並列インダクタ
ンスをほぼ均等化することができ、素子面内のゲート電
流分布をほぼ均等化できる。
【００４２】このような２重環状ゲート導体を同心円上
に複数個備えることにより、例えば、半導体基板の最外
周位置と中間半径位置でゲート電流分布の等しいゲート
電流を与えることができるので、半導体基板の円周方向
と半径方向のゲート電流分布アンバランスを減少させる
ことができる。
に複数個備えることにより、例えば、半導体基板の最外
周位置と中間半径位置でゲート電流分布の等しいゲート
電流を与えることができるので、半導体基板の円周方向
と半径方向のゲート電流分布アンバランスを減少させる
ことができる。
【００４３】次に本発明の第９の実施の形態について説
明する。図１０は、本発明の第９の実施の形態の２重環
状ゲート導体の上部からみた摸式図である。
明する。図１０は、本発明の第９の実施の形態の２重環
状ゲート導体の上部からみた摸式図である。
【００４４】図１０において、２重環状ゲート導体９
は、ゲート電極に接続される第１の環状ゲート導体７
と、第２の環状ゲート導体８と、第１の環状ゲート導体
７と第２の環状ゲート導体８とを接続する複数の接続導
体１３ａ，１３ｂ，１３ｃ，１３ｄとからなる。
は、ゲート電極に接続される第１の環状ゲート導体７
と、第２の環状ゲート導体８と、第１の環状ゲート導体
７と第２の環状ゲート導体８とを接続する複数の接続導
体１３ａ，１３ｂ，１３ｃ，１３ｄとからなる。
【００４５】それぞれの接続導体１３は、等間隔に配置
されており、また、第２の環状ゲート導体８に接続され
るゲートリード１０ａ，１０ｂ，１０ｃ，１０ｄも等間
隔に配置される。
されており、また、第２の環状ゲート導体８に接続され
るゲートリード１０ａ，１０ｂ，１０ｃ，１０ｄも等間
隔に配置される。
【００４６】このようにゲートリード１０を複数備えて
もゲート電流分布アンバランスを減少させることができ
る。また、２重環状ゲート導体の配線インダクタンスを
低減することができ、高速なスイッチングを実現するこ
とができる。
もゲート電流分布アンバランスを減少させることができ
る。また、２重環状ゲート導体の配線インダクタンスを
低減することができ、高速なスイッチングを実現するこ
とができる。
【００４７】次に本発明の第１０の実施の形態について
説明する。図１１は、本発明の第１０の実施の形態の圧
接形半導体素子とゲートユニットの接続構造を示す摸式
断面図である。
説明する。図１１は、本発明の第１０の実施の形態の圧
接形半導体素子とゲートユニットの接続構造を示す摸式
断面図である。
【００４８】図１１において、半導体素子とゲート回路
ユニットとは積層接続導体２１により接続される。積層
接続導体２１は、絶縁層１７と導体層１８ａ，１８ｂと
からなり、導体層１８ａと導体層１８ｂとは、絶縁層１
７を挟んで隣接して配置される。そして、導体層１８ａ
は、ゲート電極につながるゲートリードに接続され、導
体層１８ｂはカソード電極につながるカソードポスト電
極に接続される。
ユニットとは積層接続導体２１により接続される。積層
接続導体２１は、絶縁層１７と導体層１８ａ，１８ｂと
からなり、導体層１８ａと導体層１８ｂとは、絶縁層１
７を挟んで隣接して配置される。そして、導体層１８ａ
は、ゲート電極につながるゲートリードに接続され、導
体層１８ｂはカソード電極につながるカソードポスト電
極に接続される。
【００４９】また、導体層１８ａは、図１２のようにゲ
ート回路ユニット１９側にスリット２０が設けられてい
る。導体層１８ａが接続されるゲートリードは、圧接形
半導体素子の周方向全面に設けられており、ゲート電流
がその周方向から与えられることでスイッチング動作を
ゲート電流が一方向から与えられるときよりも高速かつ
均一に行おうとしている。しかしながら、ゲート回路ユ
ニット１９側とその反対側とでは当然距離に違いが生
じ、ゲート電流はゲート回路ユニット１９側に近い方に
集中してしまう。そこで、導体層１８ａにスリット２０
を設けることにより、ゲート回路ユニット１９側に最短
の配線距離で接続される経路をなくすことで、ゲート回
路ユニット１９側でのゲート電流の集中が無くなり、半
導体基板のゲート電流分布アンバランスを減少させるこ
とができる。
ート回路ユニット１９側にスリット２０が設けられてい
る。導体層１８ａが接続されるゲートリードは、圧接形
半導体素子の周方向全面に設けられており、ゲート電流
がその周方向から与えられることでスイッチング動作を
ゲート電流が一方向から与えられるときよりも高速かつ
均一に行おうとしている。しかしながら、ゲート回路ユ
ニット１９側とその反対側とでは当然距離に違いが生
じ、ゲート電流はゲート回路ユニット１９側に近い方に
集中してしまう。そこで、導体層１８ａにスリット２０
を設けることにより、ゲート回路ユニット１９側に最短
の配線距離で接続される経路をなくすことで、ゲート回
路ユニット１９側でのゲート電流の集中が無くなり、半
導体基板のゲート電流分布アンバランスを減少させるこ
とができる。
【００５０】次に本発明の第１１の実施の形態について
説明する。図１３は、本発明の第１１の実施の形態の圧
接形半導体素子とゲートユニットの接続構造を示す摸式
断面図である。
説明する。図１３は、本発明の第１１の実施の形態の圧
接形半導体素子とゲートユニットの接続構造を示す摸式
断面図である。
【００５１】図１３において、半導体素子とゲート回路
ユニットとは積層接続導体２１により接続される。積層
接続導体２１は、絶縁層１７と導体層１８ａ，１８ｂ，
１８ｃとからなる。ここで、導体層１８ａ，１８ｃは、
同一導体であって、折り曲げた部分を導体層１８ｃとし
ている。
ユニットとは積層接続導体２１により接続される。積層
接続導体２１は、絶縁層１７と導体層１８ａ，１８ｂ，
１８ｃとからなる。ここで、導体層１８ａ，１８ｃは、
同一導体であって、折り曲げた部分を導体層１８ｃとし
ている。
【００５２】このような構成で、ゲート電流は、導体層
１８ａ，１８ｃ、ゲートリード１０、半導体基板２、カ
ソードポスト４、導体層１８ｂに流れる。この場合、導
体層１８ａ，１８ｃと、ゲートリード１０と、導体層１
８ｂとカソードポスト４とで、自己／相互インダクタン
スの電圧降下を等しくすることでゲート電流分布アンバ
ランスを減少させることができる。
１８ａ，１８ｃ、ゲートリード１０、半導体基板２、カ
ソードポスト４、導体層１８ｂに流れる。この場合、導
体層１８ａ，１８ｃと、ゲートリード１０と、導体層１
８ｂとカソードポスト４とで、自己／相互インダクタン
スの電圧降下を等しくすることでゲート電流分布アンバ
ランスを減少させることができる。
【００５３】
【発明の効果】本発明の圧接形半導体素子によれば、半
導体素子面のゲート電流分布が均等化できるため、破壊
耐量が大きく、大容量にすることができる。
導体素子面のゲート電流分布が均等化できるため、破壊
耐量が大きく、大容量にすることができる。
【図１】 本発明の第１の実施の形態の断面図。
【図２】 本発明の第２の実施の形態の断面図。
【図３】 本発明の第３の実施の形態の上方図。
【図４】 本発明の第４の実施の形態の上方図。
【図５】 本発明の第５の実施の形態の断面図。
【図６】 本発明の第６の実施の形態の断面図。
【図７】 本発明の第７の実施の形態の断面図。
【図８】 本発明の第７の実施の形態の２重環状ゲート
導体の上方図。
導体の上方図。
【図９】 本発明の第８の実施の形態の上方図。
【図１０】 本発明の第９の実施の形態の上方図。
【図１１】 本発明の第１０の実施の形態の断面図。
【図１２】 本発明の第１０の実施の形態のＸ−Ｘ矢視
図。
図。
【図１３】 本発明の第１１の実施の形態の断面図。
【図１４】 従来の圧接形半導体素子の断面図。
１・・・圧接形半導体素子
２・・・半導体基板
２ａ・・・ゲート電極
２ｂ・・・カソード電極
２ｃ・・・アノード電極
３ａ，３ｂ・・・緩衝板
４・・・カソードポスト電極
５・・・アノードポスト電極
６・・・縁部受動部品
７・・・第１の環状ゲート導体
８・・・第２の環状ゲート導体
９・・・２重環状ゲート導体
１０・・・ゲートリード
１１・・・絶縁ハウジング
１２・・・カバー
１３・・・接続導体
１７・・・絶縁層
１８ａ，１８ｂ，１８ｃ・・・導体層
１９・・・ゲート回路ユニット
２０・・・スリット
２１・・・積層導体
２２・・・ホールド
２４・・・カソード側ゲートリード
Ａ・・・アノード
Ｋ・・・カソード
Ｇ・・・ゲート
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭62−79668（ＪＰ，Ａ)
特開 昭57−62562（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/74
Claims (12)
- 【請求項１】 表面にゲート電極とカソード電極が形成
され、裏面にアノード電極が形成された半導体基板と、 該カソード電極と緩衝板を挟んで圧接可能なカソードポ
スト電極と、 該アノード電極と緩衝板を挟んで圧接可能なアノードポ
スト電極と、 該ゲート電極に接する第１の環状ゲート導体と、ゲート
リードに接する第２の環状ゲート導体と、前記第１の環
状ゲート導体と前記第２の環状ゲート導体とを接続する
接続導体の接続点と前記ゲートリードと前記第２の環状
ゲート導体との接続点を前記半導体基板の中心から対称
位置に備えた２重環状ゲート導体と、 該２重環状ゲート導体をゲート電極に弾性押圧するホー
ルドと、 該半導体基板とカソードポスト電極とアノードポスト電
極と２重環状ゲート導体とを内包する絶縁ハウジングと
を具備したことを特徴とする圧接形半導体素子。 - 【請求項２】 第１の環状ゲート導体と第２の環状ゲー
ト導体とは半導体基板に垂直であり、第１の環状ゲート
導体と第２の環状ゲート導体とは平行であることを特徴
とする請求項１記載の圧接形半導体素子。 - 【請求項３】 第１の環状ゲート導体と第２の環状ゲー
ト導体とは半導体基板に平行であり、第１の環状ゲート
導体と第２の環状ゲート導体とは平行であることを特徴
とする請求項１記載の圧接形半導体素子。 - 【請求項４】 ゲート電極と第１の環状ゲート導体との
接続は、半導体基板の中心から円弧上に等間隔で接続す
ることを特徴とする請求項１記載の圧接形半導体素子。 - 【請求項５】 ゲート電極と第１の環状ゲート導体との
接続は、半導体基板の中心から円弧上に全円周で接続す
ることを特徴とする請求項１記載の圧接形半導体素子。 - 【請求項６】 ゲート電極と第１の環状ゲート導体との
接続は、半導体基板の最外周位置で接続することを特徴
とする請求項１記載の圧接形半導体素子。 - 【請求項７】 ゲート電極と第１の環状ゲート導体との
接続は、半導体基板の中間半径の位置で接続することを
特徴とする請求項１記載の圧接形半導体素子。 - 【請求項８】 ゲート電極と第１の環状ゲート導体との
接続は、半導体基板の中心位置で接続することを特徴と
する請求項１記載の圧接形半導体素子。 - 【請求項９】 第１の環状ゲート導体と第２の環状ゲー
ト導体と接続導体からなる２重環状ゲート導体を同心円
上に複数備えたことを特徴とする請求項１記載の圧接形
半導体素子。 - 【請求項１０】 第２の環状ゲート導体に接するゲート
リードを複数備えたことを特徴とする請求項１記載の圧
接形半導体素子。 - 【請求項１１】 ２重環状ゲート電極を半導体基板に弾
性押圧するホールドに、２重環状ゲート位置決め機能
と、第１の環状ゲート導体と第２の環状ゲート導体との
絶縁機能を備えたことを特徴とする請求項１記載の圧接
形半導体素子。 - 【請求項１２】 表面にゲート電極とカソード電極が形
成され、裏面にアノード電極が形成された半導体基板
と、 該カソード電極と緩衝板を挟んで圧接可能なカソードポ
スト電極と、 該アノード電極と緩衝板を挟んで圧接可能なアノードポ
スト電極と、 該ゲート電極に接する第１の環状ゲート導体と、ゲート
リードに接する第２の環状ゲート導体と、前記第１の環
状ゲート導体と前記第２の環状ゲート導体とを接続する
接続導体の接続点と前記ゲートリードと前記第２の環状
ゲート導体との接続点を前記半導体基板の中心から対称
位置に備えた２重環状ゲート導体と、 該２重環状ゲート導体をゲート電極に弾性押圧するホー
ルドと、 該半導体基板とカソードポスト電極とアノードポスト電
極と２重環状ゲート導体とを内包する絶縁ハウジングと
を有する圧接形半導体素子を用いて構成されたことを特
徴とする電力変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17164598A JP3480901B2 (ja) | 1998-06-18 | 1998-06-18 | 圧接形半導体素子および電力変換装置 |
| KR1019990019285A KR100326107B1 (ko) | 1998-06-18 | 1999-05-27 | 압접형 반도체 소자 및 전력 변환 장치 |
| US09/335,702 US6166402A (en) | 1998-06-18 | 1999-06-18 | Pressure-contact type semiconductor element and power converter thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17164598A JP3480901B2 (ja) | 1998-06-18 | 1998-06-18 | 圧接形半導体素子および電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012833A JP2000012833A (ja) | 2000-01-14 |
| JP3480901B2 true JP3480901B2 (ja) | 2003-12-22 |
Family
ID=15927061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17164598A Expired - Fee Related JP3480901B2 (ja) | 1998-06-18 | 1998-06-18 | 圧接形半導体素子および電力変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6166402A (ja) |
| JP (1) | JP3480901B2 (ja) |
| KR (1) | KR100326107B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1236982A (zh) * | 1998-01-22 | 1999-12-01 | 株式会社日立制作所 | 压力接触型半导体器件及其转换器 |
| JP2001036002A (ja) * | 1999-07-23 | 2001-02-09 | Fuji Electric Co Ltd | 半導体装置 |
| JP4125908B2 (ja) * | 2002-03-28 | 2008-07-30 | 三菱電機株式会社 | 半導体装置 |
| EP2161746A1 (en) * | 2008-09-08 | 2010-03-10 | Converteam Technology Ltd | Semiconductor switching devices |
| JP2013008784A (ja) * | 2011-06-23 | 2013-01-10 | Mitsubishi Electric Corp | 圧接型半導体装置 |
| DE112014002388B4 (de) | 2013-05-13 | 2022-05-05 | Abb Power Grids Switzerland Ag | Abstandhaltersystem für ein schaltbares Halbleiterbauelement |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2502386B2 (ja) * | 1989-04-11 | 1996-05-29 | 富士電機株式会社 | 半導体装置 |
| US5519253A (en) * | 1993-09-07 | 1996-05-21 | Delco Electronics Corp. | Coaxial switch module |
| DE19505387A1 (de) * | 1995-02-17 | 1996-08-22 | Abb Management Ag | Druckkontaktgehäuse für Halbleiterbauelemente |
| JP3291977B2 (ja) * | 1995-05-31 | 2002-06-17 | 三菱電機株式会社 | 圧接型半導体素子及びその製造方法並びに圧接型半導体装置 |
| US5652467A (en) * | 1995-07-27 | 1997-07-29 | Hitachi, Ltd. | Semiconductor device and package structure therefore and power inverter having semiconductor device |
| DE19708873A1 (de) * | 1997-03-05 | 1998-09-10 | Asea Brown Boveri | Gateeinheit für einen hart angesteuerten GTO |
| JP3829393B2 (ja) * | 1997-03-17 | 2006-10-04 | コニカミノルタホールディングス株式会社 | 信号増幅装置およびその設定値調整方法 |
-
1998
- 1998-06-18 JP JP17164598A patent/JP3480901B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-27 KR KR1019990019285A patent/KR100326107B1/ko not_active Expired - Lifetime
- 1999-06-18 US US09/335,702 patent/US6166402A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6166402A (en) | 2000-12-26 |
| KR100326107B1 (ko) | 2002-03-07 |
| KR20000005722A (ko) | 2000-01-25 |
| JP2000012833A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701228B2 (ja) | 半導体装置 | |
| JPS6358376B2 (ja) | ||
| JPS6393126A (ja) | 半導体装置 | |
| JP3480901B2 (ja) | 圧接形半導体素子および電力変換装置 | |
| JP3319569B2 (ja) | 圧接型半導体装置 | |
| JPS5986260A (ja) | ゲ−トタ−ンオフサイリスタ | |
| US4884126A (en) | Semiconductor device having parallel-connected, self turn-off type semiconductor elements | |
| JP2002083964A (ja) | 半導体素子及びこれを用いた半導体装置と変換器 | |
| US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
| JPS6156628B2 (ja) | ||
| JPH03108764A (ja) | 半導体装置 | |
| US3409811A (en) | Four-zone semiconductor rectifier with spaced regions in one outer zone | |
| JPH01253274A (ja) | 逆導通ｇｔｏサイリスタ | |
| JP3351537B2 (ja) | 圧接型半導体装置 | |
| JPH0547991B2 (ja) | ||
| JPS6399568A (ja) | 半導体装置 | |
| JPH02294073A (ja) | 大阻止容量半導体素子 | |
| JPH11299240A (ja) | 電力変換装置 | |
| JP2003243608A (ja) | 電力用モジュール | |
| US3979767A (en) | Multilayer P-N junction semiconductor switching device having a low resistance path across said P-N junction | |
| JP3334509B2 (ja) | 半導体装置 | |
| JPH0722609A (ja) | ゲートターンオフサイリスタ | |
| GB2145559A (en) | Interdigitated semiconductor device | |
| US4130828A (en) | Triac structure having improved triggering sensitivity with single groove extending from gate region | |
| JP2024037259A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |