KR20000005722A - 압접형반도체소자및전력변환장치 - Google Patents
압접형반도체소자및전력변환장치 Download PDFInfo
- Publication number
- KR20000005722A KR20000005722A KR1019990019285A KR19990019285A KR20000005722A KR 20000005722 A KR20000005722 A KR 20000005722A KR 1019990019285 A KR1019990019285 A KR 1019990019285A KR 19990019285 A KR19990019285 A KR 19990019285A KR 20000005722 A KR20000005722 A KR 20000005722A
- Authority
- KR
- South Korea
- Prior art keywords
- ring
- conductor
- shaped gate
- gate conductor
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000005493 welding type Methods 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract description 217
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000009413 insulation Methods 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 10
- 238000010586 diagram Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
2중 링형상 게이트 도체(9)는 게이트 전극(2a)에 접속된 제 1 링형상 게이트 도체(7)와, 제 2 링형상 게이트 도체(8)와, 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)를 접속하는 접속 도체(13)로 구성하고, 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)와 캐소드 포스트 전극(4)을 자기/상호 인덕턴스에 의한 전압 강하가 같아지도록 구성함으로써, 각 단위 소자(세그먼트)를 통하는 병렬 인덕턴스를 거의 균등화 할수 있어서, 소자 면내의 게이트 전류 분포를 거의 균등화할 수 있다.
Description
본 발명은 게이트 턴오프 사이리스터(gate turn-off thyristor)등의 압접형 반도체 소자, 또 상기 압접형 반도체 소자를 사용한 전력 변환 장치에 관한 것이다.
압접형 반도체 소자, 예를 들어 GTO 등은 전력용, 산업용등에 널리 사용되고 있다. 특히 대전력용의 압접형 반도체 소자는 고 내전압화, 대전류화에 의한 대용량이 필요로 되고 있으며, 이 대전류화를 행하기 위해서는 단위 소자수(세그먼트수 )를 증가할 필요가 있고, 반도체 기판의 대구경화가 진행되고 있다.
도 1은 종래의 GTO의 단면도이다. 도 1에서 압접형 반도체 소자(1)는 반도체 기판(2)과, 반도체 기판 표면에 형성된 게이트 전극(2a)과, 반도체 기판 표면에 형성된 캐소드 전극(2b)과, 반도체 기판 이면에 형성된 애노드 전극(2c)과, 캐소드 측의 완충판(3a)과, 애노드 측의 완충판(3b)과, 캐소드 포스트 전극(4)과, 애노드 포스트 전극(5)과, 가장자리부 수동 부품(6)과, 게이트 전극(2a)에 접하는 링형상 게이트 도체(7)과, 링형상 게이트 도체(7)에 접속된 게이트 리드(10)와, 캐소드 측의 게이트 리드(24)와, 링형상 게이트 도체(7)를 게이트 전극(2a)에 탄성 압압하는 홀드(22)와, 반도체 기판(2)과 캐소드 포스트 전극(4)과 애노드 포스트 전극(5)과 링형상 게이트 도체(7)를 내포하는 링형상의 절연 하우징(11)으로 구성된다.
그리고 게이트 리드(10)에 게이트 전류가 흐르게 되면, 링형상 게이트 도체(7)를 통해서 게이트 전극(2a)에 게이트 전류가 흘러서 반도체 소자는 턴오프한다.
그러나 이러한 구성의 반도체 소자에서는 게이트 리드 근방의 단위 소자(세그먼트)는 스위칭하기 쉬우나, 게이트 리드와 반대측의 단위 소자는 스위칭하기 어렵다.
이와 같이 반도체 기판의 대구경화가 진행하면, 반도체 소자면의 게이트 전류 분포의 불균형이 커지기 때문에, 소자의 전류 내량에 용장도(redundancy)가 필요해져서 전류 밀도가 저하한다.
따라서 본 발명의 단위 소자의 스위칭 동장을 균일하게 고속으로 행하기 위해서, 소자 내면의 게이트 전류 분포가 균일하여 배선 인덕턴스를 가능한 한 증가시키지 않는 게이트 전류 구조를 갖는 압접형 반도체 소자 및 이 소자를 사용한 전력 변환 장치를 제공하는 것을 목적으로 한다.
도 1은 종래의 업접형 반도체 소자의 단면도.
도 2는 본 발명의 제 1 실시예의 단면도.
도 3은 본 발명의 제 2 실시예의 단면도.
도 4는 본 발명의 제 3 실시예의 상방도.
도 5는 본 발명의 제 4 실시예의 상방도.
도 6은 본 발명의 제 5 실시예의 단면도.
도 7은 본 발명의 제 6 실시예의 단면도.
도 8은 본 발명의 제 7 실시예의 단면도.
도 9는 본 발명의 제 7 실시예의 2중 링형상 게이트 도체의 평면도.
도 10은 본 발명의 제 8 실시예의 평면도.
도 11은 본 발명의 제 9 실시예의 평면도.
도 12는 본 발명의 제 10 실시예의 단면도.
도 13은 본 발명의 제 10 실시예의 X-X 단면도.
도 14는 본 발명의 제 11 실시예의 단면도.
상기 목적을 달성하기 위하여 본 발명의 압접형 반도체 소자는 표면에 게이트 전극과 캐소드 전극이 형성되고 이면에 애노드 전극이 형성된 반도체 기판과, 상기 캐소드 전극과 완충판을 끼워서 압접 가능한 캐소드 포스트 전극과, 상기 애노드 전극과 완충판을 끼워서 압접 가능한 애노드 포스트 전극과, 상기 게이트 전극과 접하는 제 1 링형상 게이트 도체와 게이트 리드에 접하는 제 2 링형상 게이트 도체와, 제 1 링형상 게이트 도체와 제 2 링형상 게이트 도체를 접속하는 접속 도체로 되는 2중 링형상 게이트 도체와, 상기 2중 링형상 게이트 도체를 게이트 전극에 탄성 압압하는 홀드와, 상기 반도체 기판과 캐소드 포스트 전극과 애노드 포스트 전극과 2중 링형상 게이트 도체를 내포하는 절연 하우징으로 된다.
또한 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 제 1링형상 게이트 도체와 제 2 링형상 게이트 도체는 반도체 기판에 수직이고, 제 1링형상 게이트 도체와 제 2 링형상 게이트 도체는 평행이며, 제 1 링형상 게이트 도체와 제 2 링형상 게이트 도체와의 접속 도체와 게이트 리드와 제 2 링형상 게이트 도체와의 접속점을 반도체 기판의 중심으로부터 대칭 위치에 구비한다.
또 상기 목적을 달성하기 위하여, 압접형 반도체 소자에서는 제 1 링형상 게이트 도체와 제 2 링형상 게이트 도체는 반도체 기판에 평행이고, 제 1 링형상 게이트 도체와 제 2 링형상 게이트 도체는 평행이며, 제 1 링형상 게이트 도체와 제 2 링형상 게이트 도체와의 접속 도체와 게이트 리드와 제 2 링형상 게이트 도체와의 접속점을 반도체 기판의 중심으로부터 대칭 위치에 구비한다.
또 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 게이트 전극과 제 1 링형상 게이트 도체와의 접속은 반도체 기판의 중심으로부터 원호( arc) 상에서 등간격으로 접속한다.
또 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 게이트 전극과 제 1 링형상 게이트 도체와의 접속은 반도체 기판의 중심으로부터 원호 상에서 전 원주에 걸쳐 접속한다.
또한 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 게이트 전극과 제 1 링형상 게이트 도체와의 접속은 반도체 기판의 최외주 위치에서접속한다.
또 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 게이트 전극과 제 1 링형상 게이트 도체와의 접속은 반도체 기판의 중간 반경의 위치에서 접속한다.
또 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 게이트 전극과 제 1 링형상 게이트 도체와의 접속은 반도체 기판의 중심 위치에서 접속한다.
또 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 제 1 링형상 게이트 도체와 제 2 링형상 게이트 도체와 접속 도체로 되는 2중 링형상 게이트 도체를 동심원 상에 복수 구비한다.
또 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 제 2 링형상 게이트 도체에 접하는 게이트 리드를 복수 구비한다.
또 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 2중 링형상 게이트 전극을 반도체 기판에 탄성 압압하는 홀드에 2중 링형상 게이트 위치 결정 기능과, 제 1 링형상 게이트 도체와 제 2 링형상 게이트 도체와의 절연 기능을 구비한다.
또 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 압접형 반도체 소자와 게이트 유닛을 접속하는 절연층으로 절연된 제 1 도체층과 제 2 도체층으로 되는 적층 도체를 갖는 압접형 반도체 소자에서, 제 1 도체층에 슬릿을 형성한다.
또 상기 목적을 달성하기 위하여, 본 발명의 압접형 반도체 소자에서는 압접형 반도체 소자와 게이트 유닛을 접속하는 절연층으로 절연된 제 1 도체층과 제 2 도체층으로 되는 적층 도체를 갖는 압접형 반도체 소자에서, 제 1 도체층을 굴곡하여 제 3 도체층으로 하고, 제 1 도체층과 제 3 도체층과 게이트 리드와 제 2 도체층과 캐소드 포스트를 자기/상호 인덕턴스의 전압 강하가 같아지도록 구성한다.
또한 상기 목적을 달성하기 위하여, 전력 변환 장치는 압접형 반도체 소자를 사용하여 구성한다.
[실시예]
다음에 각 도면, 특히 도 2를 참조하여, 동일한 부분에는 동일한 부호를 붙이고 본 발명의 제 1 실시예를 설명한다.
도 2는 본 발명의 제 1 실시예의 압접형 반도체 소자의 모식 단면도이다. 도 2에서 압접형 반도체 소자(1)는 반도체 기판(2)과, 반도체 기판 표면에 형성된 게이트 전극(2a)과, 반도체 기판 표면에 형성된 캐소드 전극(2b)과, 반도체 기판 이면에 형성된 애노드 전극(2c)과, 캐소드 측의 완충판(3a)과, 애노드 측의 완충판 (3b)과, 캐소드 포스트 전극(4)과, 애노드 포스트 전극(5)과, 가장자리부 수동 부품(6)과, 2중 링형상 게이트 도체(9)와, 2중 링형상 게이트 도체(9)에 접소된 게이트 리드(10)와, 캐소드 측의 게이트 리드(24)와, 2중 링형상 게이트 도체(9)를 게이트 전극(2a)에 탄성 압압함과 동시에 2중 링형상 게이트 전극(9)의 위치 결정 기능을 가지는 홀드(22)와, 반도체 기판(2)과 캐소드 포스트 전극(4)과 애노드 포스트 전극(5)과 2중 링형상 게이트 도체(9)를 내포하는 링형상의 절연 하우징 (11)으로 구성된다.
이러한 구성에서 게이트 전류는 게이트 리드(10), 제 2 링형상 게이트 도체 (8), 접속 도체(13), 제 1 링형상 게이트 도체(7), 반도체 기판(2) 표면의 게이트 전극(2a), 반도체 기판(2) 표면의 캐소드 전극(2b), 캐소드 포스트 전극(4), 캐소드측 게이트 리드(24)를 흐른다.
이 때, 제 1 링형상 게이트 도체(7)를 흐르는 전류 I1에 의한 인덕턴스를 L1 , 제 2 링형상 게이트 도체(8)를 흐르는 전류 I2에 의한 인덕턴스 L2, 캐소드 포스트 전극(4)의 내부를 흐르는 전류 Ik에 의한 인덕턴스를 Lk 및 전류에 의한 상호 인덕턴스를 M12, M1k, M2k로 하면, 다음 식을 만족하도록 2중 링형상 게이트 도체의 형상을 결정한다.
즉 자기/상호 인덕턴스에 의한 전압 강하를 같아지게 함으로써, 각 단위소자(세그먼트)를 통하는 병렬 인덕턴스를 거의 균등화할 수 있어서, 제 1 링형상 게이트 도체(7)에 흐르는 전류와 제 2 링형상 게이트 도체(8)에 흐르는 전류가 평형하게 되어, 게이트 전극(2a)에 균일한 전류를 흐르게 할 수 있으므로, 소자면 내의 게이트 전류 분포를 거의 균등화할 수 있다. 더욱 상세하게는 반도체 기판(2)의 게이트 전극(5)을 흐르는 전류, 애노드 포스트 전극(5)을 흐르는 와전류( eddy current)에 의한 영향도 고려하는 것이 요망된다.
또 제 2 링형상 게이트 도체(8)를 흐르는 전류와, 제 1 링형상 게이트 도체 (7)와 캐소드 포스트 전극(4)의 내부를 흐르는 전류에 대해서 보면, 서로 역방향으로 되어 있어서 자속을 상살하기 때문에 배선 인덕턴스는 거의 증가하지 않으므로 고속의 스위칭을 실현할 수 있다.
또한 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)는 반도체 기판(2)에 수직으로, 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)를 서로 평행하게 함으로써 상호 인덕턴스를 크게 할 수 있기 때문에, 2중 링형상 게이트 도체(9)의 배선 인덕턴스를 저감할 수 있어서 고속의 스위칭을 실현할 수 있다. 이 때 게이트 도체, 게이트 리드에 폭이 넓은 도체를 사용함으로써 보다 배선 인덕턴스를 저감하는 것이 가능해진다.
또 2중 링형상 게이트 도체(9)를 반도체 기판(2)에 탄성 압압하고, 또한 2중 링형상 게이트 도체(9)의 위치 결정 기능을 갖는 홀드(22)를 구비함으로써, 2중 링형상 게이트 도체(9)의 편심 등을 방지하여 안정하고 균일한 게이트 전류 분포가 얻어진다. 또한 홀드(22)는 제 1 링형상 게이트 도체(7)를 제 2 링형상 게이트 도체(8)와의 절연을 겸하게 함으로써 절연 거리를 짧게 할 수 있다.
다음에 제 2 실시예에 대해서 설명한다.
도 3은 본 발명의 제 2 실시예의 압접형 반도체 소자의 모식 단면도이며, 도 2에 나타낸 제 1 실시예와 동일 요소에는 동일 부호를 붙인다.
도 3에서 제 1 실시예와 다른 점은 2중 링형상 게이트 도체(9)의 형상이다. 즉 2중 링형상 게이트 도체(9)는 게이트 전극(2a)에 접속된 제 1 링형상 게이트 도체(7)와, 제 2 링형상 게이트 도체(8)와, 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)를 접속하는 접속 도체(13)으로 구성되지만, 그 각 요소의 배치가 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)는 반도체 기판(2)에 평행이며, 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)는 서로 평행하게 되어 있다. 이에 따라 상호 인덕턴스를 크게 할 수 있기 때문에, 2중 링형상 게이트 도체(9)의 배선 인덕턴스를 저감할 수 있어서 고속의 스위칭을 실현할 수 있다. 또 게이트 도체, 게이트 리드에 폭이 넓은 도체를 사용함으로써 보다 배선 인덕턴스를 저감하는 것이 가능해진다.
다음에 본 발명의 제 3 실시예에 대해서 설명한다.
도 4는 본 발명의 제 3 실시예의 2중 링형상 게이트 도체(9)를 상부로부터 본 모식도이다.
도 4에서 2중 링형상 게이트 도체(9)는 게이트 전극(2a)에 접속되는 제 1 링형상 게이트 도체(7)와, 제 2 링형상 게이트 도체(8)와, 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)를 접속하는 접속 도체(13)로부터 되었으며, 접속 도체(13)는 제 2 링형상 게이트 도체(8)에 접속된 게이트 리드(10)와 반대측에 배치된다.
또한 게이트 전극(2a)과 제 1 링형상 게이트 도체(7)와의 접속을 반도체 기판(2)의 중심(O)으로부터 반경(R)의 원호 상에서 등간격(사선 부분)으로 행함으로써, 게이트 전극(2a)과 제 1 링형상 게이트 도체(7)와의 접속 위치의 이방성에 의한 전류 분포의 불균형을 감소시킬 수 있고, 또 탄성 압압의 불균형을 감소시킬 수가 있다.
다음에 본 발명의 제 4 실시예에 대해서 설명한다.
도 5는 본 발명의 제 4 실시예의 2중 링형상 게이트 도체를 상부로부터 본 모식도이며, 도 4에 나타낸 제 3 실시예와 동일 요소에는 동일 부호를 붙인다.
도 5에서 제 3 실시예와 다른 점은 2중 링형상 게이트 도체(9)의 형상이다.
2중 링형상 게이트 도체(9)는 게이트 전극(2a)에 접속되는 제 1 링형상 게이트 도체(7)와, 제 2 링형상 게이트 도체(8)와, 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)를 접속하는 접속 도체(13)로 되어있으며, 접속 도체(13)는 제 2 링형상 게이트 도체(8)에 접속된 게이트 리드(10)과 반대측에 배치된다.
또한 게이트 전극(2a)과 제 1 링형상 게이트 도체(7)와의 접속을 반도체 기판(2)의 중심(O)으로부터 반경(R)으로 전 원주에 걸쳐 행함으로써, 게이트 전극(2a )과 제 1 링형상 게이트 도체(7)와의 접속 위치의 이방성에 의한 전류 분포의 불균형을 감소시킬 수 있고, 또 탄성 압압의 불균형을 감소시킬 수 있다.
다음에 본 발명의 제 5 실시예에 대해서 설명한다.
도 6은 본 발명의 제 5 실시예의 압접형 반도체 소자의 모식 단면도이며, 도 2와 동일 요소에 대해서는 동일 부호를 붙이고 설명을 생략한다.
이 실시예의 특징은 게이트 전극(2a)과 제 1 링형상 게이트 도체(7)와의 접속이 반도체 기판(2)의 최 외주 위치에서 이루어지게 되는 것이다.
이렇게 반도체 기판의 최 외주 위치에서 접속됨으로써, 포스트 내부에 슬릿등의 가공을 필요로 하지않아서 간단한 구조로 원주 방향의 게이트 전류 불균형을감소시킬 수 있다.
다음에 본 발명의 제 6 실시예에 대해서 설명한다.
도 7은 본 발명의 제 6 실시예의 압접형 반도체 소자의 모식 단면도이며, 도 2와 동일 요소에 대해서는 동일 부호를 붙이고 설명을 생략한다.
이 실시예의 특징은 게이트 전극(2a)과 제 1 링형상 게이트 도체(7)와의 접속이 반도체 기판(2)의 중간 반경 위치에서 이루어지는 것이고, 또 중간 반경 위치에서 접속함으로써 제 5 실시예와 다른 것은 포스트 내부에 전극을 통하기 위한 슬릿이 필요하게 되는 것이다.
이와 같이 반도체 기판의 중간 반경 위치에서 접속됨으로써, 원주 방향의 게이트 전류 불균형을 감소시킬 수 있음과 동시에, 반경 방향의 게이트 전류 불균형도 감소시킬 수 있다.
다음에 본 발명의 제 7 실시예에 대해서 설명한다.
도 8은 본 발명의 제 7 실시예의 압접형 반도체 소자의 모식 단면도이며, 도 2와 동일 요소에 대해서는 동일 부호를 붙이고 설명을 생략한다.
이 실시예의 특징은 게이트 전극(2a)과 제 1 링형상 게이트 도체(7)와의 접속이 반도체 기판(2)의 중심 위치에서 이루어지는 것이고, 또 중심 위치에서 접속함으로써 제 5 실시예와 다른 것은 포스트 내부에 전극을 통하기 위한 슬릿이 복수개 필요하게 되는 것이다.
본 실시예에 의하면 이와 같이 반도체 기판의 중심 위치에서 접속됨으로써, 전 영역에 걸치는 게이트 전류 불균형을 감소시킬 수 있다.
도 9는 이 실시예의 평면도이다.
다음에 본 발명의 제 8 실시예에 대해서 설명한다.
도 10은 본 발명의 제 8 실시예의 2중 링형상 게이트 도체의 상부로부터 본 모식도이다.
도 10에서 2중 링형상 게이트 도체는 2개의 2중 링형상 게이트 도체(9a, 9b)로 되며, 각각의 2중 링형상 게이트 도체(9a, 9b)는 동심 원상에 배치되며, 예를 들어 외측의 2중 링형상 게이트 도체(9a)는 반도체 기판의 최 외주 위치에서 게이트 전극과 접속되고, 내측의 2중 링형상 게이트 도체(9b)는 반도체 기판의 중간 반경 위치에서 게이트 전극과 접속된다.
각 2중 링형상 게이트 도체(9a, 9b)는 게이트 전극에 접속되는 제 1 링형상 게이트 도체(7a, 7b)와, 제 2 링형상 게이트 도체(8a, 8b)와, 제 1 링형상 게이트 도체(7a, 7b)와 제 2 링형상 게이트 도체(8a, 8b)를 접속하는 접속 도체(13a, 13b)로 되어 있으며, 접속 도체(13a, 13b)는 제 2 링형상 게이트 도체(8a, 8b)에 접속된 게이트 리드(10a (10b))와 반대측에 배치된다.
또 각각의 2중 링형상 게이트 도체(9)는 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)와 캐소드 포스트 전극(4)과의 자기/상호 인덕턴스에 의한전압 강하가 같아지도록 형상을 결정한다. 이에 따라 각 단위 소자(세그먼트)를 통하는 병렬 인덕턴스를 거의 균등화할 수 있어서, 소자 내면의 게이트 전류 분포를 거의 균등화할 수 있다. 더 상세하게는 반도체 기판의 게이트 전극(2a)을 흐르는 전류, 애노드 포스트 전극(5)을 흐르는 와전류에 의한 영향도 고려하는 것이 요망된다.
이러한 2중 링형상 게이트 도체를 동심 원상에 복수개 구비함으로써, 예를 들어 반도체 기판의 최 외주 위치와 중간 반경 위치에서 게이트 전류 분포가 같은게이트 전류를 흐르게 할 수 있으므로, 반도체 기판의 원주 방향과 반경 방향의 게이트 전류 분포 불균형을 감소시킬 수 있다.
다음에 본 발명의 제 9 실시예에 대해서 설명한다.
도 11은 본 발명의 제 9 실시예의 2중 링형상 게이트 도체의 상부로부터 본 모식도이다.
도 10에서 2중 링형상 게이트 도체(9)는 게이트 전극에 접속되는 제 1 링형상 게이트 도체(7)와, 제 2 링형상 게이트 도체(8)와, 제 1 링형상 게이트 도체(7)와 제 2 링형상 게이트 도체(8)를 접속하는 복수의 접속 도체(13a, 13b, 13c, 13d)로 된다.
각각의 접속 도체(13)는 등간격으로 배치되 있으며, 또 제 2 링형상 게이트 도체 (8)에 접속되는 게이트 리드(10a, 10b, 10c, 10d)도 등간격으로 배치된다.
이와 같이 게이트 리드(10)를 복수 구비하여도 게이트 전류 분포 불균형을 감소시킬 수 있다. 또 2중 링형상 게이트 도체의 배선 인덕턴스를 저감할 수 있어서, 고속의 스위칭을 실현할 수 있다.
다음에 본 발명의 제 10 실시예에 대해서 설명한다.
도 12는 본 발명의 제 10 실시예에의 압접형 반도체 소자와 게이트 유닛의 접속 구조를 나타내는 모식 단면도이다.
도 12에서 반도체 소자와 게이트 회로 유닛은 적층 접속 도체(21)에 의해 접속된다.
적층 접속 도체(21)는 절연층(17)과 도체층(18a, 18b)으로 되며, 도체층(18a )과 도체층(18b)은 절연층(17)을 끼워서 인접하게 배치된다.
또 도체층(18a)은 도 13과 같이 게이트 회로 유닛(19)측에 슬릿(20)이 설치되어 있다.
이렇게 도체층(18a)에 슬릿(20)을 형성함으로써, 게이트 회로 유닛(19)측에서의 게이트 전류의 집중이 없어져서, 반도체 기판의 게이트 전류 분포 불균형을 감소시킬 수 있다.
다음에 본 발명의 제 11 실시예에 대해서 설명한다.
도 14는 본 발명의 제 11 실시예의 압접형 반도체 소자와 게이트 유닛의 접속 구조를 나타내는 모식 단면도이다.
도 14에서 반도체 소자와 게이트 회로 유닛은 적층 접속 도체(21)에 의해 접속된다.
적층 접속 도체(21)는 절연층(17)과 도체층(18a, 18b, 18c)으로 된다. 여기에서 도체층(18a, 18c)은 동일 도체이며, 굴곡시킨 부분을 도체층(18c)으로 하고 있다.
이러한 구성에서 게이트 전류는 도체층(18a, 18c), 게이트 리드(10), 반도체 기판(2), 캐소드 포스트(4), 도체층(18b)으로 흐른다.
이 경우에 도체층(18a, 18c)과, 게이트 리드(10)와, 도체층(18b)과, 캐소드포스트(4)로 자기/상호 인덕턴스의 전압 강하를 같게 함으로써 게이트 전류 분포 불균형을 감소시킬 수 있다.
물론 본 발명은 상기 주지에 비추어서 여러가지로 변형과 변경을 가할 수 있다. 따라서 본 명세서에서 특히 설명한 외에도 첨부한 청구 범위내에서 본 발명을 실시할 수가 있다.
본 발명의 압접형 반도체 소자에 의하면, 반도체 소자면의 게이트 전류 분포를 균등화할 수 있으므로, 파괴내량이 크고 대용량으로 할 수 있다.
Claims (14)
- 표면에 게이트 전극과 캐소드 전극이 형성되고 이면에 애노드 전극이 형성된 반도체 기판과, 상기 캐소드 전극과 완충판을 끼워서 압접 가능한 캐소드 포스트 전극과, 상기 애노드 전극과 완충판을 끼워서 압접 가능한 애노드 포스트 전극과, 상기 게이트 전극과 접하는 제 1 링형상 게이트 도체와 게이트 리드에 접하는 제 2 링형상 게이트 도체 및 상기 제 1 링형상 게이트 도체와 상기 제 2 링형상 게이트 도체를 접속하는 접속 도체로 되는 2중 링형상 게이트 도체와, 상기 2중 링형상 게이트 도체를 게이트 전극에 탄성 압압하는 홀드와, 상기 반도체 기판과 상기 캐소드 포스트 전극과 상기 애노드 포스트 전극과 상기 2중 링형상 게이트 도체를 내포하는 절연 하우징을 구비하는 압접형 반도체 소자.
- 제 1항에 있어서,상기 제 1 링형상 게이트 도체와 상기 제 2 링형상 게이트 도체는 상기 반도체 기판에 수직하고, 상기 제 1 링형상 게이트 도체와 상기 제 2 링형상 게이트 도체는 평행하며, 상기 제 1 링형상 게이트 도체와 상기 제 2 링형상 게이트 도체와의 접속 도체와 상기 게이트 리드와 상기 제 2 링형상 게이트 도체와의 접속점을 상기 반도체 기판의 중심으로부터 대칭 위치에 구비한 압접형 반도체 소자.
- 제 1항에 있어서,상기 제 1 링형상 게이트 도체와 상기 제 2 링형상 게이트 도체는 상기 반도체 기판에 평행하고, 상기 제 1 링형상 게이트 도체와 상기 제 2 링형상 게이트 도체는 평행하며, 상기 제 1 링형상 게이트 도체와 상기 제 2 링형상 게이트 도체와의 접속 도체와 상기 게이트 리드와 상기 제 2 링형상 게이트 도체와의 접속점을 반도체 기판의 중심으로부터 대칭 위치에 구비한 압접형 반도체 소자.
- 제 1항에 있어서,상기 게이트 전극과 상기 제 1 링형상 게이트 도체와의 접속은 상기 반도체 기판의 중심으로부터 원호 상에서 등간격으로 접속하는 압접형 반도체 소자.
- 제 1항에 있어서,상기 게이트 전극과 상기 제 1 링형상 게이트 도체와의 접속은 상기 반도체 기판의 중심으로부터 원호 상에서 전 원주에 걸쳐서 접속하는 압접형 반도체 소자.
- 제 1항에 있어서,상기 게이트 전극과 상기 제 1 링형상 게이트 도체와의 접속은 상기 반도체 기판의 최 외주 위치에서 접속하는 압접형 반도체 소자.
- 제 1항에 있어서,상기 게이트 전극과 상기 제 1 링형상 게이트 도체와의 접속은 상기 반도체기판의 중간 반경의 위치에서 접속하는 압접형 반도체 소자.
- 제 1항에 있어서,상기 게이트 전극과 상기 제 1 링형상 게이트 도체와의 접속은 상기 반도체 기판의 중심 위치에서 접속하는 압접형 반도체 소자.
- 제 1항에 있어서,상기 제 1 링형상 게이트 도체와 상기 제 2 링형상 게이트 도체와 접속 도체로 되는 2중 링형상 게이트 도체를 동심원 상에 복수개 구비한 압접형 반도체 소자.
- 제 1항에 있어서,상기 제 2 링형상 게이트 도체에 접하는 게이트 리드를 복수개 구비한 압접형 반도체 소자.
- 제 1항에 있어서,2중 링형상 게이트 전극을 상기 반도체 기판에 탄성 압압하는 홀드에, 2중 링형상 게이트 위치 결정 기능과 제 1 링형상 게이트 도체와 제 2 링형상 게이트 도체와의 절연 기능을 구비한 압접형 반도체 소자.
- 압접형 반도체 소자와 게이트 유닛을 접속하는 절연층으로 절연된 제 1 도체층과 제 2 도체층으로 되는 적층 도체를 갖는 압접형 반도체 소자에 있어서, 상기제 1 도체층에 슬릿을 형성하는 압접형 반도체 소자.
- 압접형 반도체 소자와 게이트 유닛을 접속하는 절연층으로 절연된 제 1 도체층과 제 2 도체층으로 되는 적층 도체를 갖는 압접형 반도체 소자에 있어서, 상기 제 1 도체층을 굴곡하여 제 3 도체층으로 하고, 상기 제 1 도체층과 상기 제 3 도체층과 상기 게이트 리드와 상기 제 2 도체층과 상기 캐소드 포스트를 자기/상호 인덕턴스의 전압 강하가 같아지도록 구성하는 압접형 반도체 소자.
- 제 1항 내지 13항 중 어느 한 항에 기재한 압접형 반도체 소자를 사용하여 구성하는 전력 변환 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17164598A JP3480901B2 (ja) | 1998-06-18 | 1998-06-18 | 圧接形半導体素子および電力変換装置 |
| JP98-171645 | 1998-06-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000005722A true KR20000005722A (ko) | 2000-01-25 |
| KR100326107B1 KR100326107B1 (ko) | 2002-03-07 |
Family
ID=15927061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990019285A KR100326107B1 (ko) | 1998-06-18 | 1999-05-27 | 압접형 반도체 소자 및 전력 변환 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6166402A (ko) |
| JP (1) | JP3480901B2 (ko) |
| KR (1) | KR100326107B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1236982A (zh) * | 1998-01-22 | 1999-12-01 | 株式会社日立制作所 | 压力接触型半导体器件及其转换器 |
| JP2001036002A (ja) * | 1999-07-23 | 2001-02-09 | Fuji Electric Co Ltd | 半導体装置 |
| JP4125908B2 (ja) * | 2002-03-28 | 2008-07-30 | 三菱電機株式会社 | 半導体装置 |
| EP2161746A1 (en) * | 2008-09-08 | 2010-03-10 | Converteam Technology Ltd | Semiconductor switching devices |
| JP2013008784A (ja) * | 2011-06-23 | 2013-01-10 | Mitsubishi Electric Corp | 圧接型半導体装置 |
| WO2014184061A1 (en) | 2013-05-13 | 2014-11-20 | Abb Technology Ag | Spacer system for a semiconductor switching device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2502386B2 (ja) * | 1989-04-11 | 1996-05-29 | 富士電機株式会社 | 半導体装置 |
| US5519253A (en) * | 1993-09-07 | 1996-05-21 | Delco Electronics Corp. | Coaxial switch module |
| DE19505387A1 (de) * | 1995-02-17 | 1996-08-22 | Abb Management Ag | Druckkontaktgehäuse für Halbleiterbauelemente |
| JP3291977B2 (ja) * | 1995-05-31 | 2002-06-17 | 三菱電機株式会社 | 圧接型半導体素子及びその製造方法並びに圧接型半導体装置 |
| US5652467A (en) * | 1995-07-27 | 1997-07-29 | Hitachi, Ltd. | Semiconductor device and package structure therefore and power inverter having semiconductor device |
| DE19708873A1 (de) * | 1997-03-05 | 1998-09-10 | Asea Brown Boveri | Gateeinheit für einen hart angesteuerten GTO |
| JP3829393B2 (ja) * | 1997-03-17 | 2006-10-04 | コニカミノルタホールディングス株式会社 | 信号増幅装置およびその設定値調整方法 |
-
1998
- 1998-06-18 JP JP17164598A patent/JP3480901B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-27 KR KR1019990019285A patent/KR100326107B1/ko not_active IP Right Cessation
- 1999-06-18 US US09/335,702 patent/US6166402A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100326107B1 (ko) | 2002-03-07 |
| US6166402A (en) | 2000-12-26 |
| JP3480901B2 (ja) | 2003-12-22 |
| JP2000012833A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040251499A1 (en) | High withstand voltage semiconductor device | |
| WO2018180137A1 (ja) | 電流検出用抵抗器 | |
| US6166619A (en) | Overcurrent limiter having inductive compensation | |
| KR100326107B1 (ko) | 압접형 반도체 소자 및 전력 변환 장치 | |
| US6800934B2 (en) | Power module | |
| JP2000031384A (ja) | 表面にフラットコイルが配置された基板に集積された回路を含むマイクロ構造 | |
| US4158850A (en) | Thyristor having improved cooling and improved high frequency operation with adjacent control terminals | |
| KR850004344A (ko) | 음극선관의 내장저항기 | |
| JPS5999769A (ja) | 半導体装置 | |
| JP3351537B2 (ja) | 圧接型半導体装置 | |
| US11719722B2 (en) | Sensor and electric device | |
| CS208929B1 (en) | Multilayer semiconductor device | |
| JPH01253274A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPS58108771A (ja) | 半導体装置 | |
| JP4077130B2 (ja) | ゲート転流型ターンオフサイリスタモジュール | |
| US6707144B2 (en) | Insulated high speed semiconductor switching device | |
| JPH07169980A (ja) | ダイオード及び静電破壊保護装置 | |
| JPH09135019A (ja) | 静電誘導サイリスタ | |
| JP3334509B2 (ja) | 半導体装置 | |
| US7091577B2 (en) | Voltage-dividing resistor and semiconductor device having the same | |
| JPS62101072A (ja) | サイリスタ | |
| JPH06296014A (ja) | 半導体装置 | |
| JPH043480Y2 (ko) | ||
| JPH0328518Y2 (ko) | ||
| JP3594725B2 (ja) | 半導体装置の保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130118 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140117 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20190116 Year of fee payment: 18 |
|
| EXPY | Expiration of term |