JP2013008784A - 圧接型半導体装置 - Google Patents

Abstract

【課題】回路基板の共振を抑制できる圧接型半導体装置を提供。
【解決手段】圧接型半導体装置１０は、半導体基板と接続されたカソードフィン電極２８、及びゲートドライバが形成された回路基板１２とを有する。半導体基板と回路基板の電気的接続にはカソードフランジ１６とゲートフランジ１８を用いる。カソードフィン電極と回路基板の接続には板状部材で形成されたスペーサを用いる。
【選択図】図１

Description

本発明は、例えば大電力のスイッチングに用いられる圧接型半導体装置に関する。

特許文献１には、主電流が流れる半導体基板と、ゲートドライバが形成された回路基板とを備えた圧接型半導体装置が開示されている。半導体基板と回路基板はフランジを介して接続されている。

特開２００２−１１０９０３号公報

圧接型半導体装置は、例えば電鉄等の車載用途に用いられることがある。振動を受ける環境下で圧接型半導体装置を利用すると、回路基板が共振し、フランジが金属疲労することがある。フランジが金属疲労すると圧接型半導体装置の信頼性を確保できない。

本発明は、上述のような課題を解決するためになされたもので、回路基板の共振を抑制することができる圧接型半導体装置を提供することを目的とする。

本発明にかかる圧接型半導体装置は、表面にゲート領域とカソード領域が形成され、裏面にアノード領域が形成された半導体基板と、該カソード領域に重なるように接続されたカソードポスト電極と、該ゲート領域と接続されたゲート電極と、該アノード領域に重なるように接続されたアノードポスト電極と、回路基板と、該カソードポスト電極に重なり、かつ該回路基板に接続されたカソードフランジと、該カソードフランジに重なるように接続されたカソードフィン電極と、該アノードポスト電極と重なるように接続されたアノードフィン電極と、該ゲート電極と接続され、かつ該回路基板に接続されたゲートフランジと、該回路基板に対して水平な水平部と該回路基板に対して垂直な垂直部を有し、該垂直部が該カソードフィン電極の側面に固定された固定部材と、上部において該固定部材の該水平部と固定され、下部において該回路基板と固定された、板状部材で形成されたスペーサと、を備えたことを特徴とする。

本発明によれば、圧接型半導体装置を軽量化できるので、回路基板の共振を抑制することができる。

本発明の実施の形態１に係る圧接型半導体装置の概要を示す平面図である。 図１の切断線Ａ−Ａに沿った圧接型半導体装置の断面図である。 図１の切断線Ｂ−Ｂに沿った圧接型半導体装置の断面図である。 本発明の実施の形態１に係る圧接型半導体装置の組み立てを示す斜視図である。 本発明の実施の形態１に係る圧接型半導体装置の変形例を示す斜視図である。 本発明の実施の形態２に係る圧接型半導体装置の組み立てを示す斜視図である。 本発明の実施の形態２に係るスペーサの固定方法を示す図である。

実施の形態１．
図１は、本発明の実施の形態１に係る圧接型半導体装置の概要を示す平面図である。圧接型半導体装置１０は、ＧＣＴサイリスタ装置として構成されている。圧接型半導体装置１０は、ゲートドライブ基板として回路基板１２を備えている。回路基板１２にはＧＣＴサイリスタ１４が固定されている。ＧＣＴサイリスタ１４は、ターンオフ時にすべての主電流をゲート側へ転流することができるゲート転流型ターンオフ（Gate Commuted Turn-off）サイリスタである。

ＧＣＴサイリスタ１４は、カソードフランジ１６とゲートフランジ１８を備えている。カソードフランジ１６は薄板で枝状の端子部を有した円板形状の導電性材料で形成されている。ゲートフランジ１８も同様である。ゲートフランジ１８の端子部は、カソードフランジ１６の端子部と交互に配置され、ゲートとカソードの間の最小絶縁距離が確保されている。カソードフランジ１６とゲートフランジ１８が回路基板１２に固定されることにより、ＧＣＴサイリスタ１４と回路基板１２が電気的に接続されている。回路基板１２には、コンデンサ２０及びトランジスタ２２が固定されている。コンデンサ２０とトランジスタ２２は、ゲートドライバに含まれる部品である。

圧接型半導体装置１０は、補強部材２４を備えている。補強部材２４は一対のＬ字型の部材でありＧＣＴサイリスタ１４を挟むように、互いに平行に配設されている。補強部材２４は圧接型半導体装置１０の強度を高めるために設けられている。補強部材２４は４つのねじ２６により回路基板１２に固定されている。さらに、補強部材２４の上方には、カソードフィン電極２８が配置されている。図１では説明の便宜上、カソードフィン電極２８を、その輪郭のみ破線で表している。補強部材２４はねじ３０によりカソードフィン電極２８の側面に固定されている。

カソードフィン電極２８の側面には、ねじ３１により、固定部材３２が固定されている。固定部材３２はＬ字型の部材であり、回路基板１２側とねじ３３により固定されている。固定部材３２は、カソードフィン電極２８と回路基板１２を固定するために設けられている。

図２は、図１の切断線Ａ−Ａに沿った圧接型半導体装置の断面図である。図２は主にＧＣＴサイリスタの断面を示すものである。ＧＣＴサイリスタは、半導体基板４０を備えている。半導体基板４０の表面にはゲート領域とカソード領域が形成され、裏面にはアノード領域が形成されている。カソード領域は、カソード歪み緩衝板４２を介してカソードポスト電極４４に接続されている。カソードポスト電極４４はカソード領域と重なるように形成されている。

ゲート領域にはゲート電極４６が接続されている。アノード領域は、アノード歪み緩衝板４８を介してアノードポスト電極５０に接続されている。アノードポスト電極５０はアノード領域と重なるように形成されている。

カソードフランジ１６は、カソードポスト電極４４に重なり、かつ回路基板１２に接続されている。カソードフランジ１６の一部は、回路基板１２にはんだ付けされたカソード端子台５２にカソードねじ５４でねじ止めされ、回路基板１２に固定されている。カソードフランジ１６には、これと重なるようにカソードフィン電極２８が接続されている。カソードフランジ１６は、カソードポスト電極４４とカソードフィン電極２８に挟まれている。このようにカソードフランジ１６は、カソードポスト電極４４とカソードフィン電極２８に挟まれている部分と、回路基板１２に固定されている部分とを有している。

ゲートフランジ１８は、ゲート電極４６と接続され、かつ回路基板１２に接続されている。ゲートフランジ１８の一部は、回路基板１２にはんだ付けされたゲート端子台５６にゲートねじ５８でねじ止めされ、回路基板１２に固定されている。上述のとおり、カソードフランジ１６とゲートフランジ１８により半導体基板４０と回路基板１２が電気的に接続されている。

アノードポスト電極５０には、これと重なるようにアノードフィン電極６０が接続されている。半導体基板４０、カソード歪み緩衝板４２、アノード歪み緩衝板４８、カソードポスト電極４４、アノードポスト電極５０、及びカソードフランジ１６は、カソードフィン電極２８とアノードフィン電極６０の両者によって挟まれて圧接されている。

図３は、図１の切断線Ｂ−Ｂに沿った圧接型半導体装置の断面図である。固定部材３２は、回路基板１２に対して水平な水平部３２ａと回路基板１２に対して垂直な垂直部３２ｂを有している。垂直部３２ｂはカソードフィン電極２８の側面にねじ３１で固定されている。圧接型半導体装置１０はスペーサ７０を備えている。スペーサ７０は、板状部材で形成されている。スペーサ７０は、長手方向の両端に支持部７０ａを有するように板状部材をプレス加工したものである。

スペーサ７０は、上部において固定部材３２の水平部３２ａと固定され、下部において回路基板１２と固定されている。固定部材３２の水平部３２ａとスペーサ７０の上部との接続にはねじ３３が用いられている。スペーサ７０の下部と回路基板１２との接続にはねじ７２が用いられている。このようにして、スペーサ７０は固定部材３２を回路基板１２に固定している。

補強部材２４は、回路基板１２に対して水平な水平部２４ａと回路基板１２に対して垂直な垂直部２４ｂを有している。水平部２４ａと回路基板１２の間にはリング７４が配置され、一定距離だけ両者を離間させている。垂直部２４ｂはねじ３０によりカソードフィン電極２８の側面に固定されている。こうして、カソードフィン電極２８は、補強部材２４、固定部材３２、及びスペーサ７０により回路基板１２に固定されている。

圧接型半導体装置１０の中で、カソードフィン電極２８及びアノードフィン電極６０を除いた部分、すなわちカソードフィン電極２８とアノードフィン電極６０とによって押圧力を持って挟まれて使用される装置部分は、ゲートドライブユニット８０を構成している。

図４は、本発明の実施の形態１に係る圧接型半導体装置の組み立てを示す斜視図である。ねじ７２のねじ山には、エポキシ樹脂を封入したマイクロカプセルを有する接着剤７２ａが塗布されている。各部品は図４の矢印で示す方向にねじ止めされる。

ところで、圧接型半導体装置を振動を受ける環境下で利用すると、補強部材とカソードフィン電極の連結部、及び固定部材とカソードフィン電極の連結部を支点としたモーメントによる応力が、カソードフランジとゲートフランジに発生する。そして、特許文献１の圧接型半導体装置のように、固定部材と回路基板の固定に重量のあるフィンブロックを用いると、この応力により回路基板が共振しやすい。回路基板が共振すると、カソードフランジとゲートフランジが金属疲労することがある。この金属疲労は、ゲートフランジの端子部とカソードフランジの端子部において顕著である。

ところが、本発明の実施の形態１に係る圧接型半導体装置１０によれば、固定部材３２と回路基板１２の固定に用いるスペーサ７０を板状部材で形成しているため、軽量な部材で両者を固定できる。そのため、圧接型半導体装置１０が苛酷な振動を受ける環境下でも、ゲートドライブユニット８０に発生する振動エネルギを軽減し回路基板１２の共振を抑制できる。ゆえに、本発明の実施の形態１に係る圧接型半導体装置１０によれば、カソードフランジ１６とゲートフランジ１８の金属疲労を抑制し、圧接型半導体装置１０の信頼性を高めることができる。また、スペーサ７０は板状部材を折り曲げて簡単に製造できるので、安価かつ組み立て容易である。

本発明の実施の形態１に係る圧接型半導体装置１０によれば、ねじ７２のねじ山に接着剤７２ａが塗布されているので、回路基板１２の振動によるねじ７２のゆるみを防止できる。

図５は、本発明の実施の形態１に係る圧接型半導体装置の変形例を示す斜視図である。変形例の圧接型半導体装置は、スペーサ９０の形状に特徴がある。スペーサ９０は、スペーサ９０の長手方向に沿って固定部材３２を支持する支持部９０ａを有するように板状部材をプレス加工したものである。こうすると前述の支持部７０ａよりも支持部９０ａを長くして、スペーサ９０の剛性を高めることができる。よって、軽量かつ剛性の高いスペーサ９０により固定部材３２と回路基板１２を固定し、回路基板１２の共振を抑制することができる。

実施の形態２．
本発明の実施の形態２に係る圧接型半導体装置については、実施の形態１に係る圧接型半導体装置との相違点を中心に説明する。図６は、本発明の実施の形態２に係る圧接型半導体装置の組み立てを示す斜視図である。

回路基板１２にはスルーホール１２ａが形成されている。スペーサ９２の下部には、スルーホール１２ａに挿入可能なように凸部９２ａが形成されている。この凸部９２ａがスルーホール１２ａに挿入される。

図７は、本発明の実施の形態２に係るスペーサの固定方法を示す図である。凸部９２ａは、スルーホール１２ａに挿入されてはんだ９４により回路基板１２に固定されている。本発明の実施の形態２に係る圧接型半導体装置によれば、スペーサ９２を回路基板１２にはんだで固定するためねじが不要となり、圧接型半導体装置を低コストで製造できる。なお、本発明の実施の形態２に係る圧接型半導体装置は少なくとも実施の形態１と同程度の変形が可能である。

１０ 圧接型半導体装置、 １２ 回路基板、 １６ カソードフランジ、 １８ ゲートフランジ、 ２４ 補強部材、 ２８ カソードフィン電極、 ３２ 固定部材、 ３２ａ 水平部、 ３２ｂ 垂直部、 ４０ 半導体基板、 ４４ カソードポスト電極、 ５０ アノードポスト電極、 ６０ アノードフィン電極

Claims (4)

1. 表面にゲート領域とカソード領域が形成され、裏面にアノード領域が形成された半導体基板と、
   前記カソード領域に重なるように接続されたカソードポスト電極と、
   前記ゲート領域と接続されたゲート電極と、
   前記アノード領域に重なるように接続されたアノードポスト電極と、
   回路基板と、
   前記カソードポスト電極に重なり、かつ前記回路基板に接続されたカソードフランジと、
   前記カソードフランジに重なるように接続されたカソードフィン電極と、
   前記アノードポスト電極と重なるように接続されたアノードフィン電極と、
   前記ゲート電極と接続され、かつ前記回路基板に接続されたゲートフランジと、
   前記回路基板に対して水平な水平部と前記回路基板に対して垂直な垂直部を有し、前記垂直部が前記カソードフィン電極の側面に固定された固定部材と、
   上部において前記固定部材の前記水平部と固定され、下部において前記回路基板と固定された、板状部材で形成されたスペーサと、
   を備えたことを特徴とする圧接型半導体装置。
2. 前記スペーサは、前記スペーサの長手方向に沿って前記固定部材を支持する支持部を有することを特徴とする請求項１に記載の圧接型半導体装置。
3. 前記スペーサの下部と、前記回路基板とを接続するねじと、
   前記ねじのねじ山に塗布された、エポキシ樹脂を封入したマイクロカプセルを有する接着剤と、
   を備えたことを特徴とする請求項１又は２に記載の圧接型半導体装置。
4. 前記回路基板にはスルーホールが形成され、
   前記スペーサの下部には前記スルーホールに挿入可能な凸部が形成され、
   前記凸部は、前記スルーホールに挿入されて前記回路基板とはんだ付けされたことを特徴とする請求項１に記載の圧接型半導体装置。

Images