KR102362880B1 - 표시 장치 및 이를 이용한 표시 패널의 구동 방법 - Google Patents

표시 장치 및 이를 이용한 표시 패널의 구동 방법 Download PDF

Info

Publication number
KR102362880B1
KR102362880B1 KR1020170084501A KR20170084501A KR102362880B1 KR 102362880 B1 KR102362880 B1 KR 102362880B1 KR 1020170084501 A KR1020170084501 A KR 1020170084501A KR 20170084501 A KR20170084501 A KR 20170084501A KR 102362880 B1 KR102362880 B1 KR 102362880B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
sub
signal
pixel
Prior art date
Application number
KR1020170084501A
Other languages
English (en)
Other versions
KR20190004411A (ko
Inventor
구자헌
이경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170084501A priority Critical patent/KR102362880B1/ko
Priority to US15/906,058 priority patent/US11257450B2/en
Priority to CN201810720705.9A priority patent/CN109215588B/zh
Publication of KR20190004411A publication Critical patent/KR20190004411A/ko
Application granted granted Critical
Publication of KR102362880B1 publication Critical patent/KR102362880B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

표시 장치는 표시 패널, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 게이트 구동부는 상기 표시 패널에 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 표시 패널에 데이터 전압을 출력한다. 상기 표시 패널은 제1 색의 서브 픽셀들을 포함하는 제1 서브 픽셀 행 및 상기 제1 색과 다른 제2 색의 서브 픽셀들을 포함하는 제2 서브 픽셀 행을 포함한다. 상기 제1 서브 픽셀 행에 출력되는 제1 게이트 신호의 상기 제1 서브 픽셀 행의 스위칭 소자를 턴 오프하기 위한 제1 게이트 오프 전압은 상기 제2 서브 픽셀 행에 출력되는 제2 게이트 신호의 상기 제2 서브 픽셀 행의 스위칭 소자를 턴 오프하기 위한 제2 게이트 오프 전압과 상이하다.

Description

표시 장치 및 이를 이용한 표시 패널의 구동 방법 {DISPLAY APPARATUS AND METHOD OF DRIVING DISPLAY PANEL USING THE SAME}
본 발명은 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 관한 것으로, 서브 픽셀의 색에 따라 서로 다른 게이트 신호를 인가하여 표시 품질을 향상시킬 수 있는 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 서브 픽셀들을 포함한다.
상기 서브 픽셀들은 스위칭 소자 및 서브 픽셀 전극을 포함한다. 상기 서브 픽셀들은 색을 나타낸다. 예를 들어, 상기 서브 픽셀들은 적색, 녹색 및 청색 중 어느 하나의 색을 나타낼 수 있다.
따라서, 상기 스위칭 소자가 열화되면, 상기 스위칭 소자의 문턱 전압의 쉬프트가 발생할 수 있고, 상기 스위칭 소자의 문턱 전압이 쉬프트 되면 그에 따라 전류의 리키지가 발생할 수 있다.
상기 전류의 리키지에 의해 상기 표시 패널에는 원하지 않는 영상이 표시될 수 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 서브 픽셀의 색에 따라 서로 다른 게이트 신호를 인가하여 표시 품질을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치를 이용한 표시 패널의 구동 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 게이트 구동부는 상기 표시 패널에 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 표시 패널에 데이터 전압을 출력한다. 상기 표시 패널은 제1 색의 서브 픽셀들을 포함하는 제1 서브 픽셀 행 및 상기 제1 색과 다른 제2 색의 서브 픽셀들을 포함하는 제2 서브 픽셀 행을 포함한다. 상기 제1 서브 픽셀 행에 출력되는 제1 게이트 신호의 상기 제1 서브 픽셀 행의 스위칭 소자를 턴 오프하기 위한 제1 게이트 오프 전압은 상기 제2 서브 픽셀 행에 출력되는 제2 게이트 신호의 상기 제2 서브 픽셀 행의 스위칭 소자를 턴 오프하기 위한 제2 게이트 오프 전압과 상이하다.
본 발명의 일 실시예에 있어서, 청색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 오프 전압은 상기 청색을 제외한 다른 색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 오프 전압보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 녹색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 오프 전압은 적색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 오프 전압보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 픽셀 행에 출력되는 상기 제1 게이트 신호의 상기 제1 서브 픽셀 행의 상기 스위칭 소자를 턴 온하기 위한 제1 게이트 온 전압은 상기 제2 서브 픽셀 행에 출력되는 상기 제2 게이트 신호의 상기 제2 서브 픽셀 행의 상기 스위칭 소자를 턴 온하기 위한 제2 게이트 온 전압과 상이할 수 있다.
본 발명의 일 실시예에 있어서, 청색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 온 전압은 상기 청색을 제외한 다른 색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 온 전압보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 녹색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 온 전압은 적색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 온 전압보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시할 수 있다. 상기 게이트 구동부는 서로 다른 위상을 갖는 6개의 게이트 클럭 신호들을 기초로 게이트 신호를 교대로 생성할 수 있다.
본 발명의 일 실시예에 있어서, 제1 및 제7 서브 픽셀 행에 각각 제공되는 제1 및 제7 게이트 신호는 게이트 온 전압 및 제1 게이트 오프 전압을 갖는 제1 게이트 클럭 신호를 기초로 생성될 수 있다. 제2 및 제8 서브 픽셀 행에 각각 제공되는 제2 및 제8 게이트 신호는 상기 게이트 온 전압 및 상기 제1 게이트 오프 전압과 상이한 제2 게이트 오프 전압을 갖는 제2 게이트 클럭 신호를 기초로 생성될 수 있다. 제3 및 제9 서브 픽셀 행에 각각 제공되는 제3 및 제9 게이트 신호는 상기 게이트 온 전압 및 상기 제1 및 제2 게이트 오프 전압과 상이한 제3 게이트 오프 전압을 갖는 제3 게이트 클럭 신호를 기초로 생성될 수 있다. 제4 및 제10 서브 픽셀 행에 각각 제공되는 제4 및 제10 게이트 신호는 상기 게이트 온 전압 및 상기 제1 게이트 오프 전압을 갖는 제4 게이트 클럭 신호를 기초로 생성될 수 있다. 제5 및 제11 서브 픽셀 행에 각각 제공되는 제5 및 제11 게이트 신호는 상기 게이트 온 전압 및 상기 제2 게이트 오프 전압을 갖는 제5 게이트 클럭 신호를 기초로 생성될 수 있다. 제6 및 제12 서브 픽셀 행에 각각 제공되는 제6 및 제12 게이트 신호는 상기 게이트 온 전압 및 상기 제3 게이트 오프 전압을 갖는 제6 게이트 클럭 신호를 기초로 생성될 수 있다.
본 발명의 일 실시예에 있어서, 제1 및 제7 서브 픽셀 행에 각각 제공되는 제1 및 제7 게이트 신호는 제1 게이트 온 전압 및 제1 게이트 오프 전압을 갖는 제1 게이트 클럭 신호를 기초로 생성될 수 있다. 제2 및 제8 서브 픽셀 행에 각각 제공되는 제2 및 제8 게이트 신호는 상기 제1 게이트 온 전압과 상이한 제2 게이트 온 전압 및 상기 제1 게이트 오프 전압과 상이한 제2 게이트 오프 전압을 갖는 제2 게이트 클럭 신호를 기초로 생성될 수 있다. 제3 및 제9 서브 픽셀 행에 각각 제공되는 제3 및 제9 게이트 신호는 상기 제1 및 제2 게이트 온 전압과 상이한 제3 게이트 온 전압 및 상기 제1 및 제2 게이트 오프 전압과 상이한 제3 게이트 오프 전압을 갖는 제3 게이트 클럭 신호를 기초로 생성될 수 있다. 제4 및 제10 서브 픽셀 행에 각각 제공되는 제4 및 제10 게이트 신호는 상기 제1 게이트 온 전압 및 상기 제1 게이트 오프 전압을 갖는 제4 게이트 클럭 신호를 기초로 생성될 수 있다. 제5 및 제11 서브 픽셀 행에 각각 제공되는 제5 및 제11 게이트 신호는 상기 제2 게이트 온 전압 및 상기 제2 게이트 오프 전압을 갖는 제5 게이트 클럭 신호를 기초로 생성될 수 있다. 제6 및 제12 서브 픽셀 행에 각각 제공되는 제6 및 제12 게이트 신호는 상기 제3 게이트 온 전압 및 상기 제3 게이트 오프 전압을 갖는 제6 게이트 클럭 신호를 기초로 생성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시할 수 있다. 상기 게이트 구동부는 서로 다른 위상을 갖는 12개의 게이트 클럭 신호들을 기초로 게이트 신호를 교대로 생성할 수 있다.
본 발명의 일 실시예에 있어서, 제1, 제4, 제7 및 제10 서브 픽셀 행에 각각 제공되는 제1, 제4, 제7 및 제10 게이트 신호는 게이트 온 전압 및 제1 게이트 오프 전압을 갖는 제1, 제4, 제7 및 제10 게이트 클럭 신호를 기초로 생성될 수 있다. 제2, 제5, 제8 및 제11 서브 픽셀 행에 각각 제공되는 제2, 제5, 제8 및 제11 게이트 신호는 상기 게이트 온 전압 및 상기 제1 게이트 오프 전압과 상이한 제2 게이트 오프 전압을 갖는 제2, 제5, 제8 및 제11 게이트 클럭 신호를 기초로 생성될 수 있다. 제3, 제6, 제9 및 제12 서브 픽셀 행에 각각 제공되는 제3, 제6, 제9 및 제12 게이트 신호는 상기 게이트 온 전압 및 상기 제1 및 제2 게이트 오프 전압과 상이한 제3 게이트 오프 전압을 갖는 제3, 제6, 제9 및 제12 게이트 클럭 신호를 기초로 생성될 수 있다.
본 발명의 일 실시예에 있어서, 제1, 제4, 제7 및 제10 서브 픽셀 행에 각각 제공되는 제1, 제4, 제7 및 제10 게이트 신호는 제1 게이트 온 전압 및 제1 게이트 오프 전압을 갖는 제1, 제4, 제7 및 제10 게이트 클럭 신호를 기초로 생성될 수 있다. 제2, 제5, 제8 및 제11 서브 픽셀 행에 각각 제공되는 제2, 제5, 제8 및 제11 게이트 신호는 상기 제1 게이트 온 전압과 상이한 제2 게이트 온 전압 및 상기 제1 게이트 오프 전압과 상이한 제2 게이트 오프 전압을 갖는 제2, 제5, 제8 및 제11 게이트 클럭 신호를 기초로 생성될 수 있다. 제3, 제6, 제9 및 제12 서브 픽셀 행에 각각 제공되는 제3, 제6, 제9 및 제12 게이트 신호는 상기 제1 및 제2 게이트 온 전압과 상이한 제3 게이트 온 전압 및 상기 제1 및 제2 게이트 오프 전압과 상이한 제3 게이트 오프 전압을 갖는 제3, 제6, 제9 및 제12 게이트 클럭 신호를 기초로 생성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시할 수 있다. 상기 게이트 구동부는 서로 다른 위상을 갖는 4개의 게이트 클럭 신호들을 기초로 게이트 신호를 교대로 생성할 수 있다.
본 발명의 일 실시예에 있어서, 제1, 제5 및 제9 서브 픽셀 행에 각각 제공되는 제1, 제5 및 제9 게이트 신호는 제1 게이트 클럭 신호를 기초로 생성될 수 있다. 제2, 제6 및 제10 서브 픽셀 행에 각각 제공되는 제2, 제6 및 제10 게이트 신호는 상기 제1 게이트 클럭 신호와 상이한 제2 게이트 클럭 신호를 기초로 생성될 수 있다. 제3, 제7 및 제11 서브 픽셀 행에 각각 제공되는 제3, 제7 및 제11 게이트 신호는 상기 제1 및 제2 게이트 클럭 신호와 상이한 제3 게이트 클럭 신호를 기초로 생성될 수 있다. 제4, 제8 및 제12 서브 픽셀 행에 각각 제공되는 제4, 제8 및 제12 게이트 신호는 상기 제1 내지 제3 게이트 클럭 신호와 상이한 제4 게이트 클럭 신호를 기초로 생성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 내지 제4 게이트 클럭 신호 각각은 순차적으로 서로 상이한 제1 게이트 오프 전압, 제2 게이트 오프 전압 및 제3 게이트 오프 전압을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 내지 제4 게이트 클럭 신호 각각은 순차적으로 서로 상이한 제1 게이트 온 전압, 제2 게이트 온 전압 및 제3 게이트 온 전압 및 서로 상이한 제1 게이트 오프 전압, 제2 게이트 오프 전압 및 제3 게이트 오프 전압을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 게이트 오프 전압 및 상기 제2 게이트 오프 전압은 시간의 흐름에 따라 가변할 수 있다. 상기 제1 게이트 오프 전압의 가변 폭은 상기 제2 게이트 오프 전압의 가변 폭과 상이할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 게이트 오프 전압은 시간의 흐름에 따라 감소할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 게이트 오프 전압은 시간의 흐름에 따라 감소하다가 증가할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 신호는 메인챠지 게이트 펄스 및 상기 메인챠지 게이트 펄스에 선행하는 프리챠지 게이트 펄스를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 하부 영역에 인가되는 게이트 신호는 상기 표시 패널의 상부 영역에 인가되는 게이트 신호에 비해 로드 신호를 기초로 연기되어 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 신호의 게이트 펄스는 정상 구동 영역 및 상기 정상 구동 영역보다 큰 레벨을 갖는 오버 구동 영역을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 신호의 하이 레벨을 정의하는 게이트 온 전압은 프레임 내에서 시간에 따라 레벨이 증가할 수 있다. 상기 게이트 신호의 로우 레벨을 정의하는 게이트 오프 전압은 상기 프레임 내에서 시간에 따라 레벨이 감소할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 표시 패널에 게이트 신호를 출력하는 단계 및 상기 표시 패널에 데이터 전압을 출력하는 단계를 포함한다. 상기 표시 패널은 제1 색의 서브 픽셀들을 포함하는 제1 서브 픽셀 행 및 상기 제1 색과 다른 제2 색의 서브 픽셀들을 포함하는 제2 서브 픽셀 행을 포함할 수 있다. 상기 제1 서브 픽셀 행에 출력되는 제1 게이트 신호의 상기 제1 서브 픽셀 행의 스위칭 소자를 턴 오프하기 위한 제1 게이트 오프 전압은 상기 제2 서브 픽셀 행에 출력되는 제2 게이트 신호의 상기 제2 서브 픽셀 행의 스위칭 소자를 턴 오프하기 위한 제2 게이트 오프 전압과 상이할 수 있다.
이와 같은 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 따르면, 서브 픽셀의 색에 따라 게이트 오프 전압은 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널의 표시 오류를 방지할 수 있고, 표시 패널의 표시 품질을 향상시킬 수 있다. 또한, 픽셀 전압의 충전율 부족으로 인한 표시 패널의 표시 오류를 방지하기 위해 픽셀 전압의 충전율을 보상할 수 있다. 따라서, 표시 패널의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 서브 픽셀의 색에 따른 서브 픽셀의 스위칭 소자의 전류-전압 곡선을 나타내는 그래프이다.
도 3은 도 1의 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다.
도 4는 도 3의 게이트 클럭 신호를 기초로 생성되는 게이트 신호를 나타내는 타이밍도이다.
도 5는 도 4의 게이트 신호가 인가되는 도 1의 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 6은 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다.
도 7은 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다.
도 8은 도 7의 게이트 클럭 신호를 기초로 생성되는 게이트 신호를 나타내는 타이밍도이다.
도 9는 도 8의 게이트 신호가 인가되는 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 10은 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다.
도 11은 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다.
도 12는 도 11의 게이트 클럭 신호를 기초로 생성되는 게이트 신호를 나타내는 타이밍도이다.
도 13은 도 12의 게이트 신호가 인가되는 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 14는 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다.
도 15는 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 오프 전압을 나타내는 타이밍도이다.
도 16은 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 오프 전압을 나타내는 타이밍도이다.
도 17은 본 발명의 다른 실시예에 따른 게이트 신호를 나타내는 타이밍도이다.
도 18은 본 발명의 다른 실시예에 따른 로드 신호 및 게이트 신호를 나타내는 타이밍도이다.
도 19는 본 발명의 다른 실시예에 따른 게이트 신호를 나타내는 타이밍도이다.
도 20은 본 발명의 다른 실시예에 따른 수직 개시 신호 및 게이트 신호를 생성하기 위한 게이트 온 전압 및 게이트 오프 전압을 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들(SP)을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.
각 서브 픽셀(SP)은 스위칭 소자(TR), 상기 스위칭 소자(TR)에 전기적으로 연결된 서브 픽셀 전극(SPE)을 포함할 수 있다. 상기 서브 픽셀들(SP)은 매트릭스 형태로 배치될 수 있다.
상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 출력한다.
상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
도 2는 도 1의 표시 패널(100)의 서브 픽셀(SP)의 색에 따른 서브 픽셀(SP)의 스위칭 소자(TR)의 전류-전압 곡선을 나타내는 그래프이다.
도 1 및 도 2를 참조하면, 상기 서브 픽셀들(SP)은 스위칭 소자(TR) 및 서브 픽셀 전극(SPE)을 포함한다. 예를 들어, 상기 스위칭 소자(TR)는 박막 트랜지스터일 수 있다.
상기 서브 픽셀들(SP)은 색을 나타낸다. 예를 들어, 상기 서브 픽셀들은 적색, 녹색 및 청색 중 어느 하나의 색을 나타낼 수 있다. 상기 서브 픽셀의 색에 따라 상기 스위칭 소자(TR)를 향해 입사하는 외부광 및 반사광의 에너지 세기가 달라질 수 있다.
따라서, 상기 스위칭 소자(TR)는 상기 서브 픽셀의 색에 따라 열화 정도에 차이가 있을 수 있다. 상기 스위칭 소자(TR)가 열화되면, 상기 스위칭 소자의 문턱 전압의 쉬프트가 발생할 수 있고, 상기 스위칭 소자(TR)의 문턱 전압이 쉬프트 되면 그에 따라 전류의 리키지가 발생할 수 있다.
상기 전류의 리키지에 의해 상기 표시 패널(100)에는 원하지 않는 영상이 표시될 수 있다. 예를 들어, 청색 서브 픽셀의 스위칭 소자(TR)가 열화되어 전류의 리키지가 발생하는 경우, 상기 표시 패널(100)은 옐로위시(yellowish) 영상을 표시할 수 있다.
도 2의 곡선은 표시 장치가 오랜 시간 동안 동작함에 따라 열화된 상기 스위칭 소자(TR)의 입력 전압에 따른 출력 전류의 곡선을 나타낸다. 예를 들어, 상기 입력 전압은 박막 트랜지스터의 게이트 소스 전압일 수 있다. 상기 출력 전류는 박막 트랜지스터의 드레인 전류일 수 있다.
제1 곡선(CR)은 적색의 서브 픽셀의 스위칭 소자(TR)가 나타내는 전류-전압 곡선이고, 제2 곡선(CG)은 녹색의 서브 픽셀의 스위칭 소자(TR)가 나타내는 전류-전압 곡선이며, 제3 곡선(CB)은 녹색의 서브 픽셀의 스위칭 소자(TR)가 나타내는 전류-전압 곡선이다.
이와 같이, 색에 따라 상기 서브 픽셀의 스위칭 소자(TR)의 열화 정도에 차이가 날 수 있으며, 이에 따라 R, G, B 중 특정 색상이 더 두드러져 보이거나 더 약하게 보여서, 상기 표시 패널(100)의 표시 오류가 발생할 수 있다.
도 3은 도 1의 게이트 신호를 생성하기 위한 게이트 클럭 신호(CK1 내지 CK3, CKB1 내지 CKB3)를 나타내는 타이밍도이다. 도 4는 도 3의 게이트 클럭 신호(CK1 내지 CK3, CKB1 내지 CKB3)를 기초로 생성되는 게이트 신호(G1 내지 G6)를 나타내는 타이밍도이다. 도 5는 도 4의 게이트 신호(G1 내지 G6)가 인가되는 도 1의 표시 패널(100)의 픽셀 구조를 나타내는 개념도이다.
도 1 내지 도 5를 참조하면, 상기 표시 패널(100)의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시할 수 있다. 상기 표시 패널(100)의 제1 서브 픽셀 행(SPR1)은 적색 서브 픽셀들을 포함하고, 제2 서브 픽셀 행(SPR2)은 녹색 서브 픽셀들을 포함하며, 제3 서브 픽셀 행(SPR3)은 청색 서브 픽셀들을 포함하고, 제4 서브 픽셀 행(SPR4)은 적색 서브 픽셀들을 포함하며, 제5 서브 픽셀 행(SPR5)은 녹색 서브 픽셀들을 포함하고, 제6 서브 픽셀 행(SPR6)은 청색 서브 픽셀들을 포함할 수 있다.
상기 제1 서브 픽셀 행(SPR1)에는 제1 게이트 신호(G1)가 인가되고, 상기 제2 서브 픽셀 행(SPR2)에는 제2 게이트 신호(G2)가 인가되며, 상기 제3 서브 픽셀 행(SPR3)에는 제3 게이트 신호(G3)가 인가되고, 상기 제4 서브 픽셀 행(SPR4)에는 제4 게이트 신호(G4)가 인가되며, 상기 제5 서브 픽셀 행(SPR5)에는 제5 게이트 신호(G5)가 인가되고, 상기 제6 서브 픽셀 행(SPR6)에는 제6 게이트 신호(G6)가 인가될 수 있다.
상기 게이트 구동부(300)는 서로 다른 위상을 갖는 6개의 게이트 클럭 신호들(CK1 내지 CK3, CKB1 내지 CKB3)을 기초로 게이트 신호를 교대로 생성할 수 있다.
상기 제1 게이트 신호(G1)는 제1 게이트 클럭 신호(CK1)를 기초로 생성되고, 상기 제2 게이트 신호(G2)는 제2 게이트 클럭 신호(CK2)를 기초로 생성되며, 상기 제3 게이트 신호(G3)는 제3 게이트 클럭 신호(CK3)를 기초로 생성되고, 상기 제4 게이트 신호(G4)는 제4 게이트 클럭 신호(CKB1)를 기초로 생성되며, 상기 제5 게이트 신호(G5)는 제5 게이트 클럭 신호(CKB2)를 기초로 생성되고, 상기 제6 게이트 신호(G6)는 제6 게이트 클럭 신호(CKB3)를 기초로 생성될 수 있다.
이와 마찬가지로, 제7 서브 픽셀 행에 인가되는 제7 게이트 신호는 상기 제1 게이트 클럭 신호(CK1)를 기초로 생성되고, 제8 서브 픽셀 행에 인가되는 상기 제8 게이트 신호는 상기 제2 게이트 클럭 신호(CK2)를 기초로 생성되며, 제9 서브 픽셀 행에 인가되는 상기 제9 게이트 신호는 상기 제3 게이트 클럭 신호(CK3)를 기초로 생성되고, 제10 서브 픽셀 행에 인가되는 상기 제10 게이트 신호는 상기 제4 게이트 클럭 신호(CKB1)를 기초로 생성되며, 제11 서브 픽셀 행에 인가되는 상기 제11 게이트 신호는 상기 제5 게이트 클럭 신호(CKB2)를 기초로 생성되고, 제12 서브 픽셀 행에 인가되는 상기 제12 게이트 신호는 상기 제6 게이트 클럭 신호(CKB6)를 기초로 생성될 수 있다.
상기 게이트 클럭 신호들은 각각 게이트 온 전압 및 게이트 오프 전압을 갖는다. 상기 게이트 온 전압은 상기 스위칭 소자(TR)를 턴 온하기 위한 전압으로 정의되고, 상기 게이트 오프 전압은 상기 스위칭 소자(TR)를 턴 오프하기 위한 전압으로 정의될 수 있다. 예를 들어, 상기 게이트 온 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 하이 레벨의 전압이고, 상기 게이트 오프 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 로우 레벨의 전압일 수 있다.
본 실시예에서, 상기 게이트 클럭 신호들은 동일한 게이트 온 전압을 갖고, 서로 상이한 게이트 오프 전압을 갖는다. 도시하지 않았으나, 상기 게이트 온 전압 및 상기 게이트 오프 전압은 전원 전압 생성부에서 생성되어, 상기 게이트 구동부(300)로 출력될 수 있다. 이와는 달리, 상기 게이트 온 전압 및 상기 게이트 오프 전압은 전원 전압 생성부에서 생성되어, 상기 타이밍 컨트롤러(200)로 전달된 후, 상기 게이트 구동부(300)로 출력될 수 있다. 이와는 달리, 상기 게이트 온 전압 및 상기 게이트 오프 전압은 상기 게이트 구동부(300) 내에서 생성될 수도 있다.
예를 들어, 상기 제1 게이트 클럭 신호(CK1)는 게이트 온 전압(VON) 및 제1 게이트 오프 전압(VSS1)을 가질 수 있다. 상기 제2 게이트 클럭 신호(CK2)는 상기 게이트 온 전압(VON) 및 상기 제1 게이트 오프 전압(VSS1)과 상이한 제2 게이트 오프 전압(VSS2)을 가질 수 있다. 상기 제3 게이트 클럭 신호(CK3)는 상기 게이트 온 전압(VON) 및 상기 제1 및 제2 게이트 오프 전압(VSS1, VSS2)과 상이한 제3 게이트 오프 전압(VSS3)을 가질 수 있다. 예를 들어, 상기 제4 게이트 클럭 신호(CKB1)는 상기 게이트 온 전압(VON) 및 상기 제1 게이트 오프 전압(VSS1)을 가질 수 있다. 상기 제5 게이트 클럭 신호(CKB2)는 상기 게이트 온 전압(VON) 및 상기 제2 게이트 오프 전압(VSS2)을 가질 수 있다. 상기 제6 게이트 클럭 신호(CKB3)는 상기 게이트 온 전압(VON) 및 상기 제3 게이트 오프 전압(VSS3)을 가질 수 있다.
예를 들어, 청색 서브 픽셀 행에 출력되는 게이트 신호(G3, G6)의 게이트 오프 전압은 상기 청색을 제외한 다른 색 서브 픽셀 행에 출력되는 게이트 신호(G1, G2, G4, G5)의 게이트 오프 전압보다 작을 수 있다.
예를 들어, 녹색 서브 픽셀 행에 출력되는 게이트 신호(G2, G5)의 게이트 오프 전압은 적색 서브 픽셀 행에 출력되는 게이트 신호(G1, G4)의 게이트 오프 전압보다 작을 수 있다.
도 2를 다시 참조하면, 적색 서브 픽셀의 스위칭 소자의 열화 정도(예컨대, 문턱 전압 쉬프트 정도)가 가장 작고, 청색 서브 픽셀의 스위칭 소자의 열화 정도(예컨대, 문턱 전압 쉬프트 정도)가 가장 크다. 따라서, 적색 서브 픽셀의 스위칭 소자의 턴 오프를 결정하는 게이트 오프 전압을 가장 크게 하고, 청색 서브 픽셀의 스위칭 소자의 턴 오프를 결정하는 게이트 오프 전압을 가장 작게 하면, 서브 픽셀의 색에 따른 스위칭 소자의 열화의 차이를 적절히 보상할 수 있다.
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 게이트 온 전압의 레벨을 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 5 및 도 6을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들(SP)을 포함한다.
각 서브 픽셀(SP)은 스위칭 소자(TR), 상기 스위칭 소자(TR)에 전기적으로 연결된 서브 픽셀 전극(SPE)을 포함할 수 있다. 상기 서브 픽셀들(SP)은 매트릭스 형태로 배치될 수 있다.
상기 표시 패널(100)의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시할 수 있다. 상기 표시 패널(100)의 제1 서브 픽셀 행(SPR1)은 적색 서브 픽셀들을 포함하고, 제2 서브 픽셀 행(SPR2)은 녹색 서브 픽셀들을 포함하며, 제3 서브 픽셀 행(SPR3)은 청색 서브 픽셀들을 포함하고, 제4 서브 픽셀 행(SPR4)은 적색 서브 픽셀들을 포함하며, 제5 서브 픽셀 행(SPR5)은 녹색 서브 픽셀들을 포함하고, 제6 서브 픽셀 행(SPR6)은 청색 서브 픽셀들을 포함할 수 있다.
상기 게이트 구동부(300)는 서로 다른 위상을 갖는 6개의 게이트 클럭 신호들(CK1 내지 CK3, CKB1 내지 CKB3)을 기초로 게이트 신호를 교대로 생성할 수 있다.
상기 게이트 클럭 신호들은 각각 게이트 온 전압 및 게이트 오프 전압을 갖는다. 상기 게이트 온 전압은 상기 스위칭 소자(TR)를 턴 온하기 위한 전압으로 정의되고, 상기 게이트 오프 전압은 상기 스위칭 소자(TR)를 턴 오프하기 위한 전압으로 정의될 수 있다. 예를 들어, 상기 게이트 온 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 하이 레벨의 전압이고, 상기 게이트 오프 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 로우 레벨의 전압일 수 있다.
본 실시예에서, 상기 게이트 클럭 신호들은 서로 상이한 게이트 온 전압을 갖고, 서로 상이한 게이트 오프 전압을 갖는다.
예를 들어, 상기 제1 게이트 클럭 신호(CK1)는 제1 게이트 온 전압(VON1) 및 제1 게이트 오프 전압(VSS1)을 가질 수 있다. 상기 제2 게이트 클럭 신호(CK2)는 상기 제1 게이트 온 전압(VON1)과 상이한 제2 게이트 온 전압(VON2) 및 상기 제1 게이트 오프 전압(VSS1)과 상이한 제2 게이트 오프 전압(VSS2)을 가질 수 있다. 상기 제3 게이트 클럭 신호(CK3)는 상기 제1 및 제2 게이트 온 전압(VON1, VON2)과 상이한 제3 게이트 온 전압(VON3) 및 상기 제1 및 제2 게이트 오프 전압(VSS1, VSS2)과 상이한 제3 게이트 오프 전압(VSS3)을 가질 수 있다. 예를 들어, 상기 제4 게이트 클럭 신호(CKB1)는 상기 제1 게이트 온 전압(VON1) 및 상기 제1 게이트 오프 전압(VSS1)을 가질 수 있다. 상기 제5 게이트 클럭 신호(CKB2)는 상기 제2 게이트 온 전압(VON2) 및 상기 제2 게이트 오프 전압(VSS2)을 가질 수 있다. 상기 제6 게이트 클럭 신호(CKB3)는 상기 제3 게이트 온 전압(VON3) 및 상기 제3 게이트 오프 전압(VSS3)을 가질 수 있다.
예를 들어, 청색 서브 픽셀 행에 출력되는 게이트 신호(G3, G6)의 게이트 오프 전압(VSS3)은 상기 청색을 제외한 다른 색 서브 픽셀 행에 출력되는 게이트 신호(G1, G2, G4, G5)의 게이트 오프 전압(VSS1, VSS2)보다 작을 수 있다.
예를 들어, 녹색 서브 픽셀 행에 출력되는 게이트 신호(G2, G5)의 게이트 오프 전압(VSS2)은 적색 서브 픽셀 행에 출력되는 게이트 신호(G1, G4)의 게이트 오프 전압(VSS1)보다 작을 수 있다.
이에 따라, 서브 픽셀의 색에 따른 스위칭 소자의 열화의 차이를 적절히 보상할 수 있다.
예를 들어, 청색 서브 픽셀 행에 출력되는 게이트 신호(G3, G6)의 게이트 온 전압(VON3)은 상기 청색을 제외한 다른 색 서브 픽셀 행에 출력되는 게이트 신호(G1, G2, G4, G5)의 게이트 온 전압(VON1, VON2)보다 작을 수 있다.
예를 들어, 녹색 서브 픽셀 행에 출력되는 게이트 신호(G2, G5)의 게이트 온 전압(VON2)은 적색 서브 픽셀 행에 출력되는 게이트 신호(G1, G4)의 게이트 온 전압(VON1)보다 작을 수 있다.
서브 픽셀의 킥백 현상이 커지면, 서브 픽셀 전극에 계조 전압을 인가할 때, 원하는 계조 전압으로부터 레벨이 감소하여, 원하는 계조를 표현할 수 없는 문제가 있을 수 있다. 상기 킥백 현상은 게이트 온 전압 및 게이트 오프 전압의 차이에 대체로 비례하는 값을 가질 수 있다.
도 3 내지 도 5의 실시예에서, 상기 게이트 온 전압(VON)은 서브 픽셀의 색에 따라 무관하게 동일하도록 설정하고, 상기 게이트 오프 전압(VSS1, VSS2, VSS3)은 서브 픽셀의 색에 따라 다르게 설정하였을 때, 청색의 서브 픽셀에서 킥백 현상이 강해질 수 있다.
본 실시예에서는 상기 게이트 오프 전압이 작은 서브 픽셀의 게이트 온 전압도 감소시켜 킥백 현상의 편차를 저감할 수 있다. 따라서, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 킥백의 정도는 서브 픽셀의 색에 따라 서로 달라질 수 있다. 따라서, 상기 게이트 온 전압의 레벨을 서브 픽셀의 색 및 게이트 오프 전압의 레벨에 따라 적절히 조절하여, 상기 서브 픽셀의 색에 따른 상기 킥백의 정도의 차이를 보상할 수 있다.
삭제
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 온 전압을 상기 서브 픽셀의 색에 따라 서로 다른 레벨로 조절하여, 서브 픽셀의 색에 따른 킥백 정도의 차이에 따라 발생하는 표시 패널(100)의 표시 오류를 방지할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다. 도 8은 도 7의 게이트 클럭 신호를 기초로 생성되는 게이트 신호를 나타내는 타이밍도이다. 도 9는 도 8의 게이트 신호가 인가되는 표시 패널의 픽셀 구조를 나타내는 개념도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 게이트 클럭 신호의 위상을 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2 및 도 7 내지 도 9를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들(SP)을 포함한다.
각 서브 픽셀(SP)은 스위칭 소자(TR), 상기 스위칭 소자(TR)에 전기적으로 연결된 서브 픽셀 전극(SPE)을 포함할 수 있다. 상기 서브 픽셀들(SP)은 매트릭스 형태로 배치될 수 있다.
상기 표시 패널(100)의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시할 수 있다. 상기 표시 패널(100)의 제1 서브 픽셀 행(SPR1)은 적색 서브 픽셀들을 포함하고, 제2 서브 픽셀 행(SPR2)은 녹색 서브 픽셀들을 포함하며, 제3 서브 픽셀 행(SPR3)은 청색 서브 픽셀들을 포함하고, 제4 서브 픽셀 행(SPR4)은 적색 서브 픽셀들을 포함하며, 제5 서브 픽셀 행(SPR5)은 녹색 서브 픽셀들을 포함하고, 제6 서브 픽셀 행(SPR6)은 청색 서브 픽셀들을 포함할 수 있다. 상기 표시 패널(100)의 제7 서브 픽셀 행(SPR7)은 적색 서브 픽셀들을 포함하고, 제8 서브 픽셀 행(SPR8)은 녹색 서브 픽셀들을 포함하며, 제9 서브 픽셀 행(SPR9)은 청색 서브 픽셀들을 포함하고, 제10 서브 픽셀 행(SPR10)은 적색 서브 픽셀들을 포함하며, 제11 서브 픽셀 행(SPR11)은 녹색 서브 픽셀들을 포함하고, 제12 서브 픽셀 행(SPR12)은 청색 서브 픽셀들을 포함할 수 있다.
상기 제1 서브 픽셀 행(SPR1)에는 제1 게이트 신호(G1)가 인가되고, 상기 제2 서브 픽셀 행(SPR2)에는 제2 게이트 신호(G2)가 인가되며, 상기 제3 서브 픽셀 행(SPR3)에는 제3 게이트 신호(G3)가 인가되고, 상기 제4 서브 픽셀 행(SPR4)에는 제4 게이트 신호(G4)가 인가되며, 상기 제5 서브 픽셀 행(SPR5)에는 제5 게이트 신호(G5)가 인가되고, 상기 제6 서브 픽셀 행(SPR6)에는 제6 게이트 신호(G6)가 인가될 수 있다. 상기 제7 서브 픽셀 행(SPR7)에는 제7 게이트 신호(G7)가 인가되고, 상기 제8 서브 픽셀 행(SPR8)에는 제8 게이트 신호(G8)가 인가되며, 상기 제9 서브 픽셀 행(SPR9)에는 제9 게이트 신호(G9)가 인가되고, 상기 제10 서브 픽셀 행(SPR10)에는 제10 게이트 신호(G10)가 인가되며, 상기 제11 서브 픽셀 행(SPR11)에는 제11 게이트 신호(G11)가 인가되고, 상기 제12 서브 픽셀 행(SPR12)에는 제12 게이트 신호(G12)가 인가될 수 있다.
상기 게이트 구동부(300)는 서로 다른 위상을 갖는 12개의 게이트 클럭 신호들(CK1 내지 CK6, CKB1 내지 CKB6)을 기초로 게이트 신호를 교대로 생성할 수 있다.
상기 제1 게이트 신호(G1)는 제1 게이트 클럭 신호(CK1)를 기초로 생성되고, 상기 제2 게이트 신호(G2)는 제2 게이트 클럭 신호(CK2)를 기초로 생성되며, 상기 제3 게이트 신호(G3)는 제3 게이트 클럭 신호(CK3)를 기초로 생성되고, 상기 제4 게이트 신호(G4)는 제4 게이트 클럭 신호(CK4)를 기초로 생성되며, 상기 제5 게이트 신호(G5)는 제5 게이트 클럭 신호(CK5)를 기초로 생성되고, 상기 제6 게이트 신호(G6)는 제6 게이트 클럭 신호(CK6)를 기초로 생성될 수 있다. 상기 제7 게이트 신호(G7)는 제7 게이트 클럭 신호(CKB1)를 기초로 생성되고, 상기 제8 게이트 신호(G8)는 제8 게이트 클럭 신호(CKB2)를 기초로 생성되며, 상기 제9 게이트 신호(G9)는 제9 게이트 클럭 신호(CKB3)를 기초로 생성되고, 상기 제10 게이트 신호(G10)는 제10 게이트 클럭 신호(CKB4)를 기초로 생성되며, 상기 제11 게이트 신호(G11)는 제11 게이트 클럭 신호(CKB5)를 기초로 생성되고, 상기 제12 게이트 신호(G12)는 제12 게이트 클럭 신호(CKB6)를 기초로 생성될 수 있다.
상기 게이트 클럭 신호들은 각각 게이트 온 전압 및 게이트 오프 전압을 갖는다. 상기 게이트 온 전압은 상기 스위칭 소자(TR)를 턴 온하기 위한 전압으로 정의되고, 상기 게이트 오프 전압은 상기 스위칭 소자(TR)를 턴 오프하기 위한 전압으로 정의될 수 있다. 예를 들어, 상기 게이트 온 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 하이 레벨의 전압이고, 상기 게이트 오프 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 로우 레벨의 전압일 수 있다.
본 실시예에서, 상기 게이트 클럭 신호들은 동일한 게이트 온 전압을 갖고, 서로 상이한 게이트 오프 전압을 갖는다.
예를 들어, 상기 제1 게이트 클럭 신호(CK1)는 게이트 온 전압(VON) 및 제1 게이트 오프 전압(VSS1)을 가질 수 있다. 상기 제2 게이트 클럭 신호(CK2)는 상기 게이트 온 전압(VON) 및 상기 제1 게이트 오프 전압(VSS1)과 상이한 제2 게이트 오프 전압(VSS2)을 가질 수 있다. 상기 제3 게이트 클럭 신호(CK3)는 상기 게이트 온 전압(VON) 및 상기 제1 및 제2 게이트 오프 전압(VSS1, VSS2)과 상이한 제3 게이트 오프 전압(VSS3)을 가질 수 있다. 예를 들어, 상기 제4 게이트 클럭 신호(CK4)는 상기 게이트 온 전압(VON) 및 상기 제1 게이트 오프 전압(VSS1)을 가질 수 있다. 상기 제5 게이트 클럭 신호(CK5)는 상기 게이트 온 전압(VON) 및 상기 제2 게이트 오프 전압(VSS2)을 가질 수 있다. 상기 제6 게이트 클럭 신호(CK6)는 상기 게이트 온 전압(VON) 및 상기 제3 게이트 오프 전압(VSS3)을 가질 수 있다. 예를 들어, 상기 제7 게이트 클럭 신호(CKB1)는 상기 게이트 온 전압(VON) 및 상기 제1 게이트 오프 전압(VSS1)을 가질 수 있다. 상기 제8 게이트 클럭 신호(CKB2)는 상기 게이트 온 전압(VON) 및 상기 제2 게이트 오프 전압(VSS2)을 가질 수 있다. 상기 제9 게이트 클럭 신호(CKB3)는 상기 게이트 온 전압(VON) 및 상기 제3 게이트 오프 전압(VSS3)을 가질 수 있다. 예를 들어, 상기 제10 게이트 클럭 신호(CKB4)는 상기 게이트 온 전압(VON) 및 상기 제1 게이트 오프 전압(VSS1)을 가질 수 있다. 상기 제11 게이트 클럭 신호(CKB5)는 상기 게이트 온 전압(VON) 및 상기 제2 게이트 오프 전압(VSS2)을 가질 수 있다. 상기 제12 게이트 클럭 신호(CKB6)는 상기 게이트 온 전압(VON) 및 상기 제3 게이트 오프 전압(VSS3)을 가질 수 있다.
예를 들어, 청색 서브 픽셀 행에 출력되는 게이트 신호(G3, G6, G9, G12)의 게이트 오프 전압은 상기 청색을 제외한 다른 색 서브 픽셀 행에 출력되는 게이트 신호(G1, G2, G4, G5, G7, G8, G10, G11)의 게이트 오프 전압보다 작을 수 있다.
예를 들어, 녹색 서브 픽셀 행에 출력되는 게이트 신호(G2, G5, G8, G11)의 게이트 오프 전압은 적색 서브 픽셀 행에 출력되는 게이트 신호(G1, G4, G7, G10)의 게이트 오프 전압보다 작을 수 있다.
도 2를 다시 참조하면, 적색 서브 픽셀의 스위칭 소자의 열화 정도(예컨대, 문턱 전압 쉬프트 정도)가 가장 작고, 청색 서브 픽셀의 스위칭 소자의 열화 정도(예컨대, 문턱 전압 쉬프트 정도)가 가장 크다. 따라서, 적색 서브 픽셀의 스위칭 소자의 턴 오프를 결정하는 게이트 오프 전압을 가장 크게 하고, 청색 서브 픽셀의 스위칭 소자의 턴 오프를 결정하는 게이트 오프 전압을 가장 작게 하면, 서브 픽셀의 색에 따른 스위칭 소자의 열화의 차이를 적절히 보상할 수 있다.
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 10은 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 게이트 온 전압의 레벨을 제외하면, 도 7 내지 도 9를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 9 및 도 10을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들(SP)을 포함한다.
각 서브 픽셀(SP)은 스위칭 소자(TR), 상기 스위칭 소자(TR)에 전기적으로 연결된 서브 픽셀 전극(SPE)을 포함할 수 있다. 상기 서브 픽셀들(SP)은 매트릭스 형태로 배치될 수 있다.
상기 표시 패널(100)의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시할 수 있다. 상기 표시 패널(100)의 제1 서브 픽셀 행(SPR1)은 적색 서브 픽셀들을 포함하고, 제2 서브 픽셀 행(SPR2)은 녹색 서브 픽셀들을 포함하며, 제3 서브 픽셀 행(SPR3)은 청색 서브 픽셀들을 포함하고, 제4 서브 픽셀 행(SPR4)은 적색 서브 픽셀들을 포함하며, 제5 서브 픽셀 행(SPR5)은 녹색 서브 픽셀들을 포함하고, 제6 서브 픽셀 행(SPR6)은 청색 서브 픽셀들을 포함할 수 있다. 상기 표시 패널(100)의 제7 서브 픽셀 행(SPR7)은 적색 서브 픽셀들을 포함하고, 제8 서브 픽셀 행(SPR8)은 녹색 서브 픽셀들을 포함하며, 제9 서브 픽셀 행(SPR9)은 청색 서브 픽셀들을 포함하고, 제10 서브 픽셀 행(SPR10)은 적색 서브 픽셀들을 포함하며, 제11 서브 픽셀 행(SPR11)은 녹색 서브 픽셀들을 포함하고, 제12 서브 픽셀 행(SPR12)은 청색 서브 픽셀들을 포함할 수 있다.
상기 게이트 구동부(300)는 서로 다른 위상을 갖는 12개의 게이트 클럭 신호들(CK1 내지 CK6, CKB1 내지 CKB6)을 기초로 게이트 신호를 교대로 생성할 수 있다.
상기 게이트 클럭 신호들은 각각 게이트 온 전압 및 게이트 오프 전압을 갖는다. 상기 게이트 온 전압은 상기 스위칭 소자(TR)를 턴 온하기 위한 전압으로 정의되고, 상기 게이트 오프 전압은 상기 스위칭 소자(TR)를 턴 오프하기 위한 전압으로 정의될 수 있다. 예를 들어, 상기 게이트 온 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 하이 레벨의 전압이고, 상기 게이트 오프 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 로우 레벨의 전압일 수 있다.
본 실시예에서, 상기 게이트 클럭 신호들은 서로 상이한 게이트 온 전압을 갖고, 서로 상이한 게이트 오프 전압을 갖는다.
예를 들어, 상기 제1 게이트 클럭 신호(CK1)는 제1 게이트 온 전압(VON1) 및 제1 게이트 오프 전압(VSS1)을 가질 수 있다. 상기 제2 게이트 클럭 신호(CK2)는 상기 제1 게이트 온 전압(VON1)과 상이한 제2 게이트 온 전압(VON2) 및 상기 제1 게이트 오프 전압(VSS1)과 상이한 제2 게이트 오프 전압(VSS2)을 가질 수 있다. 상기 제3 게이트 클럭 신호(CK3)는 상기 제1 및 제2 게이트 온 전압(VON1, VON2)과 상이한 제3 게이트 온 전압(VON3) 및 상기 제1 및 제2 게이트 오프 전압(VSS1, VSS2)과 상이한 제3 게이트 오프 전압(VSS3)을 가질 수 있다. 예를 들어, 상기 제4, 제7, 제10 게이트 클럭 신호(CK4, CKB1, CKB4)는 상기 제1 게이트 온 전압(VON1) 및 상기 제1 게이트 오프 전압(VSS1)을 가질 수 있다. 상기 제5, 제8, 제11 게이트 클럭 신호(CK5, CKB2, CKB5)는 상기 제2 게이트 온 전압(VON2) 및 상기 제2 게이트 오프 전압(VSS2)을 가질 수 있다. 상기 제6, 제9, 제12 게이트 클럭 신호(CK6, CKB3, CKB6)는 상기 제3 게이트 온 전압(VON3) 및 상기 제3 게이트 오프 전압(VSS3)을 가질 수 있다.
예를 들어, 청색 서브 픽셀 행에 출력되는 게이트 신호(G3, G6, G9, G12)의 게이트 오프 전압은 상기 청색을 제외한 다른 색 서브 픽셀 행에 출력되는 게이트 신호(G1, G2, G4, G5, G7, G8, G10, G11)의 게이트 오프 전압보다 작을 수 있다.
예를 들어, 녹색 서브 픽셀 행에 출력되는 게이트 신호(G2, G5, G8, G11)의 게이트 오프 전압은 적색 서브 픽셀 행에 출력되는 게이트 신호(G1, G4, G7, G10)의 게이트 오프 전압보다 작을 수 있다.
이에 따라, 서브 픽셀의 색에 따른 스위칭 소자의 열화의 차이를 적절히 보상할 수 있다.
예를 들어, 청색 서브 픽셀 행에 출력되는 게이트 신호(G3, G6, G9, G12)의 게이트 온 전압(VON3)은 상기 청색을 제외한 다른 색 서브 픽셀 행에 출력되는 게이트 신호(G1, G2, G4, G5, G7, G8, G10, G11)의 게이트 온 전압(VON1, VON2)보다 작을 수 있다.
예를 들어, 녹색 서브 픽셀 행에 출력되는 게이트 신호(G2, G5, G8, G11)의 게이트 온 전압(VON2)은 적색 서브 픽셀 행에 출력되는 게이트 신호(G1, G4, G7, G10)의 게이트 온 전압(VON1)보다 작을 수 있다.
서브 픽셀의 킥백 현상이 커지면, 서브 픽셀 전극에 계조 전압을 인가할 때, 원하는 계조 전압으로부터 레벨이 감소하여, 원하는 계조를 표현할 수 없는 문제가 있을 수 있다. 상기 킥백 현상은 게이트 온 전압 및 게이트 오프 전압의 차이에 대체로 비례하는 값을 가질 수 있다.
도 7 내지 도 9의 실시예에서, 상기 게이트 온 전압(VON)은 서브 픽셀의 색에 따라 무관하게 동일하도록 설정하고, 상기 게이트 오프 전압(VSS1, VSS2, VSS3)은 서브 픽셀의 색에 따라 다르게 설정하였을 때, 청색의 서브 픽셀에서 킥백 현상이 강해질 수 있다.
본 실시예에서는 상기 게이트 오프 전압이 작은 서브 픽셀의 게이트 온 전압도 감소시켜 킥백 현상의 편차를 저감할 수 있다. 따라서, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 킥백의 정도는 서브 픽셀의 색에 따라 서로 달라질 수 있다. 따라서, 상기 게이트 온 전압의 레벨을 서브 픽셀의 색 및 게이트 오프 전압의 레벨에 따라 적절히 조절하여, 상기 서브 픽셀의 색에 따른 상기 킥백의 정도의 차이를 보상할 수 있다.
삭제
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 온 전압을 상기 서브 픽셀의 색에 따라 서로 다른 레벨로 조절하여, 서브 픽셀의 색에 따른 킥백 정도의 차이에 따라 발생하는 표시 패널(100)의 표시 오류를 방지할 수 있다.
도 11은 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다. 도 12는 도 11의 게이트 클럭 신호를 기초로 생성되는 게이트 신호를 나타내는 타이밍도이다. 도 13은 도 12의 게이트 신호가 인가되는 표시 패널의 픽셀 구조를 나타내는 개념도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 게이트 클럭 신호의 위상을 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2 및 도 11 내지 도 13을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들(SP)을 포함한다.
각 서브 픽셀(SP)은 스위칭 소자(TR), 상기 스위칭 소자(TR)에 전기적으로 연결된 서브 픽셀 전극(SPE)을 포함할 수 있다. 상기 서브 픽셀들(SP)은 매트릭스 형태로 배치될 수 있다.
상기 표시 패널(100)의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시할 수 있다. 상기 표시 패널(100)의 제1 서브 픽셀 행(SPR1)은 적색 서브 픽셀들을 포함하고, 제2 서브 픽셀 행(SPR2)은 녹색 서브 픽셀들을 포함하며, 제3 서브 픽셀 행(SPR3)은 청색 서브 픽셀들을 포함하고, 제4 서브 픽셀 행(SPR4)은 적색 서브 픽셀들을 포함하며, 제5 서브 픽셀 행(SPR5)은 녹색 서브 픽셀들을 포함하고, 제6 서브 픽셀 행(SPR6)은 청색 서브 픽셀들을 포함할 수 있다. 상기 표시 패널(100)의 제7 서브 픽셀 행(SPR7)은 적색 서브 픽셀들을 포함하고, 제8 서브 픽셀 행(SPR8)은 녹색 서브 픽셀들을 포함하며, 제9 서브 픽셀 행(SPR9)은 청색 서브 픽셀들을 포함하고, 제10 서브 픽셀 행(SPR10)은 적색 서브 픽셀들을 포함하며, 제11 서브 픽셀 행(SPR11)은 녹색 서브 픽셀들을 포함하고, 제12 서브 픽셀 행(SPR12)은 청색 서브 픽셀들을 포함할 수 있다.
상기 제1 서브 픽셀 행(SPR1)에는 제1 게이트 신호(G1)가 인가되고, 상기 제2 서브 픽셀 행(SPR2)에는 제2 게이트 신호(G2)가 인가되며, 상기 제3 서브 픽셀 행(SPR3)에는 제3 게이트 신호(G3)가 인가되고, 상기 제4 서브 픽셀 행(SPR4)에는 제4 게이트 신호(G4)가 인가되며, 상기 제5 서브 픽셀 행(SPR5)에는 제5 게이트 신호(G5)가 인가되고, 상기 제6 서브 픽셀 행(SPR6)에는 제6 게이트 신호(G6)가 인가될 수 있다. 상기 제7 서브 픽셀 행(SPR7)에는 제7 게이트 신호(G7)가 인가되고, 상기 제8 서브 픽셀 행(SPR8)에는 제8 게이트 신호(G8)가 인가되며, 상기 제9 서브 픽셀 행(SPR9)에는 제9 게이트 신호(G9)가 인가되고, 상기 제10 서브 픽셀 행(SPR10)에는 제10 게이트 신호(G10)가 인가되며, 상기 제11 서브 픽셀 행(SPR11)에는 제11 게이트 신호(G11)가 인가되고, 상기 제12 서브 픽셀 행(SPR12)에는 제12 게이트 신호(G12)가 인가될 수 있다.
상기 게이트 구동부(300)는 서로 다른 위상을 갖는 4개의 게이트 클럭 신호들(CK1, CK2, CKB1, CKB2)을 기초로 게이트 신호를 교대로 생성할 수 있다.
상기 제1 게이트 신호(G1)는 제1 게이트 클럭 신호(CK1)를 기초로 생성되고, 상기 제2 게이트 신호(G2)는 제2 게이트 클럭 신호(CK2)를 기초로 생성되며, 상기 제3 게이트 신호(G3)는 제3 게이트 클럭 신호(CKB1)를 기초로 생성되고, 상기 제4 게이트 신호(G4)는 제4 게이트 클럭 신호(CKB2)를 기초로 생성되며, 상기 제5 게이트 신호(G5)는 상기 제1 게이트 클럭 신호(CK1)를 기초로 생성되고, 상기 제6 게이트 신호(G6)는 상기 제2 게이트 클럭 신호(CK2)를 기초로 생성될 수 있다. 상기 제7 게이트 신호(G7)는 상기 제3 게이트 클럭 신호(CKB1)를 기초로 생성되고, 상기 제8 게이트 신호(G8)는 상기 제4 게이트 클럭 신호(CKB2)를 기초로 생성되며, 상기 제9 게이트 신호(G9)는 상기 제1 게이트 클럭 신호(CK1)를 기초로 생성되고, 상기 제10 게이트 신호(G10)는 상기 제2 게이트 클럭 신호(CK2)를 기초로 생성되며, 상기 제11 게이트 신호(G11)는 상기 제3 게이트 클럭 신호(CKB1)를 기초로 생성되고, 상기 제12 게이트 신호(G12)는 상기 제4 게이트 클럭 신호(CKB2)를 기초로 생성될 수 있다.
상기 게이트 클럭 신호들은 각각 게이트 온 전압 및 게이트 오프 전압을 갖는다. 상기 게이트 온 전압은 상기 스위칭 소자(TR)를 턴 온하기 위한 전압으로 정의되고, 상기 게이트 오프 전압은 상기 스위칭 소자(TR)를 턴 오프하기 위한 전압으로 정의될 수 있다. 예를 들어, 상기 게이트 온 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 하이 레벨의 전압이고, 상기 게이트 오프 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 로우 레벨의 전압일 수 있다.
본 실시예에서, 상기 게이트 클럭 신호들은 동일한 게이트 온 전압을 갖고, 서로 상이한 게이트 오프 전압을 갖는다.
예를 들어, 상기 제1 내지 제4 게이트 클럭 신호 각각은 순차적으로 서로 상이한 제1 게이트 오프 전압, 제2 게이트 오프 전압 및 제3 게이트 오프 전압을 가질 수 있다.
예를 들어, 상기 제1 게이트 클럭 신호(CK1)는 적색 서브 픽셀에 인가되는 제1 게이트 신호, 녹색 서브 픽셀에 인가되는 제5 게이트 신호 및 청색 서브 픽셀에 인가되는 제9 게이트 신호를 순차적으로 생성할 수 있다.
예를 들어, 상기 제2 게이트 클럭 신호(CK2)는 녹색 서브 픽셀에 인가되는 제2 게이트 신호, 청색 서브 픽셀에 인가되는 제6 게이트 신호 및 적색 서브 픽셀에 인가되는 제10 게이트 신호를 순차적으로 생성할 수 있다.
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 14는 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 클럭 신호를 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 게이트 클럭 신호의 위상을 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2 및 도 11 내지 도 13을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들(SP)을 포함한다.
각 서브 픽셀(SP)은 스위칭 소자(TR), 상기 스위칭 소자(TR)에 전기적으로 연결된 서브 픽셀 전극(SPE)을 포함할 수 있다. 상기 서브 픽셀들(SP)은 매트릭스 형태로 배치될 수 있다.
상기 표시 패널(100)의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시할 수 있다. 상기 표시 패널(100)의 제1 서브 픽셀 행(SPR1)은 적색 서브 픽셀들을 포함하고, 제2 서브 픽셀 행(SPR2)은 녹색 서브 픽셀들을 포함하며, 제3 서브 픽셀 행(SPR3)은 청색 서브 픽셀들을 포함하고, 제4 서브 픽셀 행(SPR4)은 적색 서브 픽셀들을 포함하며, 제5 서브 픽셀 행(SPR5)은 녹색 서브 픽셀들을 포함하고, 제6 서브 픽셀 행(SPR6)은 청색 서브 픽셀들을 포함할 수 있다. 상기 표시 패널(100)의 제7 서브 픽셀 행(SPR7)은 적색 서브 픽셀들을 포함하고, 제8 서브 픽셀 행(SPR8)은 녹색 서브 픽셀들을 포함하며, 제9 서브 픽셀 행(SPR9)은 청색 서브 픽셀들을 포함하고, 제10 서브 픽셀 행(SPR10)은 적색 서브 픽셀들을 포함하며, 제11 서브 픽셀 행(SPR11)은 녹색 서브 픽셀들을 포함하고, 제12 서브 픽셀 행(SPR12)은 청색 서브 픽셀들을 포함할 수 있다.
상기 게이트 구동부(300)는 서로 다른 위상을 갖는 4개의 게이트 클럭 신호들(CK1, CK2, CKB1, CKB2)을 기초로 게이트 신호를 교대로 생성할 수 있다.
상기 제1 게이트 신호(G1)는 제1 게이트 클럭 신호(CK1)를 기초로 생성되고, 상기 제2 게이트 신호(G2)는 제2 게이트 클럭 신호(CK2)를 기초로 생성되며, 상기 제3 게이트 신호(G3)는 제3 게이트 클럭 신호(CKB1)를 기초로 생성되고, 상기 제4 게이트 신호(G4)는 제4 게이트 클럭 신호(CKB2)를 기초로 생성되며, 상기 제5 게이트 신호(G5)는 상기 제1 게이트 클럭 신호(CK1)를 기초로 생성되고, 상기 제6 게이트 신호(G6)는 상기 제2 게이트 클럭 신호(CK2)를 기초로 생성될 수 있다. 상기 제7 게이트 신호(G7)는 상기 제3 게이트 클럭 신호(CKB1)를 기초로 생성되고, 상기 제8 게이트 신호(G8)는 상기 제4 게이트 클럭 신호(CKB2)를 기초로 생성되며, 상기 제9 게이트 신호(G9)는 상기 제1 게이트 클럭 신호(CK1)를 기초로 생성되고, 상기 제10 게이트 신호(G10)는 상기 제2 게이트 클럭 신호(CK2)를 기초로 생성되며, 상기 제11 게이트 신호(G11)는 상기 제3 게이트 클럭 신호(CKB1)를 기초로 생성되고, 상기 제12 게이트 신호(G12)는 상기 제4 게이트 클럭 신호(CKB2)를 기초로 생성될 수 있다.
상기 게이트 클럭 신호들은 각각 게이트 온 전압 및 게이트 오프 전압을 갖는다. 상기 게이트 온 전압은 상기 스위칭 소자(TR)를 턴 온하기 위한 전압으로 정의되고, 상기 게이트 오프 전압은 상기 스위칭 소자(TR)를 턴 오프하기 위한 전압으로 정의될 수 있다. 예를 들어, 상기 게이트 온 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 하이 레벨의 전압이고, 상기 게이트 오프 전압은 상기 게이트 클럭 신호 및 상기 게이트 신호의 로우 레벨의 전압일 수 있다.
본 실시예에서, 상기 게이트 클럭 신호들은 상이한 게이트 온 전압을 갖고, 서로 상이한 게이트 오프 전압을 갖는다.
예를 들어, 상기 제1 내지 제4 게이트 클럭 신호 각각은 순차적으로 서로 상이한 제1 게이트 온 전압, 제2 게이트 온 전압 및 제3 게이트 온 전압 및 서로 상이한 제1 게이트 오프 전압, 제2 게이트 오프 전압 및 제3 게이트 오프 전압을 가질 수 있다.
예를 들어, 상기 제1 게이트 클럭 신호(CK1)는 적색 서브 픽셀에 인가되는 제1 게이트 신호, 녹색 서브 픽셀에 인가되는 제5 게이트 신호 및 청색 서브 픽셀에 인가되는 제9 게이트 신호를 순차적으로 생성할 수 있다.
예를 들어, 상기 제2 게이트 클럭 신호(CK2)는 녹색 서브 픽셀에 인가되는 제2 게이트 신호, 청색 서브 픽셀에 인가되는 제6 게이트 신호 및 적색 서브 픽셀에 인가되는 제10 게이트 신호를 순차적으로 생성할 수 있다.
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 온 전압을 상기 서브 픽셀의 색에 따라 서로 다른 레벨로 조절하여, 서브 픽셀의 색에 따른 킥백 정도의 차이에 따라 발생하는 표시 패널(100)의 표시 오류를 방지할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 오프 전압을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 게이트 오프 전압이 시간의 흐름에 따라 감소하는 것을 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1 내지 도 5 및 도 15를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들(SP)을 포함한다.
각 서브 픽셀(SP)은 스위칭 소자(TR), 상기 스위칭 소자(TR)에 전기적으로 연결된 서브 픽셀 전극(SPE)을 포함할 수 있다. 상기 서브 픽셀들(SP)은 매트릭스 형태로 배치될 수 있다.
도 2의 그래프는 시간의 흐름에 따라 상기 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀의 스위칭 소자의 특성이 열화하는 것을 보여 준다. 따라서, 상기 게이트 오프 전압을 고정된 값이 아닌 시간의 흐름에 따라 가변하도록 설정할 수 있다.
예를 들어, 상기 적색 서브 픽셀에 인가되는 게이트 신호의 제1 게이트 오프 전압(VSS1)은 최초 게이트 오프 전압(VSS0)으로부터 시간의 흐름에 따라 감소할 수 있다.
예를 들어, 상기 녹색 서브 픽셀에 인가되는 게이트 신호의 제2 게이트 오프 전압(VSS2)은 최초 게이트 오프 전압(VSS0)으로부터 시간의 흐름에 따라 감소할 수 있다.
예를 들어, 상기 청색 서브 픽셀에 인가되는 게이트 신호의 제3 게이트 오프 전압(VSS3)은 최초 게이트 오프 전압(VSS0)으로부터 시간의 흐름에 따라 감소할 수 있다.
이 때, 상기 제1 내지 제3 게이트 오프 전압(VSS1 내지 VSS3)의 감소폭은 서로 상이할 수 있다. 예를 들어, 상기 청색 서브 픽셀에 인가되는 상기 제3 게이트 오프 전압(VSS3)의 감소폭(dec3)은 상기 녹색 서브 픽셀에 인가되는 상기 제2 게이트 오프 전압(VSS2)의 감소폭(dec2)보다 클 수 있다. 예를 들어, 상기 녹색 서브 픽셀에 인가되는 상기 제2 게이트 오프 전압(VSS2)의 감소폭(dec2)은 상기 적색 서브 픽셀에 인가되는 상기 제1 게이트 오프 전압(VSS1)의 감소폭(dec1)보다 클 수 있다.
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 16은 본 발명의 다른 실시예에 따른 게이트 신호를 생성하기 위한 게이트 오프 전압을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 게이트 오프 전압이 시간의 흐름에 따라 감소하는 것을 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1 내지 도 5 및 도 15를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들(SP)을 포함한다.
각 서브 픽셀(SP)은 스위칭 소자(TR), 상기 스위칭 소자(TR)에 전기적으로 연결된 서브 픽셀 전극(SPE)을 포함할 수 있다. 상기 서브 픽셀들(SP)은 매트릭스 형태로 배치될 수 있다.
도 2의 그래프는 시간의 흐름에 따라 상기 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀의 스위칭 소자의 특성이 열화하는 것을 보여 준다. 따라서, 상기 게이트 오프 전압을 고정된 값이 아닌 시간의 흐름에 따라 가변하도록 설정할 수 있다.
예를 들어, 상기 적색 서브 픽셀에 인가되는 게이트 신호의 제1 게이트 오프 전압(VSS1)은 최초 게이트 오프 전압(VSS0)으로부터 시간의 흐름에 따라 감소할 수 있다.
예를 들어, 상기 녹색 서브 픽셀에 인가되는 게이트 신호의 제2 게이트 오프 전압(VSS2)은 최초 게이트 오프 전압(VSS0)으로부터 시간의 흐름에 따라 감소할 수 있다.
예를 들어, 상기 청색 서브 픽셀에 인가되는 게이트 신호의 제3 게이트 오프 전압(VSS3)은 최초 게이트 오프 전압(VSS0)으로부터 시간의 흐름에 따라 감소할 수 있다.
이 때, 상기 제1 내지 제3 게이트 오프 전압(VSS1 내지 VSS3)의 감소폭은 서로 상이할 수 있다. 예를 들어, 상기 청색 서브 픽셀에 인가되는 상기 제3 게이트 오프 전압(VSS3)의 감소폭(dec3)은 상기 녹색 서브 픽셀에 인가되는 상기 제2 게이트 오프 전압(VSS2)의 감소폭(dec2)보다 클 수 있다. 예를 들어, 상기 녹색 서브 픽셀에 인가되는 상기 제2 게이트 오프 전압(VSS2)의 감소폭(dec2)은 상기 적색 서브 픽셀에 인가되는 상기 제1 게이트 오프 전압(VSS1)의 감소폭(dec1)보다 클 수 있다.
본 실시예에서, 상기 제1 내지 제3 게이트 오프 전압(VSS1, VSS2, VSS3)은 최초 게이트 오프 전압(VSS0)으로부터 시간의 흐름에 따라 감소하다가 다시 증가할 수 있다. 상기 스위칭 소자(TR)의 특성에 따라, 상기 문턱 전압의 쉬프트 현상은 상기 도 2의 X축 방향에서 좌측으로 진행하다가, 어느 시점(예컨대 t1) 이후로는 다시 우측으로 진행할 수 있다. 따라서, 상기 게이트 오프 전압의 레벨을 시간의 흐름에 따라 감소시키다가 다시 증가시킬 경우, 상기 스위칭 소자(TR)의 문턱 전압의 쉬프트 현상을 보상할 수 있다.
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 17은 본 발명의 다른 실시예에 따른 게이트 신호를 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 충전율 보상 방법을 더 적용하는 것을 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1 내지 도 5 및 도 17을 참조하면, 상기 게이트 신호(G1 내지 G6)는 메인챠지 구간(MC)에 대응하는 메인챠지 게이트 펄스 및 상기 메인챠지 구간(MC)에 선행하는 프리챠지 구간(PC)에 대응하는 프리챠지 게이트 펄스를 포함할 수 있다.
상기 스위칭 소자(TR)의 열화에 의한 표시 오류는 상기 서브 픽셀 전압의 충전율이 부족할 경우, 더욱 심화될 수 있다. 따라서, 도 1 내지 도 16의 실시예에 서브 픽셀 전압의 충전율 증가를 위한 도 17의 프리챠지 구동 방법을 추가하는 경우, 표시 오류를 더욱 감소시킬 수 있다.
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 또한, 서브 픽셀 전압의 충전율을 증가시킬 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 18은 본 발명의 다른 실시예에 따른 로드 신호 및 게이트 신호를 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 충전율 보상 방법을 더 적용하는 것을 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1 내지 도 5 및 도 18을 참조하면, 상기 표시 패널(100)의 하부 영역에 인가되는 게이트 신호(GLP)는 상기 표시 패널(100)의 상부 영역에 인가되는 게이트 신호(GUP)에 비해 로드 신호(TPU, TPL)를 기초로 소정 구간(DEL)만큼 연기되어 인가될 수 있다.
상기 스위칭 소자(TR)의 열화에 의한 표시 오류는 상기 서브 픽셀 전압의 충전율이 부족할 경우, 더욱 심화될 수 있다. 따라서, 도 1 내지 도 16의 실시예에 서브 픽셀 전압의 충전율 증가를 위한 도 18의 게이트 쉬프트 구동 방법을 추가하는 경우, 표시 오류를 더욱 감소시킬 수 있다.
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 또한, 서브 픽셀 전압의 충전율을 증가시킬 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 19는 본 발명의 다른 실시예에 따른 게이트 신호를 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 충전율 보상 방법을 더 적용하는 것을 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1 내지 도 5 및 도 19를 참조하면, 상기 게이트 신호(GEP, GCP)의 게이트 펄스는 정상 구동 영역 및 상기 정상 구동 영역보다 큰 레벨을 갖는 오버 구동 영역을 가질 수 있다. 상기 게이트 신호(GEP, GCP)를 오버 드라이빙할 경우, 상기 게이트 신호에 R-C 딜레이가 발생하더라도 게이트 신호의 파형을 유지하여, 서브 픽셀 전압의 충전율이 감소하는 현상을 방지할 수 있다. 예를 들어, 상기 게이트 신호의 R-C 딜레이가 상대적으로 작은 영역에 인가되는 게이트 신호의 파형은 GEP로 나타낼 수 있다. 예를 들어, 상기 게이트 신호의 R-C 딜레이가 상대적으로 작은 영역은 상기 표시 패널(100)의 가장자리 영역일 수 있다. 예를 들어, 상기 게이트 신호의 R-C 딜레이가 상대적으로 큰 영역에 인가되는 게이트 신호의 파형은 GCP로 나타낼 수 있다. 예를 들어, 상기 게이트 신호의 R-C 딜레이가 상대적으로 큰 영역은 상기 표시 패널(100)의 중앙 영역일 수 있다. 상기 게이트 신호를 오버 드라이빙하므로, 상기 R-C 딜레이가 상대적으로 작은 영역과 큰 영역에서의 상기 게이트 신호의 파형의 차이가 크지 않다. 따라서, 상기 R-C 딜레이와 불구하고 상기 서브 픽셀 전압의 충전율을 높게 유지할 수 있다.
상기 스위칭 소자(TR)의 열화에 의한 표시 오류는 상기 서브 픽셀 전압의 충전율이 부족할 경우, 더욱 심화될 수 있다. 따라서, 도 1 내지 도 16의 실시예에 서브 픽셀 전압의 충전율 증가를 위한 도 19의 게이트 오버드라이빙 구동 방법을 추가하는 경우, 표시 오류를 더욱 감소시킬 수 있다.
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 또한, 서브 픽셀 전압의 충전율을 증가시킬 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 20은 본 발명의 다른 실시예에 따른 수직 개시 신호 및 게이트 신호를 생성하기 위한 게이트 온 전압 및 게이트 오프 전압을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법은 충전율 보상 방법을 더 적용하는 것을 제외하면, 도 1 내지 도 5를 참조하여 설명한 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1 내지 도 5 및 도 20을 참조하면, 상기 게이트 신호의 하이 레벨을 정의하는 게이트 온 전압(VON)은 프레임 내에서 시간에 따라 레벨이 증가(VONP1, VONP2, VONP3, VONP4)할 수 있다. 상기 게이트 신호의 로우 레벨을 정의하는 게이트 오프 전압(VSS)은 상기 프레임 내에서 시간에 따라 레벨이 감소(VSSP1, VSSP2, VSSP3, VSSP4)할 수 있다. 이에 따라, 게이트 라인의 위치에 따른 IR drop으로 인한 게이트 온 전압(VON)과 게이트 오프 전압(VSS)의 레벨 차이를 보상할 수 있다.
상기 스위칭 소자(TR)의 열화에 의한 표시 오류는 상기 서브 픽셀 전압의 충전율이 부족할 경우, 더욱 심화될 수 있다. 따라서, 도 1 내지 도 16의 실시예에 서브 픽셀 전압의 충전율 증가를 위한 도 20의 게이트 슬로프 보상 방법을 추가하는 경우, 표시 오류를 더욱 감소시킬 수 있다.
본 실시예에 따르면, 상기 서브 픽셀에 인가되는 게이트 신호의 게이트 오프 전압은 상기 서브 픽셀의 색에 따라 서로 다른 레벨을 갖는다. 따라서, 서브 픽셀의 색에 따라 서로 다른 정도로 발생하는 스위칭 소자의 열화를 보상할 수 있다. 또한, 서브 픽셀 전압의 충전율을 증가시킬 수 있다. 따라서, 상기 스위칭 소자의 열화로 인한 표시 패널(100)의 표시 오류를 방지할 수 있고, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
이상에서 설명한 본 발명에 따른 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 따르면, 스위칭 소자의 열화에 따른 표시 패널의 표시 오류를 방지하여 표시 품질을 향상시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 타이밍 컨트롤러
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부

Claims (24)

  1. 영상을 표시하는 표시 패널;
    상기 표시 패널에 게이트 신호를 출력하는 게이트 구동부; 및
    상기 표시 패널에 데이터 전압을 출력하는 데이터 구동부를 포함하고,
    상기 표시 패널은 제1 색의 서브 픽셀들을 포함하는 제1 서브 픽셀 행 및 상기 제1 색과 다른 제2 색의 서브 픽셀들을 포함하는 제2 서브 픽셀 행을 포함하고,
    상기 제1 서브 픽셀 행에 출력되는 제1 게이트 신호의 상기 제1 색의 서브 픽셀들의 스위칭 소자를 턴 오프하기 위한 제1 게이트 오프 전압은 상기 제2 서브 픽셀 행에 출력되는 제2 게이트 신호의 상기 제2 색의 서브 픽셀들의 스위칭 소자를 턴 오프하기 위한 제2 게이트 오프 전압과 상이한 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 청색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 오프 전압은 상기 청색을 제외한 다른 색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 오프 전압보다 작은 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 녹색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 오프 전압은 적색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 오프 전압보다 작은 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 제1 서브 픽셀 행에 출력되는 상기 제1 게이트 신호의 상기 제1 서브 픽셀 행의 상기 스위칭 소자를 턴 온하기 위한 제1 게이트 온 전압은 상기 제2 서브 픽셀 행에 출력되는 상기 제2 게이트 신호의 상기 제2 서브 픽셀 행의 상기 스위칭 소자를 턴 온하기 위한 제2 게이트 온 전압과 상이한 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 청색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 온 전압은 상기 청색을 제외한 다른 색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 온 전압보다 작은 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 녹색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 온 전압은 적색 서브 픽셀 행에 출력되는 게이트 신호의 게이트 온 전압보다 작은 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서, 상기 표시 패널의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시하고,
    상기 게이트 구동부는 서로 다른 위상을 갖는 6개의 게이트 클럭 신호들을 기초로 게이트 신호를 교대로 생성하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 제1 및 제7 서브 픽셀 행에 각각 제공되는 제1 및 제7 게이트 신호는 게이트 온 전압 및 제1 게이트 오프 전압을 갖는 제1 게이트 클럭 신호를 기초로 생성되고,
    제2 및 제8 서브 픽셀 행에 각각 제공되는 제2 및 제8 게이트 신호는 상기 게이트 온 전압 및 상기 제1 게이트 오프 전압과 상이한 제2 게이트 오프 전압을 갖는 제2 게이트 클럭 신호를 기초로 생성되며,
    제3 및 제9 서브 픽셀 행에 각각 제공되는 제3 및 제9 게이트 신호는 상기 게이트 온 전압 및 상기 제1 및 제2 게이트 오프 전압과 상이한 제3 게이트 오프 전압을 갖는 제3 게이트 클럭 신호를 기초로 생성되고,
    제4 및 제10 서브 픽셀 행에 각각 제공되는 제4 및 제10 게이트 신호는 상기 게이트 온 전압 및 상기 제1 게이트 오프 전압을 갖는 제4 게이트 클럭 신호를 기초로 생성되며,
    제5 및 제11 서브 픽셀 행에 각각 제공되는 제5 및 제11 게이트 신호는 상기 게이트 온 전압 및 상기 제2 게이트 오프 전압을 갖는 제5 게이트 클럭 신호를 기초로 생성되고,
    제6 및 제12 서브 픽셀 행에 각각 제공되는 제6 및 제12 게이트 신호는 상기 게이트 온 전압 및 상기 제3 게이트 오프 전압을 갖는 제6 게이트 클럭 신호를 기초로 생성되는 것을 특징으로 하는 표시 장치.
  9. 제7항에 있어서, 제1 및 제7 서브 픽셀 행에 각각 제공되는 제1 및 제7 게이트 신호는 제1 게이트 온 전압 및 제1 게이트 오프 전압을 갖는 제1 게이트 클럭 신호를 기초로 생성되고,
    제2 및 제8 서브 픽셀 행에 각각 제공되는 제2 및 제8 게이트 신호는 상기 제1 게이트 온 전압과 상이한 제2 게이트 온 전압 및 상기 제1 게이트 오프 전압과 상이한 제2 게이트 오프 전압을 갖는 제2 게이트 클럭 신호를 기초로 생성되며,
    제3 및 제9 서브 픽셀 행에 각각 제공되는 제3 및 제9 게이트 신호는 상기 제1 및 제2 게이트 온 전압과 상이한 제3 게이트 온 전압 및 상기 제1 및 제2 게이트 오프 전압과 상이한 제3 게이트 오프 전압을 갖는 제3 게이트 클럭 신호를 기초로 생성되고,
    제4 및 제10 서브 픽셀 행에 각각 제공되는 제4 및 제10 게이트 신호는 상기 제1 게이트 온 전압 및 상기 제1 게이트 오프 전압을 갖는 제4 게이트 클럭 신호를 기초로 생성되며,
    제5 및 제11 서브 픽셀 행에 각각 제공되는 제5 및 제11 게이트 신호는 상기 제2 게이트 온 전압 및 상기 제2 게이트 오프 전압을 갖는 제5 게이트 클럭 신호를 기초로 생성되고,
    제6 및 제12 서브 픽셀 행에 각각 제공되는 제6 및 제12 게이트 신호는 상기 제3 게이트 온 전압 및 상기 제3 게이트 오프 전압을 갖는 제6 게이트 클럭 신호를 기초로 생성되는 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서, 상기 표시 패널의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시하고,
    상기 게이트 구동부는 서로 다른 위상을 갖는 12개의 게이트 클럭 신호들을 기초로 게이트 신호를 교대로 생성하는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 제1, 제4, 제7 및 제10 서브 픽셀 행에 각각 제공되는 제1, 제4, 제7 및 제10 게이트 신호는 게이트 온 전압 및 제1 게이트 오프 전압을 갖는 제1, 제4, 제7 및 제10 게이트 클럭 신호를 기초로 생성되고,
    제2, 제5, 제8 및 제11 서브 픽셀 행에 각각 제공되는 제2, 제5, 제8 및 제11 게이트 신호는 상기 게이트 온 전압 및 상기 제1 게이트 오프 전압과 상이한 제2 게이트 오프 전압을 갖는 제2, 제5, 제8 및 제11 게이트 클럭 신호를 기초로 생성되며,
    제3, 제6, 제9 및 제12 서브 픽셀 행에 각각 제공되는 제3, 제6, 제9 및 제12 게이트 신호는 상기 게이트 온 전압 및 상기 제1 및 제2 게이트 오프 전압과 상이한 제3 게이트 오프 전압을 갖는 제3, 제6, 제9 및 제12 게이트 클럭 신호를 기초로 생성되는 것을 특징으로 하는 표시 장치.
  12. 제10항에 있어서, 제1, 제4, 제7 및 제10 서브 픽셀 행에 각각 제공되는 제1, 제4, 제7 및 제10 게이트 신호는 제1 게이트 온 전압 및 제1 게이트 오프 전압을 갖는 제1, 제4, 제7 및 제10 게이트 클럭 신호를 기초로 생성되고,
    제2, 제5, 제8 및 제11 서브 픽셀 행에 각각 제공되는 제2, 제5, 제8 및 제11 게이트 신호는 상기 제1 게이트 온 전압과 상이한 제2 게이트 온 전압 및 상기 제1 게이트 오프 전압과 상이한 제2 게이트 오프 전압을 갖는 제2, 제5, 제8 및 제11 게이트 클럭 신호를 기초로 생성되며,
    제3, 제6, 제9 및 제12 서브 픽셀 행에 각각 제공되는 제3, 제6, 제9 및 제12 게이트 신호는 상기 제1 및 제2 게이트 온 전압과 상이한 제3 게이트 온 전압 및 상기 제1 및 제2 게이트 오프 전압과 상이한 제3 게이트 오프 전압을 갖는 제3, 제6, 제9 및 제12 게이트 클럭 신호를 기초로 생성되는 것을 특징으로 하는 표시 장치.
  13. 제1항에 있어서, 상기 표시 패널의 서브 픽셀 행들은 적색, 녹색, 청색을 교대로 표시하고,
    상기 게이트 구동부는 서로 다른 위상을 갖는 4개의 게이트 클럭 신호들을 기초로 게이트 신호를 교대로 생성하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 제1, 제5 및 제9 서브 픽셀 행에 각각 제공되는 제1, 제5 및 제9 게이트 신호는 제1 게이트 클럭 신호를 기초로 생성되고,
    제2, 제6 및 제10 서브 픽셀 행에 각각 제공되는 제2, 제6 및 제10 게이트 신호는 상기 제1 게이트 클럭 신호와 상이한 제2 게이트 클럭 신호를 기초로 생성되며,
    제3, 제7 및 제11 서브 픽셀 행에 각각 제공되는 제3, 제7 및 제11 게이트 신호는 상기 제1 및 제2 게이트 클럭 신호와 상이한 제3 게이트 클럭 신호를 기초로 생성되고,
    제4, 제8 및 제12 서브 픽셀 행에 각각 제공되는 제4, 제8 및 제12 게이트 신호는 상기 제1 내지 제3 게이트 클럭 신호와 상이한 제4 게이트 클럭 신호를 기초로 생성되는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 제1 내지 제4 게이트 클럭 신호 각각은 순차적으로 서로 상이한 제1 게이트 오프 전압, 제2 게이트 오프 전압 및 제3 게이트 오프 전압을 갖는 것을 특징으로 하는 표시 장치.
  16. 제14항에 있어서, 상기 제1 내지 제4 게이트 클럭 신호 각각은 순차적으로 서로 상이한 제1 게이트 온 전압, 제2 게이트 온 전압 및 제3 게이트 온 전압 및 서로 상이한 제1 게이트 오프 전압, 제2 게이트 오프 전압 및 제3 게이트 오프 전압을 갖는 것을 특징으로 하는 표시 장치.
  17. 제1항에 있어서, 상기 제1 게이트 오프 전압 및 상기 제2 게이트 오프 전압은 시간의 흐름에 따라 가변하며,
    상기 제1 게이트 오프 전압의 가변 폭은 상기 제2 게이트 오프 전압의 가변 폭과 상이한 것을 특징으로 하는 표시 장치.
  18. 제17항에 있어서, 상기 제1 및 제2 게이트 오프 전압은 시간의 흐름에 따라 감소하는 것을 특징으로 하는 표시 장치.
  19. 제17항에 있어서, 상기 제1 및 제2 게이트 오프 전압은 시간의 흐름에 따라 감소하다가 증가하는 것을 특징으로 하는 표시 장치.
  20. 제1항에 있어서, 상기 게이트 신호는 메인챠지 게이트 펄스 및 상기 메인챠지 게이트 펄스에 선행하는 프리챠지 게이트 펄스를 포함하는 것을 특징으로 하는 표시 장치.
  21. 제1항에 있어서, 상기 표시 패널의 하부 영역에 인가되는 게이트 신호는 상기 표시 패널의 상부 영역에 인가되는 게이트 신호에 비해 로드 신호를 기초로 연기되어 인가되는 것을 특징으로 하는 표시 장치.
  22. 제1항에 있어서, 상기 게이트 신호의 게이트 펄스는 정상 구동 영역 및 상기 정상 구동 영역보다 큰 레벨을 갖는 오버 구동 영역을 갖는 것을 특징으로 하는 표시 장치.
  23. 제1항에 있어서, 상기 게이트 신호의 하이 레벨을 정의하는 게이트 온 전압은 프레임 내에서 시간에 따라 레벨이 증가하고,
    상기 게이트 신호의 로우 레벨을 정의하는 게이트 오프 전압은 상기 프레임 내에서 시간에 따라 레벨이 감소하는 것을 특징으로 하는 표시 장치.
  24. 표시 패널에 게이트 신호를 출력하는 단계; 및
    상기 표시 패널에 데이터 전압을 출력하는 단계를 포함하고,
    상기 표시 패널은 제1 색의 서브 픽셀들을 포함하는 제1 서브 픽셀 행 및 상기 제1 색과 다른 제2 색의 서브 픽셀들을 포함하는 제2 서브 픽셀 행을 포함하고,
    상기 제1 서브 픽셀 행에 출력되는 제1 게이트 신호의 상기 제1 색의 서브 픽셀들의 스위칭 소자를 턴 오프하기 위한 제1 게이트 오프 전압은 상기 제2 서브 픽셀 행에 출력되는 제2 게이트 신호의 상기 제2 색의 서브 픽셀들의 스위칭 소자를 턴 오프하기 위한 제2 게이트 오프 전압과 상이한 것을 특징으로 하는 표시 패널의 구동 방법.
KR1020170084501A 2017-07-03 2017-07-03 표시 장치 및 이를 이용한 표시 패널의 구동 방법 KR102362880B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170084501A KR102362880B1 (ko) 2017-07-03 2017-07-03 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US15/906,058 US11257450B2 (en) 2017-07-03 2018-02-27 Display apparatus and method of driving display panel using the same
CN201810720705.9A CN109215588B (zh) 2017-07-03 2018-07-03 显示装置和驱动显示面板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170084501A KR102362880B1 (ko) 2017-07-03 2017-07-03 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20190004411A KR20190004411A (ko) 2019-01-14
KR102362880B1 true KR102362880B1 (ko) 2022-02-15

Family

ID=64739103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170084501A KR102362880B1 (ko) 2017-07-03 2017-07-03 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Country Status (3)

Country Link
US (1) US11257450B2 (ko)
KR (1) KR102362880B1 (ko)
CN (1) CN109215588B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190105187A (ko) * 2018-03-02 2019-09-16 삼성디스플레이 주식회사 액정 표시 장치 및 이를 포함하는 전자 기기

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210075277A (ko) * 2019-12-12 2021-06-23 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법
KR20210116786A (ko) * 2020-03-16 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN115762418A (zh) * 2021-09-03 2023-03-07 乐金显示有限公司 像素电路、像素电路驱动方法及包括像素电路的显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150868A1 (en) * 2006-12-22 2008-06-26 Industrial Technology Research Institute Color passive matrix bistable liquid crystal display system and method for driving the same
KR101255705B1 (ko) * 2006-06-30 2013-04-17 엘지디스플레이 주식회사 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486906B1 (ko) 2001-09-19 2005-05-03 엘지전자 주식회사 일렉트로 루미네센스 표시소자의 구동장치 및 방법
TWI354975B (en) * 2002-09-05 2011-12-21 Semiconductor Energy Lab Light emitting device and driving method thereof
KR101189272B1 (ko) 2005-08-23 2012-10-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20070044596A (ko) 2005-10-25 2007-04-30 삼성전자주식회사 액정표시장치 및 이의 구동방법
TWI336873B (en) 2007-03-13 2011-02-01 Au Optronics Corp Color sequential display with a delay control of backlight timing and controlling method thereof
TWI398849B (zh) * 2008-12-10 2013-06-11 Au Optronics Corp 顯示面板的驅動方法
KR101117736B1 (ko) 2010-02-05 2012-02-27 삼성모바일디스플레이주식회사 디스플레이 장치
KR20120134804A (ko) * 2011-06-03 2012-12-12 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20130019776A (ko) * 2011-08-18 2013-02-27 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US9734757B2 (en) * 2012-10-17 2017-08-15 Joled Inc. Gate driver integrated circuit, and image display apparatus including the same
KR102043165B1 (ko) 2013-01-30 2019-11-12 삼성디스플레이 주식회사 표시 장치
KR102037688B1 (ko) 2013-02-18 2019-10-30 삼성디스플레이 주식회사 표시 장치
KR102060627B1 (ko) * 2013-04-22 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102211764B1 (ko) * 2014-04-21 2021-02-05 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR102194666B1 (ko) 2014-07-02 2020-12-24 삼성디스플레이 주식회사 표시 패널
KR20160055368A (ko) * 2014-11-07 2016-05-18 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102431311B1 (ko) * 2015-01-15 2022-08-12 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
KR102348945B1 (ko) 2015-06-02 2022-01-11 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법, 및 이를 포함하는 표시 장치
KR20170064632A (ko) 2015-12-01 2017-06-12 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
CN105489186B (zh) * 2016-01-25 2018-03-30 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255705B1 (ko) * 2006-06-30 2013-04-17 엘지디스플레이 주식회사 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법
US20080150868A1 (en) * 2006-12-22 2008-06-26 Industrial Technology Research Institute Color passive matrix bistable liquid crystal display system and method for driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190105187A (ko) * 2018-03-02 2019-09-16 삼성디스플레이 주식회사 액정 표시 장치 및 이를 포함하는 전자 기기
KR102579347B1 (ko) * 2018-03-02 2023-09-18 삼성디스플레이 주식회사 액정 표시 장치 및 이를 포함하는 전자 기기

Also Published As

Publication number Publication date
CN109215588A (zh) 2019-01-15
US11257450B2 (en) 2022-02-22
KR20190004411A (ko) 2019-01-14
US20190005907A1 (en) 2019-01-03
CN109215588B (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
US20210407376A1 (en) Pixel circuit, driving method, and display apparatus
US9361821B2 (en) Display device
US10332466B2 (en) Method of driving display panel and display apparatus for performing the same
KR102362880B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
KR20110111864A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US20170154591A1 (en) Pixel driving circuit and driving method thereof
US10741132B2 (en) Shift register circuit and driving method thereof, gate driving circuit, and display device
KR20200058847A (ko) 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
US9293100B2 (en) Display apparatus and method of driving the same
US11094276B2 (en) Gate driver, display apparatus including the same and method of driving display panel using the same
US11011126B2 (en) Display device and display controller
US20150091883A1 (en) Display device and driving method thereof
US20090207192A1 (en) Data line driving circuit outputting gradation signals in different timing, display device, and data line driving method
US9852707B2 (en) Display apparatus
KR100386128B1 (ko) 액정디스플레이 및 그 구동방법
KR102447544B1 (ko) 충전율 보상 기능을 갖는 표시 장치
US20190287458A1 (en) Gate driver, display apparatus having the same and method of driving display panel using the same
KR20200057530A (ko) 표시 장치
US10529292B2 (en) Method of driving display panel and display apparatus for performing the same
KR102581368B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR20190017603A (ko) 데이터 드라이버, 및 이를 포함하는 디스플레이 장치
TW201340065A (zh) 閘極驅動器
KR102437181B1 (ko) 평판 표시 장치
KR20160031146A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant