KR20070044596A

KR20070044596A - 액정표시장치 및 이의 구동방법

Info

Publication number: KR20070044596A
Application number: KR1020050100683A
Authority: KR
Inventors: 모상문; 황인재
Original assignee: 삼성전자주식회사
Priority date: 2005-10-25
Filing date: 2005-10-25
Publication date: 2007-04-30

Abstract

표시 특성을 향상하기 위한 액정표시장치 및 이의 구동방법이 개시된다. 액정패널은 서로 인접하는 게이트 선들과 서로 인접하는 데이터 선들에 의해 정의되는 각 영역에 서로 다른 시간 동안 충전되는 제1 화소부 및 제2 화소부를 갖는다. 데이터 구동부는 데이터 신호를 액정패널에 제공한다.

게이트 구동부는 액정패널로 게이트 신호를 제1 화소부와 제2 화소부에 서로 다른 게이트 오프 전압을 인가하여 킥백 전압이 두 화소부에 동일하게 한다.

이에 따라, 첫 번째 픽셀과 두 번째 픽셀이 서로 인접하는 데이터 라인에 의해 둘러싸이는 소스 반감 구조에서, 서로 다른 게이트 전압파형을 인가 함으로서 한 프레임에서 서로 다른 화소부에 발생하는 킥백 전압을 보상하여 세로줄성 플리커링 현상을 제거할 수 있다.

액정, 게이트 오프 전압, 소스 반감, 충전량

Description

액정표시장치 및 이의 구동방법{LIQUID CRYSTAL DIISPLAY, AND METHOD FOR DIRIVING THEREOF}

도 1은 본 발명의 실시예에 따른 액정표시장치를 설명하는 블록도이다.

도 2는 본 발명의 실시예에 따른 액정표시장치의 한 화소에 대한 등가 회로도이다.

도 3은 본 발명의 실시예에 따른 액정패널의 구조도이다.

도 4은 본 발명의 실시예에 따른 도 3의 상세한 액정 표시부 배치도이다.

도 5a는 종래 기술에 따른 게이트 신호가 인가될 때 동일한 데이터선에 연결되어 있고 행 방향으로 인접한 한 쌍의 화소 전극 각각에 대한 화소 전극 전압의 변화를 나타내는 그래프이다.

도 5b는 상기 도 5a의 게이트 전압을 나타내는 그래프이다.

도 6는 본 발명에 따른 1에 도시된 제1 및 제2 게이트 구동부에서 출력되는 게이트 신호를 설명하는 파형도이다.

도 7은 본 발명의 실시예에 따라 게이트 신호가 인가될 때 동일한 데이터선에 연결되어 있고 행 방향으로 인접한 한 쌍의 화소 전극 각각에 대한 화소 전극 전압의 변화를 나타내는 도면이다.

<도면의 주요부분에 대한 부호의 설명>

110 : 타이밍 제어부 120 : 데이터 구동부

130, 140 : 게이트 구동부 150 : 액정패널

본 발명은 액정표시장치 및 이의 구동방법에 관한 것으로, 보다 상세하게는 표시 특성을 향상하기 위한 액정표시장치 및 이의 구동방법에 관한 것이다.

일반적으로 액정표시장치는 두 개의 기판간에 주입된 이방성 유전율을 갖는 액정물질에 세기가 조절된 전계를 인가하여 액정물질을 투과하는 광량을 조절하므로써, 원하는 화상을 얻는 표시장치이다.

액정표시장치는 게이트 전압이 게이트 전극에 인가되면, 스위칭 소자가 턴온된다. 스위칭 소자가 턴온되면 세기가 조절된 데이터 전압이 상기 스위칭 소자를 통해서 화소전극에 인가된다. 이와 같은 가변적인 데이터 전압은 액정의 분극 상태를 단계적으로 바꾸기 때문에 액정표시장치에서 다양한 그레이 레벨을 표현할 수 있다.

액정표시장치는 소스 구동 IC와 이를 구동하는 소스 PCB, 그리고 게이트 구동 IC와 이를 구동하는 게이트 PCB로 구성된다. 액정표시장치의 사용이 보편화됨에 따라, 제조 업체측에서는 원가 절감 및 효율적인 구동을 위해 소스 구동 IC의 수를 줄이려는 노력들이 진행되고 있다.

이러한 노력들 중의 하나는 첫 번째 화소부와 두 번째 화소부가 서로 인접하는 데이터 선에 의해 둘러싸이는 소스 반감 구조를 갖는 액정표시장치를 채용한다.

하지만, 소스 반감 구조에서, 첫 번째 화소부를 충전시킨 후 두 번째 화소부를 충전시키면, 미리 충전된 첫 번째 화소부에는 두 번째 화소부의 충전에 따라 커플링 캐패시터에 의해 충전량(charge quantity)이 감소한다.

충전량 감소는 화면 전체적으로 보았을 때, 세로줄로 나타나는 플리커링 현상이 발생되는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 소스 반감 구조에서 충전량 감소에 의해 유발되는 세로줄성 플리커링 현상을 방지하여 표시 특성을 향상하기 위한 액정표시장치를 제공하는 것이다.

본 발명의 다른 목적은 상기한 액정표시장치의 구동방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 액정표시장치는 액정패널, 데이터 구동부 및 게이트 구동부를 포함한다. 액정패널은 서로 인접하는 게이트 선들과 서로 인접하는 데이터 선들에 의해 정의되는 각 영역에 서로 다른 시간 동안 충전되는 제1 화소부 및 제2 화소부를 갖는다.

데이터 구동부는 데이터 신호를 상기 액정패널에 제공한다. 게이트 구동부는 액정패널로 게이트 신호를 제1 화소부와 제2 화소부에 서로 다른 게이트 오프 전압 을 인가하여 킥백 전압이 두 화소부에 동일하게 한다.

본 발명의 목적을 실현하기 위하여 다른 실시예에 따른 액정표시장치는 액정패널, 데이터 구동부, 제1 게이트 구동부 및 제2 게이트 구동부를 포함한다. 액정패널은 서로 인접하는 게이트 선들과 서로 인접하는 데이터 선들에 의해 정의되는 각 영역에 서로 다른 시간 동안 충전되는 제1 화소부 및 제2 화소부를 갖는다. 데이터 구동부는 데이터 전압을 액정패널에 제공한다.

제1 게이트 구동부는 선충전된 제1 화소부에 제2 화소부의 후충전에 따른 상기 제1 화소부의 충전량 감소를 보상하기 위해, 제1 화소부에 전기적으로 연결된 게이트 선에 제1 레벨의 게이트 오프 전압을 제1 게이트 신호를 출력한다. 제2 게이트 구동부는 제2 화소부에 전기적으로 연결된 게이트 선에 제1 레벨의 게이트 오프 전압보다 낮은 제2 레벨의 게이트 오프 전압의 제2 게이트 신호를 출력한다.

본 발명의 또다른 예에 따른 액정 표시장치는 제1 액정 캐패시터, 제2 액정 캐패시터 및 구동부를 포함한다. 상기 제1 액정 캐패시터는 n번째 게이트 라인에 연결된다. 상기 제2 액정 캐패시터는 (n+1)번째 게이트 라인에 연결되고, 상기 제1 액정 캐패시터와 동일한 데이터 라인에 연결되며, 상기 제1 액정 캐패시터에 이웃하도록 배치된다. 상기 구동부는 제1 액정 캐패시터 및 상기 제2 액정 캐패시터 를 구동하며, 상기 구동부는 제1 데이터 전압을 상기 제1 액정 캐패시터에 인가하고, 상기 제1 데이터 전압보다 작은 제2 데이터 전압을 상기 제2 액정 캐패시터에 인가한다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. 도 1은 본 발명의 실시예에 따른 액정표시장치를 설명하는 블록도이다. 도 2는 본 발명의 실시예에 따른 액정표시장치의 한 화소에 대한 등가 회로도이다.

도 1 및 도 2를 참조하면, 액정표시장치(1000)는 제1 타이밍 제어부(110), 제1 데이터 구동부(120), 제1 게이트 구동부(130), 제2 게이트 구동부(140) 및 액정패널(150)을 포함한다. 타이밍 제어부(110)는 외부로부터 제1 데이터 신호(DATA1), 각종 동기 신호들(Hsync, Vsync), 데이터 인에이블 신호(DE) 및 메인 클럭(MCLK)을 제공받아, 제2 데이터 신호(DATA2)와, 제2 데이터 신호(DATA2)의 출력을 위한 데이터 구동 신호(LOAD, STH)를 제1 데이터 구동부(120)에 출력한다.

타이밍 제어부(110)는 제1 게이트 구동 신호(GCK1, STV1) 및 제1 게이트 온/오프 전압(VON1/VOFF1)을 제1 게이트 구동부(130)에 출력하고, 제2 게이트 구동 신호(GCK2, STV2) 및 제2 게이트 온/오프 전압(VON2/VOFF2)을 제2 게이트 구동부(140)에 출력한다. 여기서, 제1 수직개시신호(STV1)는 제2 수직개시신호(STV2)보다 앞선다. 이에 따라 제1 게이트 구동부(130)가 액티브된 후 제2 게이트 구동부(140)가 액티브된다. 제1 스캔개시신호(STV1)와 제2 스캔개시신호(STV2)는 1/2H 구간만큼 이격된다.

도 3은 본 발명의 실시예에 따른 액정패널의 구조도이다.

액정패널(150)은 도 3에서 같이 복수의 게이트 선( Gi, Gi+1, Gi+2, )와 복수의 데이터 선(..Dj, Dj+1, Dj+2, ) 및 대략 행렬의 형태로 배열된 복수의 화소(Px)를 포함한다. 또한 액정 패널(150)은 서로 마주 보는 하부 및 상부 기판(100, 200)과 둘 사이에 들어 있는 액정층(3)을 포함한다. 표시 신호선(G1-G2n, D1-Dm)은 게이트 신호를 전달하는 복수의 게이트선(G1-G2n)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1-G2n)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.

각 화소는 게이트선(G1-G2n) 및 데이터선(D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storGie capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.

각 화소의 스위칭 소자(Q)는 하부 기판(100)에 구비되어 있는 박막 트랜지스터 등으로 이루어지며, 게이트선(G1-G2n)에 연결되어 있는 제어 단자, 데이터선(D1-Dm)에 연결되어 있는 입력 단자, 그리고 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있는 출력 단자를 가지는 삼단자 소자이다.

액정 축전기(CLC)는 하부 기판(100)의 화소 전극(190)과 공통 전극 기판인 상부 기판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 기판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 기판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 기판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소가 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 원색을 표시하게(시간 분할) 하여 이들 원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다.

도 2는 공간 분할의 한 예로서 각 화소가 상부 기판(200)의 영역에 원색 중 하나를 표시하는 색필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 기판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.

액정 기판 조립체(300)의 두 기판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.

그러면, 본 발명의 실시예에 따른 게이트선, 데이터선 및 화소의 배치에 대하여 도 3을 참고로 하여 상세하게 설명한다.

도 1 및 3에 도시한 바와 같이, 한 쌍의 게이트선(G1 및 G2, G3 및 G4)은 한 행의 화소 전극(190) 위아래에 배치되어 있다. 또한 데이터선(D1-Dm)은 두 열의 화소 전극(190) 사이에 하나씩 배치되어 있다. 즉, 한 쌍의 화소열 사이에 하나의 데이터선이 배치되어 있다. 이들 게이트선(G1-G2n) 및 데이터선(D1-Dm)과 화소 전극(190) 간의 연결을 좀더 자세히 설명한다.

화소 전극(190)의 위쪽과 아래쪽에 연결된 복수 쌍의 게이트선(G1-G2n)은 각 화소 전극(190)의 위쪽 또는 아래쪽에 배치된 스위칭 소자(Q)를 통해 해당 화소 전극(190)에 연결된다.

예컨데, 홀수 번째 화소행에서, 데이터선(D1-Dm)을 중심으로 좌측에 위치한 스위칭 소자(Q)는 위쪽에 위치한 게이트선(G1, G5, G9,...)에 연결되어 있고, 데이터선(D1-Dm)을 중심으로 우측에 위치한 스위칭 소자(Q)는 아래쪽에 위치한 게이트선(G2, G6, G10,...)에 연결되어 있다. 반면에 짝수 번째 화소행에서 위치한 위쪽 게이트선(G3, G7, G11,...) 및 아래쪽 게이트선(G4, G8, G12,...)과 스위칭 소자(Q)와의 연결은 홀수 번째 화소행과 반대이다. 즉, 데이터선(D1-Dm)을 중심으로 우측에 위치한 스위칭 소자(Q)는 위쪽에 위치한 게이트선(G3, G7, G11,...)에 연결되어 있고, 데이터선(D1-Dm)을 중심으로 좌측에 위치한 스위칭 소자(Q)는 아래쪽에 위치한 게이트선(G4, G8, G12,...)에 연결되어 있다.

홀수 번째 행의 화소 전극(190) 중 데이터선(D1-Dm)을 중심으로 좌측에 위치한 화소 전극(190)은 스위칭 소자(Q)를 통해 바로 인접한 데이터선(D1-Dm)에 연결되어 있고, 데이터선(D1-Dm)을 중심으로 우측에 위치한 화소 전극(190)은 스위칭 소자(Q)를 통해 차인접한 데이터선에 연결되어 있다. 짝수 번째 행의 화소 전극(190) 중 데이터선(Dj1-Djm)을 중심으로 좌측에 위치한 화소 전극(190)은 스위칭 소자(Q)를 통해 바로 이전의 데이터선에 연결되어 있고, 데이터선(D1-Dm)을 중심으로 우측에 위치한 화소 전극(190)은 스위칭 소자(Q)를 통해 바로 인접한 데이터선에 연결되어 있다. 첫 번째 열 짝수 번째 행의 화소 전극(190)은 마지막 데이터선(Dm)에 연결된 별도의 연결선(도시하지 않음)에 연결되어 있을 수 있고, 마지막 열 홀수 번째 행의 화소 전극(190)은 첫 번째 데이터선(D1)에 연결된 연결선에 연결되어 있을 수 있다.

도 3에 도시한 배치에서 스위칭 소자(Q)의 위치는 매 화소행마다 바뀐다. 즉, 홀수 번째 행에 위치한 화소쌍 중 데이터선(D1-Dm)의 왼쪽에 위치한 화소에는 우측 상단부에 스위칭 소자(Q)가 형성되어 있고, 데이터선(D1-Dm)의 오른쪽에 위치한 화소에는 우측 하단부에 스위칭 소자(Q)가 형성되어 있다.

반면에 짝수 번째 행에 위치한 화소의 스위칭 소자(Q)의 형성 위치는 인접한 화소행의 형성 위치와 정반대이다. 즉, 짝수 번째 행에 위치한 화소쌍 중 데이터선(D1-Dm)의 왼쪽에 위치한 화소에는 좌측 하단부에 스위칭 소자(Q)가 형성되어 있고, 데이터선(D1-Dm)의 오른쪽에 위치한 화소에는 좌측 상단부에 스위칭 소자(Q)가 형성되어 있다.

도 3에 도시한 화소 전극(190)과 데이터선(D1-Dm)의 연결을 정리하면, 각 화소행에서, 인접한 두 데이터선 사이에 위치한 두 화소의 스위칭 소자(Q)는 동일한 데이터선에 연결되어 있다. 즉, 홀수 번째 화소행에서 두 데이터선 사이에 형성된 두 화소의 스위칭 소자(Q)는 오른쪽에 위치한 데이터선에 연결되어 있고, 짝수 번째 화소행에서 두 데이터선 사이에 형성된 두 화소의 스위칭 소자(Q)는 왼쪽에 위 치한 데이터선에 연결되어 있다.

도 3에 도시한 배치는 단지 하나의 예이고, 홀수 번째 행과 짝수 번째 행의 화소 전극(190)과 데이터선(D1-Dm) 및 게이트선(G1-G2n)의 연결은 서로 바뀔 수 있으며, 또한 다른 연결 관계를 가질 수 있다.

그러면, 이러한 액정패널에 형성된 화소부를 도4을 참고하여 상세하게 설명한다. 제1 화소부(P1)는 제1 게이트 라인(G1)에 전기적으로 연결되고, 제2 화소부(P2)는 제2 게이트 라인(G2)에 전기적으로 연결된다. 제1 화소부(P1)는 제1 데이터 라인(D1)에 전기적으로 연결되고, 제2 화소부(P2)는 제2 데이터 라인(D2)에 전기적으로 연결된다.

제1 화소부(P1)에는 제1 게이트 라인(G2)에서 분기된 게이트 전극, 제1 데이터 라인(D1)에서 분기된 소스 전극과 드레인 전극으로 이루어진 제1 트랜지스터(Q1) 및 제1 화소전극(210)이 형성된다. 제1 트랜지스터(Q1)의 드레인 전극은 제1 콘택홀(215)을 통해 제1 화소전극(191)과 전기적으로 연결된다.

제2 화소부(P2)에는 제2 게이트 라인(G2)에서 분기된 게이트 전극, 제2 데이터 라인(D2)에서 분기된 소스 전극과 드레인 전극으로 이루어진 제2 트랜지스터(Q2) 및 제2 화소전극(192)이 형성된다. 제2 트랜지스터(Q2)의 드레인 전극은 제2 콘택홀(225)을 통해 제2 화소전극(192)과 전기적으로 연결된다.

한편, 제1 게이트 라인(G1)에 인접하고, 제1 게이트 라인(G1)과 평행하도록 연장되어 제1 및 제2 화소부(P1,P2)에 걸쳐서 제1 유지 축전기 라인(240a)이 형성되며, 제2 게이트 라인(G2)에 인접하고, 제2 게이트 라인(G2)과 평행하도록 연장되 어 제1 및 제2 화소부(P1,P2)에 걸쳐서 제2 유지 축전기 라인(240b)이 형성된다.

제1 화소부(P1)에는 제1 유지 축전기 라인(240a)의 일단과 제2 유지 축전기 라인(240b)의 일단을 연결시키고, 제1 데이터 라인(D1)과 평행한 제3 유지 축전기 라인(240c)이 형성된다. 예를들어, 제3 유지 축전기 라인(240c)은 제1 화소전극(210)과 일부 오버레이되도록 형성된다.

또한, 제2 화소부(P1)에는 제1 유지 축전기 라인(240a)의 타단과 제2 유지 축전기 라인(240b)의 타단을 연결시키고, 제3 유지 축전기 라인(240c) 및 제2 데이터 라인(Dj2)과 평행한 제4 유지 축전기 라인(240d)이 형성된다. 예를들어, 제4 유지 축전기 라인(240d)은 제2 화소전극(220)과 일부 오버레이되도록 형성된다.

제1 및 제2 화소부(P1,P2)가 인접하는 영역에서 제1 유지 축전기 라인(240a)과 제2 유지 축전기 라인(240b)의 중앙을 서로 연결하고, 제1 및 제2 데이터 라인(Dj1,Dj2)에 평행하도록 연장되도록 제5 유지 축전기 라인(240e)이 형성된다. 예를들어, 제5 유지 축전기 라인(240e)은 제1 화소전극(210)과 일부 오버레이되고, 제2 화소전극(220)과 일부 오버레이되도록 형성된다. 따라서, 제1 화소부(P1)와 제2 화소부(P2)는 제5 유지 축전기 라인(240e)을 공유한다.

여기서, 제1 및 제2 유지 축전기 라인(240a,240b)의 일부, 제3 유지 축전기 라인(240c) 및 제5 유지 축전기 라인(240e)의 일부에 의해 유지 축전기(Cst)의 하부전극이 형성된다. 또한, 제1 및 제2 유지 축전기 라인(240a,240b)의 일부, 제4 유지 축전기 라인(240d) 및 제5 유지 축전기 라인(240e)의 일부에 의해 유지 축전기(Cst)의 하부전극이 형성된다.

제1 내지 제5 유지 축전기 라인(240a~240e)은 제1 및 제2 트랜지스터(Q1,Q2)의 소스 전극 및 드레인 전극을 형성하는 동일 금속물질로 동일 공정에서 형성된다.

따라서, 제1 내지 제5 유지 축전기 라인(240a~240e)은 제1 및 제2 트랜지스터(Q1,Q2)의 게이트 절연막 위에 형성되어 유지 축전기(Cst)의 하부전극을 정의하고, 제1 내지 제5 유지 축전기 라인(240a~240e) 상부에는 절연막(도시되지 않음)이 형성되어 유지 축전기(Cst)의 유전체를 정의하며, 상기 절연막(도시되지 않음) 위에 형성된 제1 및 제2 화소전극(210,220)은 유지 축전기(Cst)의 상부전극을 정의한다.

인접한 두 게이트선(G1, G2) 각각에서 인접한 화소 전극(191, 192)가 존재한다.

따라서, 화소전극(191)과 게이트선(G1, G2) 사이에 발생하는 기생용량과 화소전극(192)과 게이트선(G1, G2) 사이에 발생하는 기생용량과의 차이에 의한 두 화소간의 충전 전압 차이로 인한 세로줄 불량이 줄어든다. 이에 대하여, 도5 을 참고로 하여 좀더 상세하게 설명한다.

도 5a는 종래 기술에 따른 게이트 신호가 인가될 때 동일한 데이터선에 연결되어 있고 행 방향으로 인접한 한 쌍의 화소 전극 각각에 대한 화소 전극 전압의 변화를 나타내는 도면이다. 도 5b는 상기 도 5a의 게이트 전압을 나타내는 그래프이다. 도5a 및 도5b에 도시한 바와 같이, j번째 데이터선(Dj)에 연결되어 있고 행 방향으로 인접한 두 화소 전극(PXa, PXb)에 데이터 전압을 인가할 때, 이들 각 화소 전극(PXa, PXb)에 충전되는 화소 전극 전압(PVa, PVb)에 대한 변화를 살펴본다. 이때, 데이터선(Dj)을 통해 인가되는 데이터 전압의 극성은 정(+) 극성으로 가정한다.

먼저, 게이트선(Gi)을 통해 인가되는 게이트 신호(Gi)가 도5b에 도시한 것처럼, 게이트 온 전압(Von)을 인가하면, 게이트선(Gi)에 연결된 스위칭 소자(Q1)가 턴온된다. 이로 인해, 전반 1/2H 동안에는 이전 화소행의 데이터선(Dj)에 연결된 화소 전극에 인가되는 데이터 전압이 인가되어 예비 충전되고, 후반 1/2H 동안에는 데이터선(Dj)을 통해 인가되는 자신의 데이터 전압이 턴온된 스위칭 소자(Q1)를 통해 화소 전극(PXa)에 인가되므로 화소 전극(PXa)의 화소 전극 전압(PVa)이 서서히 증가하여 목표 전압까지 충전된다.

이때, 즉 후반 1/2H가 시작되면, 다음 행의 게이트선(Gi+1)에 인가되는 게이트 신호(gi+1)에 게이트 온 전압(Von)이 인가되어 게이트선(Gi+1)에 연결된 스위칭 소자(Q2)가 턴온되어 화소 전극(PXb)에도 화소 전극(PXa)용 데이터 전압이 인가되어 예비 충전된다. 따라서 화소 전극(PXb)의 화소 전극 전압(PVb)도 서서히 증가한다.

후반 1/2H가 경과하여, 게이트 신호(Gi)가 게이트 오프 전압(Voff)을 인가하면, 게이트 전극과 드레인 전극 사이에 존재하는 기생 용량에 의한 킥백 전압(kickback voltGie)의 영향으로 화소 전극 전압(PVb)은 d1"만큼 감소한다.

이때, 화소 전극(PXb)에 정상적인 데이터 전압을 인가하기 위해, 게이트 신호(Gi+1)는 이후 1/2H 동안 계속 게이트 온 전압(Von)을 게이트선(Gi+1)을 통해 인 가한다. 1/2H가 경과한 후, 게이트 신호(gi+1)가 게이트 오프 전압(Voff)으로 바뀔 때, 킥백 전압의 영향으로 화소 전극(PXb)의 화소 전극 전압(PVb)은 d2"만큼 감소한다. 하지만 게이트선(Gi+1)과 화소 전극(PXa)이 인접해 있어 이들 사이에 발생하는 기생 용량의 영향으로 인하여, 이미 충전 동작이 완료된 화소 전극(PXa)의 화소 전극 전압(PVa)이 d3추가로 감소된다.

이로 인해, 변동되는 화소 전극(PXa, PXb)의 전압(PVa, PVb)의 차(da, db)가 서로 상이하고, 이러한 화소 전극 전압(PVa, PVb)의 차이로 인해, 세로줄 불량이 발생한다. 즉 화소 전극(PXb)에 비하여 화소 전극(PXa)은 정극성의 데이터 전압이 인가될 경우 휘도가 좀더 밝아지고 부극성의 데이터 전압이 인가할 경우 휘도는 좀더 어두워진다.

본 발명의 실시예로서, 도 6의 게이트 오프 전압에 따라서, 제1 및 제2 화소부부(PX1, PX2)에 충전되는 데이터 전압의 충전량 특성을 도 7을 참조하여 설명한다.

도 7은 본 발명의 실시예로서 데이터 전압의 충전량 특성을 설명하는 파형도이다.

게이트 온/오프 전압(VON/VOFF)은 액정패널(150)에 형성된 스위칭 소자(Q)를 정상적으로 턴-온/오프시키는 레벨이다.

제1 게이트 온 전압(VON1)은 제2 게이트 온 전압(VON2)과 동일하고, 제2 게 이트 오프 전압(VOFF2)은 제1 게이트 오프 전압(VOFF1) 보다 낮다.

이때, 화소 전극(PXb)에 정상적인 데이터 전압을 인가하기 위해, 게이트 신호(Gi+1)는 이후 1/2H 동안 계속 게이트 온 전압(Von)을 게이트선(Gi+1)을 통해 인가한다. 1/2H가 경과한 후, 게이트 신호(gi+1)가 게이트 오프 전압(Voff)으로 바뀔 때, 킥백 전압의 영향으로 화소 전극(PXb)의 화소 전극 전압(PVb)은 d2"만큼 감소한다. 따라서 d1+d3(da) = d2(db)가 되어서 제1 화소 전극(PXa)와 제1 화소 전극(PXb)의 충전률을 동일하게 할 수 있다.

아래의 수학식 1은 킥백 전압의 크기를 나타낸다.

[수학식 1]

상기 수학식 1에서 Von-Voff의 크기를 크게하여 제2 화수전극의 킥백 크기와 제1 화소 전극의 킥백 크기를 비슷하게 할 수 있다.

이 경우 제2 게이트 신호(Gi1)가 높은 전압에서 낮은 전압으로 상대적으로 큰 차이의 레벨을 갖게 함으로서, 킥백 전압차이(db)를 크게하여 제1화소부분(PX1)의 충전용량과 제2 화소부부(PX2)에서 충전용량을 비슷하게 할 수 있다.

즉, 제2 게이트 오프 전압(VOFF2)을 제1 게이트 오프 전압(VOFF1) 보다 낮게 인가 함으로서 화소 전극(PXa, PXb)의 전압(PVa, PVb)의 차(da,db)이를 줄일 수 있으므로 플리커성 세로줄을 제거하여 표시 품질을 향상 할 수 있다. 예를들어, 제1 게이트 오프 전압(VOFF1)이 -6V이면, 제2 게이트 오프 전압(VOFF2)은 -7V이하 일경 우 da의 킥백 전압과 db의 킥백 전압이 비슷하게 된다.

따라서, 제1화소부분(PX1)의 충전용량과 제2 화소부부(PX2)에서 충전용량이동일하게 되어 플리커를 제거 하여 표시 품질을 향상 시킬 수 있다.

이상에서 설명한 바와 같이, 첫 번째 화소부와 두 번째 화소부가 서로 인접하는 데이터 선에 의해 둘러싸이는 소스 반감 구조에서, 첫 번째 화소부가 충전된 후 두 번째 화소부가 충전된다. 이때, 미리 충전된 첫 번째 화소부는 두 번째 화소부의 충전에 따라 커플링 캐패시터에 의해 충전량 감소가 발생되어 세로줄성 플리커링 현상이 발생된다.

하지만, 본 발명에 따라 액정패널로 게이트 신호를 제1 화소부와 제2 화소부에 서로 다른 게이트 오프 전압을 인가하여 킥백 전압이 두 화소부에 동일하게 하여 세로줄성 플리커링 현상을 제거할 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

서로 인접하는 게이트 선들과 서로 인접하는 데이터 선들에 의해 정의되는 각 영역에 서로 다른 시간 동안 충전되는 제1 화소부 및 제2 화소부를 갖는 액정패널;

데이터 신호를 상기 액정패널에 제공하는 데이터 구동부;

상기 제1 화소부에 전기적으로 연결된 게이트 선에 제1 게이트 신호를 출력하는 제1 게이트 구동부; 및

상기 제2 화소부에 전기적으로 연결된 게이트 선에 제2 게이트 신호를 출력하는 제2 게이트 구동부를 포함하고,

상기 제2 게이트 신호의 오프 전압이 상기 제1 게이트 신호의 오프 전압보다 더 낮은 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 제2 게이트 신호의 오프 전압은 2가지 이상의 레벨 크기를 갖는 것을 특징으로 하는 액정표시 장치.
제1항에 있어서, 제1 펄스 및 제2 펄스를 상기 제1 및 제2 게이트 구동부에 각각 출력하는 타이밍 제어부를 더 포함하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 제1 게이트 구동부와 제2 게이트 구동부는 서로 다른 스캔개시신호(STV)에 의해 기동되는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 서로 다른 스캔개시 신호는 1/2H 구간만큼 이격된 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 제1 화소부는 제1 스위칭 소자와, 상기 제1 스위칭 소자에 전기적으로 연결된 제1 액정 캐패시터를 포함하고,

상기 제1 화소부는 제2 스위칭 소자와, 상기 제2 스위칭 소자에 전기적으로 연결된 제2 액정 캐패시터를 포함하며,

상기 제1 및 제2 액정 캐패시터는 유지 축전기 캐패시터에 공통 연결된 것을 특징으로 하는 액정표시장치.
제6항에 있어서, 상기 제1 스위칭 소자와 상기 제2 스위칭 소자는 상하에 배치되어 있는 게이트선에 연결되어 있는 것을 특징으로 하는 액정표시장치.
n번째 게이트 라인에 연결된 제1 액정 캐패시터;(n+1)번째 게이트 라인에 연결되고, 상기 제1 액정 캐패시터와 동일한 데이터 라인에 연결되며, 상기 제1 액정 캐패시터에 이웃하도록 배치된 제2 액정 캐패시터; 및

상기 제1 액정 캐패시터 및 상기 제2 액정 캐패시터를 구동하는 구동부를 포함하고,

상기 구동부는 상기 제1 액정 캐패시터에 인가되는 제1 데이터 전압이 상기 제2 액정 캐패시터에 인가되는 제2 데이터 전압보다 큰 것을 특징으로 하는 액정 표시장치 (단 n은 자연수).
제8 항에 있어서, 상기 제2 데이터 전압은 상기 제2 액정 캐패시터를 구동하는 제2 스위칭 트랜지스터의 게이트 단자 및 소오스 단자의 커플링에 의해 d2만큼 전압강하되어 상기 제2 액정 캐패시터에 의해 전압강하되어 저장되고,

상기 제1 데이터 전압은 상기 제1 액정 캐패시터를 구동하는 제1 스위칭 트랜지스터의 게이트 단자 및 소오스 단자의 커플링에 의해 d1 만큼 전압 강하되고, 또한 상기 제2 액정 캐패시터가 구동될 때 액정 캐패시터의 화소전극에 의해 다시 d3만큼 전압강하될 때, 상기 d2 값은 상기 d1 및 d3의 값과 실질적으로 동일한 값이 되도록 상기 제1 데이터 전압이 상기 제2 데이터 전압보다 큰 것을 특징으로 하는 표시장치.