JP2007213073A - 液晶表示パネル及びその駆動方法並びに液晶表示装置 - Google Patents

Abstract

【課題】最外郭に位置する液晶セルが明るく見える現象を防止できる液晶表示パネル及びその駆動方法並びに液晶表示装置を提供する。
【解決手段】ゲートライン及びデータラインのそれぞれに接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極を含む液晶セルと、前記液晶セルに接続される補助キャパシタとを備え、前記ゲートライン及びデータラインの少なくとも１つの信号ラインの最初と最後の信号ラインに対応する液晶セルに接続される前記補助キャパシタは、残りの信号ラインに対応する液晶セルに接続される補助キャパシタと異なる容量値を有する。
【選択図】 図２

Description

本発明は、液晶表示パネル及びその駆動方法並びに液晶表示装置に関し、特に、最外郭に位置する液晶セルが明るく見える現象を防止できる液晶表示パネル及びその駆動方法並びに液晶表示装置に関する。

液晶表示装置は、液晶の電気的及び光学的特性を利用して画像を表示する。具体的には、液晶表示装置は、液晶セルのマトリクスにより画像を表示する液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備える。

液晶表示パネルは、図１に示すように、互いに交差するゲートラインＧＬ及びデータラインＤＬと、ゲートラインＧＬ及びデータラインＤＬの交差により定義された領域毎に形成された薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続された画素電極ＰＸＬとを備える。
ここで、第１データラインＤＬ１は、その第１データラインＤＬ１の右側に形成された画素電極ＰＸＬと共に第１寄生キャパシタＣａ１を形成する。それに対して、第２〜第ｍデータラインＤＬ２〜ＤＬｍのそれぞれは、それらデータラインＤＬ２〜ＤＬｍのそれぞれの右側と左側に形成される画素電極ＰＸＬと共に第１寄生キャパシタＣａ１及び第２寄生キャパシタＣａ２を形成する。

従って、第１寄生キャパシタＣａ１による第１データラインＤＬ１に接続された画素電極ＰＸＬに充電された画素電圧信号の変動値と、第１寄生キャパシタＣａ１及び第２寄生キャパシタＣａ２のカップリング現象による第２〜第ｍデータラインＤＬ２〜ＤＬｍに接続された画素電極ＰＸＬに充電された画素電圧信号の変動値は異なる。

このように、第１データラインＤＬ１に接続された画素電極ＰＸＬを含む液晶セルと、残りのデータラインＤＬ２〜ＤＬｍに接続された画素電極ＰＸＬを含む液晶セルとの間には輝度差が発生するため、第１データラインＤＬ１に接続された液晶セルは他の液晶セルより明るく見えるという問題があった。
また、第ｍデータラインＤＬｍに接続された画素電極ＰＸＬは、第１寄生キャパシタＣａ１及び第２寄生キャパシタＣａ２に接続された画素電極ＰＸＬと異なり、第１寄生キャパシタＣａ１に接続される。これにより、第ｍデータラインＤＬｍに接続された液晶セルは、残りの液晶セルと輝度差が発生して相対的に明るく見えるという問題があった。このような問題は、最初及び最後のゲートラインＧＬに接続された液晶セルにおいても同様に発生する。

このように、従来の液晶表示装置は、最外郭に位置する液晶セルと残りの液晶セル間に輝度差が発生するため、最外郭に位置する液晶セルが相対的に明るく見える。特に、中小型製品の液晶表示パネルは、大型製品の液晶表示パネルより視覚距離が近いため、最外郭に位置する液晶セルが他の液晶セルより明るく見えるという問題があった。

そこで、本発明は上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、最外郭に位置する液晶セルが明るく見える現象を防止できる液晶表示パネル及びその駆動方法並びに液晶表示装置を提供することにある。

上記目的を達成するためになされた本発明による液晶表示パネルは、ゲートライン及びデータラインのそれぞれに接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極を含む液晶セルと、前記液晶セルに接続される補助キャパシタとを備え、前記ゲートライン及びデータラインの少なくとも１つの信号ラインの最初と最後の信号ラインに対応する液晶セルに接続される前記補助キャパシタは、残りの信号ラインに対応する液晶セルに接続される補助キャパシタと異なる容量値を有することを特徴とする。

前記補助キャパシタは、前記液晶セルに並列に接続されたストレージキャパシタであることが好ましい。
前記最初と最後の信号ラインのそれぞれに対応するストレージキャパシタは、残りの信号ラインのそれぞれに対応するストレージキャパシタより面積の大きいストレージ電極を有することが好ましい。
前記最初と最後の信号ラインのそれぞれに対応するストレージキャパシタの容量値が、残りの信号ラインのそれぞれに対応するストレージキャパシタの容量値より大きいことが好ましい。
前記薄膜トランジスタのドレイン電極と前記薄膜トランジスタのゲート電極及びゲートラインとの間に形成される寄生キャパシタをさらに備えることが好ましい。
前記最初と最後の信号ラインのそれぞれに対応するストレージキャパシタに接続される前記寄生キャパシタは、前記残りの信号ラインのそれぞれに対応するストレージキャパシタに接続される前記寄生キャパシタより、前記ゲート電極とドレイン電極との重複面積が大きいことが好ましい。
前記最初と最後の信号ラインのそれぞれに対応するストレージキャパシタに接続される前記寄生キャパシタの容量値が、前記残りの信号ラインのそれぞれに対応するストレージキャパシタに接続される前記寄生キャパシタの容量値より大きいことが好ましい。

前記補助キャパシタは、前記データラインと画素電極との間に形成される寄生キャパシタであることが好ましい。
最初と最後のデータラインのそれぞれと画素電極との間の距離が、残りのデータラインのそれぞれと画素電極との間の距離より短いことが好ましい。
前記補助キャパシタは、前記ゲートラインと画素電極との間に形成される寄生キャパシタであることが好ましい。
前記最初と最後のゲートラインのそれぞれと画素電極との間の距離が、前記残りのゲートラインのそれぞれと画素電極との間の距離より短いことが好ましい。

上記目的を達成するためになされた本発明による液晶表示装置は、画像を表示する液晶表示パネルと、前記液晶表示パネルのゲートラインにスキャン信号を供給するゲート駆動部と、前記スキャン信号が供給される度に前記液晶表示パネルのデータラインにデータ信号を供給するデータ駆動部とを備え、前記液晶表示パネルは、ゲートライン及びデータラインのそれぞれに接続されと薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極を含む液晶セルと、前記液晶セルに接続される補助キャパシタとを含み、前記ゲートライン及びデータラインの少なくとも１つの信号ラインの最初と最後の信号ラインに対応する液晶セルに接続される前記補助キャパシタは、残りの信号ラインに対応する液晶セルに接続される補助キャパシタと異なる容量値を有することを特徴とする。

上記目的を達成するためになされた本発明による液晶表示パネルの駆動方法は、ゲートライン及びデータラインに接続された薄膜トランジスタと、該薄膜トランジスタに接続される画素電極を含む複数の液晶セルとを有する液晶表示パネルを駆動する液晶表示パネルの駆動方法において、最初と最後のデータライン、又は最初と最後のゲートラインに対応する液晶セルに接続される補助キャパシタの容量値を、他のゲートライン又はデータラインに対応する液晶セルに接続される補助キャパシタの容量値より大きくすることにより、前記液晶表示パネルの最外郭液晶セルが明るく見える現象を防止することを特徴とする。

本発明に係る液晶表示パネル及びその駆動方法並びに液晶表示装置によれば、最外郭に位置する液晶セルに接続されたストレージキャパシタ又は寄生キャパシタの容量値を、残りの液晶セルに接続されたストレージキャパシタ又は寄生キャパシタの容量値と異なる値に形成する。これにより、ブラックマトリクス及び開口率を変更せずに、最外郭に位置する液晶セルが明るく見える現象を防止できるという効果がある。

次に、本発明に係る液晶表示パネル及びその駆動方法並びに液晶表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。

図２は本発明の第１の実施形態による液晶表示装置を示すブロック図である。
図３及び図４は、図２に示すストレージキャパシタを構成する画素電極とストレージ電極を示す平面図である。
図２に示す液晶表示装置は、画像を表示する液晶表示パネル１００と、液晶表示パネル１００を駆動するゲート駆動部１０２及びデータ駆動部１０４と、ゲート駆動部１０２及びデータ駆動部１０４を制御するタイミング制御部１０６とを備える。

タイミング制御部１０６は、外部から入力されたデータ信号を整列させてデータ駆動部１０４に供給する。また、タイミング制御部１０６は、外部からデータ信号と共に入力された複数の同期信号、例えばドットクロック、データイネーブル信号、垂直同期信号、水平同期信号などを利用してゲート駆動部１０２とデータ駆動部１０４の駆動タイミングを制御する複数の制御信号を生成して供給する。
例えば、タイミング制御部１０６は、ゲートスタートパルス、ゲートシフトクロックなどを含むゲート制御信号ＧＣＳを生成してゲート駆動部１０２に供給する。また、タイミング制御部１０６は、データスタートパルス、データシフトクロック、極性制御信号などを含むデータ制御信号ＤＣＳを生成してデータ駆動部１０４に供給する。

ゲート駆動部１０２は液晶表示パネル１００のゲートラインを順に駆動する。このために、ゲート駆動部１０２は、内蔵されたシフトレジスタによりタイミング制御部１０６からのゲートスタートパルスをゲートシフトクロックを利用して順にシフトさせてスキャン信号を発生する。

データ駆動部１０４は、タイミング制御部１０６からのデータ制御信号ＤＣＳに応答してデジタルデータをアナログデータ信号に変換し、液晶表示パネル１００のゲートライン（ＧＬ１〜ＧＬｎ）にスキャン信号のターンオン電圧ＶＯＮが供給される度にアナログデータ信号をデータライン（ＤＬ１〜ＤＬｍ）に供給する。

液晶表示パネル１００には、ゲートライン（ＧＬ１〜ＧＬｎ）と、そのゲートライン（ＧＬ１〜ＧＬｎ）と絶縁されて交差するデータライン（ＤＬ１〜ＤＬｍ）と、ゲートライン（ＧＬ１〜ＧＬｎ）とデータライン（ＤＬ１〜ＤＬｍ）の交差により生じる領域毎に形成された薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続された液晶セル（Ｃｌｃ１〜Ｃｌｃｍ）と、液晶セル（Ｃｌｃ１〜Ｃｌｃｍ）と並列に接続されたストレージキャパシタ（Ｃｓａ１〜Ｃｓａｍ）とが形成される。

図３を参照すると、薄膜トランジスタは、ゲートライン１０２に含まれるゲート電極と、データラインに接続されたソース電極１０８と、画素電極ＰＸＬに接続されたドレイン電極１１０と、ソース電極１０８とドレイン電極１１０間のチャネルを形成する半導体層とを含む。

ストレージキャパシタＣｓａ１〜Ｃｓａｍの容量値は、データラインＤＬ１〜ＤＬｍの位置によって異なる。具体的には、第２〜第ｍ−１データラインＤＬ２〜ＤＬ（ｍ−１）のそれぞれに対応する第２〜第ｍ−１ストレージキャパシタＣｓａ２〜Ｃｓａ（ｍ−１）の容量値は、第１データラインＤＬ１及び第ｍデータラインＤＬｍのそれぞれに対応する第１ストレージキャパシタＣｓａ１及び第ｍストレージキャパシタＣｓａｍの容量値より小さい。

このために、第１ストレージキャパシタＣｓａ１及び第ｍストレージキャパシタＣｓａｍは、図３に示すように、少なくとも一層の絶縁膜を介して重なる画素電極ＰＸＬと、第１幅ＷＣ１を有するストレージ電極１２４とからなる。また、第２〜第ｍ−１ストレージキャパシタＣｓａ２〜Ｃｓａ（ｍ−１）は、図４に示すように、少なくとも一層の絶縁膜を介して重なる画素電極ＰＸＬと、第１幅ＷＣ１より小さい第２幅ＷＣ２を有するストレージ電極１２４とからなる。ここで、ストレージ電極１２４は、ゲートラインＧＬと同一金属で形成される。

このように、第１ストレージキャパシタＣｓａ１及び第ｍストレージキャパシタＣｓａｍの容量値は、第２〜第ｍ−１ストレージキャパシタＣｓａ２〜Ｃｓａ（ｍ−１）の容量値より大きいため、第１ストレージキャパシタＣｓａ１及び第ｍストレージキャパシタＣｓａｍに接続された薄膜トランジスタＴＦＴの負荷は大きくなる。
これにより、第１ストレージキャパシタＣｓａ１及び第ｍストレージキャパシタＣｓａｍに接続された薄膜トランジスタＴＦＴの電流駆動能力は、第２〜第ｍ−１ストレージキャパシタＣｓａ２〜Ｃｓａ（ｍ−１）に接続された薄膜トランジスタＴＦＴの電流駆動能力より低下する。

第１ストレージキャパシタＣｓａ１及び第ｍストレージキャパシタＣｓａｍに接続されて電流駆動能力の低下した薄膜トランジスタＴＦＴを介して画素電極ＰＸＬに供給される画素電圧信号の充電率は、残りのストレージキャパシタＣｓａ２〜Ｃｓａ（ｍ−１）に接続された薄膜トランジスタＴＦＴを介して画素電極ＰＸＬに供給される画素電圧信号の充電率に比べて低い。このように、第１データラインＤＬ１及び第ｍデータラインＤＬｍに対応する液晶セルの充電率を低くすることにより、他の液晶セルとの輝度差を防止できる。

一方、第１ストレージキャパシタＣｓａ１及び第ｍストレージキャパシタＣｓａｍの容量値が他のストレージキャパシタＣｓａ２〜Ｃｓａ（ｍ−１）の容量値より増加すると、下記に示す数式１のように、ストレージキャパシタＣｓａの容量値に反比例するキックバック電圧Ｖｋｂも液晶セルＣｌｃの位置によって変化する。

これにより、全ての液晶セルＣｌｃにおいてキックバック電圧Ｖｋｂを同一に維持するためにゲートラインＧＬとドレイン電極１１０間の寄生キャパシタＣｇｄの容量値を調節する。

具体的には、第１ストレージキャパシタＣｓａ１及び第ｍストレージキャパシタＣｓａｍに対応するゲート電極とドレイン電極１１０間の寄生キャパシタＣｇｄの容量値を、残りのストレージキャパシタＣｓａ２〜Ｃｓａ（ｍ−１）に対応するゲート電極とドレイン電極１１０間の寄生キャパシタＣｇｄの容量値より大きくする。

このために、図３に示す、第１ストレージキャパシタＣｓａ１及び第ｍストレージキャパシタＣｓａｍに接続された寄生キャパシタＣｇｄを構成するゲートラインＧＬと重なるドレイン電極１１０の幅ＷＤ１は、図４に示す、第２〜第ｍ−１ストレージキャパシタＣｓａ２〜Ｃｓａ（ｍ−１）に接続された寄生キャパシタＣｇｄを構成するゲートラインＧＬと重なるドレイン電極１１０の幅ＷＤ２より大きく形成される。

このように、キックバック電圧に影響を及ぼす寄生キャパシタの容量値を調節することにより、ストレージキャパシタの容量値の差によるキックバック電圧の差を補償できる。

図５は本発明の第２の実施形態による液晶表示装置を示すブロック図である。
図６及び図７は、図５に示す第１〜第３寄生キャパシタを構成するデータラインと画素電極を示す平面図である。

図５に示すように、本発明の第２の実施形態による液晶表示装置は、図２に示す液晶表示装置に比して、データラインと画素電極間の寄生キャパシタの容量値を変更することを除いては同一の構成要素を備える。従って、同一の構成要素についての詳細な説明は省略する。

液晶表示パネル１００には、ゲートラインＧＬと、そのゲートライン（ＧＬ１〜ＧＬｎ）と絶縁されて交差するデータライン（ＤＬ１〜ＤＬｍ）と、ゲートライン（ＧＬ１〜ＧＬｎ）とデータライン（ＤＬ１〜ＤＬｍ）の交差により生じる領域毎に形成された薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続されると共に共通電極と液晶を介して電界を形成して液晶セルを有する画素電極ＰＸＬとが形成される。

ここで、第２〜第ｍ−１データラインＤＬ２〜ＤＬ（ｍ−１）のそれぞれは、そのデータラインＤＬ２〜ＤＬ（ｍ−１）のそれぞれの右側及び左側に形成される画素電極ＰＸＬと共に第１寄生キャパシタＣａ１及び第２寄生キャパシタＣａ２を形成する。また、第１データラインＤＬ１及び第ｍデータラインＤＬｍは、そのデータラインＤＬ１、ＤＬｍの左側又は右側に形成された画素電極ＰＸＬと共に第３寄生キャパシタＣａ３を形成する。

ここで、第３寄生キャパシタＣａ３は、第１寄生キャパシタＣａ１及び第２寄生キャパシタＣａ２の容量値の合計と同一の容量値を有する。このために、寄生キャパシタの容量値に反比例するデータラインＤＬ１と画素電極ＰＸＬ間の離隔距離を調節する。具体的には、第１データラインＤＬ１及び第ｍデータラインＤＬｍは、図６に示すように、画素電極ＰＸＬと第１距離ＬＤ１で離隔し、残りのデータラインＤＬ２〜ＤＬ（ｍ−１）は、図７に示すように、画素電極ＰＸＬと第１距離ＬＤ１より長い第２距離ＬＤ２で離隔する。

従って、第１キャパシタＣａ１及び第２キャパシタＣａ２のカップリング現象による第２〜第ｍ−１データラインＤＬ２〜ＤＬ（ｍ−１）に接続された画素電極ＰＸＬに充電された画素電圧信号の変動値は、第３寄生キャパシタＣａ３による第１データラインＤＬ１及び第ｍデータラインＤＬｍに接続された画素電極ＰＸＬに充電された画素電圧信号の変動値に近似する。画素電圧信号の変動値が近似することにより、特定液晶セルが明るく見える現象を防止できる。

図８は本発明の第３の実施形態による液晶表示装置の液晶表示パネルを示す概略回路図である。
図９及び図１０は、図５に示す第１〜第３寄生キャパシタを構成するゲートラインと画素電極を示す平面図である。

図８に示すように、本発明の第３の実施形態による液晶表示装置は、図２に示す液晶表示装置に比して、ゲートラインと画素電極間に形成される寄生キャパシタの容量値が位置によって変わることを除いては同一の構成要素を備える。従って、同一の構成要素についての詳細な説明は省略する。

液晶表示パネル１００は、ゲートライン（ＧＬ１〜ＧＬｎ）と、そのゲートライン（ＧＬ１〜ＧＬｎ）と絶縁されて交差するデータライン（ＤＬ１〜ＤＬｍ）と、ゲートライン（ＧＬ１〜ＧＬｎ）とデータライン（ＤＬ１〜ＤＬｍ）の交差により生じる領域毎に形成された薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続されると共に共通電極と液晶を介して電界を形成して液晶セルを有する画素電極ＰＸＬとを備える。

ここで、第２〜第ｎ−１ゲートラインＧＬ２〜ＧＬ（ｎ−１）のそれぞれは、それらゲートラインＧＬ２〜ＧＬ（ｎ−１）のそれぞれの右側及び左側に形成される画素電極ＰＸＬと共に第１及び第２寄生キャパシタＣｂ１、Ｃｂ２を形成する。また、第１ゲートラインＧＬ１及び第ｎゲートラインＧＬｎは、そのゲートラインＧＬ１、ＧＬｎの左側又は右側に形成された画素電極ＰＸＬと共に第３寄生キャパシタＣｂ３を形成する。

ここで、第３寄生キャパシタＣｂ３は、第１寄生キャパシタＣｂ１及び第２寄生キャパシタＣｂ２の容量値の合計と同一の容量値を有する。このために、寄生キャパシタの容量値に反比例するゲートラインＧＬ１と画素電極ＰＸＬ間の隔離距離を調節する。具体的には、第１ゲートラインＧＬ１及び第ｎゲートラインＧＬｎは、図９に示すように、画素電極ＰＸＬと第１距離ＬＧ１で離隔し、残りのゲートラインＧＬ２〜ＧＬ（ｎ−１）は、図１０に示すように、画素電極ＰＸＬと第１距離ＬＧ１より長い第２距離ＬＧ２で離隔する。

従って、第１寄生キャパシタＣｂ１及び第２寄生キャパシタＣｂ２のカップリング現象による第２〜第ｎ−１ゲートラインＧＬ２〜ＧＬ（ｎ−１）に接続された画素電極ＰＸＬに充電された画素電圧信号の変動値は、第３寄生キャパシタＣｂ３による第１ゲートラインＧＬ１及び第ｎゲートラインＧＬｎに接続された画素電極ＰＸＬに充電された画素電圧信号の変動値と近似する。画素電圧信号の変動値が近似することにより、最外郭に位置する液晶セルが明るく見える現象を防止できる。

図１１は、本発明の第４の実施形態による液晶表示装置の液晶表示パネルを示す概略回路図である。

図１１に示すように、本発明の第４の実施形態による液晶表示装置は、図２に示す液晶表示装置に比して、ストレージキャパシタの容量値をゲートラインの位置によって調節することを除いては同一の構成要素を備える。従って、同一の構成要素についての詳細な説明は省略する。

ストレージキャパシタの容量値は、ゲートラインの位置によって異なる。具体的には、第１ゲートラインＧＬ１及び第ｎゲートラインＧＬｎのそれぞれに対応する第１ストレージキャパシタＣｓｂ１及び第ｎストレージキャパシタＣｓｂｎの容量値は、第２〜第ｎ−１ゲートラインＧＬ２〜ＧＬ（ｎ−１）のそれぞれに対応する第２〜第ｎ−１ストレージキャパシタＣｓｂ２〜Ｃｓｂ（ｎ−１）の容量値より大きく形成される。このために、第１ストレージキャパシタＣｓｂ１及び第ｎストレージキャパシタＣｓｂｎ並びに残りのストレージキャパシタＣｓｂ２〜Ｃｓｂ（ｎ−１）は、容量値に比例するストレージ電極の面積、及び容量値に反比例する画素電極とストレージ電極間の距離を調節する。

このように、第１ストレージキャパシタＣｓｂ１及び第ｎストレージキャパシタＣｓｂｎの容量値は、第２〜第ｎ−１ストレージキャパシタＣｓｂ２〜Ｃｓｂ（ｎ−１）の容量値より大きいため、第１ストレージキャパシタＣｓｂ１及び第ｎストレージキャパシタＣｓｂｎに接続された薄膜トランジスタＴＦＴの負荷は大きくなる。

従って、第１ストレージキャパシタＣｓｂ１及び第ｎストレージキャパシタＣｓｂｎに接続された薄膜トランジスタＴＦＴを介して画素電極ＰＸＬに供給される画素電圧信号の充電率は、残りのストレージキャパシタＣｓｂ２〜Ｃｓｂ（ｎ−１）に接続された薄膜トランジスタＴＦＴを介して画素電極ＰＸＬに供給される画素電圧信号の充電率に比べて低い。このように、第１ゲートラインＧＬ１及び第ｎゲートラインＧＬｎに対応する液晶セルの充電率を低くすることにより、他の液晶セルとの輝度差を防止できる。

一方、第１ストレージキャパシタＣｓｂ１及び第ｎストレージキャパシタＣｓｂｎの容量値が他のストレージキャパシタＣｓｂ２〜Ｃｓｂ（ｎ−１）の容量値より増加することによって発生するキックバック電圧Ｖｋｂの差を、ゲートラインとドレイン電極１１０間の寄生キャパシタＣｇｄの容量値を調節して補償する。

具体的には、第１ストレージキャパシタＣｓｂ１及び第ｎストレージキャパシタＣｓｂｎに対応するゲート電極とドレイン電極１１０間の寄生キャパシタＣｇｓは、残りのストレージキャパシタＣｓｂ２〜Ｃｓｂ（ｎ−１）に対応するゲート電極とドレイン電極１１０間の寄生キャパシタＣｇｓより容量値を大きくする。

一方、本発明による液晶表示パネルは、最初と最後のゲートラインと、最初と最後のデータラインに接続されたストレージキャパシタの容量値を残りのストレージキャパシタの容量値より大きく形成することもできる。

また、本発明による液晶表示パネルは、最初と最後のゲートラインと、最初と最後のデータラインとに接続された寄生キャパシタ（すなわち、データラインと画素電極間の寄生キャパシタ又はゲートラインと画素電極間の寄生キャパシタ）の容量値を残りの寄生キャパシタの容量値より大きく形成することもできる。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

従来の液晶表示パネルのデータラインと画素電極間の寄生キャパシタを示す概略回路図である。 本発明の第１の実施形態による液晶表示装置を示すブロック図である。 図２に示すストレージキャパシタを構成する画素電極とストレージ電極を示す平面図である。 図２に示すストレージキャパシタを構成する画素電極とストレージ電極を示す平面図である。 本発明の第２の実施形態による液晶表示装置を示すブロック図である。 図５に示す第１〜第３寄生キャパシタを構成するデータラインと画素電極を示す平面図である。 図５に示す第１〜第３寄生キャパシタを構成するデータラインと画素電極を示す平面図である。 本発明の第３の実施形態による液晶表示装置の液晶表示パネルを示す概略回路図である。 図５に示す第１〜第３寄生キャパシタを構成するゲートラインと画素電極を示す平面図である。 図５に示す第１〜第３寄生キャパシタを構成するゲートラインと画素電極を示す平面図である。 本発明の第４の実施形態による液晶表示装置の液晶表示パネルを示す概略回路図である。

符号の説明

１００ 液晶表示パネル
１０２ ゲート駆動部
１０４ データ駆動部
１０６ タイミング制御部
１０８ ソース電極
１１０ ドレイン電極
１２４ ストレージ電極

Claims (21)

1. ゲートライン及びデータラインのそれぞれに接続される薄膜トランジスタと、
   前記薄膜トランジスタに接続される画素電極を含む液晶セルと、
   前記液晶セルに接続される補助キャパシタとを備え、
   前記ゲートライン及びデータラインの少なくとも１つの信号ラインの最初と最後の信号ラインに対応する液晶セルに接続される前記補助キャパシタは、残りの信号ラインに対応する液晶セルに接続される補助キャパシタと異なる容量値を有することを特徴とする液晶表示パネル。
2. 前記補助キャパシタは、前記液晶セルに並列に接続されたストレージキャパシタであることを特徴とする請求項１に記載の液晶表示パネル。
3. 前記最初と最後の信号ラインのそれぞれに対応するストレージキャパシタは、残りの信号ラインのそれぞれに対応するストレージキャパシタより面積の大きいストレージ電極を有することを特徴とする請求項２に記載の液晶表示パネル。
4. 前記最初と最後の信号ラインのそれぞれに対応するストレージキャパシタの容量値が、残りの信号ラインのそれぞれに対応するストレージキャパシタの容量値より大きいことを特徴とする請求項２に記載の液晶表示パネル。
5. 前記薄膜トランジスタのドレイン電極と前記薄膜トランジスタのゲート電極及びゲートラインとの間に形成される寄生キャパシタをさらに備えることを特徴とする請求項１に記載の液晶表示パネル。
6. 前記最初と最後の信号ラインのそれぞれに対応するストレージキャパシタに接続される前記寄生キャパシタは、前記残りの信号ラインのそれぞれに対応するストレージキャパシタに接続される前記寄生キャパシタより、前記ゲート電極とドレイン電極との重複面積が大きいことを特徴とする請求項５に記載の液晶表示パネル。
7. 前記最初と最後の信号ラインのそれぞれに対応するストレージキャパシタに接続される前記寄生キャパシタの容量値が、前記残りの信号ラインのそれぞれに対応するストレージキャパシタに接続される前記寄生キャパシタの容量値より大きいことを特徴とする請求項５に記載の液晶表示パネル。
8. 前記補助キャパシタは、前記データラインと画素電極との間に形成される寄生キャパシタであることを特徴とする請求項１に記載の液晶表示パネル。
9. 最初と最後のデータラインのそれぞれと画素電極との間の距離が、残りのデータラインのそれぞれと画素電極との間の距離より短いことを特徴とする請求項８に記載の液晶表示パネル。
10. 前記補助キャパシタは、前記ゲートラインと画素電極との間に形成される寄生キャパシタであることを特徴とする請求項１に記載の液晶表示パネル。
11. 最初と最後のゲートラインのそれぞれと画素電極との間の距離が、前記残りのゲートラインのそれぞれと画素電極との間の距離より短いことを特徴とする請求項１０に記載の液晶表示パネル。
12. 画像を表示する液晶表示パネルと、
    前記液晶表示パネルのゲートラインにスキャン信号を供給するゲート駆動部と、
    前記スキャン信号が供給される度に前記液晶表示パネルのデータラインにデータ信号を供給するデータ駆動部とを備え、
    前記液晶表示パネルは、ゲートライン及びデータラインのそれぞれに接続されと薄膜トランジスタと、
    前記薄膜トランジスタに接続される画素電極を含む液晶セルと、
    前記液晶セルに接続される補助キャパシタとを含み、
    前記ゲートライン及びデータラインの少なくとも１つの信号ラインの最初と最後の信号ラインに対応する液晶セルに接続される前記補助キャパシタは、残りの信号ラインに対応する液晶セルに接続される補助キャパシタと異なる容量値を有することを特徴とする液晶表示装置。
13. 前記補助キャパシタは、前記液晶セルに並列に接続されたストレージキャパシタであることを特徴とする請求項１２に記載の液晶表示装置。
14. 前記最初と最後の信号ラインのそれぞれに対応するストレージキャパシタの容量値が、残りの信号ラインのそれぞれに対応するストレージキャパシタの容量値より大きいことを特徴とする請求項１３に記載の液晶表示装置。
15. 前記薄膜トランジスタのドレイン電極と前記薄膜トランジスタのゲート電極及びゲートラインとの間に形成される寄生キャパシタをさらに備えることを特徴とする請求項１２に記載の液晶表示装置。
16. 前記最初と最後の信号ラインのそれぞれに対応するストレージキャパシタに接続される前記寄生キャパシタの容量値が、前記残りの信号ラインのそれぞれに対応するストレージキャパシタに接続される前記寄生キャパシタの容量値より大きいことを特徴とする請求項１５に記載の液晶表示装置。
17. 前記補助キャパシタは、前記データラインと画素電極との間に形成される寄生キャパシタであることを特徴とする請求項１２に記載の液晶表示装置。
18. 最初と最後のデータラインと画素電極との間の距離が、前記残りのデータラインと画素電極との間の距離より短いことを特徴とする請求項１７に記載の液晶表示装置。
19. 前記補助キャパシタが、前記ゲートラインと画素電極との間に形成される寄生キャパシタであることを特徴とする請求項１２に記載の液晶表示装置。
20. 前記最初と最後のゲートラインと画素電極との間の距離が、前記残りのゲートラインと画素電極との間の距離より短いことを特徴とする請求項１９に記載の液晶表示装置。
21. ゲートライン及びデータラインに接続された薄膜トランジスタと、該薄膜トランジスタに接続される画素電極を含む複数の液晶セルとを有する液晶表示パネルを駆動する液晶表示パネルの駆動方法において、
    最初と最後のデータライン、又は最初と最後のゲートラインに対応する液晶セルに接続される補助キャパシタの容量値を、他のゲートライン又はデータラインに対応する液晶セルに接続される補助キャパシタの容量値より大きくすることにより、前記液晶表示パネルの最外郭液晶セルが明るく見える現象を防止することを特徴とする液晶表示パネルの駆動方法。

Images