JP2008052279A - 画像表示システム - Google Patents

Abstract

【課題】スレッショルド電圧と電源電圧補償を含む画素駆動回路を提供する。
【解決手段】画素駆動回路を含み、第１、第２節点間に接続したコンデンサ、第１信号を受け、第１、第２期間にオンする第１スイッチ、第１節点に接続され、第１、第２期間にオンする第２スイッチ、第２節点、第１スイッチの間に接続され、第１、第３と、第４期間にオンする第３スイッチ、第２スイッチと第１電圧間に接続され、第１、第３と、第４期間にオンにする第４スイッチ、第２節点と第１電圧の間に接続され、第１、第２と、第３期間にオンにする第５スイッチ、第１節点と基準電圧間に接続され、第４期間にオンにする第６スイッチ、第１スイッチに接続したゲート、第２スイッチに接続したソースと、ドレインを有し、第４期間にオンする第１トランジスタ、また、第１トランジスタのドレインと第２電圧の間に接続され、第４期間に発光するＥＬ素子を含む。
【選択図】図２

Description

本発明は、画素駆動回路に関し、特に、スレッショルド電圧と電源電圧補償を有する画素駆動回路に関するものである。

発光材料としての有機化合物を用いた有機発光ダイオード（ＯＬＥＤ）ディスプレイは、フラットディスプレイでは一般的であり、好ましい小型、軽量、広視野角、高コントラスト比と、高応答速度を提供する。

アクティブマトリクス型有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイは、現在、フラットパネルディスプレイの次世代となっている。アクティブマトリクス型液晶ディスプレイ（ＡＭＬＣＤ）に比べ、ＡＭＯＬＥＤディスプレイは、例えば、高コントラスト比、広視野角、バックライトのない薄型モジュール、低電力消費と、低コストなどの多くの利点を有する。電圧源によって駆動されるＡＭＬＣＤディスプレイと異なり、ＡＭＯＬＥＤディスプレイは、電流源を必要としてエレクトロルミネセント素子を駆動する。エレクトロルミネセント素子の輝度は、それによって伝導された電流に比例する。電流のレベルの変化は、ＡＭＯＬＥＤディスプレイの輝度の均一性に大きな影響を有する。よって、画素駆動回路の品質は、ＡＭＯＬＥＤディスプレイの品質にとって欠かせないものである。

図１は、従来のＡＭＯＬＥＤディスプレイの２ＴＩＣ（２つのトランジスタと１つのコンデンサ）画素駆動回路１０を表している。画素駆動回路１０は、トランジスタＭｘとＭｙ、エレクトロルミネセント素子ＥＬと、コンデンサＣｓｔを含む。信号ＳｃａｎがトランジスタＭｘをオンにした時、図１のＶ_ｄａｔａとして表されるデータ信号は、Ｐ型トランジスタＭｙのゲートの中に取り込まれ、コンデンサＣｓｔに保存され、定電流を提供してエレクトロルミネセント素子ＥＬを駆動し、発光する。図１に示すように、一般的に、ＡＭＯＬＥＤディスプレイでは、電流源は、データ信号Ｖ_ｄａｔａによってゲートされたＰ型薄膜トランジスタ（ＴＦＴ）（図１のＭｙ）によって実施され、Ｖ_ｄｄに接続されたソースとドレインとエレクトロルミネセント素子ＥＬの陽極をそれぞれ有する。よって、Ｖ_ｄａｔａに対応するエレクトロルミネセント素子ＥＬの輝度は、以下の関係を有する。
輝度 ∝ 電流 ∝ （Ｖ_ｄｄ−Ｖ_ｄａｔａ−Ｖｔｈ）^２
Ｖｔｈは、トランジスタＭｙのスレッショルド電圧であり、Ｖ_ｄｄは、電源電圧である。

低温ポリシリコン（ＬＴＰＳ）プロセスにより、通常、ＬＴＰＳ−ＴＦＴのＶｔｈに変化があることから、スレッショルド電圧Ｖｔｈが適当に補償されなければ、不均一な輝度がＡＭＯＬＥＤディスプレイに生じる可能性がある。更に、電力線の電圧降下も輝度の不均一な問題を生じる。このような問題を克服するために、表示の均一性を改善する、スレッショルド電圧Ｖｔｈと電源電圧Ｖ_ｄｄ補償を有する画素駆動回路の実施が必要である。

スレッショルド電圧と電源電圧補償を有する画素駆動回路を提供する。

本発明は、画素駆動回路を含む画像表示システムを提供する。画素駆動回路は、第１節点と第２節点の間に接続された蓄積コンデンサ、第１信号を受け、第１期間と第２期間にオンにされる第１スイッチ、第１節点に接続され、第１期間と第２期間にオンにされる第２スイッチ、第２節点と第１スイッチの間に接続され、第１期間、第３期間と、第４期間にオンにされる第３スイッチ、第２スイッチと第１電圧の間に接続され、第１期間、第３期間と、第４期間にオンにされる第４スイッチ、第２節点と第１電圧の間に接続され、第１期間、第２期間と、第３期間にオンにされる第５スイッチ、第１節点と基準電圧の間に接続され、第４期間にオンにされる第６スイッチ、第１スイッチに接続されたゲート、第２スイッチに接続されたソースと、ドレインを有し、第４期間にオンにされ、そのソースとゲートの間の電圧は、第２期間、スレッショルド電圧である第１トランジスタ、および第１トランジスタのドレインと第２電圧の間に接続され、第４期間に発光するエレクトロルミネセント素子を含む。

本発明のスレッショルド電圧と電源電圧補償を有する画素駆動回路の画像表示システムによれば、スレッショルド電圧を補償することで、不均一な輝度がＡＭＯＬＥＤディスプレイに生じなくなり、且つ、電力線の電圧降下も防ぐことができることで、輝度の不均一な問題がなくなり、表示の均一性を改善することができる。

本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。

図２は、本発明の実施例に基づいた画素駆動回路２００を表しており、スレッショルド電圧Ｖｔｈと第１電圧ＰＶＤＤを補償し、蓄積コンデンサＣｓｔ、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４、第５トランジスタＭ５、第６トランジスタＭ６、第７トランジスタＭ７と、エレクトロルミネセント素子ＥＬ１を含む。蓄積コンデンサＣｓｔは、第５トランジスタＭ５と第６トランジスタＭ６の間に接続され、第１節点ＶＡと第２節点ＶＢの間にも接続される。第１トランジスタＭ１は、プリチャージ（ｐｒｅｃｈａｒｇｅ）信号Ｐｒｅ−ｃｈａｒｇｅを受けるゲート、第３トランジスタＭ３に接続されたドレインと、データ信号ＤＡＴＡを受けるソースを有する。第２トランジスタＭ２は、プリチャージ信号Ｐｒｅ−ｃｈａｒｇｅを受けるゲートを有し、第１節点ＶＡと第４トランジスタＭ４の間に接続される。第３トランジスタＭ３は、放電（ｄｉｓｃｈａｒｇｅ）信号Ｄｉｓｃｈａｒｇｅを受けるゲートを有し、第５トランジスタＭ５と第１トランジスタＭ１の間に接続される。第４トランジスタＭ４は、放電信号Ｄｉｓｃｈａｒｇｅを受けるゲートと、第１電圧ＰＶＤＤに接続されたソースと、第２トランジスタＭ２に接続されたドレインを有する。第５トランジスタＭ５は、灯光（ｌｉｇｈｔｉｎｇ）信号ＥＭＩＴを受けるゲートを有し、第１電圧ＰＶＤＤと第２節点ＶＢの間に接続される。第６トランジスタＭ６は、灯光信号ＥＭＩＴを受けるゲートを有し、基準電圧ＶＲＥＦと第１節点ＶＡの間に接続される。第７トランジスタＭ７（駆動トランジスタ）は、第１トランジスタＭ１のドレインに接続されたゲート、第２トランジスタＭ２に接続されたソースと、エレクトロルミネセント素子ＥＬ１に接続されたドレインを有する。エレクトロルミネセント素子ＥＬ１は、第７トランジスタＭ７のドレインと第２電圧ＰＶＥＥの間に接続される。第１トランジスタＭ１、第２トランジスタＭ２と、第５トランジスタＭ５は、Ｎ型金属酸化膜半導体（ＮＭＯＳ）トランジスタであり、第３トランジスタＭ３、第４トランジスタＭ４、第６トランジスタＭ６と、第７トランジスタＭ７は、Ｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタである。また、第２トランジスタＭ２の性能は、その減少されたサイズで改善する。第５トランジスタＭ５のゲートの長さ幅比は、第７トランジスタＭ７のゲートの長さ幅比に比例する。

図３は、本発明の実施例に基づいた画素駆動回路２００のプリチャージ信号、放電信号と、灯光信号のタイミング図を表している。プリチャージ信号は、プリチャージ期間Ｓ１と放電期間Ｓ２で高ロジックレベルであり、接続期間Ｓ３と発光期間Ｓ４で低ロジックレベルである。放電信号Ｄｉｓｃｈａｒｇｅは、放電期間Ｓ２で高ロジックレベルであり、プリチャージ期間Ｓ１、接続期間Ｓ３と、発光期間Ｓ４で低ロジックレベルである。灯光信号ＥＭＩＴは、プリチャージ期間Ｓ１、放電期間Ｓ２と、接続期間Ｓ３で高ロジックレベルであり、発光期間Ｓ４で低ロジックレベルである。

プリチャージ期間Ｓ１（第１期間）では、プリチャージ信号Ｐｒｅ−ｃｈａｒｇｅと灯光信号ＥＭＩＴは、高ロジックレベルであり、放電信号Ｄｉｓｃｈａｒｇｅは、低ロジックレベルである。よって、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４、第５トランジスタＭ５は、オンにされ、第６トランジスタＭ６は、オフにされる。この時、蓄積コンデンサＣｓｔの第１節点ＶＡと第２節点ＶＢの電圧レベルは、第１電圧ＰＶＤＤの電圧レベルに等しく、第３節点ＶＣの電圧レベルも第１電圧ＰＶＤＤの電圧レベルに等しい。また、第７トランジスタＭ７は、ゲートの電圧レベルとトランジスタのソースが第１電圧ＰＶＤＤに等しくなった時、オフにされる。

放電期間Ｓ２（第２期間）では、プリチャージ信号Ｐｒｅ−ｃｈａｒｇｅ、放電信号Ｄｉｓｃｈａｒｇｅと、灯光信号ＥＭＩＴは、高ロジックレベルである。よって、第１トランジスタＭ１、第２トランジスタＭ２と、第５トランジスタＭ５は、オンにされ、第３トランジスタＭ３、第４トランジスタＭ４と、第６トランジスタＭ６は、オフにされる。第３節点ＶＣの電圧レベルは、データ信号ＤＡＴＡの電圧レベルに等しく、第２節点ＶＢの電圧レベルは、第１電圧ＰＶＤＤの電圧レベルに等しい。第３節点ＶＣの電圧レベルがデータ信号ＤＡＴＡの電圧レベルに等しいことから、第２トランジスタＭ２は、オンにされ、第１節点ＶＡの電圧レベルは、ＤＡＴＡ＋Ｖｔｈとなる（Ｖｔｈは、第７トランジスタＭ７のスレッショルド電圧である）。この時、蓄積コンデンサＣｓｔの第１節点ＶＡと第２節点ＶＢ間のクロス電圧は、ＤＡＴＡ＋Ｖｔｈ−ＰＶＤＤである。

接続期間Ｓ３（第３期間）では、灯光信号ＥＭＩＴは、高ロジックレベルであり、プリチャージ信号Ｐｒｅ−ｃｈａｒｇｅと放電信号Ｄｉｓｃｈａｒｇｅは、低ロジックレベルである。よって、第３トランジスタＭ３、第４トランジスタＭ４と、第５トランジスタＭ５は、オンにされ、第１トランジスタＭ１、第２トランジスタＭ２と、第６トランジスタＭ６は、オフにされる。よって、第１節点ＶＡの電圧レベルは、ＤＡＴＡ＋Ｖｔｈであり、第２節点ＶＢと第３節点ＶＣの電圧レベルは、第１電圧ＰＶＤＤの電圧レベルである。ゲートの電圧レベルと第７トランジスタＭ７のソースが第１電圧ＰＶＤＤに等しいことから、第７トランジスタＭ７は、オフにされる。

発光期間Ｓ４（第４期間）では、プリチャージ信号Ｐｒｅ−ｃｈａｒｇｅ、放電信号Ｄｉｓｃｈａｒｇｅと、灯光信号ＥＭＩＴは、全て低ロジックレベルである。よって、第３トランジスタＭ３、第４トランジスタＭ４と、第６トランジスタＭ６は、オンにされ、第１トランジスタＭ１、第２トランジスタＭ２と、第５トランジスタＭ５は、オフにされる。第１節点ＶＡの電圧レベルは、基準電圧ＶＲＥＦの電圧レベルである。蓄積コンデンサＣｓｔの節点ＶＡと節点ＶＢ間の電圧降下がすぐに変わることができないことから、第２節点ＶＢの電圧レベルは、ＰＶＤＤ−（ＤＡＴＡ＋Ｖｔｈ−ＶＲＥＦ）である。エレクトロルミネセント素子ＥＬ１に流れる電流は、（Ｖｓｇ−Ｖｔｈ）^２と、（ＰＶＤＤ−ＶＢ−Ｖｔｈ）^２＝（ＤＡＴＡ−ＶＲＥＦ）^２に比例しており、エレクトロルミネセント素子ＥＬ１の輝度は、それによって伝導された電流に比例しており、エレクトロルミネセント素子ＥＬ１の輝度が第７トランジスタＭ７のスレッショルド電圧Ｖｔｈと第１電圧ＰＶＤＤに関係がないことを決定づける。発光期間Ｓ４では、第１電圧ＰＶＤＤは、第４トランジスタＭ４、第７トランジスタＭ７と、エレクトロルミネセント素子ＥＬ１にのみ提供され、その他には提供されない。また、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４、第５トランジスタＭ５、第６トランジスタＭ６と、第７トランジスタＭ７は、高電流を提供するポリシリコン薄膜トランジスタであることができる。第１電圧ＰＶＤＤは、７〜１０Ｖの間の電源電圧であり、データ信号ＤＡＴＡは、０.５〜４Ｖの間の電源電圧である。また、各トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５と、Ｍ６のタイミングがオンにされたのが記述されたのと同じである場合、第１トランジスタＭ１、第２トランジスタＭ２と、第５トランジスタＭ５は、ＰＭＯＳであることができ、第３トランジスタＭ３、第４トランジスタＭ４と、第６トランジスタＭ６は、ＮＭＯＳであることができる。注意するのは、第１期間Ｓ１、第２期間Ｓ２、第３期間Ｓ３と、第４期間Ｓ４は、順次に生じる。

図４は、表示画像システムのもう１つの実施例を概略的に表しており、この場合、ディスプレイパネル４００または電子装置６００として実施される。図４に示すように、ディスプレイパネル４００は、図２の画素駆動回路２００を含む。ディスプレイパネル４００は、さまざまな電子装置（この場合、電子装置６００）の一部を形成することができる。一般的に、電子装置６００は、ディスプレイパネル４００と入力ユニット５００を含むことができる。また、入力ユニット５００は、ディスプレイパネル４００に動作可能に接続され、入力信号をディスプレイパネル４００に提供し、画像を発生させる。電子装置６００は、例えば、携帯電話、デジタルカメラ、ＰＤＡ、ノート型パソコン、デスクトップ型パソコン、テレビ、カーディスプレイ、または携帯型ＤＶＤプレーヤーなどであることができる。

以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。

従来のＡＭＯＬＥＤディスプレイの２ＴＩＣ画素駆動回路を表している。 本発明の実施例に基づいた画素駆動回路を表している。 本発明の実施例に基づいた画素駆動回路のプリチャージ（ｐｒｅｃｈａｒｇｅ）信号、放電（ｄｉｓｃｈａｒｇｅ）信号と、灯光（ｌｉｇｈｔｉｎｇ）信号のタイミング図を表している。 表示画像システムのもう１つの実施例を概略的に表している。

符号の説明

１０ 画素駆動回路
Ｖｄａｔａ データ信号
Ｖｄｄ 電源電圧
Ｖｔｈ スレッショルド電圧
Ｓｃａｎ スキャン信号
Ｃｓｔ コンデンサ
Ｍｘ Ｍｙ トランジスタ
ＥＬ エレクトロルミネセント素子
２００ 画素駆動回路
ＰＶＤＤ 第１電圧
ＶＲＥＦ 基準電圧
ＥＭＩＴ 灯光信号
Ｍ１〜Ｍ７ 第１〜第７トランジスタ
ＶＡ 第１節点
ＶＢ 第２節点
ＶＣ 第３節点
Ｄｉｓｃｈａｒｇｅ 放電信号
Ｐｒｅ−ｃｈａｒｇｅ プリチャージ信号
ＤＡＴＡ データ信号
ＰＶＥＥ 第２電圧
ＥＬ１ エレクトロルミネセント素子
Ｓ１ プリチャージ期間
Ｓ２ 放電期間
Ｓ３ 接続期間
Ｓ４ 発光期間
２００ 画素駆動回路
４００ ディスプレイパネル
５００ 入力ユニット
６００ 電子装置

Claims (10)

1. 画素駆動回路を含む画像表示システムであって、
   前記画素駆動回路は、
   第１節点と第２節点の間に接続された蓄積コンデンサ、
   第１信号を受け、第１期間と第２期間にオンにされる第１スイッチ、
   前記第１節点に接続され、前記第１期間と前記第２期間にオンにされる第２スイッチ、
   前記第２節点と前記第１スイッチの間に接続され、前記第１期間、第３期間と、第４期間にオンにされる第３スイッチ、
   前記第２スイッチと第１電圧の間に接続され、前記第１期間、前記第３期間と、前記第４期間にオンにされる第４スイッチ、
   前記第２節点と前記第１電圧の間に接続され、前記第１期間、前記第２期間と、前記第３期間にオンにされる第５スイッチ、
   前記第１節点と基準電圧の間に接続され、前記第４期間にオンにされる第６スイッチ、
   前記第１スイッチに接続されたゲート、前記第２スイッチに接続されたソースと、ドレインを有し、前記第４期間にオンにされ、前記ソースと前記ゲート間の電圧が前記第２期間、スレッショルド電圧である第１トランジスタ、および
   前記第１トランジスタのドレインと第２電圧の間に接続され、前記第４期間に発光するエレクトロルミネセント素子を含む画像表示システム。
2. 前記第１スイッチと前記第２スイッチは、第１制御信号によって制御され、前記第３スイッチと前記第４スイッチは、第２制御信号によって制御され、前記第５スイッチと前記第６スイッチは、第３制御信号によって制御される請求項１に記載の画像表示システム。
3. 前記第１制御信号は、前記第１期間と前記第２期間に高ロジックレベルであり、前記第２制御信号は、前記第２期間に高ロジックレベルであり、前記第３制御信号は、前記第１期間、前記第２期間と、前記第３期間に高ロジックレベルである請求項２に記載の画像表示システム。
4. 前記蓄積コンデンサの前記第１節点と前記第２節点は、前記第１期間に前記第１電圧に充電される請求項１に記載の画像表示システム。
5. 前記蓄積コンデンサの前記第１節点の電圧は、前記第２期間と前記第３期間の前記第１電圧と前記スレッショルド電圧の合計である請求項１に記載の画像表示システム。
6. 前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第４スイッチ、前記第５スイッチ、前記第６スイッチと、第１トランジスタは、ポリシリコン薄膜トランジスタである請求項１に記載の画像表示システム。
7. 前記第１期間、前記第２期間、前記第３期間と、前記第４期間は、順次に生じる請求項１に記載の画像表示システム。
8. ディスプレイパネルを更に含み、前記画素駆動回路は、前記ディスプレイパネルの一部を形成する請求項１に記載の画像表示システム。
9. 電子装置を更に含み、
   前記電子装置は、
   前記ディスプレイパネル、および
   前記ディスプレイ装置に接続され、前記ディスプレイ装置に入力を提供することによって、前記ディスプレイ装置が画像を表示する入力ユニットを含む請求項８に記載の画像表示システム。
10. 前記電子装置は、携帯電話、デジタルカメラ、ＰＤＡ、ノート型パソコン、デスクトップ型パソコン、テレビ、カーディスプレイ、または携帯型ＤＶＤプレーヤーである請求項９に記載の画像表示システム。
    

Images