JP2002023696A - 発光装置 - Google Patents

発光装置

Info

Publication number
JP2002023696A
JP2002023696A JP2001117242A JP2001117242A JP2002023696A JP 2002023696 A JP2002023696 A JP 2002023696A JP 2001117242 A JP2001117242 A JP 2001117242A JP 2001117242 A JP2001117242 A JP 2001117242A JP 2002023696 A JP2002023696 A JP 2002023696A
Authority
JP
Japan
Prior art keywords
signal line
light emitting
driving circuit
source signal
line driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001117242A
Other languages
English (en)
Other versions
JP4869491B2 (ja
Inventor
Kazutaka Inukai
和隆 犬飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001117242A priority Critical patent/JP4869491B2/ja
Publication of JP2002023696A publication Critical patent/JP2002023696A/ja
Application granted granted Critical
Publication of JP4869491B2 publication Critical patent/JP4869491B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y02B20/345—
    • Y02B20/347—

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】 【課題】 鮮明な多階調カラー表示の可能なアクティブ
マトリクス型の発光装置を提供する。 【解決手段】 画素部が有する複数の画素は、第１ソー
ス信号線と、第２ソース信号線と、第１ゲート信号線
と、第２ゲート信号線と、電源供給線とを含んでおり、
第１スイッチング用ＴＦＴと、第２スイッチング用ＴＦ
Ｔと、ＥＬ駆動用ＴＦＴと、ＥＬ素子とをそれぞれ有し
ていることを特徴とする発光装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に形成され
た発光素子を、該基板とカバー材の間に封入した表示用
パネルに関する。また、該表示用パネルにＩＣを実装し
た表示用モジュールに関する。なお本明細書において、
表示用パネル及び表示用モジュールを発光装置と総称す
る。本発明はさらに、該発光装置を用いた電子機器に関
する。
【０００２】
【従来の技術】近年、基板上にＴＦＴを形成する技術が
大幅に進歩し、アクティブマトリクス型の電子ディスプ
レイへの応用開発が進められている。特に、ポリシリコ
ン膜を用いたＴＦＴは、従来のアモルファスシリコン膜
を用いたＴＦＴよりも電界効果移動度（モビリティとも
いう）が高いので、高速動作が可能である。そのため、
従来、基板外の駆動回路で行っていた画素の制御を、画
素と同一の基板上に形成した駆動回路で行うことが可能
となっている。
【０００３】このようなアクティブマトリクス型の電子
ディスプレイは、同一基板上に様々な回路や素子を作り
込むことで製造コストの低減、電子ディスプレイを表示
媒体として有する表示装置の小型化、歩留まりの上昇、
スループットの上昇など、様々な利点が得られる。
【０００４】そしてさらに、電子ディスプレイの中で
も、自発光型素子として発光素子（ＥＬ素子）を有した
アクティブマトリクス型の発光装置の研究が活発化して
いる。発光装置は有機発光装置（ＯＥＬＤ：Organic EL
Display）又は有機ライトエミッティングダイオード
（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ば
れている。
【０００５】発光装置は、液晶表示装置と異なり自発光
型である。発光素子は一対の電極（陽極と陰極）間に電
場を加えることでルミネッセンスが発生する有機化合物
を含む層（以下、有機化合物層またはＥＬ層と記す）が
挟まれた構造となっているが、有機化合物層は通常、積
層構造となっている。代表的には、コダック・イースト
マン・カンパニーのTangらが提案した「正孔輸送層／発
光層／電子輸送層」という積層構造が挙げられる。この
構造は非常に発光効率が高く、現在、研究開発が進めら
れている発光装置は殆どこの構造を採用している。
【０００６】発光素子は、電場を加えることで発生する
ルミネッセンス（Electro Luminescence）が得られる
と、陽極層と、有機化合物層と、陰極層とを有する。有
機化合物におけるルミネッセンスには、一重項励起状態
から基底状態に戻る際の発光（蛍光）と三重項励起状態
から基底状態に戻る際の発光（リン光）とがあるが、本
発明の発光装置は、どちらの発光を用いていても良い。
【０００７】また他にも、陽極上に正孔注入層／正孔輸
送層／発光層／電子輸送層、または正孔注入層／正孔輸
送層／発光層／電子輸送層／電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グしても良い。
【０００８】本明細書において陰極と陽極の間に設けら
れる全ての層を総称して有機化合物層と呼ぶ。よって上
述した正孔注入層、正孔輸送層、発光層、電子輸送層、
電子注入層等は、全て有機化合物層に含まれる。なお本
明細書中では、陽極、有機化合物層及び陰極で形成され
る素子を発光素子と呼ぶ。
【０００９】発光装置の駆動方法として、アナログ方式
の駆動方法（アナログ駆動）が挙げられる。発光装置の
アナログ駆動について、図２４及び図２５を用いて説明
する。
【００１０】図２４にアナログ駆動の発光装置の画素部
の構造を示す。ゲート信号線駆動回路からの選択信号を
入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有す
るスイッチング用ＴＦＴ１８０１のゲート電極に接続さ
れている。また各画素が有するスイッチング用ＴＦＴ１
８０１のソース領域とドレイン領域は、一方がアナログ
のビデオ信号を入力するソース信号線（Ｓ１〜Ｓｘ）
に、もう一方が各画素が有する電流制御用ＴＦＴ１８０
４のゲート電極及び各画素が有するコンデンサ１８０８
にそれぞれ接続されている。
【００１１】各画素が有する電流制御用ＴＦＴ１８０４
のソース領域とドレイン領域は、一方は電源供給線（Ｖ
１〜Ｖｘ）に、もう一方は発光素子１８０６にそれぞれ
接続されている。電源供給線（Ｖ１〜Ｖｘ）の電位を電
源電位と呼ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画
素が有するコンデンサ１８０８に接続されている。
【００１２】発光素子１８０６は陽極と、陰極と、陽極
と陰極との間に設けられた有機化合物層とを有する。本
明細書では、発光素子１８０６の陽極が電流制御用ＴＦ
Ｔ１８０４のソース領域またはドレイン領域と接続して
いる場合、発光素子１８０６の陽極を画素電極、陰極を
対向電極と呼ぶ。逆に発光素子１８０６の陰極が電流制
御用ＴＦＴ１８０４のソース領域またはドレイン領域と
接続している場合、発光素子１８０６の陽極を対向電
極、陰極を画素電極と呼ぶ。
【００１３】なお本明細書において、対向電極の電位を
対向電位と呼ぶ。画素電極の電位と対向電極の電位の電
位差が発光素子駆動電圧であり、この発光素子駆動電圧
が有機化合物層にかかる。
【００１４】図２４で示した発光装置を、アナログ方式
で駆動させた場合のタイミングチャートを図２５に示
す。１つのゲート信号線が選択されてから、その次に別
のゲート信号線が選択されるまでの期間を１ライン期間
（Ｌ）と呼ぶ。
【００１５】なお本明細書において信号線（ゲート信号
線、第１ゲート信号線、第２ゲート信号線）が選択され
るというのは、該信号線にゲート電極が接続されている
全てのＴＦＴがオンの状態になることを意味する。
【００１６】また１つの画像が表示されてから次の画像
が表示されるまでの期間が１フレーム期間（Ｆ）に相当
する。図２４に示す発光装置の場合、ゲート信号線はｙ
本あるので、１フレーム期間中にｙ個のライン期間（Ｌ
１〜Ｌｙ）が設けられている。
【００１７】解像度が高くなるにつれて１フレーム期間
中のライン期間の数も増え、駆動回路を高い周波数で駆
動しなければならなくなる。
【００１８】まず電源供給線（Ｖ１〜Ｖｘ）の電源電位
は一定に保たれている。そして対向電極の対向電位も一
定に保たれている。対向電位は、電源電位が発光素子の
画素電極に与えられたときに発光素子が発光する程度
に、電源電位との間に電位差を有している。
【００１９】第１のライン期間（Ｌ１）において、ゲー
ト信号線駆動回路から出力される選択信号によってゲー
ト信号線Ｇ１が選択され、ゲート信号線Ｇ１に接続され
ている全てのスイッチング用ＴＦＴ１８０１がオンの状
態になる。そして、ソース信号線（Ｓ１〜Ｓｘ）に順に
アナログのビデオ信号が入力される。ソース信号線に入
力されたアナログのビデオ信号は、スイッチング用ＴＦ
Ｔ１８０１を介して電流制御用ＴＦＴ１８０４のゲート
電極に入力される。
【００２０】電流制御用ＴＦＴ１８０４のチャネル形成
領域を流れる電流の量は、電流制御用ＴＦＴ１８０４の
ゲート電極とソース領域の電位差であるゲート電圧ＶGS
によって制御される。よって、発光素子１８０６の画素
電極に与えられる電位は、電流制御用ＴＦＴ１８０４の
ゲート電極に入力されたアナログのビデオ信号の電位の
高さによって決まる。したがって、発光素子１８０６は
アナログのビデオ信号の電位に制御されて発光する。
【００２１】上述した動作を繰り返し、ソース信号線
（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了
すると、第１のライン期間（Ｌ１）が終了する。なお、
ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号
の入力が終了するまでの期間と水平帰線期間とを合わせ
て１つのライン期間としても良い。そして次に第２のラ
イン期間（Ｌ２）が開始され、選択信号によってゲート
信号線Ｇ２が選択され、第１のライン期間（Ｌ１）と同
様にソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデ
オ信号が入力される。
【００２２】そして全てのゲート信号線（Ｇ１〜Ｇｙ）
が選択されると、全てのライン期間（Ｌ１〜Ｌｙ）が終
了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了する
と、１フレーム期間が終了する。１フレーム期間中にお
いて全ての画素が表示を行い、１つの画像が形成され
る。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期
間とを合わせて１フレーム期間としても良い。
【００２３】以上のように、アナログのビデオ信号の電
位によって発光素子１８０６の発光量が制御され、その
発光量の制御によって階調表示がなされる。
【００２４】
【発明が解決しようとする課題】発光素子に供給される
電流量が電流制御用ＴＦＴのゲート電極とソース領域の
間の電圧によって制御される様子を図２６を用いて詳し
く説明する。
【００２５】図２６（Ａ）はＴＦＴのトランジスタ特性
を示すグラフであり、４０１はＩD−ＶGS特性（又はＩD
−ＶGS曲線）と呼ばれている。ここでＩDはドレイン電
流であり、ＶGSはゲート電極とソース領域の電位差（ゲ
ート電圧）である。このグラフにより任意のゲート電圧
に対して流れる電流量を知ることができる。
【００２６】通常、発光素子を駆動するにあたって、上
記ＩD−ＶGS特性の点線４０２で示した領域を用いる。
４０２で囲んだ領域の拡大図を図２６（Ｂ）に示す。
【００２７】図２６（Ｂ）において、斜線で示す領域は
飽和領域と呼ばれている。実際にはしきい値電圧
（ＶTH）近傍からそれ以上のゲート電圧である領域を指
し、この領域ではゲート電圧の変化に対して指数関数的
にドレイン電流が変化する。アナログ駆動の場合、この
領域を使ってゲート電圧による電流制御を行う。
【００２８】スイッチング用ＴＦＴがオンの状態となっ
て画素内に入力されたアナログのビデオ信号によって電
流制御用ＴＦＴのゲート電圧が決まる。このとき、図２
６（Ａ）に示したＩD−ＶGS特性に従って、ゲート電圧
に対するドレイン電流が１対１で定まる。即ち、電流制
御用ＴＦＴのゲート電極に入力されるアナログのビデオ
信号の電圧によって、ドレイン領域の電位が定まり、所
定のドレイン電流が発光素子に流れ、その電流量に対応
した発光量で前記発光素子が発光する。
【００２９】以上のように、アナログのビデオ信号によ
って発光素子の発光量が制御され、その発光量の制御に
よって階調表示がなされる。
【００３０】しかしながら、上記アナログ駆動はＴＦＴ
の特性バラツキに非常に弱いという欠点がある。例えば
スイッチング用ＴＦＴのＩD−ＶGS特性が同じ階調を表
示する隣接画素のスイッチング用ＴＦＴと異なる場合
（全体的にプラス又はマイナス側へシフトした場合）を
想定する。
【００３１】その場合、各スイッチング用ＴＦＴのドレ
イン電流はバラツキの程度にもよるが異なるものとな
り、各画素の電流制御用ＴＦＴには異なるゲート電圧が
かかることになる。即ち、各発光素子に対して異なる電
流が流れ、結果として発光素子の発光量は異なり、同じ
階調表示を行えなくなる。
【００３２】また、仮に各画素の電流制御用ＴＦＴに等
しいゲート電圧がかかったとしても、電流制御用ＴＦＴ
のＩD−ＶGS特性にバラツキがあれば、同じドレイン電
流を出力することはできない。さらに、図２６（Ａ）か
らも明らかなようにゲート電圧の変化に対して指数関数
的にドレイン電流が変化するような領域を使っているた
め、ＩD−ＶGS特性が僅かでもずれれば、等しいゲート
電圧がかかっても出力される電流量は大きく異なるとい
った事態が生じうる。こうなってしまうと、僅かなＩD
−ＶGS特性のバラツキによって、同じ電圧の信号を入力
しても発光素子の発光量が隣接画素で大きく異なってし
まう。
【００３３】実際には、スイッチング用ＴＦＴと電流制
御用ＴＦＴとの、両者のバラツキの相乗効果となるので
条件的にはさらに厳しい。このように、アナログ駆動は
ＴＦＴの特性バラツキに対して極めて敏感であり、その
点が従来のアクティブマトリクス型の発光装置の階調表
示における問題となっていた。
【００３４】本発明は上記問題点を鑑みてなされたもの
であり、鮮明な多階調カラー表示の可能なアクティブマ
トリクス型の発光装置を提供することを課題とする。そ
して、そのようなアクティブマトリクス型発光装置を表
示部に具備する高性能な発光装置（電子機器）を提供す
ることを課題とする。
【００３５】
【課題を解決するための手段】本発明者は、アナログ駆
動の問題は、ゲート電圧の変化に対してドレイン電流が
指数関数的に変化するためにＩD−ＶGS特性のばらつき
の影響を受けやすい飽和領域を用いて発光素子に流れる
電流量を制御していることに起因すると考えた。
【００３６】即ち、ＩD−ＶGS特性のばらつきがあった
場合に、飽和領域はゲート電圧の変化に対してドレイン
電流が指数関数的に変化するため、等しいゲート電圧が
かかっても、異なる電流（ドレイン電流）が出力されて
しまい、その結果所望の階調が得られないという不具合
が生じるのである。
【００３７】そこで本発明人は、発光素子の発する光の
量の制御を、飽和領域を用いた電流の制御により行うの
ではなく、主に発光素子の発光する時間の制御によって
行うことを考えた。つまり本発明では発光素子の発する
光の量を時間で制御し、階調表示を行う。発光素子の発
光時間を制御することで階調表示を行う駆動方法を、時
分割方式の駆動方法（以下、デジタル駆動という）と呼
ぶ。なお時分割方式の駆動方法によって行われる階調表
示を時分割階調表示と呼ぶ。
【００３８】本発明は上記構成によって、ＴＦＴによる
ＩD−ＶGS特性のバラツキのために、所望の階調表示が
得られないという事態を避けることが可能になる。
【００３９】以下に、本発明の構成を示す。
【００４０】本発明によって、第１ソース信号線駆動回
路と、第２ソース信号線駆動回路と、第１ゲート信号線
駆動回路と、第２ゲート信号線駆動回路と、画素部とを
有する発光装置であって、前記画素部は複数の画素を有
しており、前記複数の画素は、発光素子と、前記発光素
子の発光を制御する電流制御用ＴＦＴと、前記電流制御
用ＴＦＴの駆動を制御する第１スイッチング用ＴＦＴ及
び第２スイッチング用ＴＦＴとを有し、前記第１ソース
信号線駆動回路及び前記第１ゲート信号線駆動回路によ
って前記第１スイッチング用ＴＦＴの駆動が制御され、
前記第２ソース信号線駆動回路及び前記第２ゲート信号
線駆動回路によって前記第２スイッチング用ＴＦＴの駆
動が制御され、前記発光素子の発光する期間の長さを制
御することで階調表示を行うことを特徴とする発光装置
が提供される。
【００４１】本発明によって、第１ソース信号線駆動回
路と、第２ソース信号線駆動回路と、第１ゲート信号線
駆動回路と、第２ゲート信号線駆動回路と、画素部と、
前記第１ソース信号線駆動回路に接続された複数の第１
ソース信号線と、前記第２ソース信号線駆動回路に接続
された複数の第２ソース信号線と、前記第１ゲート信号
線駆動回路に接続された複数の第１ゲート信号線と、前
記第２ゲート信号線駆動回路に接続された複数の第２ゲ
ート信号線と、複数の電源供給線とを有する発光装置で
あって、前記画素部は、複数の発光素子、複数の電流制
御用ＴＦＴ、複数の第１スイッチング用ＴＦＴ及び複数
の第２スイッチング用ＴＦＴを含む複数の画素を有して
おり、前記複数の第１スイッチング用ＴＦＴが有するゲ
ート電極は、前記複数の第１ゲート信号線と接続されて
おり、前記複数の第２スイッチング用ＴＦＴが有するゲ
ート電極は、前記複数の第２ゲート信号線と接続されて
おり、前記複数の第１スイッチング用ＴＦＴが有するソ
ース領域とドレイン領域とは、一方は前記複数の第１ソ
ース信号線と、もう一方は前記複数の電流制御用ＴＦＴ
が有するゲート電極と接続されており、前記複数の第２
スイッチング用ＴＦＴが有するソース領域とドレイン領
域とは、一方は前記複数の第２ソース信号線と、もう一
方は前記複数の電流制御用ＴＦＴが有するゲート電極と
接続されており、前記複数の電流制御用ＴＦＴが有する
ソース領域とドレイン領域は、一方は前記複数の電源供
給線に、もう一方は前記複数の発光素子に接続されてい
ることを特徴とする発光装置が提供される。
【００４２】本発明によって、第１ソース信号線駆動回
路と、第２ソース信号線駆動回路と、第１ゲート信号線
駆動回路と、第２ゲート信号線駆動回路と、画素部と、
前記第１ソース信号線駆動回路に接続された複数の第１
ソース信号線と、前記第２ソース信号線駆動回路に接続
された複数の第２ソース信号線と、前記第１ゲート信号
線駆動回路に接続された複数の第１ゲート信号線と、前
記第２ゲート信号線駆動回路に接続された複数の第２ゲ
ート信号線と、一定の電位に保たれた複数の電源供給線
とを有する発光装置であって、前記画素部は、複数の発
光素子、複数の電流制御用ＴＦＴ、複数の第１スイッチ
ング用ＴＦＴ及び複数の第２スイッチング用ＴＦＴを含
む複数の画素を有しており、前記複数の発光素子は、画
素電極と、一定の電位に保たれた対向電極と、前記画素
電極と前記対向電極の間に設けられた有機化合物層とを
それぞれ有しており、前記複数の第１スイッチング用Ｔ
ＦＴが有するゲート電極は、前記複数の第１ゲート信号
線と接続されており、前記複数の第２スイッチング用Ｔ
ＦＴが有するゲート電極は、前記複数の第２ゲート信号
線と接続されており、前記複数の第１スイッチング用Ｔ
ＦＴが有するソース領域とドレイン領域とは、一方は前
記複数の第１ソース信号線と、もう一方は前記複数の電
流制御用ＴＦＴが有するゲート電極と接続されており、
前記複数の第２スイッチング用ＴＦＴが有するソース領
域とドレイン領域とは、一方は前記複数の第２ソース信
号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
るゲート電極と接続されており、前記複数の電流制御用
ＴＦＴが有するソース領域とドレイン領域は、一方は前
記複数の電源供給線に、もう一方は前記画素電極に接続
されていることを特徴とする発光装置が提供される。
【００４３】本発明によって、第１ソース信号線駆動回
路と、第２ソース信号線駆動回路と、第１ゲート信号線
駆動回路と、第２ゲート信号線駆動回路と、画素部と、
前記第１ソース信号線駆動回路に接続された複数の第１
ソース信号線と、前記第２ソース信号線駆動回路に接続
された複数の第２ソース信号線と、前記第１ゲート信号
線駆動回路に接続された複数の第１ゲート信号線と、前
記第２ゲート信号線駆動回路に接続された複数の第２ゲ
ート信号線と、複数の電源供給線とを有する発光装置で
あって、前記画素部は、複数の発光素子、複数の電流制
御用ＴＦＴ、複数の第１スイッチング用ＴＦＴ及び複数
の第２スイッチング用ＴＦＴを含む複数の画素を有して
おり、前記複数の第１スイッチング用ＴＦＴが有するゲ
ート電極は、前記複数の第１ゲート信号線と接続されて
おり、前記複数の第２スイッチング用ＴＦＴが有するゲ
ート電極は、前記複数の第２ゲート信号線と接続されて
おり、前記複数の第１スイッチング用ＴＦＴが有するソ
ース領域とドレイン領域とは、一方は前記複数の第１ソ
ース信号線と、もう一方は前記複数の電流制御用ＴＦＴ
が有するゲート電極と接続されており、前記複数の第２
スイッチング用ＴＦＴが有するソース領域とドレイン領
域とは、一方は前記複数の第２ソース信号線と、もう一
方は前記複数の電流制御用ＴＦＴが有するゲート電極と
接続されており、前記複数の電流制御用ＴＦＴが有する
ソース領域とドレイン領域は、一方は前記複数の電源供
給線に、もう一方は前記複数の発光素子に接続されてお
り、１フレーム期間内にｎ個の書き込み期間Ｔａ１、Ｔ
ａ２、…、Ｔａｎが順に出現し、前記ｎ個の書き込み期
間Ｔａ１、Ｔａ２、…、Ｔａｎのうち最後に出現する書
き込み期間Ｔａｎの次に出現する書き込み期間は、前記
ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのうち
最初に出現する書き込み期間Ｔａ１であり、前記ｎ個の
書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのそれぞれが
出現してから、前記ｎ個の書き込み期間Ｔａ１、Ｔａ
２、…、Ｔａｎのそれぞれの次の書き込み期間が出現す
るまでの期間が、ｎ個の表示期間Ｔｄ１、Ｔｄ２、…、
Ｔｄｎであり、前記ｎ個の書き込み期間Ｔａ１、Ｔａ
２、…、Ｔａｎにおいて、前記第１ソース信号線駆動回
路から前記複数の第１ソース信号線を介して、若しくは
前記第２ソース信号線駆動回路から前記複数の第２ソー
ス信号線を介して、デジタル信号が前記複数の画素に入
力され、前記デジタル信号によって、前記ｎ個の表示期
間Ｔｄ１、Ｔｄ２、…、Ｔｄｎにおいて前記複数の発光
素子が発光状態になるか非発光状態になるかが選択され
ることを特徴とする発光装置が提供される。
【００４４】本発明によって、第１ソース信号線駆動回
路と、第２ソース信号線駆動回路と、第１ゲート信号線
駆動回路と、第２ゲート信号線駆動回路と、画素部と、
前記第１ソース信号線駆動回路に接続された複数の第１
ソース信号線と、前記第２ソース信号線駆動回路に接続
された複数の第２ソース信号線と、前記第１ゲート信号
線駆動回路に接続された複数の第１ゲート信号線と、前
記第２ゲート信号線駆動回路に接続された複数の第２ゲ
ート信号線と、一定の電位に保たれた複数の電源供給線
とを有する発光装置であって、前記画素部は、複数の発
光素子、複数の電流制御用ＴＦＴ、複数の第１スイッチ
ング用ＴＦＴ及び複数の第２スイッチング用ＴＦＴを含
む複数の画素を有しており、前記複数の発光素子は、画
素電極と、一定の電位に保たれた対向電極と、前記画素
電極と前記対向電極の間に設けられた有機化合物層とを
それぞれ有しており、前記複数の第１スイッチング用Ｔ
ＦＴが有するゲート電極は、前記複数の第１ゲート信号
線と接続されており、前記複数の第２スイッチング用Ｔ
ＦＴが有するゲート電極は、前記複数の第２ゲート信号
線と接続されており、前記複数の第１スイッチング用Ｔ
ＦＴが有するソース領域とドレイン領域とは、一方は前
記複数の第１ソース信号線と、もう一方は前記複数の電
流制御用ＴＦＴが有するゲート電極と接続されており、
前記複数の第２スイッチング用ＴＦＴが有するソース領
域とドレイン領域とは、一方は前記複数の第２ソース信
号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
るゲート電極と接続されており、前記複数の電流制御用
ＴＦＴが有するソース領域とドレイン領域は、一方は前
記複数の電源供給線に、もう一方は前記画素電極に接続
されており、１フレーム期間内にｎ個の書き込み期間Ｔ
ａ１、Ｔａ２、…、Ｔａｎが順に出現し、前記ｎ個の書
き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのうち最後に出
現する書き込み期間Ｔａｎの次に出現する書き込み期間
は、前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａ
ｎのうち最初に出現する書き込み期間Ｔａ１であり、前
記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのそ
れぞれが出現してから、前記ｎ個の書き込み期間Ｔａ
１、Ｔａ２、…、Ｔａｎのそれぞれの次の書き込み期間
が出現するまでの期間が、ｎ個の表示期間Ｔｄ１、Ｔｄ
２、…、Ｔｄｎであり、前記ｎ個の書き込み期間Ｔａ
１、Ｔａ２、…、Ｔａｎにおいて、前記第１ソース信号
線駆動回路から前記複数の第１ソース信号線を介して、
若しくは前記第２ソース信号線駆動回路から前記複数の
第２ソース信号線を介して、デジタル信号が前記複数の
画素に入力され、前記デジタル信号によって、前記ｎ個
の表示期間Ｔｄ１、Ｔｄ２、…、Ｔｄｎにおいて前記複
数の発光素子が発光状態になるか非発光状態になるかが
選択されることを特徴とする発光装置が提供される。
【００４５】本発明によって、第１ソース信号線駆動回
路と、第２ソース信号線駆動回路と、第１ゲート信号線
駆動回路と、第２ゲート信号線駆動回路と、画素部と、
前記第１ソース信号線駆動回路に接続された複数の第１
ソース信号線と、前記第２ソース信号線駆動回路に接続
された複数の第２ソース信号線と、前記第１ゲート信号
線駆動回路に接続された複数の第１ゲート信号線と、前
記第２ゲート信号線駆動回路に接続された複数の第２ゲ
ート信号線と、複数の電源供給線とを有する発光装置で
あって、前記画素部は、複数の発光素子、複数の電流制
御用ＴＦＴ、複数の第１スイッチング用ＴＦＴ及び複数
の第２スイッチング用ＴＦＴを含む複数の画素を有して
おり、前記複数の第１スイッチング用ＴＦＴが有するゲ
ート電極は、前記複数の第１ゲート信号線と接続されて
おり、前記複数の第２スイッチング用ＴＦＴが有するゲ
ート電極は、前記複数の第２ゲート信号線と接続されて
おり、前記複数の第１スイッチング用ＴＦＴが有するソ
ース領域とドレイン領域とは、一方は前記複数の第１ソ
ース信号線と、もう一方は前記複数の電流制御用ＴＦＴ
が有するゲート電極と接続されており、前記複数の第２
スイッチング用ＴＦＴが有するソース領域とドレイン領
域とは、一方は前記複数の第２ソース信号線と、もう一
方は前記複数の電流制御用ＴＦＴが有するゲート電極と
接続されており、前記複数の電流制御用ＴＦＴが有する
ソース領域とドレイン領域は、一方は前記複数の電源供
給線に、もう一方は前記複数の発光素子に接続されてお
り、１フレーム期間内にｎ個の書き込み期間Ｔａ１、Ｔ
ａ２、…、Ｔａｎが順に出現し、前記ｎ個の書き込み期
間Ｔａ１、Ｔａ２、…、Ｔａｎのうち最後に出現する書
き込み期間Ｔａｎの次に出現する書き込み期間は、前記
ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのうち
最初に出現する書き込み期間Ｔａ１であり、前記ｎ個の
書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのそれぞれが
出現してから、前記ｎ個の書き込み期間Ｔａ１、Ｔａ
２、…、Ｔａｎのそれぞれの次の書き込み期間が出現す
るまでの期間が、ｎ個の表示期間Ｔｄ１、Ｔｄ２、…、
Ｔｄｎであり、前記ｎ個の書き込み期間Ｔａ１、Ｔａ
２、…、Ｔａｎにおいて、前記第１ソース信号線駆動回
路から前記複数の第１ソース信号線を介して、若しくは
前記第２ソース信号線駆動回路から前記複数の第２ソー
ス信号線を介して、デジタル信号が前記複数の画素に入
力され、前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、
Ｔａｎのうち、いくつかの隣り合う書き込み期間は互い
に一部重なっており、前記デジタル信号によって、前記
ｎ個の表示期間Ｔｄ１、Ｔｄ２、…、Ｔｄｎにおいて前
記複数の発光素子が発光状態になるか非発光状態になる
かが選択されることを特徴とする発光装置が提供され
る。
【００４６】本発明によって、第１ソース信号線駆動回
路と、第２ソース信号線駆動回路と、第１ゲート信号線
駆動回路と、第２ゲート信号線駆動回路と、画素部と、
前記第１ソース信号線駆動回路に接続された複数の第１
ソース信号線と、前記第２ソース信号線駆動回路に接続
された複数の第２ソース信号線と、前記第１ゲート信号
線駆動回路に接続された複数の第１ゲート信号線と、前
記第２ゲート信号線駆動回路に接続された複数の第２ゲ
ート信号線と、一定の電位に保たれた複数の電源供給線
とを有する発光装置であって、前記画素部は、複数の発
光素子、複数の電流制御用ＴＦＴ、複数の第１スイッチ
ング用ＴＦＴ及び複数の第２スイッチング用ＴＦＴを含
む複数の画素を有しており、前記複数の発光素子は、画
素電極と、一定の電位に保たれた対向電極と、前記画素
電極と前記対向電極の間に設けられた有機化合物層とを
それぞれ有しており、前記複数の第１スイッチング用Ｔ
ＦＴが有するゲート電極は、前記複数の第１ゲート信号
線と接続されており、前記複数の第２スイッチング用Ｔ
ＦＴが有するゲート電極は、前記複数の第２ゲート信号
線と接続されており、前記複数の第１スイッチング用Ｔ
ＦＴが有するソース領域とドレイン領域とは、一方は前
記複数の第１ソース信号線と、もう一方は前記複数の電
流制御用ＴＦＴが有するゲート電極と接続されており、
前記複数の第２スイッチング用ＴＦＴが有するソース領
域とドレイン領域とは、一方は前記複数の第２ソース信
号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
るゲート電極と接続されており、前記複数の電流制御用
ＴＦＴが有するソース領域とドレイン領域は、一方は前
記複数の電源供給線に、もう一方は前記画素電極に接続
されており、１フレーム期間内にｎ個の書き込み期間Ｔ
ａ１、Ｔａ２、…、Ｔａｎが順に出現し、前記ｎ個の書
き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのうち最後に出
現する書き込み期間Ｔａｎの次に出現する書き込み期間
は、前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａ
ｎのうち最初に出現する書き込み期間Ｔａ１であり、前
記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのそ
れぞれが出現してから、前記ｎ個の書き込み期間Ｔａ
１、Ｔａ２、…、Ｔａｎのそれぞれの次の書き込み期間
が出現するまでの期間が、ｎ個の表示期間Ｔｄ１、Ｔｄ
２、…、Ｔｄｎであり、前記ｎ個の書き込み期間Ｔａ
１、Ｔａ２、…、Ｔａｎにおいて、前記第１ソース信号
線駆動回路から前記複数の第１ソース信号線を介して、
若しくは前記第２ソース信号線駆動回路から前記複数の
第２ソース信号線を介して、デジタル信号が前記複数の
画素に入力され、前記ｎ個の書き込み期間Ｔａ１、Ｔａ
２、…、Ｔａｎのうち、いくつかの隣り合う書き込み期
間は互いに一部重なっており、前記デジタル信号によっ
て、前記ｎ個の表示期間Ｔｄ１、Ｔｄ２、…、Ｔｄｎに
おいて前記複数の発光素子が発光状態になるか非発光状
態になるかが選択されることを特徴とする発光装置が提
供される。
【００４７】前記互いに一部重なっている隣り合う書き
込み期間が、一方の書き込み期間において前記第１ソー
ス信号線駆動回路から前記複数の第１ソース信号線を介
してデジタル信号が前記複数の画素に入力され、もう一
方の書き込み期間において前記第２ソース信号線駆動回
路から前記複数の第２ソース信号線を介してデジタル信
号が前記複数の画素に入力されていることを特徴として
いても良い。
【００４８】前記ｎ個の表示期間Ｔｄ１、Ｔｄ２、…、
Ｔｄｎのうちのｊ個の表示期間（ｊは０以上ｎ以下の整
数）において、前記複数の発光素子の全てが非発光状態
になる黒表示期間であることを特徴としていても良い。
【００４９】前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、
…、Ｔａｎの長さが全て同じであることを特徴としてい
ても良い。
【００５０】前記ｎ個の表示期間Ｔｄ１、Ｔｄ２、…、
Ｔｄｎのうち、黒表示期間ではない（ｎ−ｊ）個の表示
期間を短い順に並べたときの長さの比は、２0：２1：
…：２ (n-j-1)であることを特徴としていても良い。
【００５１】前記第１スイッチング用ＴＦＴ及び前記第
２スイッチング用ＴＦＴの極性が同じであることを特徴
としていても良い。
【００５２】１フレーム期間中において最後に出現する
表示期間は、前記１フレーム期間中において最も長い黒
表示期間であることを特徴としていても良い。
【００５３】本発明によって、第１ソース信号線駆動回
路と、第２ソース信号線駆動回路と、第１ゲート信号線
駆動回路と、第２ゲート信号線駆動回路と、画素部とを
有する発光装置であって、前記画素部は複数の画素を有
し、前記複数の画素は複数の発光素子を有し、第１ソー
ス信号線駆動回路及び第２ソース信号線駆動回路から出
力されるデジタル信号、前記第１ゲート信号線駆動回路
及び前記第２ゲート信号線駆動回路から出力される選択
信号によって、前記複数の発光素子の駆動がそれぞれ制
御されることを特徴とする発光装置が提供される。
【００５４】本発明によって、第１ソース信号線駆動回
路と、第２ソース信号線駆動回路と、第１ゲート信号線
駆動回路と、第２ゲート信号線駆動回路と、画素部とを
有する発光装置であって、前記画素部は複数の画素を有
し、前記複数の画素は複数の発光素子を有し、第１ソー
ス信号線駆動回路及び第２ソース信号線駆動回路から出
力されるデジタル信号、前記第１ゲート信号線駆動回路
及び前記第２ゲート信号線駆動回路から出力される選択
信号によって前記発光素子の発光する時間が制御される
ことで階調表示が行われることを特徴とする発光装置が
提供される。
【００５５】前記有機化合物層は低分子系有機物質また
はポリマー系有機物質であることを特徴としていても良
い。
【００５６】前記低分子系有機物質は、Ａｌｑ3（トリ
ス−８−キノリライト−アルミニウム）またはＴＰＤ
（トリフェニルアミン誘導体）からなることを特徴とし
ていても良い。
【００５７】前記ポリマー系有機物質は、ＰＰＶ（ポリ
フェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾー
ル）またはポリカーボネートからなることを特徴として
いても良い。
【００５８】前記発光装置とは、コンピュータ、ビデオ
カメラまたはＤＶＤプレーヤーであることを特徴として
いても良い。
【００５９】
【発明の実施の形態】以下に、本発明の発光装置の構造
及びその駆動方法について説明する。ここではｎビット
のデジタルビデオ信号により２n階調の表示を行う場合
について説明する。
【００６０】図１に本発明の発光装置のブロック図の一
例を示す。図１の発光装置は、基板上に形成されたＴＦ
Ｔによって画素部１０１、画素部の周辺に配置された第
１ソース信号線駆動回路１０２ａ、第２ソース信号線駆
動回路１０２ｂ、第１ゲート信号線駆動回路１０３ａ、
第２ゲート信号線駆動回路１０３ｂを有している。
【００６１】なお、第１ソース信号線駆動回路１０２
ａ、第２ソース信号線駆動回路１０２ｂ、第１ゲート信
号線駆動回路１０３ａ、第２ゲート信号線駆動回路１０
３ｂは、画素部１０１と同じ基板上に形成されていても
良いし、ＩＣチップ上に設けてＦＰＣ等で画素部１０１
と接続しても良い。
【００６２】第１及び第２ソース信号線駆動回路１０２
ａ、１０２ｂは、基本的にシフトレジスタ１０５、ラッ
チ（Ａ）１０６、ラッチ（Ｂ）１０７をそれぞれ有して
いる。
【００６３】一方、第１ゲート信号線駆動回路１０３ａ
及び第２ゲート信号線駆動回路１０３ｂは、それぞれシ
フトレジスタ、バッファ（いずれも図示せず）を有して
いる。また場合によっては、第１及び第２ゲート信号線
駆動回路１０３ａ、１０３ｂが、シフトレジスタ、バッ
ファの他にレベルシフトを有していても良い。
【００６４】なお、本発明の発光装置が有する駆動回路
は、図１に示した構成に限定されない。
【００６５】画素部１０１の拡大図を図２に示す。第１
ソース信号線駆動回路１０２ａのラッチ（Ｂ）１０７に
接続された第１ソース信号線（ＳＬ１〜ＳＬｘ）、第２
ソース信号線駆動回路１０２ｂのラッチ（Ｂ）１０７に
接続された第２ソース信号線（ＳＲ１〜ＳＲｘ）、ＦＰ
Ｃを介して発光装置の外部の電源に接続された電源供給
線（Ｖ１〜Ｖｘ）、第１ゲート信号線駆動回路１０３ａ
に接続された第１ゲート信号線（ＧＬ１〜ＧＬｙ）、第
２ゲート信号線駆動回路１０３ｂに接続された第２ゲー
ト信号線（ＧＲ１〜ＧＲｙ）が画素部１０１に設けられ
ている。
【００６６】なお本明細書において、第１ソース信号線
駆動回路１０２ａと第１ゲート信号線駆動回路１０３ａ
とを合わせて第１駆動回路群（Ｄｒ＿Ｌ）と呼ぶ。また
第２ソース信号線駆動回路１０２ｂと第２ゲート信号線
駆動回路１０３ｂとを合わせて第２駆動回路群（Ｄｒ＿
Ｒ）と呼ぶ。
【００６７】第１ソース信号線（ＳＬ１〜ＳＬｘ）の１
つと、第２ソース信号線（ＳＲ１〜ＳＲｘ）の１つと、
電源供給線（Ｖ１〜Ｖｘ）の１つと、第１ゲート信号線
（ＧＬ１〜ＧＬｙ）の１つと、第２ゲート信号線（ＧＲ
１〜ＧＲｙ）の１つとを備えた領域が画素１０４であ
る。画素部１０１にはマトリクス状に複数の画素１０４
が配列されることになる。
【００６８】画素１０４の拡大図を図３に示す。図３に
おいて、２０１ａは第１スイッチング用ＴＦＴ、２０１
ｂは第２スイッチング用ＴＦＴである。第１スイッチン
グ用ＴＦＴ２０１ａのゲート電極は、第１ゲート信号線
ＧＬ（ＧＬ１〜ＧＬｙのいずれか１つ）に接続されてい
る。第２スイッチング用ＴＦＴ２０１ｂのゲート電極
は、第２ゲート信号線ＧＲ（ＧＲ１〜ＧＲｙのいずれか
１つ）に接続されている。
【００６９】第１スイッチング用ＴＦＴ２０１ａのソー
ス領域とドレイン領域は、一方が第１ソース信号線ＳＬ
（ＳＬ１〜ＳＬｘのいずれか１つ）に、もう一方が電流
制御用ＴＦＴ２０２のゲート電極及び各画素が有するコ
ンデンサ２０４に接続されている。また第２スイッチン
グ用ＴＦＴ２０１ｂのソース領域とドレイン領域は、一
方が第２ソース信号線ＳＲ（ＳＲ１〜ＳＲｘのいずれか
１つ）に、もう一方が電流制御用ＴＦＴ２０２のゲート
電極及び各画素が有するコンデンサ２０４に接続されて
いる。
【００７０】コンデンサ２０４は第１及び第２スイッチ
ング用ＴＦＴ２０１ａ、２０１ｂがオフの状態（非選択
状態）にある時、電流制御用ＴＦＴ２０２のゲート電圧
を保持するために設けられている。なお本実施の形態で
はコンデンサ２０４を設ける構成を示したが、本発明は
この構成に限定されず、コンデンサ２０４を設けない構
成にしても良い。
【００７１】また、電流制御用ＴＦＴ２０２のソース領
域とドレイン領域は、一方が電源供給線Ｖ（Ｖ１〜Ｖｘ
のいずれか１つ）に接続され、もう一方は発光素子２０
３に接続される。電源供給線Ｖはコンデンサ２０４に接
続されている。
【００７２】発光素子２０３は陽極と陰極と、陽極と陰
極との間に設けられた有機化合物層とからなる。陽極が
電流制御用ＴＦＴ２０２のソース領域またはドレイン領
域と接続している場合、陽極が画素電極、陰極が対向電
極となる。逆に陰極が電流制御用ＴＦＴ２０２のソース
領域またはドレイン領域と接続している場合、陰極が画
素電極、陽極が対向電極となる。
【００７３】発光素子２０３の対向電極には対向電位が
与えられている。また電源供給線Ｖには電源電位が与え
られている。そして対向電位と電源電位の電位差は、電
源電位が画素電極に与えられたときに発光素子が発光す
る程度の電位差に常に保たれている。電源電位と対向電
位は、本発明の発光装置に、外付けのＩＣ等により設け
られた電源によって与えられる。
【００７４】現在の典型的な発光装置には、画素の発光
する面積あたりの発光量が２００ｃｄ／ｍ2の場合、画
素部の面積あたりの電流が数ｍＡ／ｃｍ2程度必要とな
る。そのため特に画面サイズが大きくなると、ＩＣに設
けられた電源から与えられる電位の高さをスイッチで制
御することが難しくなる。本発明においては、電源電位
と対向電位は常に一定に保たれており、ＩＣに設けられ
た電源から与えられる電位の高さをスイッチで制御する
必要がないので、より大きな画面サイズのパネルの実現
に有用である。
【００７５】第１及び第２スイッチング用ＴＦＴ２０１
ａ、２０１ｂ、電流制御用ＴＦＴ２０２は、ｎチャネル
型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いる
ことができる。また第１及び第２スイッチング用ＴＦＴ
２０１ａ、２０１ｂ、電流制御用ＴＦＴ２０２は、シン
グルゲート構造の他に、ダブルゲート構造、やトリプル
ゲート構造などのマルチゲート構造を有していても良
い。
【００７６】また本発明において、電流制御用ＴＦＴ２
０２はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも
どちらでも用いることが可能であるが、発光素子２０３
の陽極が画素電極で陰極が対向電極の場合、電流制御用
ＴＦＴ２０２はｐチャネル型ＴＦＴであることが好まし
い。また逆に発光素子２０３の陽極が対向電極で陰極が
画素電極の場合、電流制御用ＴＦＴ２０２はｎチャネル
型ＴＦＴであることが好ましい。
【００７７】次に上述した構成を有する本発明の発光装
置の駆動方法について、実施の形態１及び実施の形態２
に示す。
【００７８】（実施の形態１）本実施の形態の駆動方法
を、図４を用いて説明する。
【００７９】はじめに、第１ゲート信号線駆動回路１０
３ａから出力される選択信号によって第１ゲート信号線
ＧＬ１が選択され、第１ゲート信号線ＧＬ１に接続され
ている全ての画素（１ライン目の画素）の第１スイッチ
ング用ＴＦＴ２０１ａがオンの状態になる。なお本明細
書において、ＴＦＴがオン状態になることを、ＴＦＴが
駆動すると呼ぶ。
【００８０】そして、第１ソース信号線駆動回路１０２
ａのラッチ（Ｂ）１０７から１ライン目の画素に、第１
ソース信号線（ＳＬ１〜ＳＬｘ）を介して１ビット目の
デジタルビデオ信号が入力される。１ライン目の画素に
入力された１ビット目のデジタルビデオ信号は、オンの
状態の第１スイッチング用ＴＦＴ２０１ａを介して電流
制御用ＴＦＴ２０２のゲート電極に入力される。
【００８１】デジタルビデオ信号は「０」または「１」
の情報を有しており、「０」と「１」のデジタルビデオ
信号は、一方がＨｉ、一方がＬｏの電圧を有する信号で
ある。
【００８２】本実施の形態では、デジタルビデオ信号が
「０」の情報を有していた場合、電流制御用ＴＦＴ２０
２はオフの状態となる。よって発光素子２０３の画素電
極には電源電位は与えられない。その結果、「０」の情
報を有するデジタルビデオ信号が入力された画素が有す
る発光素子２０３は発光しない。
【００８３】逆に、「１」の情報を有していた場合、電
流制御用ＴＦＴ２０２はオン状態となる。よって発光素
子２０３の画素電極には電源電位が与えられる。対向電
位と電源電位の電位差は、電源電位が画素電極に与えら
れたときに発光素子が発光する程度の電位差に常に保た
れている。そのため、「１」の情報を有するデジタルビ
デオ信号が入力された画素が有する発光素子２０３は発
光する。
【００８４】なお本実施の形態ではデジタルビデオ信号
が「０」の情報を有していた場合、電流制御用ＴＦＴ２
０２はオフの状態となり、「１」の情報を有していた場
合電流制御用ＴＦＴ２０２はオン状態となるが、本発明
はこの構成に限定されない。デジタルビデオ信号が
「０」の情報を有していた場合、電流制御用ＴＦＴ２０
２がオンの状態となり、「１」の情報を有していた場合
電流制御用ＴＦＴ２０２オフの状態となっても良い。
【００８５】また本明細書において、発光素子が発光し
ている状態を発光状態、逆に発光素子が発光していない
状態を非発光状態と呼ぶ。
【００８６】このように、１ライン目の画素に１ビット
目のデジタルビデオ信号が入力されると同時に、発光素
子２０３が発光状態、または非発光状態になり、１ライ
ン目の画素は表示を行う。画素が表示を行っている期間
を表示期間Ｔｄと呼ぶ。特に１ビット目のデジタルビデ
オ信号が画素に入力されたことで開始する表示期間をＴ
ｄ１と呼ぶ。図４では説明を簡便にするために、特に１
ライン目（1st. row）、ｙライン目（last. row）の画
素の表示期間についてのみ示す。各ラインの表示期間が
開始されるタイミングはそれぞれ時間差を有している。
【００８７】次に、第１ゲート信号線ＧＬ１に接続され
ている全ての画素（１ライン目の画素）の第１スイッチ
ング用ＴＦＴ２０１ａがオフの状態になる。そして、第
１ゲート信号線駆動回路１０３ａから出力される選択信
号によって第１ゲート信号線ＧＬ２が選択され、第１ゲ
ート信号線ＧＬ２に接続されている全ての画素（２ライ
ン目の画素）の第１スイッチング用ＴＦＴ２０１ａがオ
ンの状態になる。そして第１ソース信号線駆動回路１０
２ａから２ライン目の画素に、ソース信号線（ＳＬ１〜
ＳＬｘ）を介して１ビット目のデジタルビデオ信号が入
力される。
【００８８】そして上述した動作を順に繰り返し、全て
の第１ゲート信号線（ＧＬ１〜ＧＬｙ）が選択され、全
てのラインの画素に１ビット目のデジタルビデオ信号が
入力される。１ビット目のデジタルビデオ信号が全ての
画素に入力されるまでの期間が、書き込み期間Ｔａ１で
ある。
【００８９】一方、全てのラインの画素に１ビット目の
デジタルビデオ信号が入力される前若しくは入力された
後、言い換えると書き込み期間Ｔａ１が終了する前若し
くは終了した後に、書き込み期間Ｔａ２が開始される。
本実施の形態では、書き込み期間Ｔａ１が終了する前
に、書き込み期間Ｔａ２が開始される例を示している。
【００９０】書き込み期間Ｔａ２が開始されると、第２
ゲート信号線駆動回路１０３ｂから出力される選択信号
によって第２ゲート信号線ＧＲ１が選択され、第２ゲー
ト信号線ＧＲ１に接続されている全ての画素（１ライン
目の画素）の第２スイッチング用ＴＦＴ２０１ｂがオン
の状態になる。
【００９１】そして、第２ソース信号線駆動回路１０２
ａのラッチ（Ｂ）１０７から１ライン目の画素に、第２
ソース信号線（ＳＲ１〜ＳＲｘ）を介して２ビット目の
デジタルビデオ信号が入力される。１ライン目の画素に
入力された２ビット目のデジタルビデオ信号は、第２ス
イッチング用ＴＦＴ２０１ｂを介して電流制御用ＴＦＴ
２０２のゲート電極に入力される。
【００９２】このように書き込み期間Ｔａ２では、画素
への１ビット目のデジタルビデオ信号の入力と並行し
て、１ライン目の画素に２ビット目のデジタルビデオ信
号を入力することができる。よって、書き込み期間Ｔａ
１において画素に入力された１ビット目のデジタルビデ
オ信号は、２ビット目のデジタルビデオ信号に書き換え
られる。
【００９３】１ライン目の画素に２ビット目のデジタル
ビデオ信号が入力されると同時に、発光素子２０３が２
ビット目のデジタルビデオ信号に基づいて発光状態、ま
たは非発光状態になり、１ライン目の画素は表示を行
う。２ビット目のデジタルビデオ信号が画素に入力され
たことで、表示期間Ｔｄ１は終了し、表示期間Ｔｄ２が
開始される。
【００９４】次に、第２ゲート信号線ＧＲ１に接続され
ている全ての画素（１ライン目の画素）の第２スイッチ
ング用ＴＦＴ２０１ｂがオフの状態になる。そして第２
ゲート信号線駆動回路１０３ｂから出力される選択信号
によって第２ゲート信号線ＧＲ２が選択され、第２ゲー
ト信号線ＧＲ２に接続されている全ての画素（２ライン
目の画素）の第２スイッチング用ＴＦＴ２０１ｂがオン
の状態になる。そして第２ソース信号線駆動回路１０２
ｂから２ライン目の画素に、ソース信号線（ＳＲ１〜Ｓ
Ｒｘ）を介して２ビット目のデジタルビデオ信号が入力
される。
【００９５】そして上述した動作を順に繰り返し、全て
の第２ゲート信号線（ＧＲ１〜ＧＲｙ）が選択され、全
てのラインの画素に２ビット目のデジタルビデオ信号が
入力される。２ビット目のデジタルビデオ信号が全ての
画素に入力されるまでの期間が、書き込み期間Ｔａ２で
ある。
【００９６】一方、全てのラインの画素に２ビット目の
デジタルビデオ信号が入力される前若しくは入力された
後、言い換えると書き込み期間Ｔａ２が終了する前若し
くは終了した後に書き込み期間Ｔａ３が開始される。本
実施の形態では、書き込み期間Ｔａ２が終了する前に、
書き込み期間Ｔａ３が開始される例を示している。
【００９７】書き込み期間Ｔａ３が開始されると、第１
ゲート信号線駆動回路１０３ａから出力される選択信号
によって第１ゲート信号線ＧＬ１が選択され、第１ゲー
ト信号線ＧＬ１に接続されている全ての画素（１ライン
目の画素）の第１スイッチング用ＴＦＴ２０１ａがオン
の状態になる。そして１ライン目の画素に３ビット目の
デジタルビデオ信号が入力され、表示期間Ｔｄ２が終了
し、表示期間Ｔｄ３が開始する。
【００９８】そして、順に全ての第１ゲート信号線（Ｇ
Ｌ１〜ＧＬｙ）が選択され、３ビット目のデジタルビデ
オ信号が全ての画素に入力される。全てのラインの画素
に３ビット目のデジタルビデオ信号が入力し終わるまで
の期間を、書き込み期間Ｔａ３と呼ぶ。
【００９９】上述した動作はｎビット目のデジタルビデ
オ信号が画素に入力されるまで行われ、表示期間Ｔｄ１
〜Ｔｄｎが全て出現する（図４）。
【０１００】全ての表示期間Ｔｄ１〜Ｔｄｎが終了する
と１フレーム期間が終了し、１つの画像を表示すること
ができる。本発明の駆動方法において、１つの画像を表
示する期間を１フレーム期間（Ｆ）と呼ぶ。
【０１０１】通常の発光装置では１秒間に６０以上のフ
レーム期間を設けることが好ましい。１秒間に表示され
る画像の数が６０より少なくなると、視覚的に画像のち
らつきが目立ち始めることがある。
【０１０２】そして１フレーム期間終了後は、再び１ビ
ット目のデジタルビデオ信号が画素に入力され表示期間
Ｔｄ１となる。そして上述した動作を繰り返す。なお本
実施の形態では、１フレーム期間終了後の次のフレーム
期間において、再び第１駆動回路群（Ｄｒ＿Ｌ）によっ
て、１ビット目のデジタルビデオ信号が画素に入力され
ている。しかし本発明はこの構成に限定されない。１フ
レーム期間終了後の次のフレーム期間において、１ビッ
ト目のデジタルビデオ信号が第２駆動回路群（Ｄｒ＿
Ｒ）によって画素に入力されても良い。
【０１０３】なお本明細書において画素にデジタルビデ
オ信号が入力されるとは、デジタルビデオ信号が画素の
有するスイッチング用ＴＦＴを介して電流制御用ＴＦＴ
のゲート電極に入力されることを意味する。
【０１０４】また本実施の形態において、第１駆動回路
群（Ｄｒ＿Ｌ）によってデジタルビデオ信号が画素に入
力される書き込み期間と、第２駆動回路群（Ｄｒ＿Ｒ）
によってデジタルビデオ信号が画素に入力される書き込
み期間とが交互に出現していた。しかし本発明はこの構
成に限定されない。隣り合う書き込み期間どうしが重な
っていない場合、隣り合う２つの書き込み期間において
デジタルビデオ信号を画素に入力するための駆動回路群
は、共に第１駆動回路群（Ｄｒ＿Ｌ）でも良いし、また
は共に第２駆動回路群（Ｄｒ＿Ｒ）でも良い。
【０１０５】第１駆動回路群（Ｄｒ＿Ｌ）によってデジ
タルビデオ信号が画素に入力される書き込み期間どうし
は互いに重ならないことが重要である。また第２駆動回
路群（Ｄｒ＿Ｒ）によってデジタルビデオ信号が画素に
入力される書き込み期間どうしも互いに重ならないこと
が重要である。
【０１０６】表示期間Ｔｄ１は、書き込み期間Ｔａ１が
開始されてから書き込み期間Ｔａ２が開始されるまでの
期間である。また表示期間Ｔｄ２は、書き込み期間Ｔａ
２が開始されてから表示期間Ｔａ３が開始されるまでの
期間である。そして表示期間Ｔｄ３、Ｔｄ４、…、Ｔｄ
（ｎ−１）、Ｔｄｎも表示期間Ｔｄ１及びＴｄ２と同様
に、それぞれ書き込み期間Ｔａ３、Ｔａ４、…、Ｔａ
（ｎ−１）、Ｔａｎが開始されてから、その次の書き込
み期間Ｔａ４、Ｔａ５、…Ｔａｎ、Ｔａ１が開始される
までの期間である。
【０１０７】また本実施の形態では、表示期間Ｔｄ１〜
Ｔｄｎを短い順に並べた場合、それぞれの長さの比が、
２0：２1：２2：…：２(n-2)：２(n-1)となるようにす
る。
【０１０８】なお本実施の形態において、書き込み期間
の長さは、Ｔａ１＝Ｔａ２＝…＝Ｔａｎであって、全て
同じ長さになる。しかし本発明はこれに限定されず、書
き込み期間の長さは全て同じでなくても良い。
【０１０９】本発明では、表示期間Ｔｄ１〜Ｔｄｎの組
み合わせで２n階調のうち所望の階調表示を行うことが
できる。
【０１１０】１フレーム期間中に発光素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。
【０１１１】なお本実施の形態では、１フレーム期間に
おける表示期間の長さの総和の割合（デューティー比）
が１００であるので、高い輝度の表示を行うことができ
る。
【０１１２】（実施の形態２）本実施の形態では、発光
素子が発光を行わない表示期間（黒表示期間）を設ける
例について、図５を用いて説明する。
【０１１３】はじめに書き込み期間Ｔａ１において、１
ビット目のデジタルビデオ信号が第１駆動回路群（Ｄｒ
＿Ｌ）によって各画素（詳しくは、各画素の電流制御用
ＴＦＴ２０２のゲート電極）に入力される。なお、本実
施の形態におけるデジタルビデオ信号の画素への入力
は、実施の形態１の場合と同様に行われるので、ここで
は第１及び第２駆動回路群の詳しい動作の仕方について
説明を省略する。
【０１１４】１ビット目のデジタルビデオ信号が各画素
に入力されると、デジタルビデオ信号が有する「０」又
は「１」の情報によって、画素の有する発光素子が発光
状態になるか又は非発光状態になるかが選択される。よ
って書き込み期間Ｔａ１が開始されると同時に画素が表
示を行い、表示期間Ｔｄ１となる。
【０１１５】次に書き込み期間Ｔａ１が終了する前に書
き込み期間Ｔａ２が開始される。書き込み期間Ｔａ２が
開始されると同時に、表示期間Ｔｄ１が終了して表示期
間Ｔｄ２が開始される。
【０１１６】書き込み期間Ｔａ２において、常に「０」
の情報を有するデジタルの信号（非表示信号）が、第２
駆動回路群（Ｄｒ＿Ｒ）によって各画素（詳しくは、各
画素の電流制御用ＴＦＴ２０２のゲート電極）に入力さ
れる。この非表示信号はデジタルビデオ信号とは異なり
画像情報を有しておらず、常に「０」の情報を有してい
る。
【０１１７】なお本明細書において、画像情報を有する
デジタルビデオ信号と画像情報を有さない非表示信号と
をデジタル信号と総称する。
【０１１８】非表示信号が各画素に入力されると、非表
示信号が有する「０」の情報によって、全ての画素の有
する発光素子が非発光状態となる。よって表示期間Ｔｄ
２において画素は表示を行わない。
【０１１９】なお本実施の形態ではデジタル信号が
「０」の情報を有していた場合、電流制御用ＴＦＴ２０
２はオフの状態となり、「１」の情報を有していた場合
電流制御用ＴＦＴ２０２はオン状態となるが、本発明は
この構成に限定されない。デジタル信号が「０」の情報
を有していた場合、電流制御用ＴＦＴ２０２がオンの状
態となり、「１」の情報を有していた場合電流制御用Ｔ
ＦＴ２０２オフの状態となっても良い。この場合常に
「１」の情報を有するデジタル信号が非表示信号とな
る。
【０１２０】なお本明細書において、画像情報を有さな
い非表示信号によって画素が非発光状態となっている表
示期間を、黒表示期間と呼ぶ。
【０１２１】次に書き込み期間Ｔａ２が終了する前若し
くは後に書き込み期間Ｔａ３が開始される。本実施の形
態では書き込み期間Ｔａ２が終了する前に書き込み期間
Ｔａ３が開始される。書き込み期間Ｔａ３において、２
ビット目のデジタルビデオ信号が、第１駆動回路群（Ｄ
ｒ＿Ｌ）によって各画素に入力される。
【０１２２】２ビット目のデジタルビデオ信号が各画素
に入力されると、２ビット目のデジタルビデオ信号が有
する「０」又は「１」の情報によって、画素の有する発
光素子が発光状態になるか又は非発光状態になるかが選
択される。よって書き込み期間Ｔａ３が開始されると同
時に画素が表示を行い、表示期間Ｔｄ２が終了して表示
期間Ｔｄ３となる。
【０１２３】次に書き込み期間Ｔａ３が終了する前若し
くは後に書き込み期間Ｔａ４が開始される。本実施の形
態では書き込み期間Ｔａ３が終了する前に書き込み期間
Ｔａ４が開始される。書き込み期間Ｔａ４において、３
ビット目のデジタルビデオ信号が、第２駆動回路群（Ｄ
ｒ＿Ｒ）によって各画素に入力される。
【０１２４】３ビット目のデジタルビデオ信号が各画素
に入力されると、３ビット目のデジタルビデオ信号が有
する「０」又は「１」の情報によって、画素の有する発
光素子が発光状態になるか又は非発光状態になるかが選
択される。よって書き込み期間Ｔａ４が開始されると同
時に表示期間Ｔｄ３が終了し、表示期間Ｔｄ４となる。
【０１２５】次に書き込み期間Ｔａ４が終了する前若し
くは後に書き込み期間Ｔａ５が開始される。本実施の形
態では書き込み期間Ｔａ４が終了する前に書き込み期間
Ｔａ５が開始される。書き込み期間Ｔａ５が開始される
と同時に、表示期間Ｔｄ４が終了して表示期間Ｔｄ５が
開始される。
【０１２６】書き込み期間Ｔａ５において、常に「０」
の情報を有するデジタルの信号（非表示信号）が、第１
駆動回路群（Ｄｒ＿Ｌ）によって各画素に入力される。
【０１２７】非表示信号が各画素に入力されると、非表
示信号が有する「０」の情報によって、全ての画素の有
する発光素子が非発光状態となる。よって表示期間Ｔｄ
５において画素は表示を行わず、Ｔｄ５は黒表示期間と
なる。
【０１２８】上述した動作は書き込み期間Ｔａ（ｍ＋
ｊ’）が開始されるまで行われる。なおｊ’は１フレー
ム期間内において、書き込み期間Ｔａ（ｍ＋ｊ’）が開
始されるまでに出現した黒表示期間の数である。
【０１２９】書き込み期間Ｔａ（ｍ−１＋ｊ’）が終了
する前に書き込み期間Ｔａ（ｍ＋ｊ’）が開始される。
なお図５では説明を簡便にするために、ｍ＝ｎ−２の場
合について示したが、本発明はこれに限定されない。
【０１３０】書き込み期間Ｔａ（ｍ＋ｊ’）〔Ｔａ（ｎ
−２＋ｊ’）〕において、ｍビット目〔（ｎ−２）ビッ
ト目〕のデジタルビデオ信号が、第１駆動回路群（Ｄｒ
＿Ｌ）によって各画素に入力される。
【０１３１】ｍビット目〔（ｎ−２）ビット目〕のデジ
タルビデオ信号が各画素に入力されると、ｍビット目
〔（ｎ−２）ビット目〕のデジタルビデオ信号が有する
「０」又は「１」の情報によって、画素の有する発光素
子が発光状態になるか又は非発光状態になるかが選択さ
れる。よって書き込み期間Ｔａ（ｍ＋ｊ’）〔Ｔａ（ｎ
−２＋ｊ’）〕が開始されると同時に画素が表示を行
い、表示期間Ｔｄ（ｍ−１＋ｊ’）〔Ｔｄ（ｎ−３＋
ｊ’）〕が終了して表示期間Ｔｄ（ｍ＋ｊ’）〔Ｔｄ
（ｎ−２＋ｊ’）〕となる。
【０１３２】この表示期間Ｔｄ（ｍ＋ｊ’）〔Ｔｄ（ｎ
−２＋ｊ’）〕は書き込み期間Ｔａ（ｍ＋ｊ’）〔Ｔａ
（ｎ−２＋ｊ’）〕、次の書き込み期間Ｔａ（ｍ＋１＋
ｊ’）〔Ｔａ（ｎ−１＋ｊ’）〕が開始されるまで続
く。
【０１３３】書き込み期間Ｔａ（ｍ＋１＋ｊ’）〔Ｔａ
（ｎ−１＋ｊ’）〕が開始されると、（ｍ＋１）ビット
目〔（ｎ−１）ビット目〕のデジタルビデオ信号が、第
１駆動回路群（Ｄｒ＿Ｌ）によって各画素に入力され
る。
【０１３４】なお本実施の形態では書き込み期間Ｔａ
（ｍ＋１＋ｊ’）〔Ｔａ（ｎ−１＋ｊ’）〕において、
第１駆動回路群（Ｄｒ＿Ｌ）によってデジタルビデオ信
号を画素に入力していたが、本発明はこれに限定されな
い。隣り合う書き込み期間どうしが重なっていない場
合、隣り合う２つの書き込み期間においてデジタルビデ
オ信号を画素に入力するための駆動回路群は、共に第１
駆動回路群（Ｄｒ＿Ｌ）でも良いし、または共に第２駆
動回路群（Ｄｒ＿Ｒ）でも良い。
【０１３５】（ｍ＋１）ビット目〔（ｎ−１）ビット
目〕のデジタルビデオ信号が各画素に入力されると、
（ｍ＋１）ビット目〔（ｎ−１）ビット目〕のデジタル
ビデオ信号が有する「０」又は「１」の情報によって、
画素の有する発光素子が発光状態になるか又は非発光状
態になるかが選択される。よって書き込み期間Ｔａ（ｍ
＋１＋ｊ’）〔Ｔａ（ｎ−１＋ｊ’）〕が開始されると
同時に画素が表示を行い、表示期間Ｔｄ（ｍ＋ｊ’）
〔Ｔｄ（ｎ−２＋ｊ’）〕が終了し表示期間Ｔｄ（ｍ＋
ｊ’＋１）〔Ｔｄ（ｎ−１＋ｊ’）〕となる。
【０１３６】この表示期間Ｔｄ（ｍ＋ｊ’＋１）〔Ｔｄ
（ｎ−１＋ｊ’）〕は書き込み期間Ｔａ（ｍ＋１＋
ｊ’）〔Ｔａ（ｎ−１＋ｊ’）〕が終了し、次の書き込
み期間Ｔａ（ｍ＋２＋ｊ）〔Ｔａ（ｎ＋ｊ）〕が開始さ
れるまで続く。書き込み期間Ｔａ（ｍ＋２＋ｊ）〔Ｔａ
（ｎ＋ｊ）〕が開始されると同時に表示期間Ｔｄ（ｍ＋
２＋ｊ）〔Ｔｄ（ｎ＋ｊ）〕となる。そして次のフレー
ム期間の書き込み期間Ｔａ１が開始されると同時に表示
期間Ｔｄ（ｍ＋２＋ｊ）〔Ｔｄ（ｎ＋ｊ）〕は終了す
る。なおｊは１フレーム期間内における黒表示期間の数
である。本実施の形態の場合、書き込み期間Ｔａ（ｍ＋
ｊ’）〔Ｔａ（ｎ−２＋ｊ’）〕が開始されてから黒表
示期間は出現していないので、ｊ’＝ｊである。
【０１３７】全ての表示期間Ｔｄ１〜Ｔｄ（ｎ＋ｊ）が
終了すると１フレーム期間が終了し、１つの画像を表示
することができる。
【０１３８】そして１フレーム期間終了後は、再び１ビ
ット目のデジタルビデオ信号が画素に入力され表示期間
Ｔｄ１となる。そして上述した動作を繰り返す。なお１
フレーム期間終了後の次のフレーム期間において、１ビ
ット目のデジタルビデオ信号が画素へ入力される際、第
１駆動回路群（Ｄｒ＿Ｌ）と第２駆動回路群（Ｄｒ＿
Ｒ）のどちらを用いても良い。
【０１３９】表示期間Ｔｄ１、Ｔｄ２、…、Ｔｄ（ｎ＋
ｊ−１）、Ｔｄ（ｎ＋ｊ）は、それぞれ書き込み期間Ｔ
ａ１、Ｔａ２、…、Ｔａ（ｎ＋ｊ−１）、Ｔａ（ｎ＋
ｊ）が開始されてから、その次の書き込み期間Ｔａ２、
Ｔａ３、…、Ｔａ（ｎ＋ｊ）、Ｔａ１が開始されるまで
の期間である。
【０１４０】また表示期間Ｔｄ１〜Ｔｄｎのうち黒表示
期間以外の表示期間を短い順に並べた場合に、表示期間
の長さの比は、２0：２1：２2：…：２(n-2)：２(n-1)
となる。
【０１４１】この黒表示期間以外の表示期間の組み合わ
せで、２n階調のうち所望の階調表示を行うことができ
る。１フレーム期間中に発光素子が発光した表示期間の
長さの総和を求めることによって、当該フレーム期間に
おけるその画素の表示した階調がきまる。なお本実施の
形態では、黒表示期間以外の全ての表示期間で発光素子
が発光した場合、画素の輝度が１００％となる。
【０１４２】本実施の形態では、表示を行わない黒表示
期間を設けることで、発光素子が常に発光するのを防
ぎ、有機化合物層の劣化を抑えることができる。
【０１４３】また本実施の形態において、表示期間Ｔｄ
１〜Ｔｄ（ｎ＋ｊ）のうち、１フレーム期間中で１番長
い黒表示期間である表示期間を１フレーム期間の最後に
設けると、１番長い黒表示期間と、その次に出現する表
示期間との間にフレーム期間の区切れがあるように人間
の目に認識させることができる。これによって、中間表
示を行ったときに隣り合うフレーム期間同士で表示期間
が隣接することによって起きていた表示むらを、人間の
目に認識させずらくすることができる。
【０１４４】実施の形態１及び２において上述したよう
に、本発明は表示期間の組み合わせによって階調表示を
行う。そのためアナログ方式の駆動方法に比べて、階調
表示を行う際の画面の明るさが、ＴＦＴのＩD−ＶGS特
性のばらつきに左右されにくい。
【０１４５】また本発明においては、表示期間と書き込
み期間とが一部重なっている。言い換えると書き込み期
間においても画素を表示させることが可能である。その
ため、１フレーム期間における表示期間の長さの総和の
割合（デューティー比）が、書き込み期間の長さによっ
てのみ決定されない。
【０１４６】なお、上述した本発明の駆動方法は発光装
置への適用だけに限らず、他の受動学素子を用いた装置
に適用することも可能である。また応答時間が数１０μ
ｓｅｃ程度以下の、高速応答する液晶が開発された場合
には、液晶表示装置に適用することも可能である。
【０１４７】
【実施例】以下に、本発明の実施例を説明する。
【０１４８】（実施例１）本実施例では、本発明の発光
装置において、６ビットのデジタルビデオ信号により２
6階調の表示を行う場合について、図６を用いて説明す
る。なお本実施例の発光装置は、図１〜図３に示した構
造を有する。
【０１４９】はじめに書き込み期間Ｔａ１において、１
ビット目のデジタルビデオ信号が第１駆動回路群（Ｄｒ
＿Ｌ）によって各画素（詳しくは、各画素の電流制御用
ＴＦＴ２０２のゲート電極）に入力される。なお、本実
施例におけるデジタルビデオ信号の画素への入力は、実
施の形態と同様に行われるので、ここでは第１及び第２
駆動回路群の詳しい動作の仕方について説明を省略す
る。
【０１５０】１ビット目のデジタルビデオ信号が各画素
に入力されると、デジタルビデオ信号が有する「０」又
は「１」の情報によって、画素の有する発光素子が発光
状態になるか又は非発光状態になるかが選択される。よ
って書き込み期間Ｔａ１が開始されると同時に画素が表
示を行い、表示期間Ｔｄ１となる。
【０１５１】次に書き込み期間Ｔａ１が終了する前に書
き込み期間Ｔａ２が開始される。書き込み期間Ｔａ２に
おいて、２ビット目のデジタルビデオ信号が、第２駆動
回路群（Ｄｒ＿Ｒ）によって各画素に入力される。
【０１５２】２ビット目のデジタルビデオ信号が各画素
に入力されると、２ビット目のデジタルビデオ信号が有
する「０」又は「１」の情報によって、画素の有する発
光素子が発光状態になるか又は非発光状態になるかが選
択される。よって書き込み期間Ｔａ２が開始されると同
時に画素が表示を行い、表示期間Ｔｄ１が終了して表示
期間Ｔｄ２となる。
【０１５３】上述した動作はｎビット目のデジタルビデ
オ信号が画素に入力されるまで行われ、表示期間Ｔｄ１
〜Ｔｄ６が全て出現する（図６）。全ての表示期間Ｔｄ
１〜Ｔｄ６が終了すると１フレーム期間が終了し、１つ
の画像を表示することができる。
【０１５４】そして１フレーム期間終了後は、再び１ビ
ット目のデジタルビデオ信号が画素に入力され表示期間
Ｔｄ１となる。そして上述した動作を繰り返す。
【０１５５】表示期間Ｔｄ１、Ｔｄ２、…、Ｔｄ５、Ｔ
ｄ６は、それぞれ書き込み期間Ｔａ１、Ｔａ２、…、Ｔ
ａ５、Ｔａ６が開始されてから、その次の書き込み期間
Ｔａ２、Ｔａ３、…Ｔａ６、Ｔａ１が開始されるまでの
期間である。
【０１５６】また本実施例では、表示期間Ｔｄ１〜Ｔｄ
６のそれぞれの長さの比を、Ｔｄ１：Ｔｄ２：Ｔｄ３：
Ｔｄ４：Ｔｄ５：Ｔｄ６＝２2：２3：２1：２4：２0：
２5とする。なお表示期間の長さの比はこの順序に限ら
れない。表示期間Ｔｄ１〜Ｔｄ６を短い順に並べた場合
に、それぞれの長さの比が２0：２1：…：２4：２5とな
っていれば良い。
【０１５７】本実施例では、表示期間Ｔｄ１〜Ｔｄ６の
組み合わせで２6階調のうち所望の階調表示を行うこと
ができる。
【０１５８】１フレーム期間中に発光素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、全部の表示期間で画素が発光した場合の輝度を１０
０％とすると、Ｔｄ１とＴｄ２において画素が発光した
場合には１９％の輝度が表現でき、Ｔｄ３とＴｄ５とＴ
ｄ６を選択した場合には５６％の輝度が表現できる。
【０１５９】１フレーム期間における表示期間の長さの
総和の割合（デューティー比）が１００であるので、高
い輝度の表示を行うことができる。
【０１６０】（実施例２）本実施例では、１０個の表示
期間を用いて８ビットのデジタルビデオ信号により２8
階調の表示を行う場合について説明する。なお本実施例
の発光装置は、図１〜図３に示した構造を有する。
【０１６１】図７を参照する。はじめに書き込み期間Ｔ
ａ１において、１ビット目のデジタルビデオ信号が第１
駆動回路群（Ｄｒ＿Ｌ）によって各画素（詳しくは、各
画素の電流制御用ＴＦＴ２０２のゲート電極）に入力さ
れる。なお、本実施例におけるデジタルビデオ信号の画
素への入力は、実施の形態と同様に行われるので、ここ
では第１及び第２駆動回路群の詳しい動作の仕方につい
て説明を省略する。
【０１６２】１ビット目のデジタルビデオ信号が各画素
に入力されると、デジタルビデオ信号が有する「０」又
は「１」の情報によって、画素の有する発光素子が発光
状態になるか又は非発光状態になるかが選択される。よ
って書き込み期間Ｔａ１が開始されると同時に画素が表
示を行い、表示期間Ｔｄ１となる。
【０１６３】次に書き込み期間Ｔａ１が終了する前に書
き込み期間Ｔａ２が開始される。書き込み期間Ｔａ２に
おいて、２ビット目のデジタルビデオ信号が、第２駆動
回路群（Ｄｒ＿Ｒ）によって各画素に入力される。
【０１６４】２ビット目のデジタルビデオ信号が各画素
に入力されると、２ビット目のデジタルビデオ信号が有
する「０」又は「１」の情報によって、画素の有する発
光素子が発光状態になるか又は非発光状態になるかが選
択される。よって書き込み期間Ｔａ２が開始されると同
時に画素が表示を行い、表示期間Ｔｄ１が終了して表示
期間Ｔｄ２となる。
【０１６５】次に書き込み期間Ｔａ２が終了した後に書
き込み期間Ｔａ３が開始される。書き込み期間Ｔａ３に
おいて、３ビット目のデジタルビデオ信号が、第１駆動
回路群（Ｄｒ＿Ｌ）によって各画素に入力される。そし
て書き込み期間Ｔａ３が開始されると同時に画素が表示
を行い、表示期間Ｔｄ２が終了して表示期間Ｔｄ３とな
る。
【０１６６】次に書き込み期間Ｔａ３が終了する前に書
き込み期間Ｔａ４が開始される。書き込み期間Ｔａ４に
おいて、４ビット目のデジタルビデオ信号が、第２駆動
回路群（Ｄｒ＿Ｒ）によって各画素に入力される。そし
て書き込み期間Ｔａ４が開始されると同時に画素が表示
を行い、表示期間Ｔｄ３が終了して表示期間Ｔｄ４とな
る。
【０１６７】次に書き込み期間Ｔａ４が終了した後に、
書き込み期間Ｔａ５が開始される。書き込み期間Ｔａ５
において、５ビット目のデジタルビデオ信号が、第１駆
動回路群（Ｄｒ＿Ｌ）によって各画素に入力される。そ
して書き込み期間Ｔａ５が開始されると同時に画素が表
示を行い、表示期間Ｔｄ４が終了して表示期間Ｔｄ５と
なる。
【０１６８】上述した動作が繰り返し行われることで、
表示期間Ｔｄ１〜Ｔｄ１０が全て出現する（図７）。全
ての表示期間Ｔｄ１〜Ｔｄ１０が終了すると１フレーム
期間が終了し、１つの画像を表示することができる。
【０１６９】そして１フレーム期間終了後は、書き込み
期間Ｔａ１が開始され再び１ビット目のデジタルビデオ
信号が画素に入力され表示期間Ｔｄ１となる。そして上
述した動作を繰り返す。
【０１７０】表示期間Ｔｄ１、Ｔｄ２、…、Ｔｄ９、Ｔ
ｄ１０は、それぞれ書き込み期間Ｔａ１、Ｔａ２、…、
Ｔａ９、Ｔａ１０が開始されてから、その次の書き込み
期間Ｔａ２、Ｔａ３、…Ｔａ１０、Ｔａ１が開始される
までの期間である。
【０１７１】なお本実施例において、書き込み期間Ｔａ
６、Ｔａ８、Ｔａ１０において画素には、同じビット数
のデジタルビデオ信号が入力される。本実施例では６ビ
ット目のデジタルビデオ信号が、書き込み期間Ｔａ６、
Ｔａ８、Ｔａ１０において画素に入力されている。
【０１７２】また本実施例では、表示期間Ｔｄ１〜Ｔｄ
１０のそれぞれの長さの比を、Ｔｄ９：Ｔｄ７：Ｔｄ
５：Ｔｄ３：Ｔｄ１：Ｔｄ２：Ｔｄ４：（Ｔｄ６＋Ｔｄ
８＋Ｔｄ１０）＝２0：２1：２2：２3：２4：２5：
２6：２7とする。なお表示期間の長さの比はこの順序に
限られない。表示期間Ｔｄ１〜Ｔｄｎを短い順に並べた
場合に、それぞれの長さの比が２0：２1：…：２4：２7
となっていれば良い。
【０１７３】よって本実施例では、Ｔｄ６、Ｔｄ８、Ｔ
ｄ１０の３つの表示期間が１つの表示期間として機能す
ることで、２8階調の表示を行う。そして表示期間Ｔｄ
１〜Ｔｄ１０の組み合わせで２8階調のうち所望の階調
表示を行うことができる。
【０１７４】１フレーム期間中に発光素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、全部の表示期間で画素が発光した場合の輝度を１０
０％とすると、Ｔｄ１とＴｄ２において画素が発光した
場合には１９％の輝度が表現でき、Ｔｄ３とＴｄ５とＴ
ｄ６とＴｄ８とＴｄ１０とを選択した場合には５５％の
輝度が表現できる。
【０１７５】また本実施例では、１フレーム期間におけ
る表示期間の長さの総和の割合（デューティー比）が１
００であるので、高い輝度の表示を行うことができる。
【０１７６】（実施例３）本実施例では、１０個の表示
期間を用いて６ビットのデジタルビデオ信号により２6
階調の表示を行う場合について説明する。なお本実施例
の発光装置は、図１〜図３に示した構造を有する。
【０１７７】図８を参照する。はじめに書き込み期間Ｔ
ａ１において、１ビット目のデジタルビデオ信号が第１
駆動回路群（Ｄｒ＿Ｌ）によって各画素（詳しくは、各
画素の電流制御用ＴＦＴ２０２のゲート電極）に入力さ
れる。なお、本実施例におけるデジタルビデオ信号の画
素への入力は、実施の形態と同様に行われるので、ここ
では第１及び第２駆動回路群の詳しい動作の仕方につい
て説明を省略する。
【０１７８】１ビット目のデジタルビデオ信号が各画素
に入力されると、１ビット目のデジタルビデオ信号が有
する「０」又は「１」の情報によって、画素の有する発
光素子が発光状態になるか又は非発光状態になるかが選
択される。よって書き込み期間Ｔａ１が開始されると同
時に画素が表示を行い、表示期間Ｔｄ１となる。
【０１７９】次に書き込み期間Ｔａ１が終了する前に書
き込み期間Ｔａ２が開始される。書き込み期間Ｔａ２に
おいて、常に「０」の情報を有するデジタルの信号（非
表示信号）が、第２駆動回路群（Ｄｒ＿Ｒ）によって各
画素（詳しくは、各画素の電流制御用ＴＦＴ２０２のゲ
ート電極）に入力される。なお本実施例ではデジタル信
号が「０」の情報を有していた場合、電流制御用ＴＦＴ
２０２はオフの状態となり、「１」の情報を有していた
場合電流制御用ＴＦＴ２０２はオンの状態となるが、本
発明はこの構成に限定されない。デジタル信号が「０」
の情報を有していた場合、電流制御用ＴＦＴ２０２がオ
ンの状態となり、「１」の情報を有していた場合電流制
御用ＴＦＴ２０２オフの状態となっても良い。この場合
常に「１」の情報を有するデジタル信号が非表示信号と
なる。
【０１８０】非表示信号が各画素に入力されると、非表
示信号が有する「０」の情報によって、全ての画素の有
する発光素子が非発光状態となる。したがって、書き込
み期間Ｔａ２が開始されると同時に画素が表示を行わな
くなり、表示期間Ｔｄ１が終了し、黒表示期間である表
示期間Ｔｄ２となる。
【０１８１】次に書き込み期間Ｔａ２が終了した後に書
き込み期間Ｔａ３が開始される。書き込み期間Ｔａ３に
おいて、２ビット目のデジタルビデオ信号が第１駆動回
路群（Ｄｒ＿Ｌ）によって各画素に入力される。そして
２ビット目のデジタルビデオ信号が有する「０」又は
「１」の情報によって、画素の有する発光素子が発光状
態になるか又は非発光状態になるかが選択される。よっ
て書き込み期間Ｔａ３が開始されると同時に画素が表示
を行い、表示期間Ｔｄ２が終了して表示期間Ｔｄ３とな
る。
【０１８２】上述した動作は、書き込み期間Ｔａ９にお
いて５ビット目のデジタルビデオ信号が画素に入力され
るまで行われる。書き込み期間Ｔａ９が終了した後、書
き込み期間Ｔａ１０が開始される。
【０１８３】書き込み期間Ｔａ１０において、６ビット
目のデジタルビデオ信号が画素に入力される。そして６
ビット目のデジタルビデオ信号が有する「０」又は
「１」の情報によって、画素の有する発光素子が発光状
態になるか又は非発光状態になるかが選択される。よっ
て書き込み期間Ｔａ１０が開始されると同時に画素が表
示を行い、表示期間Ｔｄ９が終了して表示期間Ｔｄ１０
となる。
【０１８４】全ての表示期間Ｔｄ１〜Ｔｄ１０が終了す
ると１フレーム期間が終了し、１つの画像を表示するこ
とができる。
【０１８５】そして１フレーム期間終了後は、再び１ビ
ット目のデジタルビデオ信号が画素に入力され表示期間
Ｔｄ１となる。そして上述した動作を繰り返す。
【０１８６】表示期間Ｔｄ１、Ｔｄ２、…、Ｔｄ９、Ｔ
ｄ１０は、それぞれ書き込み期間Ｔａ１、Ｔａ２、…、
Ｔａ９、Ｔａ１０が開始されてから、その次の書き込み
期間Ｔａ２、Ｔａ３、…Ｔａ１０、Ｔａ１が開始される
までの期間である。
【０１８７】また本実施例では、表示期間Ｔｄ１〜Ｔｄ
１０のうち、表示期間Ｔｄ２、Ｔｄ４、Ｔｄ６、Ｔｄ８
は黒表示期間である。よって、６つの表示期間Ｔｄ１、
Ｔｄ３、Ｔｄ５、Ｔｄ７、Ｔｄ９、Ｔｄ１０によって２
6階調の階調表示が行われる。
【０１８８】本実施例では、黒表示期間以外の６つの表
示期間Ｔｄ１、Ｔｄ３、Ｔｄ５、Ｔｄ７、Ｔｄ９、Ｔｄ
１０のそれぞれの長さの比を、Ｔｄ１：Ｔｄ３：Ｔｄ
５：Ｔｄ７：Ｔｄ９：Ｔｄ１０＝２0：２1：２2：２3：
２4：２5とする。なお表示期間の長さの比はこの順序に
限られない。表示期間Ｔｄ１、Ｔｄ３、Ｔｄ５、Ｔｄ
７、Ｔｄ９、Ｔｄ１０を短い順に並べた場合に、それぞ
れの長さの比が２0：２1：…：２4：２5となっていれば
良い。
【０１８９】１フレーム期間中に発光素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、全部の表示期間で画素が発光した場合の輝度を１０
０％とすると、Ｔｄ１とＴｄ５において画素が発光した
場合には８％の輝度が表現でき、Ｔｄ３とＴｄ５とＴｄ
１０を選択した場合には６０％の輝度が表現できる。
【０１９０】本実施例では、表示を行わない黒表示期間
を設けることで、発光素子が常に発光するのを防ぎ、有
機化合物層の劣化を抑えることができる。
【０１９１】（実施例４）本実施例では、７個の表示期
間を用いて６ビットのデジタルビデオ信号により２6階
調の表示を行う場合について説明する。なお本実施例の
発光装置は、図１〜図３に示した構造を有する。
【０１９２】図９を参照する。はじめに書き込み期間Ｔ
ａ１において、１ビット目のデジタルビデオ信号が第１
駆動回路群（Ｄｒ＿Ｌ）によって各画素（詳しくは、各
画素の電流制御用ＴＦＴ２０２のゲート電極）に入力さ
れる。なお、本実施例におけるデジタルビデオ信号の画
素への入力は、実施の形態と同様に行われるので、ここ
では第１及び第２駆動回路群の詳しい動作の仕方につい
て説明を省略する。
【０１９３】１ビット目のデジタルビデオ信号が各画素
に入力されると、１ビット目のデジタルビデオ信号が有
する「０」又は「１」の情報によって、画素の有する発
光素子が発光状態になるか又は非発光状態になるかが選
択される。よって書き込み期間Ｔａ１が開始されると同
時に画素が表示を行い、表示期間Ｔｄ１となる。
【０１９４】次に書き込み期間Ｔａ１が終了した後に書
き込み期間Ｔａ２が開始される。書き込み期間Ｔａ２に
おいて、２ビット目のデジタルビデオ信号が第２駆動回
路群（Ｄｒ＿Ｒ）によって各画素に入力される。
【０１９５】２ビット目のデジタルビデオ信号が各画素
に入力されると、２ビット目のデジタルビデオ信号が有
する「０」又は「１」の情報によって、画素の有する発
光素子が発光状態になるか又は非発光状態になるかが選
択される。よって書き込み期間Ｔａ２が開始されると同
時に画素が表示を行い、表示期間Ｔｄ１が終了し、表示
期間Ｔｄ２となる。
【０１９６】次に書き込み期間Ｔａ２が終了した後に書
き込み期間Ｔａ３が開始される。書き込み期間Ｔａ３に
おいて、３ビット目のデジタルビデオ信号が第１駆動回
路群（Ｄｒ＿Ｌ）によって各画素に入力される。そして
３ビット目のデジタルビデオ信号が有する「０」又は
「１」の情報によって、画素の有する発光素子が発光状
態になるか又は非発光状態になるかが選択される。よっ
て書き込み期間Ｔａ３が開始されると同時に画素が表示
を行い、表示期間Ｔｄ２が終了して表示期間Ｔｄ３とな
る。
【０１９７】次に書き込み期間Ｔａ３が終了する前に書
き込み期間Ｔａ４が開始される。書き込み期間Ｔａ４に
おいて、常に「０」の情報を有するデジタルの信号（非
表示信号）が、第２駆動回路群（Ｄｒ＿Ｒ）によって各
画素に入力される。非表示信号が各画素に入力される
と、非表示信号が有する「０」の情報によって、全ての
画素の有する発光素子が非発光状態となる。したがっ
て、書き込み期間Ｔａ４が開始されると同時に画素が表
示を行わなくなり、表示期間Ｔｄ３が終了し、黒表示期
間である表示期間Ｔｄ４となる。
【０１９８】次に書き込み期間Ｔａ４が終了すると同時
に書き込み期間Ｔａ５が開始される。書き込み期間Ｔａ
５において、４ビット目のデジタルビデオ信号が第１駆
動回路群（Ｄｒ＿Ｌ）によって各画素に入力される。そ
して４ビット目のデジタルビデオ信号が有する「０」又
は「１」の情報によって、画素の有する発光素子が発光
状態になるか又は非発光状態になるかが選択される。よ
って書き込み期間Ｔａ５が開始されると同時に画素が表
示を行い、表示期間Ｔｄ４が終了して表示期間Ｔｄ５と
なる。
【０１９９】次に書き込み期間Ｔａ５が終了する前に書
き込み期間Ｔａ６が開始される。書き込み期間Ｔａ６に
おいて、５ビット目のデジタルビデオ信号が第２駆動回
路群（Ｄｒ＿Ｒ）によって各画素に入力される。そして
５ビット目のデジタルビデオ信号が有する「０」又は
「１」の情報によって、画素の有する発光素子が発光状
態になるか又は非発光状態になるかが選択される。よっ
て書き込み期間Ｔａ６が開始されると同時に画素が表示
を行い、表示期間Ｔｄ５が終了して表示期間Ｔｄ６とな
る。
【０２００】次に書き込み期間Ｔａ６が終了した後に書
き込み期間Ｔａ７が開始される。書き込み期間Ｔａ７に
おいて、６ビット目のデジタルビデオ信号が第１駆動回
路群（Ｄｒ＿Ｌ）によって各画素に入力される。そして
６ビット目のデジタルビデオ信号が有する「０」又は
「１」の情報によって、画素の有する発光素子が発光状
態になるか又は非発光状態になるかが選択される。よっ
て書き込み期間Ｔａ７が開始されると同時に画素が表示
を行い、表示期間Ｔｄ６が終了して表示期間Ｔｄ７とな
る。
【０２０１】次に書き込み期間Ｔａ７が終了する前に、
書き込み期間Ｔａ８が開始される。書き込み期間Ｔａ８
において、常に「０」の情報を有するデジタルの信号
（非表示信号）が、第２駆動回路群（Ｄｒ＿Ｒ）によっ
て各画素に入力される。非表示信号が各画素に入力され
ると、非表示信号が有する「０」の情報によって、全て
の画素の有する発光素子が非発光状態となる。したがっ
て、書き込み期間Ｔａ８が開始されると同時に画素が表
示を行わなくなり、表示期間Ｔｄ７が終了し、黒表示期
間である表示期間Ｔｄ８となる。
【０２０２】全ての表示期間Ｔｄ１〜Ｔｄ８が終了する
と１フレーム期間が終了し、１つの画像を表示すること
ができる。
【０２０３】そして１フレーム期間終了後は、再び１ビ
ット目のデジタルビデオ信号が画素に入力され表示期間
Ｔｄ１となる。そして上述した動作を繰り返す。
【０２０４】なお表示期間Ｔｄ１、Ｔｄ２、…、Ｔｄ
７、Ｔｄ８は、それぞれ書き込み期間Ｔａ１、Ｔａ２、
…、Ｔａ７、Ｔａ８が開始されてから、その次の書き込
み期間Ｔａ２、Ｔａ３、…Ｔａ８、Ｔａ１が開始される
までの期間である。
【０２０５】また本実施例では、表示期間Ｔｄ１〜Ｔｄ
８のうち、表示期間Ｔｄ４、Ｔｄ８は黒表示期間であ
る。よって、６つの表示期間Ｔｄ１、Ｔｄ２、Ｔｄ３、
Ｔｄ５、Ｔｄ６、Ｔｄ７によって２6階調の階調表示が
行われる。
【０２０６】本実施例では、黒表示期間以外の６つの表
示期間Ｔｄ１、Ｔｄ２、Ｔｄ３、Ｔｄ５、Ｔｄ６、Ｔｄ
７のそれぞれの長さの比を、Ｔｄ７：Ｔｄ５：Ｔｄ３：
Ｔｄ１：Ｔｄ２：Ｔｄ６＝２0：２1：２2：２3：２4：
２5とする。なお表示期間の長さの比はこの順序に限ら
れない。表示期間Ｔｄ１、Ｔｄ２、Ｔｄ３、Ｔｄ５、Ｔ
ｄ６、Ｔｄ７を短い順に並べた場合に、それぞれの長さ
の比が２0：２1：…：２ 4：２5となっていれば良い。
【０２０７】１フレーム期間中に発光素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、全部の表示期間で画素が発光した場合の輝度を１０
０％とすると、Ｔｄ１において画素が発光した場合には
１３％の輝度が表現でき、Ｔｄ３とＴｄ６を選択した場
合には５６％の輝度が表現できる。
【０２０８】本実施例では、表示を行わない黒表示期間
を設けることで、発光素子が常に発光するのを防ぎ、有
機化合物層の劣化を抑えることができる。
【０２０９】（実施例５）本実施例では、８個の表示期
間を用いて６ビットのデジタルビデオ信号により２6階
調の表示を行う場合について説明する。なお本実施例の
発光装置は、図１〜図３に示した構造を有する。
【０２１０】図１０を参照する。はじめに書き込み期間
Ｔａ１において、１ビット目のデジタルビデオ信号が第
１駆動回路群（Ｄｒ＿Ｌ）によって各画素（詳しくは、
各画素の電流制御用ＴＦＴ２０２のゲート電極）に入力
される。なお、本実施例におけるデジタルビデオ信号の
画素への入力は、実施の形態と同様に行われるので、こ
こでは第１及び第２駆動回路群の詳しい動作の仕方につ
いて説明を省略する。
【０２１１】１ビット目のデジタルビデオ信号が各画素
に入力されると、１ビット目のデジタルビデオ信号が有
する「０」又は「１」の情報によって、画素の有する発
光素子が発光状態になるか又は非発光状態になるかが選
択される。よって書き込み期間Ｔａ１が開始されると同
時に画素が表示を行い、表示期間Ｔｄ１となる。
【０２１２】次に書き込み期間Ｔａ１が終了した後に書
き込み期間Ｔａ２が開始される。書き込み期間Ｔａ２に
おいて、２ビット目のデジタルビデオ信号が第２駆動回
路群（Ｄｒ＿Ｒ）によって各画素に入力される。
【０２１３】２ビット目のデジタルビデオ信号が各画素
に入力されると、２ビット目のデジタルビデオ信号が有
する「０」又は「１」の情報によって、画素の有する発
光素子が発光状態になるか又は非発光状態になるかが選
択される。よって書き込み期間Ｔａ２が開始されると同
時に画素が表示を行い、表示期間Ｔｄ１が終了し、表示
期間Ｔｄ２となる。
【０２１４】次に書き込み期間Ｔａ２が終了する前に書
き込み期間Ｔａ３が開始される。書き込み期間Ｔａ３に
おいて、３ビット目のデジタルビデオ信号が第１駆動回
路群（Ｄｒ＿Ｌ）によって各画素に入力される。そして
３ビット目のデジタルビデオ信号が有する「０」又は
「１」の情報によって、画素の有する発光素子が発光状
態になるか又は非発光状態になるかが選択される。よっ
て書き込み期間Ｔａ３が開始されると同時に画素が表示
を行い、表示期間Ｔｄ２が終了して表示期間Ｔｄ３とな
る。
【０２１５】次に書き込み期間Ｔａ３が終了した後に書
き込み期間Ｔａ４が開始される。書き込み期間Ｔａ４に
おいて、４ビット目のデジタルビデオ信号が第２駆動回
路群（Ｄｒ＿Ｒ）によって各画素に入力される。そして
４ビット目のデジタルビデオ信号が有する「０」又は
「１」の情報によって、画素の有する発光素子が発光状
態になるか又は非発光状態になるかが選択される。よっ
て書き込み期間Ｔａ４が開始されると同時に画素が表示
を行い、表示期間Ｔｄ３が終了して表示期間Ｔｄ４とな
る。
【０２１６】次に書き込み期間Ｔａ４が終了する前に書
き込み期間Ｔａ５が開始される。書き込み期間Ｔａ５に
おいて、５ビット目のデジタルビデオ信号が第１駆動回
路群（Ｄｒ＿Ｌ）によって各画素に入力される。そして
５ビット目のデジタルビデオ信号が有する「０」又は
「１」の情報によって、画素の有する発光素子が発光状
態になるか又は非発光状態になるかが選択される。よっ
て書き込み期間Ｔａ５が開始されると同時に画素が表示
を行い、表示期間Ｔｄ４が終了して表示期間Ｔｄ５とな
る。
【０２１７】次に書き込み期間Ｔａ５が終了した後に書
き込み期間Ｔａ６が開始される。書き込み期間Ｔａ６に
おいて、６ビット目のデジタルビデオ信号が第２駆動回
路群（Ｄｒ＿Ｒ）によって各画素に入力される。そして
６ビット目のデジタルビデオ信号が有する「０」又は
「１」の情報によって、画素の有する発光素子が発光状
態になるか又は非発光状態になるかが選択される。よっ
て書き込み期間Ｔａ６が開始されると同時に画素が表示
を行い、表示期間Ｔｄ５が終了して表示期間Ｔｄ６とな
る。
【０２１８】次に書き込み期間Ｔａ６が終了する前に書
き込み期間Ｔａ７が開始される。書き込み期間Ｔａ７に
おいて、常に「０」の情報を有するデジタルの信号（非
表示信号）が、第１駆動回路群（Ｄｒ＿Ｌ）によって各
画素に入力される。非表示信号が各画素に入力される
と、非表示信号が有する「０」の情報によって、全ての
画素の有する発光素子が非発光状態となる。したがっ
て、書き込み期間Ｔａ７が開始されると同時に画素が表
示を行わなくなり、表示期間Ｔｄ６が終了し、黒表示期
間である表示期間Ｔｄ７となる。
【０２１９】全ての表示期間Ｔｄ１〜Ｔｄ８が終了する
と１フレーム期間が終了し、１つの画像を表示すること
ができる。
【０２２０】そして１フレーム期間終了後は、再び１ビ
ット目のデジタルビデオ信号が画素に入力され表示期間
Ｔｄ１となる。そして上述した動作を繰り返す。
【０２２１】表示期間Ｔｄ１、Ｔｄ２、…、Ｔｄ６、Ｔ
ｄ７は、それぞれ書き込み期間Ｔａ１、Ｔａ２、…、Ｔ
ａ６、Ｔａ７が開始されてから、その次の書き込み期間
Ｔａ２、Ｔａ３、…Ｔａ７、Ｔａ１が開始されるまでの
期間である。
【０２２２】また本実施例では、表示期間Ｔｄ１〜Ｔｄ
７のうち、表示期間Ｔｄ７は黒表示期間である。よっ
て、６つの表示期間Ｔｄ１〜Ｔｄ６によって２6階調の
階調表示が行われる。
【０２２３】本実施例では、黒表示期間以外の６つの表
示期間Ｔｄ１〜Ｔｄ６のそれぞれの長さの比を、Ｔｄ
６：Ｔｄ４：Ｔｄ２：Ｔｄ１：Ｔｄ３：Ｔｄ５＝２0：
２1：２ 2：２3：２4：２5とする。なお表示期間の長さ
の比はこの順序に限られない。黒表示期間以外の表示期
間Ｔｄ１〜Ｔｄ６を短い順に並べた場合に、それぞれの
長さの比が２0：２1：…：２4：２5となっていれば良
い。
【０２２４】１フレーム期間中に発光素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、全部の表示期間で画素が発光した場合の輝度を１０
０％とすると、Ｔｄ１において画素が発光した場合には
１３％の輝度が表現でき、Ｔｄ３とＴｄ５とＴｄ６を選
択した場合には７８％の輝度が表現できる。
【０２２５】本実施例では、表示を行わない黒表示期間
を設けることで、発光素子が常に発光するのを防ぎ、有
機化合物層の劣化を抑えることができる。
【０２２６】（実施例６）本実施例では、図１に示した
本発明の発光装置において、第１及び第２ソース信号線
駆動回路１０２ａ、１０２ｂと、第１及び第２ゲート信
号線駆動回路１０３ａ、１０３ｂの駆動方法について、
詳しく説明する。なお本実施例では説明をわかりやすく
するために第１駆動回路群（Ｄｒ＿Ｌ）の駆動方法につ
いてのみ説明するが、第２駆動回路群（Ｄｒ＿Ｒ）も第
１駆動回路群（Ｄｒ＿Ｌ）と同様に駆動させることがで
きる。
【０２２７】第１ソース信号線駆動回路１０２ａにおい
て、シフトレジスタ１０５にクロック信号（ＣＬＫ）お
よびスタートパルス（ＳＰ）が入力される。シフトレジ
スタ１０５は、これらのクロック信号（ＣＬＫ）および
スタートパルス（ＳＰ）に基づきタイミング信号を順に
発生させ、後段の回路へタイミング信号を順次供給す
る。
【０２２８】なおシフトレジスタ１０５からのタイミン
グ信号を、バッファ等（図示せず）によって緩衝増幅
し、後段の回路へ緩衝増幅したタイミング信号を順次供
給しても良い。タイミング信号が供給される配線には、
多くの回路あるいは素子が接続されているために負荷容
量（寄生容量）が大きい。この負荷容量が大きいために
生ずるタイミング信号の立ち上がりまたは立ち下がり
の”鈍り”を防ぐために、このバッファが設けられる。
【０２２９】シフトレジスタ１０５からのタイミング信
号は、ラッチ（Ａ）１０６に入力される。ラッチ（Ａ）
１０６は、デジタル信号（digital signals）を処理す
る複数のステージのラッチを有している。前記タイミン
グ信号が入力されると同時に、デジタル信号はラッチ
（Ａ）１０６に順次入力され、保持される。
【０２３０】なお本実施例では、ラッチ（Ａ）１０６が
有する複数のステージのラッチに、順にデジタル信号を
入力している。しかし本発明はこの構成に限定されな
い。ラッチ（Ａ）１０６が有する複数のステージのラッ
チをいくつかのグループに分け、各グループごとに並行
して同時にデジタル信号を入力する、いわゆる分割駆動
を行っても良い。なおこのときのグループの数を分割数
と呼ぶ。例えば４つのステージごとにラッチをグループ
に分けた場合、４分割で分割駆動すると言う。
【０２３１】ラッチ（Ａ）１０６の全てのステージのラ
ッチへのデジタル信号の入力が一通り終了するまでの時
間を、ライン期間と呼ぶ。すなわち、ラッチ（Ａ）１０
６中で一番左側のステージのラッチにデジタル信号の入
力が開始される時点から、一番右側のステージのラッチ
にデジタル信号の入力が終了する時点までの時間間隔が
ライン期間である。実際には、上記ライン期間に水平帰
線期間が加えられた期間をライン期間に含むことがあ
る。
【０２３２】１ライン期間が終了すると、ラッチ（Ｂ）
１０７にラッチシグナル（Latch Signal）が供給され
る。この瞬間、ラッチ（Ａ）１０６に入力され保持され
ているデジタル信号は、ラッチ（Ｂ）１０７に一斉に送
出され、ラッチ（Ｂ）１０７の全ステージのラッチに入
力され、保持される。
【０２３３】デジタル信号をラッチ（Ｂ）１０７に送出
し終えたラッチ（Ａ）１０６には、シフトレジスタ１０
５からのタイミング信号に基づき、再びデジタル信号が
順次入力される。
【０２３４】この２順目の１ライン期間中には、ラッチ
（Ｂ）１０２ｂに入力され、保持されているデジタル信
号が第１ソース信号線に入力される。
【０２３５】一方、第１ゲート信号線駆動回路１０３ａ
において、シフトレジスタ（図示せず）からのタイミン
グ信号がバッファ（図示せず）に入力され、対応するゲ
ート信号線（ＧＬ１〜ＧＬｙ）に入力される。ゲート信
号線（ＧＬ１〜ＧＬｙ）には、それぞれ１ライン分の画
素の第１スイッチング用ＴＦＴ２０１ａのゲート電極が
接続されており、１ライン分全ての画素の第１スイッチ
ング用ＴＦＴ２０１ａを一斉に駆動しなくてはならない
ので、バッファは大きな電流を流すことが可能なものが
用いられる。
【０２３６】本発明では、画素部１０１、第１ソース信
号線駆動回路１０２ａ、第２ソース信号線駆動回路１０
２ｂ、第１ゲート信号線駆動回路１０３ａ、第２ゲート
信号線駆動回路１０３ｂとを同一の基板上にＴＦＴを用
いて形成ししても良い。またこの場合、本発明の発光装
置をディスプレイとして有する電子機器の小型化を図る
ことが可能である。
【０２３７】なお本実施例は、実施例１〜実施例５と自
由に組み合わせて実施することが可能である。
【０２３８】（実施例７）本発明を用いた発光装置の作
製方法について、図１１〜図１３を用いて説明する。こ
こでは、画素部とその周辺に設けられる駆動回路部のＴ
ＦＴを同時に作製する方法について説明する。但し、説
明を簡単にするために、駆動回路に関しては基本回路で
あるＣＭＯＳ回路を図示することとする。また、各画素
に設けられている第１スイッチング用ＴＦＴと第２スイ
ッチング用ＴＦＴは同じ作製方法を用いて作製すること
が可能であるので、ここでは画素部のＴＦＴとして、第
１スイッチング用ＴＦＴ及び電流制御用ＴＦＴを１つず
つ図示することにする。
【０２３９】まず、図１１（Ａ）に示すように、コーニ
ング社の＃７０５９ガラスや＃１７３７ガラスなどに代
表されるバリウムホウケイ酸ガラス、アルミノホウケイ
酸ガラスなどのガラス、または石英基板から成る基板４
００上に酸化シリコン膜、窒化シリコン膜または酸化窒
化シリコン膜などの絶縁膜から成る下地膜４０１を形成
する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ
2Ｏから作製される酸化窒化シリコン膜を１０〜２００n
m（好ましくは５０〜１００nm）形成し、同様にＳｉ
Ｈ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜を
５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚
さに積層形成する。なお図１１（Ａ）では２層構造の下
地膜を１つの層で示した。本実施例では下地膜４０１を
２層構造として示したが、前記絶縁膜の単層膜または２
層以上積層させた構造として形成しても良い。
【０２４０】半導体層４０２〜４０５は、非晶質構造を
有する半導体膜をレーザー結晶化法や公知の熱結晶化法
を用いて作製した結晶質半導体膜で形成する。この半導
体層４０２〜４０５の厚さは２５〜８０ｎｍ（好ましく
は３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜
の材料に限定はないが、好ましくはシリコンまたはシリ
コンゲルマニウム（ＳｉＧｅ）合金などで形成すると良
い。
【０２４１】公知の結晶化方法としては、電熱炉を使用
した熱結晶化方法、レーザー光を用いたレーザーアニー
ル結晶化法、赤外光を用いたランプアニール結晶化法、
触媒金属を用いた結晶化法がある。
【０２４２】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数３００Ｈｚとし、レーザー
エネルギー密度を１００〜４００mJ/cm2(代表的には２
００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを
用いる場合にはその第２高調波を用いパルス発振周波数
３０〜３００ｋＨｚとし、レーザーエネルギー密度を３
００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)
とすると良い。そして幅１００〜１０００μｍ、例えば
４００μｍで線状に集光したレーザー光を基板全面に渡
って照射し、この時の線状レーザー光の重ね合わせ率
（オーバーラップ率）を５０〜９０％として行う。
【０２４３】次いで、半導体層４０２〜４０５を覆うゲ
ート絶縁膜４０６を形成する。ゲート絶縁膜４０６はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本
実施例では、１２０ｎｍの厚さで酸化窒化シリコン膜で
形成する。勿論、ゲート絶縁膜４０６はこのような酸化
窒化シリコン膜に限定されるものでなく、他のシリコン
を含む絶縁膜を単層または積層構造として用いても良
い。例えば、酸化シリコン膜を用いる場合には、プラズ
マＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）と
Ｏ2とを混合し、反応圧力４０Pa、基板温度３００〜４
００℃とし、高周波（１３．５６MHz）電力密度０．５
〜０．８W/cm2で放電させて形成することができる。こ
のようにして作製される酸化シリコン膜は、その後４０
０〜５００℃の熱アニールによりゲート絶縁膜として良
好な特性を得ることができる。
【０２４４】そして、ゲート絶縁膜４０６上にゲート電
極を形成するための第１の導電膜４０７と第２の導電膜
４０８とを形成する。本実施例では、第１の導電膜４０
７をＴａで５０〜１００ｎｍの厚さに形成し、第２の導
電膜４０８をＷで１００〜３００ｎｍの厚さに形成す
る。
【０２４５】Ｔａ膜はスパッタ法で形成し、Ｔａのター
ゲットをＡｒでスパッタする。この場合、Ａｒに適量の
ＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜
の剥離を防止することができる。また、α相のＴａ膜の
抵抗率は２０μΩcm程度でありゲート電極に使用するこ
とができるが、β相のＴａ膜の抵抗率は１８０μΩcm程
度でありゲート電極とするには不向きである。α相のＴ
ａ膜を形成するために、Ｔａのα相に近い結晶構造をも
つ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下
地に形成しておくとα相のＴａ膜を容易に得ることがで
きる。
【０２４６】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも
できる。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μ
Ωｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大き
くすることで低抵抗率化を図ることができるが、Ｗ中に
酸素などの不純物元素が多い場合には結晶化が阻害され
高抵抗化する。このことより、スパッタ法による場合、
純度９９．９９９９％または９９．９９％のＷターゲッ
トを用い、さらに成膜時に気相中からの不純物の混入が
ないように十分配慮してＷ膜を形成することにより、抵
抗率９〜２０μΩｃｍを実現することができる。
【０２４７】なお、本実施例では、第１の導電膜４０７
をＴａ、第２の導電膜４０８をＷとしたが、特に限定さ
れず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから
選ばれた元素、または前記元素を主成分とする合金材料
若しくは化合物材料で形成してもよい。また、リン等の
不純物元素をドーピングした多結晶シリコン膜に代表さ
れる半導体膜を用いてもよい。本実施例以外の他の組み
合わせの一例は、第１の導電膜を窒化タンタル（Ｔａ
Ｎ）で形成し、第２の導電膜をＷとする組み合わせ、第
１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の
導電膜をＡｌとする組み合わせ、第１の導電膜を窒化タ
ンタル（ＴａＮ）で形成し、第２の導電膜をＣｕとする
組み合わせで形成することが好ましい。（図１１
（Ｂ））
【０２４８】次に、レジストによるマスク４０９〜４１
２を形成し、電極及び配線を形成するための第１のエッ
チング処理を行う。本実施例ではＩＣＰ（Inductively
Coupled Plasma：誘導結合型プラズマ）エッチング法を
用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Pa
の圧力でコイル型の電極に５００WのＲＦ（13.56MHz）
電力を投入してプラズマを生成して行う。基板側（試料
ステージ）にも１００WのＲＦ（13.56MHz）電力を投入
し、実質的に負の自己バイアス電圧を印加する。ＣＦ4
とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度
にエッチングされる。
【０２４９】なお図１１（Ｃ）では図示しなかったが、
上記エッチング条件では、レジストによるマスクの形状
を適したものとすることにより、基板側に印加するバイ
アス電圧の効果により第１の導電層及び第２の導電層の
端部がテーパー形状となる。テーパー部の角度は１５〜
４５°となる。ゲート絶縁膜上に残渣を残すことなくエ
ッチングするためには、１０〜２０％程度の割合でエッ
チング時間を増加させると良い。Ｗ膜に対する酸化窒化
シリコン膜の選択比は２〜４（代表的には３）であるの
で、オーバーエッチング処理により、酸化窒化シリコン
膜が露出した面は２０〜５０nm程度エッチングされるこ
とになる。また図１１（Ｃ）では図示しなかったが、ゲ
ート絶縁膜４０６は、上記エッチングによって第１の形
状の導電層４１４〜４１７で覆われない領域が２０〜５
０nm程度エッチングされ薄くなった。
【０２５０】こうして、第１のエッチング処理により第
１の導電層と第２の導電層から成る第１の形状の導電層
４１４〜４１７（第１の導電層４１４ａ〜４１７ａと第
２の導電層４１４ｂ〜４１７ｂ）を形成する。
【０２５１】次に、図１１（Ｄ）に示すように第２のエ
ッチング処理を行う。同様にＩＣＰエッチング法を用
い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、
１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.
56MHz)を供給し、プラズマを生成して行う。基板側（試
料ステージ）には５０WのＲＦ（13.56MHz）電力を投入
し、第１のエッチング処理に比べ低い自己バイアス電圧
を印加する。このような条件によりＷ膜を異方性エッチ
ングし、かつ、それより遅いエッチング速度で第１の導
電層であるＴａを異方性エッチングして第２の形状の導
電層４１９〜４２２（第１の導電層４１９ａ〜４２２ａ
と第２の導電層４１９ｂ〜４２２ｂ）を形成する。また
図１１（Ｄ）では図示しなかったが、ゲート絶縁膜４０
６は、上記エッチングによって第２の形状の導電層４１
９〜４２２で覆われない領域がさらに２０〜５０nm程度
エッチングされ薄くなった。
【０２５２】Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することができる。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ6が極端に高く、その他のＷＣ
ｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、Ｃ
Ｆ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ2を添加す
るとＣＦ4とＯ2が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ2を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。
【０２５３】そして、マスク４０９ａ〜マスク４１２ａ
を除去し、図１２（Ａ）に示すように第１のドーピング
処理を行い、ｎ型を付与する不純物元素を添加する。例
えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13
/cm2のドーズ量で行う。ドーピングは、第２の形状の導
電層４１９〜４２２を不純物元素に対するマスクとして
用い、第２の導電層４１９ａ〜４２２ａの下側の領域に
も不純物元素が添加されるようにドーピングする。こう
して、第２の導電層４１９ａ〜４２２ａと重なる第１の
不純物領域４２５〜４２８と、第１の不純物領域よりも
不純物の濃度が高い第２の不純物領域４２９〜４３２と
が形成される。なお本実施例ではマスク４０９ａ〜４１
２ａを除去してからｎ型を付与する不純物元素を添加し
たが、本発明はこれに限定されない。図１２（Ａ）の工
程においてｎ型を付与する不純物元素を添加してからマ
スク４０９ａ〜マスク４１２ａを除去しても良い。
【０２５４】次に第２の導電層４２１ａ、４２１ｂを覆
うように半導体層４０４上にレジストからなるマスク４
３３を形成する。マスク４３３はゲート絶縁膜４０６を
間に挟んで第２の不純物領域４３１と一部重なってい
る。そして第２のドーピング処理を行いｎ型を付与する
不純物元素を添加する。この場合、第１のドーピング処
理よりもドーズ量を上げて低い加速電圧の条件としてｎ
型を付与する不純物元素をドーピングする（図１２
（Ｂ））。ドーピングの方法はイオンドープ法若しくは
イオン注入法で行えば良い。イオンドープ法の条件はド
ーズ量を１×１０13〜５×１０14atoms/cm2とし、加速
電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する
不純物元素として１５族に属する元素、典型的にはリン
（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン
（Ｐ）を用いる。この場合、第２の形状の導電層４１９
〜４２２がｎ型を付与する不純物元素に対するマスクと
なり、自己整合的にソース領域４３４〜４３７、ドレイ
ン領域４３８〜４４１、Ｌｏｖ領域４４２〜４４５が形
成される。またマスク４３３によってＬｏｆｆ領域４４
６が形成される。ソース領域４３４〜４３７、ドレイン
領域４３８〜４４１には１×１０20〜１×１０21atomic
/cm3の濃度範囲でｎ型を付与する不純物元素を添加す
る。
【０２５５】本実施例はマスク４３３のサイズを制御す
ることで、Ｌｏｆｆ領域４４６の長さを自由に設定する
ことが可能である。
【０２５６】なお本明細書において、ゲート絶縁膜を介
してゲート電極と重なるＬＤＤ領域をＬｏｖ領域と呼
ぶ。またゲート絶縁膜を介してゲート電極と重ならない
ＬＤＤ領域をＬｏｆｆ領域と呼ぶ。
【０２５７】ｎ型を付与する不純物元素は、Ｌｏｆｆ領
域で１×１０17〜１×１０19atoms/cm 3の濃度となるよ
うにし、Ｌｏｖ領域で１×１０16〜１×１０18atoms/cm
3の濃度となるようにする。
【０２５８】なお図１２（Ｂ）において、上述したよう
な条件でｎ型を付与する不純物元素をドーピングする前
または後に、半導体層４０４上にマスク４３３を形成し
た状態で加速電圧を７０〜１２０ｋｅＶとしｎ型を付与
する不純物元素をドーピングしても良い。上記工程によ
って、スイッチング用ＴＦＴのＬｏｆｆ領域となる部分
４４６のｎ型を付与する不純物元素の濃度を抑えつつ、
駆動回路に用いられるｎチャネル型ＴＦＴのＬｏｖ領域
となる部分４４３のｎ型を付与する不純物元素の濃度を
高めることができる。スイッチング用ＴＦＴのＬｏｆｆ
領域となる部分４４６のｎ型を付与する不純物元素の濃
度を抑えることで、スイッチング用ＴＦＴのオフ電流を
低減することが可能である。また駆動回路に用いられる
ｎチャネル型ＴＦＴのＬｏｖ領域となる部分４４３のｎ
型を付与する不純物元素の濃度を高めることで、ホット
キャリア効果による、ドレイン近傍の高電界によって発
生したホットキャリアが劣化現象を引き起こすのを防ぐ
ことができる。この工程において、駆動回路に用いられ
るｎチャネル型ＴＦＴのＬｏｖ領域となる部分４４３
の、ｎ型を付与する不純物元素の濃度は、５×１０17〜
５×１０19atoms/cm3であることが望ましい。
【０２５９】そして、マスク４５３を除去した後、図１
２（Ｃ）に示すように、ｐチャネル型ＴＦＴを形成する
半導体層４０２、４０５に一導電型とは逆の導電型のソ
ース領域４４７、４４８と、ドレイン領域４４９、４５
０と、Ｌｏｖ領域４５１、４５２を形成する。第２の形
状を有する導電層４１９、４２２を不純物元素に対する
マスクとして用い、自己整合的に不純物領域を形成す
る。このとき、ｎチャネル型ＴＦＴを形成する半導体層
４０２、４０３はレジストマスク４５３で全面を被覆し
ておく。ソース領域４４７、４４８及びドレイン領域４
４９、４５０と、Ｌｏｖ領域４５１、４５２とにはそれ
ぞれ異なる濃度でリンが添加されているが、ジボラン
（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいず
れの領域においても不純物濃度を２×１０20〜２×１０
21atoms/cm3となるようにする。
【０２６０】以上までの工程でそれぞれの半導体層４０
２〜４０５に不純物領域（ソース領域、ドレイン領域、
Ｌｏｖ領域、Ｌｏｆｆ領域）が形成される。半導体層と
重なる第２の導電層４１９〜４２２がゲート電極として
機能する。
【０２６１】こうして導電型の制御を目的として、それ
ぞれの半導体層に添加された不純物元素を活性化する工
程を行う。この工程はファーネスアニール炉を用いる熱
アニール法で行う。その他に、レーザーアニール法、ま
たはラピッドサーマルアニール法（ＲＴＡ法）を適用す
ることができる。熱アニール法では酸素濃度が１ｐｐｍ
以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４
００〜７００℃、代表的には５００〜６００℃で行うも
のであり、本実施例では５００℃で４時間の熱処理を行
う。ただし、４１９〜４２２に用いた配線材料が熱に弱
い場合には、配線等を保護するため層間絶縁膜（シリコ
ンを主成分とする）を形成した後で活性化を行うことが
好ましい。
【０２６２】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、半導体層を水素化する工程を行う。この工程は熱的
に励起された水素により半導体層のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。
【０２６３】次いで、第１の層間絶縁膜４５５は酸化窒
化シリコン膜から１００〜２００ｎｍの厚さで形成す
る。（図１３（Ａ））その上に有機絶縁物材料から成る
第２の層間絶縁膜４５８を形成する。
【０２６４】そして、ゲート絶縁膜４０６、第１の層間
絶縁膜４５５、第２の層間絶縁膜４５８にコンタクトホ
ールを形成し、該コンタクトホールを介して、ソース領
域４４７、４３５、４３６、４４８と接するようにソー
ス配線４５９〜４６２を形成した。また同様に、ドレイ
ン領域４４９、４３９、４４０、４５０と接するドレイ
ン配線４６３〜４６５を形成する（図１３（Ｂ））。
【０２６５】なお、ゲート絶縁膜４０６、第１の層間絶
縁膜４５５、第２の層間絶縁膜４５８がＳｉＯ2膜また
はＳｉＯＮ膜の場合、ＣＦ4とＯ2とを用いたドライエッ
チングでコンタクトホールを形成するのが好ましい。ま
たゲート絶縁膜４０６、第１の層間絶縁膜４５５、第２
の層間絶縁膜４５８が有機樹脂膜の場合、ＣＨＦ3を用
いたドライエッチング、またはＢＨＦ（緩衝フッ酸：Ｈ
Ｆ＋ＮＨ4Ｆ）でコンタクトホールを形成するのが好ま
しい。またゲート絶縁膜４０６、第１の層間絶縁膜４５
５、第２の層間絶縁膜４５８が異なる材料で形成されて
いる場合、膜ごとにエッチングの方法及び用いるエッチ
ャントやエッチングガスの種類を変えることが好ましい
が、エッチングの方法及び用いるエッチャントやエッチ
ングガスを全て同じにしてコンタクトホールを形成して
も良い。
【０２６６】次に、有機樹脂からなる第３層間絶縁膜４
６７を形成する。有機樹脂としてはポリイミド、ポリア
ミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。特に、第３層間絶縁膜４６７は平
坦化の意味合いが強いので、平坦性に優れたアクリルが
好ましい。本実施例ではＴＦＴによって形成される段差
を十分に平坦化しうる膜厚でアクリル膜を形成する。好
ましくは１〜５μm（さらに好ましくは２〜４μm）とす
れば良い。
【０２６７】次に第３層間絶縁膜４６７に、ドレイン配
線４６５に達するコンタクトホールを形成し、画素電極
４６８を形成する。本実施例では酸化インジウム・スズ
（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニン
グを行って画素電極４６８を形成する。また、酸化イン
ジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透
明導電膜を用いても良い。この画素電極４６８が発光素
子の陽極となる。（図１３（Ｃ））
【０２６８】次に、樹脂材料でなる第１バンク４６９及
び第２バンク４７０を形成する。第１バンク４６９及び
第２バンク４７０は後に形成される有機化合物層及び陰
極を隣り合う画素間で分離するために設けられる。よっ
て第１バンク４６９よりも第２バンク４７０の方が横に
張り出している構成にすることが望ましい。なお第１バ
ンク４６９と第２バンク４７０とを合わせた厚さは１〜
２μm程度であることが好ましいが、後に形成される有
機化合物層及び陰極を隣り合う画素間で分離することが
できるならこの厚さに限らない。また第１バンク４６９
及び第２バンク４７０は絶縁膜で形成されることが必要
であり、例えば酸化物、樹脂等で形成することが可能で
ある。そして第１バンク４６９と第２バンク４７０は互
いに同じ材料で形成されていても、異なる材料で形成さ
れていてもどちらでも良い。第１バンク４６９及び第２
バンク４７０は画素と画素との間にストライプ状に形成
される。第１バンク４６９及び第２バンク４７０はソー
ス配線（ソース信号線）上に沿って形成しても良いし、
ゲート配線（ゲート信号線）上に沿って形成しても良
い。なお第１バンク４６９及び第２バンク４７０を樹脂
に顔料等を混ぜたもので形成しても良い。（図１４
（Ａ））
【０２６９】次に、有機化合物層４７１及び陰極（Ｍｇ
Ａｇ電極）４７２を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、有機化合物層４７１の膜厚は
８００〜２００ｎｍ（典型的には１００〜１２０ｎ
ｍ）、陰極４７２の厚さは１８０〜３００ｎｍ（典型的
には２００〜２５０ｎｍ）とすれば良い。なお、本実施
例では一画素しか図示されていないが、このとき同時に
赤色に発光する有機化合物層、緑色に発光する有機化合
物層及び青色に発光する有機化合物層が形成される。な
おバンク４７０上に有機化合物層と陰極を形成する材料
が一部積層されるが、本明細書ではこれらを有機化合物
層４７１と陰極４７２に含めない。
【０２７０】この工程では、赤色に対応する画素、緑色
に対応する画素及び青色に対応する画素に対して順次有
機化合物層４７１及び陰極４７２を形成する。但し、有
機化合物層４７１は溶液に対する耐性に乏しいためフォ
トリソグラフィ技術を用いずに各色個別に形成しなくて
はならない。そこでメタルマスクを用いて所望の画素以
外を隠し、必要箇所だけ選択的に有機化合物層４７１を
形成するのが好ましい。
【０２７１】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
有機化合物層を選択的に形成する。次いで、緑色に対応
する画素以外を全て隠すマスクをセットし、そのマスク
を用いて緑色発光の有機化合物層を選択的に形成する。
次いで、同様に青色に対応する画素以外を全て隠すマス
クをセットし、そのマスクを用いて青色発光の有機化合
物層を選択的に形成する。なお、ここでは全て異なるマ
スクを用いるように記載しているが、同じマスクを使い
まわしても構わない。また、全画素に有機化合物層及び
陰極を形成するまで真空を破らずに処理することが好ま
しい。
【０２７２】なお、本実施例では有機化合物層４７１を
発光層のみからなる単層構造とするが、有機化合物層は
発光層の他に正孔輸送層、正孔注入層、電子輸送層、電
子注入層等を有していても構わない。このように組み合
わせは既に様々な例が報告されており、そのいずれの構
成を用いても構わない。有機化合物層４７１としては公
知の材料を用いることができる。公知の材料としては、
発光素子駆動電圧を考慮すると有機材料を用いるのが好
ましい。
【０２７３】次に陰極４７２を形成する。本実施例では
陰極４７２としてＭｇＡｇ電極を用いた例を示すが、公
知の他の材料を用いることが可能である。
【０２７４】こうして図１４（Ｂ）に示すような構造の
アクティブマトリクス基板が完成する。なお、第１バン
ク４６９と第２バンク４７０を形成した後、陰極４７２
を形成するまでの工程をマルチチャンバー方式（または
インライン方式）の薄膜形成装置を用いて、大気解放せ
ずに連続的に処理することは有効である。
【０２７５】本実施例において、スイッチング用ＴＦＴ
５０１の半導体層は、ソース領域５０４、ドレイン領域
５０５、Ｌｏｆｆ領域５０６、Ｌｏｖ領域５０７、チャ
ネル形成領域５０８を含んでいる。Ｌｏｆｆ領域５０６
はゲート絶縁膜４０６を介してゲート電極４２１と重な
らないように設けられている。またＬｏｖ領域５０７は
ゲート絶縁膜４０６を介してゲート電極４２１と重なる
ように設けられている。このような構造はオフ電流を低
減する上で非常に効果的である。
【０２７６】また、本実施例ではスイッチング用ＴＦＴ
５０１はシングルゲート構造としているが、本発明では
スイッチング用ＴＦＴはダブルゲート構造やその他のマ
ルチゲート構造を有していても良い。ダブルゲート構造
とすることで実質的に二つのＴＦＴが直列された構造と
なり、オフ電流をさらに低減することができるという利
点がある。
【０２７７】また本実施例ではスイッチング用ＴＦＴ５
０１はｎチャネル型ＴＦＴであるが、ｐチャネル型ＴＦ
Ｔであってもかまわない。
【０２７８】電流制御用ＴＦＴ５０２の半導体層は、ソ
ース領域５１０、ドレイン領域５１１、Ｌｏｖ領域５１
２、チャネル形成領域５１３を含んでいる。Ｌｏｖ領域
５１２はゲート絶縁膜４０６を介してゲート電極４２２
と重なるように設けられている。なお本実施例において
電流制御用ＴＦＴ５０２はＬｏｆｆ領域を有していない
が、Ｌｏｆｆ領域を有する構成にしても良い。
【０２７９】また本実施例では電流制御用ＴＦＴ５０２
はｐチャネル型ＴＦＴであるが、ｎチャネル型ＴＦＴで
あってもかまわない。
【０２８０】なお、本実施例のアクティブマトリクス基
板は、表示部だけでなく駆動回路部にも最適な構造のＴ
ＦＴを配置することにより、非常に高い信頼性を示し、
動作特性も向上しうる。
【０２８１】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するＴＦＴを、
駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＴＦ
Ｔ５０３として用いる。なお、ここでいう駆動回路とし
ては、シフトレジスタ、バッファ、レベルシフタ、サン
プリング回路（サンプル及びホールド回路）などが含ま
れる。デジタル駆動を行う場合には、Ｄ／Ａコンバータ
などの信号変換回路も含まれ得る。
【０２８２】本実施例の場合、ＣＭＯＳ回路のｎチャネ
ル型ＴＦＴ５０３の半導体層は、ソース領域５２１、ド
レイン領域５２２、Ｌｏｖ領域５２３及びチャネル形成
領域５２４を含んでいる。
【０２８３】また本実施例の場合、ＣＭＯＳ回路のｐチ
ャネル型ＴＦＴ５０４の半導体層は、ソース領域５３
１、ドレイン領域５３２、Ｌｏｖ領域５３３及びチャネ
ル形成領域５３４を含んでいる。
【０２８４】なお、実際には図１４（Ｂ）まで完成した
ら、さらに外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（ラミネートフィルム、紫外線
硬化樹脂フィルム等）や透光性のシーリング材でパッケ
ージング（封入）することが好ましい。その際、シーリ
ング材の内部を不活性雰囲気にしたり、内部に吸湿性材
料（例えば酸化バリウム）を配置したりすると発光素子
の信頼性が向上する。
【０２８５】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クター（フレキシブルプリントサーキット：ＦＰＣ）を
取り付けて製品として完成する。このような出荷できる
までした状態を本明細書中では発光装置という。
【０２８６】上述したように本実施例の作製行程では、
ゲート電極のチャネル長方向の長さ（以下単にゲート電
極の幅と呼ぶ）が異なっているため、ゲート電極をマス
クとしてイオン注入を行うことにより、ゲート電極の厚
さが異なることによるイオンの侵入深さの違いを利用し
て、第１のゲート電極の下に位置する半導体層中のイオ
ン濃度を、第１のゲート電極の下に位置しない半導体層
中のイオン濃度より低くすることが可能である。
【０２８７】またマスクを用いてＬｏｆｆ領域を形成す
るために、エッチングで制御しなくてはならないのはＬ
ｏｖ領域の幅のみであり、Ｌｏｆｆ領域とＬｏｖ領域の
位置の制御が容易である。
【０２８８】なお本実施例では有機化合物層から発せら
れる光が基板側に向いている例について説明したが、本
発明はこれに限定されず、有機化合物層から発せられる
光が基板の上に向いているような構成であっても良い。
この場合発光素子の陰極が画素電極となり、電流制御用
ＴＦＴはｎチャネル型ＴＦＴであることが望ましい。
【０２８９】本発明の発光装置の作製方法は、本実施例
において示した作製方法に限定されることはなく、他の
あらゆる作製方法を用いることが可能である。
【０２９０】なお本実施例は、実施例１〜６と自由に組
み合わせることが可能である。
【０２９１】（実施例８）図１５（Ａ）は本発明を用い
た発光装置の上面図である。図１５（Ａ）において、４
０１０は基板、４０１１は画素部、４０１２ａ及び４０
１２ｂは第１及び第２ソース信号線駆動回路、４０１３
ａ及び４０１３ｂは第１及び第２ゲート信号線駆動回路
である。また、それぞれの駆動回路及び電源供給線は配
線４０１６ａ、４０１６ｂ、４０１４ａ、４０１４ｂ及
び４０１５を経てＦＰＣ４０１７に至り、外部機器へと
接続される。
【０２９２】このとき、少なくとも画素部４０１１、好
ましくは駆動回路（４０１２ａ、４０１２ｂ、４０１３
ａ、４０１３ｂ）及び画素部４０１１を囲むようにして
カバー材６０００、シーリング材（ハウジング材ともい
う）７０００、密封材（第２のシーリング材）７００１
が設けられている。
【０２９３】また、図１５（Ｂ）は本実施例の発光装置
の断面構造であり、図１５（Ａ）をＡ-Ａ’で切断した
断面図である。図１５（Ｂ）において、基板４０１０、
下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここで
はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わ
せたＣＭＯＳ回路を図示している）４０２２ａ、４０２
２ｂ及び画素部のＴＦＴ４０２３（但し、ここでは発光
素子への電流を制御する電流制御用ＴＦＴだけ図示して
いる）が形成されている。これらのＴＦＴは公知の構造
（トップゲート構造またはボトムゲート構造）を用いれ
ば良い。
【０２９４】駆動回路用ＴＦＴ４０２２ａ、４０２２ｂ
及び電流制御用ＴＦＴ４０２３が完成したら、樹脂材料
でなる層間絶縁膜（平坦化膜）４０２６の上に電流制御
用ＴＦＴ４０２３のドレインと電気的に接続する透明導
電膜でなる画素電極４０２７を形成する。透明導電膜と
しては、酸化インジウムと酸化スズとの化合物（ＩＴＯ
と呼ばれる）または酸化インジウムと酸化亜鉛との化合
物を用いることができる。そして、画素電極４０２７を
形成したら、絶縁膜４０２８を形成し、画素電極４０２
７上に開口部を形成する。
【０２９５】次に、有機化合物層４０２９を形成する。
有機化合物層４０２９は公知の有機材料（正孔注入層、
正孔輸送層、発光層、電子輸送層または電子注入層）を
自由に組み合わせて積層構造または単層構造とすれば良
い。どのような構造とするかは公知の技術を用いれば良
い。また、有機材料には低分子系材料と高分子系（ポリ
マー系）材料がある。低分子系材料を用いる場合は蒸着
法を用いるが、高分子系材料を用いる場合には、スピン
コート法、印刷法またはインクジェット法等の簡易な方
法を用いることが可能である。
【０２９６】本実施例では、シャドーマスクを用いて蒸
着法により有機化合物層４０２９を形成する。シャドー
マスクを用いて画素毎に波長の異なる発光が可能な発光
層（赤色発光層、緑色発光層及び青色発光層）を形成す
ることで、カラー表示が可能となる。その他にも、色変
換層（ＣＣＭ）とカラーフィルターを組み合わせた方
式、白色発光層とカラーフィルターを組み合わせた方式
があるがいずれの方法を用いても良い。勿論、単色発光
の発光装置とすることもできる。
【０２９７】有機化合物層４０２９を形成したら、その
上に陰極４０３０を形成する。陰極４０３０と有機化合
物層４０２９の界面に存在する水分や酸素は極力排除し
ておくことが望ましい。従って、真空中で有機化合物層
４０２９と陰極４０３０を連続成膜するか、有機化合物
層４０２９を不活性雰囲気で形成し、大気解放しないで
陰極４０３０を形成するといった工夫が必要である。本
実施例ではマルチチャンバー方式（クラスターツール方
式）の成膜装置を用いることで上述のような成膜を可能
とする。
【０２９８】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的には有機化合物層４０２９
上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を
形成し、その上に３００ｎｍ厚のアルミニウム膜を形成
する。勿論、公知の陰極材料であるＭｇＡｇ電極を用い
ても良い。そして陰極４０３０は４０３１で示される領
域において配線４０１６に接続される。配線４０１６は
陰極４０３０に所定の電圧を与えるための電源線であ
り、導電性ペースト材料４０３２を介してＦＰＣ４０１
７に接続される。
【０２９９】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（有機化合物層形成前
の開口部の形成時）に形成しておけば良い。また、絶縁
膜４０２８をエッチングする際に、層間絶縁膜４０２６
まで一括でエッチングしても良い。この場合、層間絶縁
膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、
コンタクトホールの形状を良好なものとすることができ
る。
【０３００】このようにして形成された発光素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。
【０３０１】さらに、発光素子部を囲むようにして、カ
バー材６０００と基板４０１０の内側にシーリング材７
０００が設けられ、さらにシーリング材７０００の外側
には密封材（第２のシーリング材）７００１が形成され
る。
【０３０２】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。
【０３０３】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
【０３０４】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜６００３とは別に、スペーサ
ー圧を緩和する樹脂膜などを設けてもよい。
【０３０５】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Fibergla
ss-Reinforced Plastics）板、ＰＶＦ（ポリビニルフル
オライド）フィルム、マイラーフィルム、ポリエステル
フィルムまたはアクリルフィルムを用いることができ
る。なお、充填材６００４としてＰＶＢやＥＶＡを用い
る場合、数十μｍのアルミニウムホイルをＰＶＦフィル
ムやマイラーフィルムで挟んだ構造のシートを用いるこ
とが好ましい。
【０３０６】但し、発光素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。
【０３０７】また、配線４０１５はシーリング材７００
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１５について説明したが、他の配線４０１４
ａ、４０１４ｂ、４０１６ａ、４０１６ｂも同様にして
シーリング材７０００および密封材７００１と基板４０
１０との隙間を通ってＦＰＣ４０１７に電気的に接続さ
れる。
【０３０８】なお本実施例では、充填材６００４を設け
てからカバー材６０００を接着し、充填材６００４の側
面（露呈面）を覆うようにシーリング材７０００を取り
付けているが、カバー材６０００及びシーリング材７０
００を取り付けてから、充填材６００４を設けても良
い。この場合、基板４０１０、カバー材６０００及びシ
ーリング材７０００で形成されている空隙に通じる充填
材の注入口を設ける。そして前記空隙を真空状態（１０
-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入
口を浸してから、空隙の外の気圧を空隙の中の気圧より
も高くして、充填材を空隙の中に充填する。
【０３０９】なお、本実施例は、実施例１〜６のいずれ
の実施例とも組み合わせることが可能である。
【０３１０】（実施例９）本実施例では、本発明を用い
て実施例８とは異なる形態の発光装置を作製した例につ
いて、図１６（Ａ）、１６（Ｂ）を用いて説明する。図
１５（Ａ）、１４（Ｂ）と同じ番号のものは同じ部分を
指しているので説明は省略する。
【０３１１】図１６（Ａ）は本実施例の発光装置の上面
図であり、図１６（Ａ）をＡ―Ａ’で切断した断面図を
図１６（Ｂ）に示す。
【０３１２】実施例８に従って、発光素子の表面を覆っ
てパッシベーション膜６００３までを形成する。
【０３１３】さらに、発光素子を覆うようにして充填材
６００４を設ける。この充填材６００４は、カバー材６
０００を接着するための接着剤としても機能する。充填
材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。
【０３１４】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
【０３１５】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜６００３とは別に、スペーサ
ー圧を緩和する樹脂膜などを設けてもよい。
【０３１６】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Fibergla
ss-Reinforced Plastics）板、ＰＶＦ（ポリビニルフル
オライド）フィルム、マイラーフィルム、ポリエステル
フィルムまたはアクリルフィルムを用いることができ
る。なお、充填材６００４としてＰＶＢやＥＶＡを用い
る場合、数十μｍのアルミニウムホイルをＰＶＦフィル
ムやマイラーフィルムで挟んだ構造のシートを用いるこ
とが好ましい。
【０３１７】但し、発光素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。
【０３１８】次に、充填材６００４を用いてカバー材６
０００を接着した後、充填材６００４の側面（露呈面）
を覆うようにフレーム材６００１を取り付ける。フレー
ム材６００１はシーリング材（接着剤として機能する）
６００２によって接着される。このとき、シーリング材
６００２としては、光硬化性樹脂を用いるのが好ましい
が、有機化合物層の耐熱性が許せば熱硬化性樹脂を用い
ても良い。なお、シーリング材６００２はできるだけ水
分や酸素を透過しない材料であることが望ましい。ま
た、シーリング材６００２の内部に乾燥剤を添加してあ
っても良い。
【０３１９】また、配線４０１５はシーリング材６００
２と基板４０１０との隙間を通ってＦＰＣ４０１７に電
気的に接続される。なお、ここでは配線４０１５につい
て説明したが、他の配線４０１６ａ、４０１６ｂ、４０
１４ａ、４０１４ｂも同様にしてシーリング材６００２
と基板４０１０との隙間を通ってＦＰＣ４０１７に電気
的に接続される。
【０３２０】なお本実施例では、充填材６００４を設け
てからカバー材６０００を接着し、充填材６００４の側
面（露呈面）を覆うようにフレーム材６００１を取り付
けているが、カバー材６０００及びフレーム材６００１
を取り付けてから、充填材６００４を設けても良い。こ
の場合、基板４０１０、カバー材６０００及びフレーム
材６００１で形成されている空隙に通じる充填材の注入
口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒ
ｒ以下）にし、充填材の入っている水槽に注入口を浸し
てから、空隙の外の気圧を空隙の中の気圧よりも高くし
て、充填材を空隙の中に充填する。
【０３２１】なお、本実施例は、実施例１〜６のいずれ
の実施例とも組み合わせることが可能である。
【０３２２】（実施例１０）ここで発光装置における画
素部のさらに詳細な断面構造を図１７に示す。
【０３２３】図１７において、基板３５０１上に設けら
れた第１スイッチング用ＴＦＴ３５０２、第２スイッチ
ング用ＴＦＴ３５０４は公知の方法を用いて形成された
ｎチャネル型ＴＦＴを用いる。本実施例ではダブルゲー
ト構造としている。ダブルゲート構造とすることで実質
的に二つのＴＦＴが直列された構造となり、オフ電流値
を低減することができるという利点がある。なお、本実
施例ではダブルゲート構造としているが、シングルゲー
ト構造でも構わないし、トリプルゲート構造やそれ以上
のゲート本数を持つ、いわゆるマルチゲート構造でも構
わない。
【０３２４】また、電流制御用ＴＦＴ３５０３は公知の
方法を用いて形成されたｎチャネル型ＴＦＴを用いる。
【０３２５】第２スイッチング用ＴＦＴ３５０４のドレ
イン配線３１は配線３６によって、第１スイッチング用
ＴＦＴ３５０２のドレイン配線３５と、電流制御用ＴＦ
Ｔ３５０３のゲート電極３７とに電気的に接続されてい
る。
【０３２６】第１スイッチング用ＴＦＴ３５０２、第２
スイッチング用ＴＦＴ３５０４及び電流制御用ＴＦＴ３
５０３は、公知の方法を用いて形成されたｐチャネル型
ＴＦＴを用いても構わない。なお、第１スイッチング用
ＴＦＴ３５０２及び第２スイッチング用ＴＦＴ３５０４
は同じ極性のＴＦＴを用いることが好ましい。
【０３２７】また、電流制御用ＴＦＴ３５０３は公知の
方法を用いて形成されたｎチャネル型ＴＦＴを用いる。
電流制御用ＴＦＴのゲート電極３７は配線３６によっ
て、第１スイッチング用ＴＦＴ３５０２のドレイン配線
３５と、第２スイッチング用ＴＦＴ３５０４のドレイン
配線３１とに電気的に接続されている。
【０３２８】電流制御用ＴＦＴ３５０３は発光素子を流
れる電流量を制御するための素子であるため、多くの電
流が流れ、熱による劣化やホットキャリアによる劣化の
危険性が高い素子でもある。そのため、電流制御用ＴＦ
Ｔ３５０３のドレイン領域側に、ゲート絶縁膜を介して
ゲート電極に重なるようにＬＤＤ領域を設ける本実施例
の構造は極めて有効である。しかし本発明はこの構成に
限定されない。電流制御用ＴＦＴ３５０３のドレイン領
域側に、ゲート絶縁膜を介してゲート電極に重ならない
ようにＬＤＤ領域を設けても良いし、ＬＤＤ領域を設け
なくとも良い。なおこれらの場合、発光素子駆動電圧が
１０Ｖ以下、典型的には５Ｖ以下であることが望まし
い。
【０３２９】また、本実施例では電流制御用ＴＦＴ３５
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげることで、ダブルゲート構造やそれ
以上のゲート本数を持つ、いわゆるマルチゲート構造と
しても良い。さらに、複数のＴＦＴを並列につなげて実
質的にチャネル形成領域を複数に分割し、熱の放射を高
い効率で行えるようにした構造としても良い。このよう
な構造は熱による劣化対策として有効である。
【０３３０】また、ソース配線４０は電源供給線３８に
接続され、常に一定の電位に保たれている。
【０３３１】第１スイッチング用ＴＦＴ３５０２、第２
スイッチング用ＴＦＴ３５０４及び電流制御用ＴＦＴ３
５０３の上には第１パッシベーション膜４１が設けら
れ、その上に樹脂絶縁膜でなる平坦化膜４２が形成され
る。平坦化膜４２を用いてＴＦＴによる段差を平坦化す
ることは非常に重要である。後に形成される有機化合物
層は非常に薄いため、段差が存在することによって発光
不良を起こす場合がある。従って、有機化合物層をでき
るだけ平坦面に形成しうるように画素電極を形成する前
に平坦化しておくことが望ましい。
【０３３２】また、４３は反射性の高い導電膜でなる画
素電極（この場合発光素子の陰極）であり、電流制御用
ＴＦＴ３５０３のドレイン領域に電気的に接続される。
画素電極４３としてはアルミニウム合金膜、銅合金膜ま
たは銀合金膜など低抵抗な導電膜またはそれらの積層膜
を用いることが好ましい。勿論、他の導電膜との積層構
造としても良い。
【０３３３】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク４４ａ、４４ｂにより形成された溝（画素に
相当する）の中に発光層４５が形成される。なお、ここ
では一画素しか図示していないが、Ｒ（赤）、Ｇ
（緑）、Ｂ（青）の各色に対応した発光層を作り分けて
も良い。発光層とする有機材料としてはπ共役ポリマー
系材料を用いる。代表的なポリマー系材料としては、ポ
リパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカ
ルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げ
られる。
【０３３４】なお、ＰＰＶ系有機材料としては様々な型
のものがあるが、例えば「H. Shenk,H.Becker,O.Gelse
n,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for
Light Emitting Diodes”,Euro Display,Proceedings,
1999,p.33-37」や特開平１０−９２５７６号公報に記載
されたような材料を用いれば良い。
【０３３５】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０３３６】但し、以上の例は発光層として用いること
のできる有機材料の一例であって、これに限定する必要
はまったくない。発光層、電荷輸送層または電荷注入層
を自由に組み合わせて有機化合物層（発光及びそのため
のキャリアの移動を行わせるための層）を形成すれば良
い。
【０３３７】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機材料を用
いても良い。また、電荷輸送層や電荷注入層として炭化
珪素等の無機材料を用いることも可能である。これらの
有機材料や無機材料は公知の材料を用いることができ
る。
【０３３８】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造の有機化合物層と
している。そして、正孔注入層４６の上には透明導電膜
でなる陽極４７が設けられる。本実施例の場合、発光層
４５で生成された光は上面側に向かって（ＴＦＴの上方
に向かって）放射されるため、陽極は透光性でなければ
ならない。透明導電膜としては酸化インジウムと酸化ス
ズとの化合物や酸化インジウムと酸化亜鉛との化合物を
用いることができるが、耐熱性の低い発光層や正孔注入
層を形成した後で形成するため、可能な限り低温で成膜
できるものが好ましい。
【０３３９】陽極４７まで形成された時点で発光素子３
５０５が完成する。なお、ここでいう発光素子３５０５
は、画素電極（陰極）４３、発光層４５、正孔注入層４
６及び陽極４７で形成された素子を指す。画素電極４３
は画素の面積にほぼ一致させているため、画素全体が発
光素子として機能する。従って、発光の利用効率が非常
に高く、明るい画像表示が可能となる。
【０３４０】また本実施例では、陽極４７の上にさらに
第２パッシベーション膜４８を設けている。第２パッシ
ベーション膜４８としては窒化珪素膜または窒化酸化珪
素膜が好ましい。第２パッシベーション膜４８は必ずし
も設けなくとも良いが、第２パッシベーション膜４８に
よって外部と発光素子とを遮断することができ、有機材
料の酸化による劣化を防ぎ、有機材料からの脱ガスを抑
えることができる。これにより発光装置の信頼性が高め
られる。
【０３４１】以上のように本発明の発光装置は図１７の
ような構造の画素からなる画素部を有し、オフ電流値の
十分に低い第１及び第２スイッチング用ＴＦＴとホット
キャリア注入に強い電流制御用ＴＦＴを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
発光装置が得られる。
【０３４２】なお、本実施例は、実施例１〜６のいずれ
の実施例とも組み合わせることが可能である。
【０３４３】（実施例１１）本実施例では、実施例１０
に示した画素部において、発光素子３５０５の構造を反
転させた構造について説明する。説明には図１８を用い
る。なお、図１７の構造と異なる点は発光素子の部分と
電流制御用ＴＦＴだけであるので、その他の説明は省略
することとする。
【０３４４】図１８において、電流制御用ＴＦＴ３５０
３は公知の方法を用いて形成されたｐチャネル型ＴＦＴ
を用いる。
【０３４５】本実施例では、画素電極（陽極）５０とし
て透明導電膜を用いる。具体的には酸化インジウムと酸
化亜鉛との化合物でなる導電膜を用いる。勿論、酸化イ
ンジウムと酸化スズとの化合物でなる導電膜を用いても
良い。
【０３４６】そして、絶縁膜でなるバンク５１ａ、５１
ｂが形成された後、溶液塗布によりポリビニルカルバゾ
ールでなる発光層５２が形成される。その上にはカリウ
ムアセチルアセトネート（ａｃａｃＫと表記される）で
なる電子注入層５３、アルミニウム合金でなる陰極５４
が形成される。この場合、陰極５４がパッシベーション
膜としても機能する。こうして発光素子３７０１が形成
される。
【０３４７】本実施例の場合、発光層５２で発生した光
は、矢印で示されるようにＴＦＴが形成された基板の方
に向かって放射される。
【０３４８】なお、本実施例は、実施例１〜６のいずれ
の実施例とも組み合わせることが可能である。
【０３４９】（実施例１２）本実施例では、図３とは異
なる構造を有する画素の回路図について、図１９
（Ａ）、（Ｂ）に示す。なお、本実施例において、３８
０１、３８０１ａ、３８０１ｂは第１ゲート信号線、３
８０２、３８０２ａ、３８０２ｂは第２ゲート信号線、
３８０３は第１ソース信号線、３８０４は第２ソース信
号線、３８０５は第１スイッチング用ＴＦＴ、３８０６
は第２スイッチング用ＴＦＴ、３８０７は電流制御用Ｔ
ＦＴ３８０７、３８０８は発光素子、３８０９は電源供
給線、３８１０はコンデンサである。
【０３５０】図１９（Ａ）は、電源供給線３８０９を第
１及び第２ゲート信号線３８０１、３８０２と平行に設
けた場合の例である。なお、図１９（Ａ）では電源供給
線３８０９と第１及び第２ゲート信号線３８０１、３８
０２とが重ならないような構造になっているが、両者が
異なる層に形成される配線であれば、絶縁膜を介して第
１及び第２ゲート信号線３８０１、３８０２のいずれか
一方と電源供給線３８０９とを重なるように設けること
もできる。この場合、電源供給線３８０９と第１及若し
くは第２ゲート信号線３８０１、３８０２とで専有面積
を共有させることができるため、画素部をさらに高精細
化することができる。
【０３５１】また、図１９（Ｂ）は、図１９（Ａ）の構
造と同様に電源供給線３８０９を第１及び第２ゲート信
号線３８０１ａ、３８０１ｂ、３８０２ａ、３８０２ｂ
と平行に設け、さらに、二つの画素を電源供給線３８０
９を中心に線対称となるように形成する点に特徴があ
る。また、電源供給線３８０９を第１及び第２ゲート信
号線線３８０１ａ、３８０１ｂ、３８０２ａ、３８０２
ｂのいずれか１つと重なるように設けることも有効であ
る。この場合、電源供給線の本数を減らすことができる
ため、画素部をさらに高精細化することができる。
【０３５２】なお、本実施例の構成は、実施例１〜１１
の構成と自由に組み合わせて実施することが可能であ
る。
【０３５３】（実施例１３）本実施例では、図１で示し
た第１ソース信号線駆動回路１０２ａ及び第２ソース信
号線駆動回路１０２ｂの詳しい構成について説明する。
なお、第１ソース信号線駆動回路１０２ａと第２ソース
信号線駆動回路１０２ｂの構造はほぼ同じであるため、
本実施例では第１ソース信号線駆動回路１０２ａの構成
を例にとって説明する。図２０に本発明で用いられる第
１ソース信号線駆動回路の一例を、回路図で示す。
【０３５４】シフトレジスタ８０１、ラッチ（Ａ）（８
０２）、ラッチ（Ｂ）（８０３）、が図に示すように配
置されている。なお本実施例では、１組のラッチ（Ａ）
（８０２）と１組のラッチ（Ｂ）（８０３）が、４本の
第１ソース信号線ＧＬ＿ａ〜ＧＬ＿ｄに対応している。
また本実施例では信号が有する電圧の振幅の幅を変える
レベルシフトを設けなかったが、設計者が適宜設けるよ
うにしても良い。
【０３５５】クロック信号ＣＬＫ、ＣＬＫの極性が反転
したクロック信号ＣＬＫＢ、スタートパルス信号ＳＰ、
駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配
線からシフトレジスタ８０１に入力される。また外部か
ら入力されるデジタルビデオ信号は図に示した配線ＶＤ
からラッチ（Ａ）（８０２）に入力される。ラッチ信号
Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡ
Ｔｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０
３）に入力される。
【０３５６】ラッチ（Ａ）（８０２）の詳しい構成につ
いて、ソース信号線ＧＬ＿ａに対応するラッチ（Ａ）
（８０２）の一部８０４を例にとって説明する。ラッチ
（Ａ）（８０２）の一部８０４は２つのクロックドイン
バータと２つのインバータを有している。
【０３５７】ラッチ（Ａ）（８０２）の一部８０４の上
面図を図２１に示す。８３１ａ、８３１ｂはそれぞれ、
ラッチ（Ａ）（８０２）の一部８０４が有するインバー
タの１つを形成するＴＦＴの活性層であり、８３６は該
インバータの１つを形成するＴＦＴの共通のゲート電極
である。また８３２ａ、８３２ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するもう１つのイン
バータを形成するＴＦＴの活性層であり、８３７ａ、８
３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けら
れたゲート電極である。なおゲート電極８３７ａ、８３
７ｂは電気的に接続されている。
【０３５８】８３３ａ、８３３ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するクロックドイン
バータの１つを形成するＴＦＴの活性層である。活性層
８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けら
れており、ダブルゲート構造となっている。また活性層
８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられ
ており、ダブルゲート構造となっている。
【０３５９】８３４ａ、８３４ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するもう１つのクロ
ックドインバータを形成するＴＦＴの活性層である。活
性層８３４ａ上にはゲート電極８３９、８４０が設けら
れており、ダブルゲート構造となっている。また活性層
８３４ｂ上にはゲート電極８４０、８４１が設けられて
おり、ダブルゲート構造となっている。
【０３６０】（実施例１４）本発明を実施して形成され
た発光装置は、自発光型であるため液晶表示装置に比べ
て明るい場所での視認性に優れ、しかも視野角が広い。
従って、様々な電子機器の表示部に用いることができ
る。例えば、ＴＶ放送等を大画面で鑑賞するには対角３
０インチ以上（典型的には４０インチ以上）のエレクト
ロルミネッセンス表示装置（発光装置を筐体に組み込ん
だ発光装置）の表示部として本発明の発光装置を用いる
とよい。
【０３６１】なお、発光装置には、パソコン用ディスプ
レイ、ＴＶ放送受信用ディスプレイ、広告表示用ディス
プレイ等の全ての情報表示用ディスプレイが含まれる。
また、その他にも様々な電子機器の表示部として本発明
の発光装置を用いることができる。
【０３６２】その様な本発明の電子機器としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）、ナビゲーションシス
テム、音響再生装置（カーオーディオ、オーディオコン
ポ等）、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末（モバイルコンピュータ、携帯電話、
携帯型ゲーム機または電子書籍等）、記録媒体を備えた
画像再生装置（具体的にはデジタルバーサタイルディス
ク（ＤＶＤ）等の記録媒体を再生し、その画像を表示し
うるディスプレイを備えた装置）などが挙げられる。特
に、斜め方向から見ることの多い携帯情報端末は視野角
の広さが重要視されるため、発光装置を用いることが望
ましい。それら電子機器の具体例を図２２、図２３に示
す。
【０３６３】図２２（Ａ）はエレクトロルミネッセンス
表示装置であり、筐体２００１、支持台２００２、表示
部２００３等を含む。本発明の発光装置は表示部２００
３に用いることができる。発光装置は自発光型であるた
めバックライトが必要なく、液晶表示装置よりも薄い表
示部とすることができる。
【０３６４】図２２（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明の発光装置は表示部２１０２に用い
ることができる。
【０３６５】図２２（Ｃ）は頭部取り付け型の発光装置
の一部（右片側）であり、本体２２０１、信号ケーブル
２２０２、頭部固定バンド２２０３、スクリーン部２２
０４、光学系２２０５、表示部２２０６等を含む。本発
明の発光装置は表示部２２０６に用いることができる。
【０３６６】図２２（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２３０
１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３
０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等
を含む。表示部（ａ）２３０４は主として画像情報を表
示し、表示部（ｂ）２３０５は主として文字情報を表示
するが、本発明の発光装置はこれら表示部（ａ）、
（ｂ）２３０４、２３０５に用いることができる。な
お、記録媒体を備えた画像再生装置には家庭用ゲーム機
器なども含まれる。
【０３６７】図２２（Ｅ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２４０
１、表示部２４０２、アーム部２４０３を含む。本発明
の発光装置は表示部２４０２に用いることができる。
【０３６８】図２２（Ｆ）はパーソナルコンピュータで
あり、本体２５０１、筐体２５０２、表示部２５０３、
キーボード２５０４等を含む。本発明の発光装置は表示
部２５０３に用いることができる。
【０３６９】なお、将来的に有機化合物層の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
【０３７０】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機化合物層の応
答速度は非常に高いため、発光装置は動画表示に好まし
い。
【０３７１】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
【０３７２】ここで図２３（Ａ）は携帯電話であり、本
体２６０１、音声出力部２６０２、音声入力部２６０
３、表示部２６０４、操作スイッチ２６０５、アンテナ
２６０６を含む。本発明の発光装置は表示部２６０４に
用いることができる。なお、表示部２６０４は黒色の背
景に白色の文字を表示することで携帯電話の消費電力を
抑えることができる。
【０３７３】また、図２３（Ｂ）は音響再生装置、具体
的にはカーオーディオであり、本体２７０１、表示部２
７０２、操作スイッチ２７０３、２７０４を含む。本発
明の発光装置は表示部２７０２に用いることができる。
また、本実施例では車載用オーディオを示すが、携帯型
や家庭用の音響再生装置に用いても良い。なお、表示部
２７０２は黒色の背景に白色の文字を表示することで消
費電力を抑えられる。これは携帯型の音響再生装置にお
いて特に有効である。
【０３７４】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜１３に示し
たいずれの構成の発光装置を用いても良い。
【０３７５】（実施例１５）
【０３７６】本実施例では、本発明の発光装置の駆動方
法を用いた場合、どの様な電圧電流特性を有する領域で
電流制御用ＴＦＴを駆動させるかについて説明する。
【０３７７】発光素子は、印加される電圧が少しでも変
化すると、それに対して発光素子に流れる電流が指数関
数的に大きく変化する。別の見方をすると、発光素子に
流れる電流の大きさが変化しても、発光素子に印加され
る電圧値はあまり変化しない。そして、発光素子の輝度
は、発光素子に流れる電流にほぼ正比例して大きくな
る。よって、発光素子に印加される電圧の大きさ（電圧
値）を制御することにより発光素子の輝度を制御するよ
りも、発光素子を流れる電流の大きさ（電流値）を制御
することにより発光素子の輝度を制御する方が、ＴＦＴ
の特性に左右されずらく、発光素子の輝度の制御が容易
である。
【０３７８】図２７を参照する。図２７（Ａ）は、図３
に示した本発明の発光装置の画素において、電流制御用
ＴＦＴ１０８および発光素子１１０の構成部分のみを図
示したものである。図２７（Ｂ）には、図２７（Ａ）で
示した電流制御用ＴＦＴ１０８および発光素子１１０の
電圧電流特性を示す。なお図２７で示す電流制御用ＴＦ
Ｔ１０８の電圧電流特性のグラフは、ソース領域とドレ
イン領域の間の電圧であるＶDSに対する、電流制御用Ｔ
ＦＴ１０８のドレインに流れる電流の大きさを示してお
り、図２７には電流制御用ＴＦＴ１０８のソース領域と
ゲート電極の間の電圧であるＶGSの値の異なる複数のグ
ラフを示している。
【０３７９】図２７（Ａ）に示したように、発光素子１
１０の画素電極と対向電極１１１の間にかかる電圧をＶ
EL、電源供給線に接続される端子２６０１と発光素子１
１０の対向電極１１１の間にかかる電圧をＶTとする。
なおＶTは電源供給線の電位によってその値が固定され
る。また電流制御用ＴＦＴ１０８のソース領域・ドレイ
ン領域間の電圧をＶDS、電流制御用ＴＦＴ１０８のゲー
ト電極に接続される配線２６０２とソース領域との間の
電圧、つまり電流制御用ＴＦＴ１０８のゲート電極とソ
ース領域の間の電圧をＶGSとする。
【０３８０】電流制御用ＴＦＴ１０８はｎチャネル型Ｔ
ＦＴでもｐチャネル型ＴＦＴでもどちらでも良い。
【０３８１】また、電流制御用ＴＦＴ１０８と発光素子
１１０とは直列に接続されている。よって、両素子（電
流制御用ＴＦＴ１０８と発光素子１１０）を流れる電流
値は同じである。従って、図２７（Ａ）に示した電流制
御用ＴＦＴ１０８と発光素子１１０とは、両素子の電圧
電流特性を示すグラフの交点（動作点）において駆動す
る。図２７（Ｂ）において、ＶELは、対向電極１１１の
電位と動作点での電位との間の電圧になる。ＶDSは、電
流制御用ＴＦＴ１０８の端子２６０１での電位と動作点
での電位との間の電圧になる。つまり、ＶTは、ＶELと
ＶDSの和に等しい。
【０３８２】ここで、ＶGSを変化させた場合について考
える。図２７（Ｂ）から分かるように、電流制御用ＴＦ
Ｔ１０８の｜ＶGS−ＶTH｜が大きくなるにつれて、言い
換えると｜ＶGS｜が大きくなるにつれて、電流制御用Ｔ
ＦＴ１０８に流れる電流値が大きくなる。なお、ＶTHは
電流制御用ＴＦＴ１０８のしきい値電圧である。よって
図２７（Ｂ）から分かるように、｜ＶGS｜が大きくなる
と、動作点において発光素子１１０を流れる電流値も当
然大きくなる。発光素子１１０の輝度は、発光素子１１
０を流れる電流値に比例して高くなる。
【０３８３】｜ＶGS｜が大きくなることによって発光素
子１１０を流れる電流値が大きくなると、電流値に応じ
てＶELの値も大きくなる。そしてＶTの大きさは電源供
給線の電位によって定まっているので、ＶELが大きくな
ると、その分ＶDSが小さくなる。
【０３８４】また図２７（Ｂ）に示したように、電流制
御用ＴＦＴの電圧電流特性は、ＶGSとＶDSの値によって
２つの領域に分けられる。｜ＶGS−ＶTH｜＜｜ＶDS｜で
ある領域が飽和領域、｜ＶGS−ＶTH｜＞｜ＶDS｜である
領域が線形領域である。
【０３８５】飽和領域においては以下の式１が成り立
つ。なおＩDは電流制御用ＴＦＴ１０８のチャネル形成
領域を流れる電流値である。またβ＝μＣ0Ｗ／Ｌであ
り、μは電流制御用ＴＦＴ１０８の移動度、Ｃ0は単位
面積あたりのゲート容量、Ｗ／Ｌはチャネル形成領域の
チャネル幅Ｗとチャネル長Ｌの比である。
【０３８６】
【式１】ＩD＝β（ＶGS−ＶTH）2／２
【０３８７】また線形領域においては以下の式２が成り
立つ。
【０３８８】
【式２】ＩD＝β｛（ＶGS−ＶTH）ＶDS−ＶDS 2／２｝
【０３８９】式１からわかるように、飽和領域において
電流値はＶDSによってほとんど変化せず、ＶGSのみによ
って電流値が定まる。
【０３９０】一方、式２からわかるように、線形領域
は、ＶDSとＶGSとにより電流値が定まる。｜ＶGS｜を大
きくしていくと、電流制御用ＴＦＴ１０８は線形領域で
動作するようになる。そして、ＶELも徐々に大きくなっ
ていく。よって、ＶELが大きくなった分だけ、ＶDSが小
さくなっていく。線形領域では、ＶDSが小さくなると電
流量も小さくなる。そのため、|ＶGS|を大きくしていっ
ても、電流値は増加しにくくなってくる。｜ＶGS｜＝∞
になった時、電流値＝ＩMAXとなる。つまり、｜ＶGS｜
をいくら大きくしても、ＩMAX以上の電流は流れない。
ここで、ＩMAXは、ＶEL＝ＶTの時に、発光素子１１０を
流れる電流値である。
【０３９１】このように｜ＶGS｜の大きさを制御するこ
とによって、動作点を飽和領域にしたり、線形領域にし
たりすることができる。
【０３９２】ところで、全ての電流制御用ＴＦＴの特性
は理想的には全て同じであることが望ましいが、実際に
は個々の電流制御用ＴＦＴでしきい値ＶTHと移動度μと
が異なっていることが多い。そして個々の電流制御用Ｔ
ＦＴのしきい値ＶTHと移動度μとが互いに異なると、式
１及び式２からわかるように、ＶGSの値が同じでも電流
制御用ＴＦＴ１０８のチャネル形成領域を流れる電流値
が異なってしまう。
【０３９３】図２８にしきい値ＶTHと移動度μとがずれ
た電流制御用ＴＦＴの電流電圧特性を示す。実線２７０
１が理想の電流電圧特性のグラフであり、２７０２、２
７０３がそれぞれしきい値ＶTHと移動度μとが理想とす
る値と異なってしまった場合の電流制御用ＴＦＴの電流
電圧特性である。電流電圧特性のグラフ２７０２、２７
０３は飽和領域においては同じ電流値ΔＩ1だけ、理想
の特性を有する電流電圧特性のグラフ２７０１からずれ
ていて、電流電圧特性のグラフ２７０２の動作点２７０
５は飽和領域にあり、電流電圧特性のグラフ２７０３の
動作点２７０６は線形領域にあったとする。その場合、
理想の特性を有する電流電圧特性のグラフ２７０１の動
作点２７０４における電流値と、動作点２７０５及び動
作点２７０６における電流値のずれをそれぞれΔＩ2、
ΔＩ3とすると、飽和領域における動作点２７０５より
も線形領域における動作点２７０６の方が小さい。
【０３９４】よって本発明で示したデジタル方式の駆動
方法を用いる場合、動作点が線形領域に存在するように
電流制御用ＴＦＴと発光素子を駆動させることで、電流
制御用ＴＦＴの特性のずれによる発光素子の輝度むらを
抑えた階調表示を行うことができる。
【０３９５】また従来のアナログ駆動の場合は、｜ＶGS
｜のみによって電流値を制御することが可能な飽和領域
に動作点が存在するように電流制御用ＴＦＴと発光素子
を駆動させる方が好ましい。
【０３９６】以上の動作分析のまとめとして、電流制御
用ＴＦＴのゲート電圧｜ＶGS｜に対する電流値のグラフ
を図２９に示す。｜ＶGS｜を大きくしていき、電流制御
用ＴＦＴのしきい値電圧の絶対値｜ＶTH｜よりも大きく
なると、電流制御用ＴＦＴが導通状態となり、電流が流
れ始める。本明細書ではこの時の｜ＶGS｜を点灯開始電
圧と呼ぶことにする。そして、さらに｜ＶGS｜を大きく
していくと、｜ＶGS｜が｜ＶGS−ＶTH｜＝｜ＶDS｜を満
たすような値（ここでは仮にＡとする）となり、飽和領
域２８０１から線形領域２８０２になる。さらに｜ＶGS
｜を大きくしていくと、電流値が大きくなり、遂には、
電流値が飽和してくる。その時｜ＶGS｜＝∞となる。
【０３９７】図２９から分かる通り、｜ＶGS｜≦｜ＶTH
｜の領域では、電流がほとんど流れない。｜ＶTH｜≦｜
ＶGS｜≦Ａの領域は飽和領域であり、｜ＶGS｜によって
電流値が変化する。そして、Ａ≦｜ＶGS｜の領域は線形
領域であり、発光素子に流れる電流値は｜ＶGS｜及び｜
ＶDS｜よって電流値が変化する。
【０３９８】本発明のデジタル駆動では、｜ＶGS｜≦｜
ＶTH｜の領域及びＡ≦｜ＶGS｜の線形領域を用いること
が好ましい。
【０３９９】なお本実施例は他の全ての実施例と自由に
組み合わせることが可能である。
【０４００】（実施例１６）本発明において、三重項励
起子からの燐光を発光に利用できる有機材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることがで
きる。これにより、発光素子の低消費電力化、長寿命
化、および軽量化が可能になる。
【０４０１】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac
hi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub.,
Tokyo,1991) p.437.)
【０４０２】上記の論文により報告された有機材料（ク
マリン色素）の分子式を以下に示す。
【０４０３】
【化１】
【０４０４】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)
【０４０５】上記の論文により報告された有機材料（Ｐ
ｔ錯体）の分子式を以下に示す。
【０４０６】
【化２】
【０４０７】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
【０４０８】上記の論文により報告された有機材料（Ｉ
ｒ錯体）の分子式を以下に示す。
【０４０９】
【化３】
【０４１０】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。
【０４１１】なお、本実施例の構成は、実施例１〜実施
例１５のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【０４１２】
【発明の効果】本発明は表示期間の組み合わせによって
階調表示を行う。そのためアナログ方式の駆動方法に比
べて、階調表示を行う際の画面の明るさが、ＴＦＴのＩ
D−ＶG S特性のばらつきに左右されにくい。
【０４１３】また本発明においては、表示期間と書き込
み期間とを一部重ねることが可能である。言い換えると
書き込み期間においても画素を表示させることが可能で
ある。そのため、１フレーム期間における表示期間の長
さの総和の割合（デューティー比）が、書き込み期間の
長さによってのみ決定されない。本発明では、デューテ
ィー比を自由に設定することが可能である。
【０４１４】なお書き込み期間どうしが重なるか否か
は、書き込み期間の長さを制御することによって決める
ことができる。書き込み期間を短くしていくと書き込み
期間どうしが重ならなくなるし、書き込み期間を長くし
ていくと書き込み期間どうしが重なる。よって本明細書
の実施例１〜５において示した駆動方法は本発明の一実
施例を示したにすぎず、各実施例においてどの書き込み
期間同士が重なるかということは、書き込み期間の長さ
を制御することで自由に決めることができる。
【０４１５】また隣り合う書き込み期間どうしが重なっ
ていない場合、隣り合う２つの書き込み期間においてデ
ジタルビデオ信号を画素に入力するための駆動回路群
は、第１駆動回路群（Ｄｒ＿Ｌ）と第２駆動回路群（Ｄ
ｒ＿Ｒ）のどちらでも良い。よって本明細書の実施例１
〜５において示した駆動方法は本発明の一実施例を示し
たにすぎず、互いに重なっていない隣り合う２つの書き
込み期間は共に第１駆動回路群（Ｄｒ＿Ｌ）によって書
き込みが行われていても良いし、または共に第２駆動回
路群（Ｄｒ＿Ｒ）によって書き込みが行われていても良
い。
【０４１６】また本発明の構成を用いることでデューテ
ィー比を１００にすることができ、高い輝度の表示を行
うことができる。
【０４１７】逆に表示を行わない黒表示期間を設けた場
合、発光素子が常に発光するのを防ぎ、有機化合物層の
劣化を抑えることができる。
【図面の簡単な説明】
【図１】 本発明の発光装置の上面ブロック図。
【図２】 本発明の発光装置の画素部の回路図。
【図３】 本発明の発光装置の画素の回路図。
【図４】 本発明の発光装置の駆動方法を示すタイミン
グチャート図。
【図５】 本発明の発光装置の駆動方法を示すタイミン
グチャート図。
【図６】 本発明の発光装置の駆動方法を示すタイミン
グチャート図。
【図７】 本発明の発光装置の駆動方法を示すタイミン
グチャート図。
【図８】 本発明の発光装置の駆動方法を示すタイミン
グチャート図。
【図９】 本発明の発光装置の駆動方法を示すタイミン
グチャート図。
【図１０】 本発明の発光装置の駆動方法を示すタイミ
ングチャート図。
【図１１】 発光装置の作製行程を示す図。
【図１２】 発光装置の作製行程を示す図。
【図１３】 発光装置の作製行程を示す図。
【図１４】 発光装置の作製行程を示す図。
【図１５】 本発明の発光装置の上面図及び断面図。
【図１６】 本発明の発光装置の上面図及び断面図。
【図１７】 本発明の発光装置の画素の断面図。
【図１８】 本発明の発光装置の画素の断面図。
【図１９】 本発明の発光装置の画素の回路図。
【図２０】 ソース信号線駆動回路の回路図。
【図２１】 ソース信号線駆動回路のラッチの上面図。
【図２２】 本発明の発光装置を用いた電子機器の図。
【図２３】 本発明の発光装置を用いた電子機器の図。
【図２４】 従来の発光装置の画素部の回路図。
【図２５】 従来の発光装置の駆動方法を示すタイミン
グチャート。
【図２６】 ＴＦＴのＩD−ＶGS特性を示す図。
【図２７】 発光素子と電流制御用ＴＦＴの接続の構
成を示す図と、発光素子と電流制御用ＴＦＴの電圧電流
特性を示す図。
【図２８】 発光素子と電流制御用ＴＦＴの電圧電流
特性を示す図。
【図２９】 電流制御用ＴＦＴのゲート電圧とドレイ
ン電流の関係を示す図。
【符号の説明】
１０１ 画素部 １０２ａ 第１ソース信号線駆動回路 １０２ｂ 第２ソース信号線駆動回路 １０３ａ 第１ゲート信号線駆動回路 １０３ｂ 第２ゲート信号線駆動回路 １０４ 画素 １０５ シフトレジスタ １０６ ラッチ（Ａ） １０７ ラッチ（Ｂ） ２０１ａ 第１スイッチング用ＴＦＴ ２０１ｂ 第２スイッチング用ＴＦＴ ２０２ 電流制御用ＴＦＴ ２０３ 発光素子 ２０４ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ａ ６４１Ｆ ６８０ ６８０Ａ ６８０Ｐ ６８０Ｓ ６８０Ｖ Ｈ０５Ｂ 33/08 Ｈ０５Ｂ 33/08 33/14 33/14 Ａ

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】第１ソース信号線駆動回路と、第２ソース
    信号線駆動回路と、第１ゲート信号線駆動回路と、第２
    ゲート信号線駆動回路と、画素部とを有する発光装置で
    あって、 前記画素部は複数の画素を有しており、 前記複数の画素は、発光素子と、前記発光素子の発光を
    制御する電流制御用ＴＦＴと、前記電流制御用ＴＦＴの
    駆動を制御する第１スイッチング用ＴＦＴ及び第２スイ
    ッチング用ＴＦＴとを有し、 前記第１ソース信号線駆動回路及び前記第１ゲート信号
    線駆動回路によって前記第１スイッチング用ＴＦＴの駆
    動が制御され、 前記第２ソース信号線駆動回路及び前記第２ゲート信号
    線駆動回路によって前記第２スイッチング用ＴＦＴの駆
    動が制御され、 前記発光素子の発光する期間の長さを制御することで階
    調表示を行うことを特徴とする発光装置。
  2. 【請求項２】第１ソース信号線駆動回路と、第２ソース
    信号線駆動回路と、第１ゲート信号線駆動回路と、第２
    ゲート信号線駆動回路と、画素部と、前記第１ソース信
    号線駆動回路に接続された複数の第１ソース信号線と、
    前記第２ソース信号線駆動回路に接続された複数の第２
    ソース信号線と、前記第１ゲート信号線駆動回路に接続
    された複数の第１ゲート信号線と、前記第２ゲート信号
    線駆動回路に接続された複数の第２ゲート信号線と、複
    数の電源供給線とを有する発光装置であって、 前記画素部は、複数の発光素子、複数の電流制御用ＴＦ
    Ｔ、複数の第１スイッチング用ＴＦＴ及び複数の第２ス
    イッチング用ＴＦＴを含む複数の画素を有しており、 前記複数の第１スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第１ゲート信号線と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第２ゲート信号線と接続されており、 前記複数の第１スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第１ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第２ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の電流制御用ＴＦＴが有するソース領域とドレ
    イン領域は、一方は前記複数の電源供給線に、もう一方
    は前記複数の発光素子に接続されていることを特徴とす
    る発光装置。
  3. 【請求項３】第１ソース信号線駆動回路と、第２ソース
    信号線駆動回路と、第１ゲート信号線駆動回路と、第２
    ゲート信号線駆動回路と、画素部と、前記第１ソース信
    号線駆動回路に接続された複数の第１ソース信号線と、
    前記第２ソース信号線駆動回路に接続された複数の第２
    ソース信号線と、前記第１ゲート信号線駆動回路に接続
    された複数の第１ゲート信号線と、前記第２ゲート信号
    線駆動回路に接続された複数の第２ゲート信号線と、一
    定の電位に保たれた複数の電源供給線とを有する発光装
    置であって、 前記画素部は、複数の発光素子、複数の電流制御用ＴＦ
    Ｔ、複数の第１スイッチング用ＴＦＴ及び複数の第２ス
    イッチング用ＴＦＴを含む複数の画素を有しており、 前記複数の発光素子は、画素電極と、一定の電位に保た
    れた対向電極と、前記画素電極と前記対向電極の間に設
    けられた有機化合物層とをそれぞれ有しており、 前記複数の第１スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第１ゲート信号線と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第２ゲート信号線と接続されており、 前記複数の第１スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第１ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第２ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の電流制御用ＴＦＴが有するソース領域とドレ
    イン領域は、一方は前記複数の電源供給線に、もう一方
    は前記画素電極に接続されていることを特徴とする発光
    装置。
  4. 【請求項４】請求項３において、前記有機化合物層は低
    分子系有機物質またはポリマー系有機物質であることを
    特徴とする発光装置。
  5. 【請求項５】請求項４において、前記低分子系有機物質
    は、Ａｌｑ3（トリス−８−キノリライト−アルミニウ
    ム）またはＴＰＤ（トリフェニルアミン誘導体）からな
    ることを特徴とする発光装置。
  6. 【請求項６】請求項４において、前記ポリマー系有機物
    質は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポ
    リビニルカルバゾール）またはポリカーボネートからな
    ることを特徴とする発光装置。
  7. 【請求項７】第１ソース信号線駆動回路と、第２ソース
    信号線駆動回路と、第１ゲート信号線駆動回路と、第２
    ゲート信号線駆動回路と、画素部と、前記第１ソース信
    号線駆動回路に接続された複数の第１ソース信号線と、
    前記第２ソース信号線駆動回路に接続された複数の第２
    ソース信号線と、前記第１ゲート信号線駆動回路に接続
    された複数の第１ゲート信号線と、前記第２ゲート信号
    線駆動回路に接続された複数の第２ゲート信号線と、複
    数の電源供給線とを有する発光装置であって、 前記画素部は、複数の発光素子、複数の電流制御用ＴＦ
    Ｔ、複数の第１スイッチング用ＴＦＴ及び複数の第２ス
    イッチング用ＴＦＴを含む複数の画素を有しており、 前記複数の第１スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第１ゲート信号線と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第２ゲート信号線と接続されており、 前記複数の第１スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第１ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第２ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の電流制御用ＴＦＴが有するソース領域とドレ
    イン領域は、一方は前記複数の電源供給線に、もう一方
    は前記複数の発光素子に接続されており、 １フレーム期間内にｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎが順に出現し、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    うち最後に出現する書き込み期間Ｔａｎの次に出現する
    書き込み期間は、前記ｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎのうち最初に出現する書き込み期間Ｔａ
    １であり、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    それぞれが出現してから、前記ｎ個の書き込み期間Ｔａ
    １、Ｔａ２、…、Ｔａｎのそれぞれの次の書き込み期間
    が出現するまでの期間が、ｎ個の表示期間Ｔｄ１、Ｔｄ
    ２、…、Ｔｄｎであり、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎに
    おいて、前記第１ソース信号線駆動回路から前記複数の
    第１ソース信号線を介して、若しくは前記第２ソース信
    号線駆動回路から前記複数の第２ソース信号線を介し
    て、デジタル信号が前記複数の画素に入力され、 前記デジタル信号によって、前記ｎ個の表示期間Ｔｄ
    １、Ｔｄ２、…、Ｔｄｎにおいて前記複数の発光素子が
    発光状態になるか非発光状態になるかが選択されること
    を特徴とする発光装置。
  8. 【請求項８】第１ソース信号線駆動回路と、第２ソース
    信号線駆動回路と、第１ゲート信号線駆動回路と、第２
    ゲート信号線駆動回路と、画素部と、前記第１ソース信
    号線駆動回路に接続された複数の第１ソース信号線と、
    前記第２ソース信号線駆動回路に接続された複数の第２
    ソース信号線と、前記第１ゲート信号線駆動回路に接続
    された複数の第１ゲート信号線と、前記第２ゲート信号
    線駆動回路に接続された複数の第２ゲート信号線と、一
    定の電位に保たれた複数の電源供給線とを有する発光装
    置であって、 前記画素部は、複数の発光素子、複数の電流制御用ＴＦ
    Ｔ、複数の第１スイッチング用ＴＦＴ及び複数の第２ス
    イッチング用ＴＦＴを含む複数の画素を有しており、 前記複数の発光素子は、画素電極と、一定の電位に保た
    れた対向電極と、前記画素電極と前記対向電極の間に設
    けられた有機化合物層とをそれぞれ有しており、 前記複数の第１スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第１ゲート信号線と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第２ゲート信号線と接続されており、 前記複数の第１スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第１ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第２ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の電流制御用ＴＦＴが有するソース領域とドレ
    イン領域は、一方は前記複数の電源供給線に、もう一方
    は前記画素電極に接続されており、 １フレーム期間内にｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎが順に出現し、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    うち最後に出現する書き込み期間Ｔａｎの次に出現する
    書き込み期間は、前記ｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎのうち最初に出現する書き込み期間Ｔａ
    １であり、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    それぞれが出現してから、前記ｎ個の書き込み期間Ｔａ
    １、Ｔａ２、…、Ｔａｎのそれぞれの次の書き込み期間
    が出現するまでの期間が、ｎ個の表示期間Ｔｄ１、Ｔｄ
    ２、…、Ｔｄｎであり、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎに
    おいて、前記第１ソース信号線駆動回路から前記複数の
    第１ソース信号線を介して、若しくは前記第２ソース信
    号線駆動回路から前記複数の第２ソース信号線を介し
    て、デジタル信号が前記複数の画素に入力され、 前記デジタル信号によって、前記ｎ個の表示期間Ｔｄ
    １、Ｔｄ２、…、Ｔｄｎにおいて前記複数の発光素子が
    発光状態になるか非発光状態になるかが選択されること
    を特徴とする発光装置。
  9. 【請求項９】請求項８において、前記有機化合物層は低
    分子系有機物質またはポリマー系有機物質であることを
    特徴とする発光装置。
  10. 【請求項１０】請求項９において、前記低分子系有機物
    質は、Ａｌｑ3（トリス−８−キノリライト−アルミニ
    ウム）またはＴＰＤ（トリフェニルアミン誘導体）から
    なることを特徴とする発光装置。
  11. 【請求項１１】請求項９において、前記ポリマー系有機
    物質は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ
    （ポリビニルカルバゾール）またはポリカーボネートか
    らなることを特徴とする発光装置。
  12. 【請求項１２】第１ソース信号線駆動回路と、第２ソー
    ス信号線駆動回路と、第１ゲート信号線駆動回路と、第
    ２ゲート信号線駆動回路と、画素部と、前記第１ソース
    信号線駆動回路に接続された複数の第１ソース信号線
    と、前記第２ソース信号線駆動回路に接続された複数の
    第２ソース信号線と、前記第１ゲート信号線駆動回路に
    接続された複数の第１ゲート信号線と、前記第２ゲート
    信号線駆動回路に接続された複数の第２ゲート信号線
    と、複数の電源供給線とを有する発光装置であって、 前記画素部は、複数の発光素子、複数の電流制御用ＴＦ
    Ｔ、複数の第１スイッチング用ＴＦＴ及び複数の第２ス
    イッチング用ＴＦＴを含む複数の画素を有しており、 前記複数の第１スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第１ゲート信号線と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第２ゲート信号線と接続されており、 前記複数の第１スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第１ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第２ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の電流制御用ＴＦＴが有するソース領域とドレ
    イン領域は、一方は前記複数の電源供給線に、もう一方
    は前記複数の発光素子に接続されており、 １フレーム期間内にｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎが順に出現し、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    うち最後に出現する書き込み期間Ｔａｎの次に出現する
    書き込み期間は、前記ｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎのうち最初に出現する書き込み期間Ｔａ
    １であり、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    それぞれが出現してから、前記ｎ個の書き込み期間Ｔａ
    １、Ｔａ２、…、Ｔａｎのそれぞれの次の書き込み期間
    が出現するまでの期間が、ｎ個の表示期間Ｔｄ１、Ｔｄ
    ２、…、Ｔｄｎであり、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎに
    おいて、前記第１ソース信号線駆動回路から前記複数の
    第１ソース信号線を介して、若しくは前記第２ソース信
    号線駆動回路から前記複数の第２ソース信号線を介し
    て、デジタル信号が前記複数の画素に入力され、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    うち、いくつかの隣り合う書き込み期間は互いに一部重
    なっており、 前記デジタル信号によって、前記ｎ個の表示期間Ｔｄ
    １、Ｔｄ２、…、Ｔｄｎにおいて前記複数の発光素子が
    発光状態になるか非発光状態になるかが選択されること
    を特徴とする発光装置。
  13. 【請求項１３】第１ソース信号線駆動回路と、第２ソー
    ス信号線駆動回路と、第１ゲート信号線駆動回路と、第
    ２ゲート信号線駆動回路と、画素部と、前記第１ソース
    信号線駆動回路に接続された複数の第１ソース信号線
    と、前記第２ソース信号線駆動回路に接続された複数の
    第２ソース信号線と、前記第１ゲート信号線駆動回路に
    接続された複数の第１ゲート信号線と、前記第２ゲート
    信号線駆動回路に接続された複数の第２ゲート信号線
    と、一定の電位に保たれた複数の電源供給線とを有する
    発光装置であって、 前記画素部は、複数の発光素子、複数の電流制御用ＴＦ
    Ｔ、複数の第１スイッチング用ＴＦＴ及び複数の第２ス
    イッチング用ＴＦＴを含む複数の画素を有しており、 前記複数の発光素子は、画素電極と、一定の電位に保た
    れた対向電極と、前記画素電極と前記対向電極の間に設
    けられた有機化合物層とをそれぞれ有しており、 前記複数の第１スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第１ゲート信号線と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するゲート電
    極は、前記複数の第２ゲート信号線と接続されており、 前記複数の第１スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第１ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の第２スイッチング用ＴＦＴが有するソース領
    域とドレイン領域とは、一方は前記複数の第２ソース信
    号線と、もう一方は前記複数の電流制御用ＴＦＴが有す
    るゲート電極と接続されており、 前記複数の電流制御用ＴＦＴが有するソース領域とドレ
    イン領域は、一方は前記複数の電源供給線に、もう一方
    は前記画素電極に接続されており、 １フレーム期間内にｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎが順に出現し、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    うち最後に出現する書き込み期間Ｔａｎの次に出現する
    書き込み期間は、前記ｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎのうち最初に出現する書き込み期間Ｔａ
    １であり、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    それぞれが出現してから、前記ｎ個の書き込み期間Ｔａ
    １、Ｔａ２、…、Ｔａｎのそれぞれの次の書き込み期間
    が出現するまでの期間が、ｎ個の表示期間Ｔｄ１、Ｔｄ
    ２、…、Ｔｄｎであり、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎに
    おいて、前記第１ソース信号線駆動回路から前記複数の
    第１ソース信号線を介して、若しくは前記第２ソース信
    号線駆動回路から前記複数の第２ソース信号線を介し
    て、デジタル信号が前記複数の画素に入力され、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    うち、いくつかの隣り合う書き込み期間は互いに一部重
    なっており、 前記デジタル信号によって、前記ｎ個の表示期間Ｔｄ
    １、Ｔｄ２、…、Ｔｄｎにおいて前記複数の発光素子が
    発光状態になるか非発光状態になるかが選択されること
    を特徴とする発光装置。
  14. 【請求項１４】請求項１３において、前記有機化合物層
    は低分子系有機物質またはポリマー系有機物質であるこ
    とを特徴とする発光装置。
  15. 【請求項１５】請求項１４において、前記低分子系有機
    物質は、Ａｌｑ3（トリス−８−キノリライト−アルミ
    ニウム）またはＴＰＤ（トリフェニルアミン誘導体）か
    らなることを特徴とする発光装置。
  16. 【請求項１６】請求項１４において、前記ポリマー系有
    機物質は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ
    （ポリビニルカルバゾール）またはポリカーボネートか
    らなることを特徴とする発光装置。
  17. 【請求項１７】請求項１２乃至請求項１６のいずれか１
    項において、前記互いに一部重なっている隣り合う書き
    込み期間は、一方の書き込み期間において前記第１ソー
    ス信号線駆動回路から前記複数の第１ソース信号線を介
    してデジタル信号が前記複数の画素に入力され、もう一
    方の書き込み期間において前記第２ソース信号線駆動回
    路から前記複数の第２ソース信号線を介してデジタル信
    号が前記複数の画素に入力されていることを特徴とする
    発光装置。
  18. 【請求項１８】請求項７乃至請求項１７のいずれか１項
    において、前記ｎ個の表示期間Ｔｄ１、Ｔｄ２、…、Ｔ
    ｄｎのうちのｊ個の表示期間（ｊは０以上ｎ以下の整
    数）において、前記複数の発光素子の全てが非発光状態
    になる黒表示期間であることを特徴とする発光装置。
  19. 【請求項１９】請求項７乃至請求項１８のいずれか１項
    において、前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、
    …、Ｔａｎの長さが全て同じであることを特徴とする発
    光装置。
  20. 【請求項２０】請求項７乃至請求項１９のいずれか１項
    において、前記ｎ個の表示期間Ｔｄ１、Ｔｄ２、…、Ｔ
    ｄｎのうち、黒表示期間ではない（ｎ−ｊ）個の表示期
    間を短い順に並べたときの長さの比は、２0：２1：…：
    ２(n-j-1)であることを特徴とする発光装置。
  21. 【請求項２１】請求項１乃至請求項２０のいずれか１項
    において、前記第１スイッチング用ＴＦＴ及び前記第２
    スイッチング用ＴＦＴの極性が同じであることを特徴と
    する発光装置。
  22. 【請求項２２】請求項１乃至請求項２１のいずれか１項
    において、１フレーム期間中において最後に出現する表
    示期間は、前記１フレーム期間中において最も長い黒表
    示期間であることを特徴とする発光装置。
  23. 【請求項２３】第１ソース信号線駆動回路と、第２ソー
    ス信号線駆動回路と、第１ゲート信号線駆動回路と、第
    ２ゲート信号線駆動回路と、画素部とを有する発光装置
    であって、 前記画素部は複数の画素を有し、 前記複数の画素は複数の発光素子を有し、 第１ソース信号線駆動回路及び第２ソース信号線駆動回
    路から出力されるデジタル信号、前記第１ゲート信号線
    駆動回路及び前記第２ゲート信号線駆動回路から出力さ
    れる選択信号によって、前記複数の発光素子の駆動がそ
    れぞれ制御されることを特徴とする発光装置。
  24. 【請求項２４】第１ソース信号線駆動回路と、第２ソー
    ス信号線駆動回路と、第１ゲート信号線駆動回路と、第
    ２ゲート信号線駆動回路と、画素部とを有する発光装置
    であって、 前記画素部は複数の画素を有し、 前記複数の画素は複数の発光素子を有し、 第１ソース信号線駆動回路及び第２ソース信号線駆動回
    路から出力されるデジタル信号、前記第１ゲート信号線
    駆動回路及び前記第２ゲート信号線駆動回路から出力さ
    れる選択信号によって前記発光素子の発光する時間が制
    御されることで階調表示が行われることを特徴とする発
    光装置。
  25. 【請求項２５】請求項１乃至請求項２４のいずれか１項
    に記載の前記発光装置とは、コンピュータであることを
    特徴とする発光装置。
  26. 【請求項２６】請求項１乃至請求項２４のいずれか１項
    に記載の前記発光装置とは、ビデオカメラであることを
    特徴とする発光装置。
  27. 【請求項２７】請求項１乃至請求項２４のいずれか１項
    に記載の前記発光装置とは、ＤＶＤプレーヤーであるこ
    とを特徴とする発光装置。
JP2001117242A 2000-04-18 2001-04-16 発光装置 Expired - Fee Related JP4869491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001117242A JP4869491B2 (ja) 2000-04-18 2001-04-16 発光装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000116040 2000-04-18
JP2000116040 2000-04-18
JP2000-116040 2000-04-18
JP2001117242A JP4869491B2 (ja) 2000-04-18 2001-04-16 発光装置

Publications (2)

Publication Number Publication Date
JP2002023696A true JP2002023696A (ja) 2002-01-23
JP4869491B2 JP4869491B2 (ja) 2012-02-08

Family

ID=26590278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001117242A Expired - Fee Related JP4869491B2 (ja) 2000-04-18 2001-04-16 発光装置

Country Status (1)

Country Link
JP (1) JP4869491B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014653A (ja) * 2000-04-26 2002-01-18 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
JP2003316291A (ja) * 2002-02-25 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置
JP2011154376A (ja) * 2000-04-26 2011-08-11 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
WO2011125688A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US8519988B2 (en) 2005-06-13 2013-08-27 Sharp Kabushiki Kaisha Display device and drive control device thereof, scan signal line driving method, and drive circuit
JP2014197558A (ja) * 2002-01-24 2014-10-16 株式会社半導体エネルギー研究所 発光装置
CN115449052A (zh) * 2022-09-22 2022-12-09 南京工程学院 一种基于折叠-解折叠效应的力致变色高分子材料及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246858A (ja) * 1990-02-23 1991-11-05 Oki Electric Ind Co Ltd Ｄｃ型プラズマディスプレイ装置
JPH11109921A (ja) * 1997-09-12 1999-04-23 Internatl Business Mach Corp <Ibm> 液晶表示装置における画像表示方法及び液晶表示装置
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
JP2001242827A (ja) * 1999-12-24 2001-09-07 Semiconductor Energy Lab Co Ltd 電子装置
JP2001324958A (ja) * 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246858A (ja) * 1990-02-23 1991-11-05 Oki Electric Ind Co Ltd Ｄｃ型プラズマディスプレイ装置
JPH11109921A (ja) * 1997-09-12 1999-04-23 Internatl Business Mach Corp <Ibm> 液晶表示装置における画像表示方法及び液晶表示装置
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
JP2001242827A (ja) * 1999-12-24 2001-09-07 Semiconductor Energy Lab Co Ltd 電子装置
JP2001324958A (ja) * 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011154376A (ja) * 2000-04-26 2011-08-11 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2002014653A (ja) * 2000-04-26 2002-01-18 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
US8514151B2 (en) 2000-04-26 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US9312323B2 (en) 2002-01-24 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having insulator between pixel electrodes and auxiliary wiring in contact with the insulator
US9627459B2 (en) 2002-01-24 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device having sealing material
JP2014197558A (ja) * 2002-01-24 2014-10-16 株式会社半導体エネルギー研究所 発光装置
JP2003316291A (ja) * 2002-02-25 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置
US8519988B2 (en) 2005-06-13 2013-08-27 Sharp Kabushiki Kaisha Display device and drive control device thereof, scan signal line driving method, and drive circuit
WO2011125688A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US9135877B2 (en) 2010-04-09 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US9368090B2 (en) 2010-04-09 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US8823754B2 (en) 2010-04-09 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
CN115449052A (zh) * 2022-09-22 2022-12-09 南京工程学院 一种基于折叠-解折叠效应的力致变色高分子材料及其制备方法
CN115449052B (zh) * 2022-09-22 2023-07-04 南京工程学院 一种基于折叠-解折叠效应的力致变色高分子材料及其制备方法

Also Published As

Publication number Publication date
JP4869491B2 (ja) 2012-02-08

Similar Documents

Publication Publication Date Title
KR100773823B1 (ko) 발광장치
JP6651587B2 (ja) 表示装置
JP6419229B2 (ja) 表示装置
KR100678703B1 (ko) 발광 표시장치를 구비한 전기 장치
US6791129B2 (en) Light emitting device
KR100786545B1 (ko) 전자 장치
JP5315403B2 (ja) 電子装置及び電子機器
KR100786546B1 (ko) 전자 디바이스
US6989805B2 (en) Light emitting device
JP2002149112A (ja) 電子装置
JP2002358031A (ja) 発光装置及びその駆動方法
JP2011100140A (ja) 発光装置
JP2011123507A (ja) 半導体装置の作製方法
JP2002082651A (ja) 表示装置
JP4963145B2 (ja) 電子装置及び電子機器
JP2001265283A (ja) 半導体表示装置
JP2001222256A (ja) 発光装置
JP2001343911A (ja) 電子装置
JP2002014653A (ja) 電子装置およびその駆動方法
JP2003058107A (ja) 発光装置及びその駆動方法
JP2002032057A (ja) 発光装置及びその駆動方法
JP2002006808A (ja) 電子装置およびその駆動方法
JP4869491B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees