KR101567336B1 - 표시 기판 및 그 제조 방법 - Google Patents

표시 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101567336B1
KR101567336B1 KR1020080131006A KR20080131006A KR101567336B1 KR 101567336 B1 KR101567336 B1 KR 101567336B1 KR 1020080131006 A KR1020080131006 A KR 1020080131006A KR 20080131006 A KR20080131006 A KR 20080131006A KR 101567336 B1 KR101567336 B1 KR 101567336B1
Authority
KR
South Korea
Prior art keywords
signal line
forming
oxide semiconductor
data signal
electrode
Prior art date
Application number
KR1020080131006A
Other languages
English (en)
Other versions
KR20100072568A (ko
Inventor
윤필상
김도현
김병범
김봉균
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080131006A priority Critical patent/KR101567336B1/ko
Priority to US12/393,521 priority patent/US8067767B2/en
Publication of KR20100072568A publication Critical patent/KR20100072568A/ko
Application granted granted Critical
Publication of KR101567336B1 publication Critical patent/KR101567336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 개구율의 손실 없이 박막트랜지스터의 온 전류(Ion)가 향상된 표시 기판 및 그 제조방법을 제공하는 것을 목적으로 하며, 본 발명에 따른 표시 기판은, 기판 상에 형성된 게이트 신호선, 데이터 신호선, 상기 게이트 신호선과 상기 데이터 신호선에 각각 연결되는 박막트랜지스터 및 상기 박막트랜지스터에 연결되는 화소 전극을 포함하며, 상기 박막트랜지스터의 채널은 상기 기판에 수직한 방향으로 형성되고, 상기 채널이 형성되는 층은 산화물 반도체 패턴을 포함한다.
산화물반도체, 채널길이

Description

표시 기판 및 그 제조 방법 {DISPLAY SUBSTRATE ANDMETHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 영상을 표시하기 위한 표시 기판 및 그 제조 방법에 관한 것이다.
영상을 표시하는 표시 장치 중의 하나인 액정 표시 장치는 표시 기판, 표시 기판과 대향하도록 결합된 대향 기판 및 두 기판 사이에 배치된 액정층을 포함한다.
일반적으로, 표시 기판은 다수의 화소들을 독립적으로 구동하기 위하여 투명 기판 상에 형성된 게이트 신호선, 데이터 신호선, 박막 트랜지스터 및 화소 전극 등을 포함한다. 대향 기판은 적색(R), 녹색(G), 청색(B) 컬러 필터, 블랙 매트릭스 및 화소 전극에 대향하는 공통 전극 등을 포함한다.
알려진 바와 같이, 박막트랜지스터의 온(On) 전류(Ion)는 박막트랜지스터의 채널 폭(W)과 채널 길이(L)의 비, 즉 W/L값이 클수록, 또한 전하의 유효 이동도가 증가할수록 향상된다. 그러나, 종래와 같이 박막트랜지스터의 채널이 기판에 평행한 방향으로 형성되는 구조에서는, 노광 한계로 인하여 채널 길이(L) 값을 줄이는 데에 한계가 있었다. 따라서, 이러한 노광 한계를 극복하기 위하여 박막트랜지스터의 채널을 기판 표면에 수직한 방향으로 형성한 수직형 박막트랜지스터가 최근 소개된 바 있다. 이 경우, 박막트랜지스터 채널층의 두께를 조절함므로써 채널 길이를 제어할 수 있으므로, 종래에 비하여 채널 길이를 줄일 수 있으며, 온(On) 전류(Ion)도 어느 정도 향상시킬 수 있다. 다만, 이 경우에도 상기 전하의 유효 이동도를 증가시켜 박막트랜지스터의 온 전류(Ion)를 더욱 향상시킬 필요성이 있었다.
본 발명은 상기와 같은 필요성을 감안한 것으로서, 채널 길이의 감소 및 전계 효과 이동도의 증가에 의해 온 전류(Ion)가 더욱 향상된 박막트랜지스터를 갖는 표시 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기와 같은 과제를 해결하게 위한 본 발명에 따른 표시 기판은 다음과 같이 구성된다.
즉, 기판 상에 형성된 게이트 신호선, 데이터 신호선, 상기 게이트 신호선과 상기 데이터 신호선에 각각 연결되는 박막트랜지스터 및 상기 박막트랜지스터에 연결되는 화소 전극을 포함하는 표시 기판에 있어서, 상기 박막트랜지스터의 채널은 상기 기판에 수직한 방향으로 형성되며, 상기 채널이 형성되는 층은 산화물 반도체 패턴을 포함한다.
바람직하게는, 기판 상기 기판 상에 상기 기판의 표면에 대하여 수직한 방향 으로 순차적으로 형성된 소스 전극, 산화물 반도체 패턴 및 드레인 전극 절연막을 사이에 두고 상기 소스 전극, 상기 산화물 반도체 패턴 및 상기 드레인 전극과 인접하는 게이트 전극 및 상기 드레인 전극에 연결된 화소 전극을 포함할 수 있다.
보다 바람직하게는, 기판 상기 기판 상에 제1 방향으로 연장된 데이터 신호선 상기 제1 방향과 교차하는 제2 방향으로 연장되며 상기 데이터 신호선과 절연된 게이트 신호선 상기 데이터 신호선 및 상기 게이트 신호선에 각각 연결된 박막트랜지스터 및 상기 박막트랜지스터에 연결된 화소전극을 포함하며, 상기 박막트랜지스터는, 상기 데이터 신호선에 연결된 소스 전극 상기 소스 전극 상에 형성된 산화물 반도체 패턴 상기 산화물 반도체 패턴 상에 형성된 드레인 전극 및 절연막을 사이에 두고 상기 소스 전극, 상기 산화물 반도체 패턴 및 상기 드레인 전극과 인접하며 상기 게이트 신호선에 연결된 게이트 전극을 각각 포함할 수 있다.
상기 산화물 반도체 패턴은 Ga, Zn, In 및 Sn 중 적어도 하나의 원소와 O를 포함할 수 있다.
한편, 상기 데이터 신호선에는 함몰부가 형성되고, 상기 게이트 전극은 상기 함몰부 상에 형성되는 것이 바람직하다. 상기 함몰부를 형성함으로써 게이트 전압 인가시에 채널 전류를 제어할 수 있도록 하는 게이트 전극의 위치 확보가 가능해진다.
한편, 상기와 같은 과제를 해결하기 위한 본 발명에 따른 표시 기판의 제조 방법은, 기판 상에 데이터 신호선 및 소스 전극을 형성하는 단계 상기 기판 상에 제1 절연막을 형성한 후 상기 제1 절연막에 상기 소스 전극을 드러내는 제1 트렌치 를 형성하는 단계 상기 제1 트렌치에 의해 드러난 상기 소스 전극 상에 산화물 반도체 패턴 및 드레인 전극을 형성하는 단계 상기 제1 절연막에 상기 데이터 신호선과 교차하는 방향으로 연장된 제2 트렌치를 형성하는 단계 상기 기판 상에 제2 절연막을 형성하는 단계 상기 제2 트렌치가 형성된 영역의 상기 제2 절연막 상에 게이트 신호선 및 게이트 전극을 형성하는 단계 상기 기판 상에 제3 절연막을 형성하는 단계 상기 제2 및 제3 절연막에 상기 드레인 전극을 드러내는 컨택홀을 형성하는 단계 및 상기 제3 절연막 상에 상기 컨택홀을 통해서 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 제1 트렌치를 형성하는 단계는, 상기 제1 절연막 상에 감광막을 형성하는 단계 상기 감광막을 노광한 후 현상하여 감광막 패턴을 형성하는 단계 상기 감광막 패턴을 마스크로 삼아 상기 제1 절연막을 건식 식각하여 상기 소스 전극을 드러내는 단계를 포함하는 것이 바람직하다.
상기와 같이 제1 트렌치를 형성하는 경우, 상기 산화물 반도체 패턴 및 드레인 전극을 형성하는 단계는, 상기 감광막 패턴이 남아 있는 상기 기판 상에 산화물 반도체층 및 드레인 메탈층을 형성하는 단계 및 상기 산화물 반도체층 및 상기 드레인 메탈층 중 상기 감광막 상에 형성된 산화물 반도체층 및 드레인 메탈층을 제거하는 단계를 포함하는 것이 바람직하다. 이와 같이 상기 감광막 상에 형성된 산화물 반도체층 및 드레인 메탈층만을 선택적으로 제거함으로써, 상기 제1 트렌치 내에 남아있는 산화물 반도체층 및 드레인 메탈층은 자연스럽게 산화물 반도체 패턴 및 드레인 전극을 이루게 된다.
이 경우, 상기 감광막 상에 형성된 상기 산화물 반도체층 및 상기 드레인 메탈층은 상기 감광성 수지와 함께 제거되는 것이 더욱 바람직하다. 이를 통하여 공정을 더욱 단순화 할 수 있다.
한편, 상기 제2 트렌치는 상기 소스 전극, 상기 산화물 반도체 패턴 및 상기 드레인 전극과 인접한 위치에 형성되는 것이 바람직하다. 이를 통하여 표시기판의 개구율 손실을 최소화할 수 있다.
상기 제2 트렌치는 상기 제1 절연막을 건식 식각함으로써 형성되며, 상기 건식 시각시 상기 제2 트렌치와 교차되는 영역의 상기 데이터 신호선 일부도 함께 식각되는 것이 바람직하다.
이 경우, 상기 게이트 전극은 상기 제2 절연막을 사이에 두고 상기 데이터 신호선의 식각된 영역 위에 형성되는 것이 더욱 바람직하다. 이를 통하여 게이트 전압 인가시에 채널 전류를 제어할 수 있도록 하는 게이트 전극의 위치 확보가 가능해진다.
본 발명의 표시 기판 및 그 제조 방법에 따르면, 박막트랜지스터 채널 길이를 정밀하게 감소시킴으로써 개구율의 손실 없이도 박막트랜지스터의 온 전류(Ion)를 증가시킬 수 있다.
동시에, 전하의 유효 이동도를 증가시켜 박막트랜지스터의 온 전류(Ion)를 더욱 증가시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 그러나, 본 발명은 하기의 실시예에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예는 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
도 1은 본 발명에 따른 표시 기판을 개략적으로 나타낸 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'을 따라 자른 단면도이다.
도 1 및 도 2를 참조하면, 기판(10), 예를 들어 투명한 유리, 석영 또는 플라스틱 등으로 이루어진 절연 기판의 일면에 데이터 배선이 배치된다. 상기 데이터 배선은 제1 방향으로 연장된 데이터 신호선(20), 상기 데이터 신호선(20)에 연결된 소스 전극(22), 상기 데이터 신호선(20)의 끝에 형성된 데이터 패드 전극(25)을 포함한다.
상기 데이터 배선 상에는 제1 절연막(30)이 배치된다. 상기 제1 절연막(30)은 상기 소스 전극(22) 및 상기 데이터 패드 전극(25)을 드러내도록 형성된다.
상기 제1 절연막(30)에 의하여 드러난 상기 소스 전극(22) 상에는 산화물 반도체 패턴(26) 및 드레인 전극(28)이 순차적으로 배치된다.
이와 같이 소스 전극(22), 반도체 패턴(26) 및 드레인 전극(28)이 순차적으로 배치된 구조에서는 박막트랜지스터의 채널이 상기 기판(10) 표면에 수직한 방향으로 형성된다. 이 경우, 상기 채널의 길이를 결정하는 상기 반도체층의 두께를 미세하게 조절할 수 있으므로, 노광 한계를 극복하고 채널 길이를 단축시킬 수 있다.
상기 산화물 반도체 패턴(26)은 O와 Zn, In, Ga 또는 Sn 에서 선택된 적어도 하나 이상의 물질을 포함하는 산화물로 이루어진다. 예를 들어 상기 산화물 반도체 패턴(26)으로는 InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaInZnO 등의 혼합 산화물이 사용될 수 있다. 이러한 산화물 반도체 패턴(26)은 수소화 비정질 규소에 비하여 전하의 유효 이동도(effective mobility)가 2 내지 100배 정도 크고, 온/오프 전류비가 105 내지 108 의 값을 가짐으로써 뛰어난 반도체 특성을 가지고 있다. 산화물 반도체의 특성을 향상시키기 위해 주기율표상의 3족, 4족, 5족 또는 전이원소가 추가로 포함될 수 있다.
이상과 같은 구조에 의하여, 박막트랜지스터의 채널 길이를 정밀하게 줄일 수 있음과 동시에 전하의 유효 이동도를 증가시킬 수 있으며, 그 결과 상기 박막트랜지스터의 온 전류(Ion)를 증가시킬 수 있다.
한편, 상기 데이터 배선(20, 22, 25), 상기 산화물 반도체 패턴(26) 및 상기 드레인 전극(28)과 제2 절연막(40)에 의하여 각각 절연된 게이트 신호선(50)이 상기 데이터 신호선(20)과 교차하는 제2 방향으로 배치된다. 또한, 상기 게이트 신호선(50)에 연결된 게이트 전극(52)은 상기 소스 전극(22), 상기 산화물 반도체 패턴(26) 및 상기 드레인 전극(28)의 적층체와 인접한 위치에 형성된다.
이와 관련하여, 도 1에 도시된 본 발명의 실시예에서는 상기 게이트 신호선(50) 자체가 상기 소스 전극(22), 상기 산화물 반도체 패턴(26) 및 상기 드레인 전극(28)의 적층체와 인접한 위치에서 상기 데이터 신호선(20)과 교차한다. 이 경우, 상기 게이트 신호선(50) 중 상기 적층체(22, 26, 28)와 인접한 부분이 게이트 전극(52)을 형성하게 된다. 즉, 상기 게이트 신호선(50) 중 상기 데이터 신호선(20)과 교차하는 부분에 게이트 전극(52)이 형성된다. 이와 같은 구조를 통하여 표시 기판의 개구율 손실을 최소화할 수 있다.
또한 본 실시예에 있어서, 상기 데이터 신호선(20) 중 상기 게이트 전극(52)과 교차하는 부분에는 소정 깊이를 갖는 함몰부가 형성된다. 즉, 상기 게이트 전극(52)는 상기 데이터 신호선(20)의 함몰부 상에 형성된다. 상기 함몰부를 형성함으로써, 게이트 전압의 인가시 채널 전류가 정상적으로 제어될 수 있도록 하는 위치에 게이트 전극(52)이 놓일 수 있게 된다.
상기 게이트 신호선(50)의 끝에는 게이트 패드 전극(55)이 형성된다.
상기 제2 절연막(40) 상에는 제3 절연막(60)이 형성되며, 상기 제3 절연막(60) 상에는 상기 제2 및 제3 절연막(40, 60)에 형성된 제1 컨택홀(65)을 통해 상기 드레인 전극(28)과 연결되는 화소 전극(70)이 형성된다. 또한, 데이터 패드부에는 제2 컨택홀(66)을 통해 상기 데이터 패드 전극(25)과 연결되는 제1 보조층(75)이 형성되고, 게이트 패드부에는 제3 컨택홀(67)을 통해 상기 게이트 패드 전극(55)과 연결되는 제2 보조층(76)이 형성된다.
이하에서는, 본 발명의 실시예에 따른 표시 기판의 제조 방법에 대하여 설명 한다. 도 3 내지 도 12는 도 1 및 도 2에 도시된 표시 기판의 제조 방법을 공정 순서대로 나타낸 평면도 및 단면도이다.
도 3을 참조하면, 투명한 유리, 석영 또는 플라스틱 등으로 이루어진 절연 기판(10)의 일면에 데이터 배선용 금속막(미도시)을 형성한 후 이를 패터닝하여 데이터 배선을 형성한다. 상기 데이터 배선은 제1 방향으로 연장된 데이터 신호선(20), 상기 데이터 신호선(20)에 연결된 소스 전극(22) 및 상기 데이터 신호선(20) 끝에 연결된 데이터 패드 전극(25)를 포함한다. 상기 데이터 배선(20, 22, 25)은 후술할 산화물 반도체층과 오믹 컨택(Ohmic contact)을 이룰 수 있는 물질, 예컨대 Mo 단일막 또는 Al/Mo, Al/Ti, CuOx/Cu 등의 이중막으로 형성할 수 있다.
이어서 도 4를 참조하면, 상기 기판(10) 상에 SiNx, SiOx 등으로 이루어진 제1 절연막(30)을 형성한 후, 이를 건식 식각 하여 상기 소스 전극(22) 및 상기 데이터 패드 전극(25)을 드러내는 제1 트렌치(34)를 형성한다.
상기 제1 트렌치(34) 형성 공정은 다음과 같다. 상기 제1 절연막 상에 감광막(32)을 형성한 후, 노광 및 현상 공정을 통해 상기 감광막(32)을 패터닝하여 상기 소스 전극(22) 및 상기 데이터 패드 전극(25) 영역의 제1 절연막(30)을 드러낸다. 그 후, 상기 노출된 영역의 제1 절연막(30)을 건식 식각하여 제1 트렌치(34)를 형성한다. 한편 도 4에 도시된 바와 같이, 상기 제1 트렌치(34) 경계 영역의 감광막은 상기 제1 트렌치(34) 영역내부로 돌출된다.
이어서 도 5 및 도 6을 참조하면, 상기 기판(10) 상에 산화물 반도체층(24, 26) 및 드레인 메탈층(27, 28)을, 예컨대 스퍼터링을 이용하여 형성한다. 상술한 바와 같이, 상기 제1 트렌치(34) 경계 영역의 감광막(32)이 상기 제1 트렌치 영역 내부로 돌출되어 있으므로, 상기 산화물 반도체층(24, 26) 및 상기 드레인 메탈층(27, 28)은 상기 기판(10) 상에서 연속적으로 형성되지 못하고 상기 감광막(32)이 돌출된 부분에서 불연속적으로 형성된다. 그 결과, 도 5에 도시된 것과 같이, 상기 산화물 반도체층(24, 26) 및 상기 드레인 메탈층(27, 28)은 상기 감광막(32) 상에 형성된 부분(24, 27)과 상기 제1 트렌치(34) 내부에 형성된 부분(26, 28)으로 분리된다. 이어서 도 6에 도시된 것과 같이, 상기 감광막(32)을 제거한다. 이 때, 상기 감광막(32) 상에 형성되어 있던 상기 산화물 반도체층(24) 및 드레인 메탈층(27)은 상기 감광막(32)과 함께 제거된다. 반면, 상기 제1 트렌치(34) 내부에 형성된 산화물 반도체층(26) 및 드레인 메탈층(28)은 그대로 남아 산화물 반도체 패턴(26) 및 드레인 전극(28)을 형성하게 된다.
상기한 바와 같이 본 발명에 따르면, 상기 산화물 반도체층의 두께에 의하여 박막트랜지스터의 채널 길이가 결정된다. 따라서 채널 길이를 정밀하게 줄일 수 있으며, 이에 따라 온 전류(Ion)를 증가시킬 수 있다. 동시에, 상기한 것과 같이, 산화물 반도체는 전하의 유효이동도가 매우 높으므로 상기 온 전류(Ion)를 더욱 증가시킬 수 있다.
이어서 도 7을 참조하면, 상기 제1 절연막(30)에 상기 데이터 신호선(20)과 교차하는 제2 방향으로 연장된 제2 트렌치(36)를 형성한다. 상기 제2 트렌치(36)는 상기 소스 전극(22), 산화물 반도체 패턴(26) 및 드레인 전극(28)의 적층체와 인접한 위치에 형성된다. 상기 제2 트렌치(36) 형성 공정은 상기 제1 트렌치(34) 형성 공정과 마찬가지로 감광막(33)을 노광 및 현상한 후 상기 제1 절연막(30)을 건식 식각함으로써 이루어진다. 상기 제2 트렌치(36)에는 후술할 게이트 배선이 형성되는데, 상술한 바와 같이 상기 적층체(22, 26, 28)와 인접한 위치에 상기 제2 트렌치(36)를 형성함으로써, 표시 기판의 개구율 손실을 최소화할 수 있게 된다.
한편, 상기 제2 트렌치(36)와 교차하는 영역의 상기 데이터 신호선(20)은 상기 제1 절연막(30)의 건식 식각시 그 일부가 함께 식각된다. 이에 의하여, 도 7 (c)에 도시된 것과 같이 상기 데이터 신호선(20) 중 상기 적층체(22, 26, 28)와 인접한 영역에는 소정 깊이의 함몰부가 형성되며, 상기 함몰부 상에는 게이트 배선의 일부인 게이트 전극이 형성된다. 이와 같이 상기 데이터 신호선(20)에 함몰부를 형성함으로써, 게이트 전압의 인가시 채널 전류가 정상적으로 제어될 수 있도록 하는 위치에 후술할 게이트 전극이 배치될 수 있게 된다.
또한, 도 7 (d)에 도시된 것과 같이 상기 제2 트렌치(36) 형성 시 상기 데이터 패드 전극 상에 남아있던 산화물 반도체층 및 드레인 메탈층도 함께 제거되어 상기 데이터 패드 전극(25)이 드러나게 된다.
이어서 도 8을 참조하면, 상기 기판 상에 제2 절연막(40)을 형성한다. 상기 제2 절연막(40)은 예를 들면, SiNx등의 물질로 형성할 수 있다.
이어서 도 9를 참조하면, 상기 제2 트렌치(36) 내의 상기 제2 절연막(40) 상에 게이트 신호선(50), 게이트 전극(52) 및 게이트 패드 전극(55)를 포함하는 게이트 배선을 형성한다.
상기 게이트 배선(50, 52, 55)은 스퍼터링에 의하여 Cu, Mo 또는 Al 등의 금 속을 증착한 후 패터닝하여 형성할 수 있다. 또는, 시드층 (seed layer)으로서 Mo 또는 Al 등의 금속을 스퍼터링한 후 무전해 도금법에 의하여 상부 금속층을 형성함으로써 상기 게이트 배선을 형성할 수도 있다. 상기 상부 금속층으로는 Cu 등이 이용될 수 있다.
이어서, 도 10 및 도 11을 참조하면, 제3 절연막(60)을 형성한 후 건식 식각에 의하여 제1 내지 제3 컨택홀(65,66,67)을 형성한다. 상기 제3 절연막(60)은 예컨대 SiNx 등을 증착하여 형성할 수 있다. 상기 제1 및 제2 컨택홀(65,66)은 상기 제3 절연막(60)과 그 하부의 제2 절연막(40)이 함께 건식 식각되어 형성되며, 각각 드레인 전극(28)과 데이터 패드 전극(25)을 드러낸다. 한편, 상기 제3 컨택홀(67)은 상기 게이트 패드 전극(55)을 드러낸다.
마지막으로 도 12를 참조하면, 상기 제3 절연막(60) 상에 투명 도전층을 형성한 후 패터닝하여 화소 전극(70), 제1 및 제2 보조층(75, 76)을 각각 형성한다. 상기 화소 전극(70)은 상기 제1 컨택홀(65)을 통하여 상기 드레인 전극(28)과 연결된다. 또한, 상기 제1 보조층(75)은 상기 제2 컨택홀(66)을 통하여 상기 데이터 패드전극(25)과 연결되고, 상기 제2 보조층(76)은 상기 제3 컨택홀(67)을 통하여 상기 게이트 패드 전극(55)과 연결된다.
도 1은 본 발명에 따른 표시 기판을 개략적으로 나타낸 평면도,
도 2는 도1 의 Ⅰ-Ⅰ', Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'을 따라 자른 단면도,
도 3 내지 도 12는 도 1 및 도 2에 도시된 표시 기판의 제조 방법을 공정 순서대로 나타낸 평면도 및 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 20: 데이터신호선
22: 소스전극 26: 산화물 반도체패턴
28: 드레인전극 30: 제1 절연막
40: 제2 절연막 50: 게이트신호선
52: 게이트전극 60: 제3 절연막
65: 제1 컨택홀 70: 화소전극

Claims (13)

  1. 삭제
  2. 삭제
  3. 기판,
    상기 기판 상에 제1 방향으로 연장된 데이터 신호선,
    상기 제1 방향과 교차하는 제2 방향으로 연장되며 상기 데이터 신호선과 절연되어 있는 게이트 신호선,
    상기 데이터 신호선 및 상기 게이트 신호선에 각각 연결된 박막트랜지스터 및
    상기 박막트랜지스터에 연결된 화소 전극을 포함하며,
    상기 박막트랜지스터는,
    상기 데이터 신호선에 연결된 소스 전극,
    상기 소스 전극 상에 형성된 산화물 반도체 패턴,
    상기 산화물 반도체 패턴 상에 형성된 드레인 전극 및
    절연막을 사이에 두고 상기 소스전극, 상기 산화물 반도체 패턴 및 상기 드레인 전극과 인접하며 상기 게이트 신호선에 연결된 게이트 전극을 포함하고,
    상기 데이터 신호선에는 함몰부가 형성되고, 상기 게이트 전극은 상기 절연막을 사이에 두고 상기 함몰부 상에 형성되는 표시 기판.
  4. 제3항에 있어서, 상기 산화물 반도체 패턴은 Ga, Zn, In 및 Sn 중 적어도 하나의 원소와 O를 포함하는 표시기판.
  5. 삭제
  6. 기판 상에 데이터 신호선 및 상기 데이터 신호선에 연결된 소스 전극을 형성하는 단계,
    상기 기판 상에 제1 절연막을 형성한 후 상기 제1 절연막에 상기 소스 전극을 드러내는 제1 트렌치를 형성하는 단계,
    상기 제1 트렌치에 의해 드러난 상기 소스 전극 상에 산화물 반도체 패턴 및 드레인 전극을 형성하는 단계,
    상기 제1 절연막에 상기 데이터 신호선과 교차하는 방향으로 연장된 제2 트렌치를 형성하는 단계,
    상기 기판 상에 제2 절연막을 형성하는 단계,
    상기 제2 트렌치가 형성된 영역의 상기 제2 절연막 상에 게이트 신호선 및 게이트 전극을 형성하는 단계,
    상기 기판 상에 제3 절연막을 형성하는 단계,
    상기 제2 및 제3 절연막에 상기 드레인 전극을 드러내는 컨택홀을 형성하는 단계,
    상기 제3 절연막 상에 상기 컨택홀을 통해서 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  7. 제6항에 있어서, 상기 제1 트렌치를 형성하는 단계는,
    상기 제1 절연막 상에 감광막을 형성하는 단계,
    상기 감광막을 노광한 후 현상하여 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 삼아 상기 제1 절연막을 건식 식각하여 상기 소스 전극을 드러내는 단계를 포함하는 표시 기판의 제조 방법.
  8. 제7항에 있어서, 상기 산화물 반도체 패턴 및 드레인 전극을 형성하는 단계는,
    상기 감광막 패턴이 남아 있는 상기 기판 상에 산화물 반도체층 및 드레인 메탈층을 형성하는 단계,
    상기 감광막 상에 형성된 산화물 반도체층 및 드레인 메탈층을 제거하는 단계를 포함하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 감광막 상에 형성된 상기 산화물 반도체층 및 상기 드레인 메탈층은 상기 감광막과 함께 제거되는 표시 기판의 제조 방법.
  10. 제8항에 있어서, 상기 산화물 반도체층은 Ga, Zn, In 및 Sn 중 적어도 하나의 원소와 O를 포함하는 표시 기판의 제조 방법.
  11. 제6항에 있어서, 상기 제2 트렌치는 상기 소스 전극, 상기 산화물 반도체 패턴 및 상기 드레인 전극과 인접한 위치에 형성되는 표시 기판의 제조 방법.
  12. 제11항에 있어서, 상기 제2 트렌치는 상기 제1 절연막을 건식 식각함으로써 형성되며, 상기 제1 절연막의 건식 시각시 상기 제2 트렌치와 교차되는 영역의 상기 데이터 신호선 일부가 함께 식각되는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 게이트 전극은 상기 제2 절연막을 사이에 두고 상기 데이터 신호선의 식각된 영역 상에 형성되는 표시 기판의 제조 방법.
KR1020080131006A 2008-12-22 2008-12-22 표시 기판 및 그 제조 방법 KR101567336B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080131006A KR101567336B1 (ko) 2008-12-22 2008-12-22 표시 기판 및 그 제조 방법
US12/393,521 US8067767B2 (en) 2008-12-22 2009-02-26 Display substrate having vertical thin film transistor having a channel including an oxide semiconductor pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131006A KR101567336B1 (ko) 2008-12-22 2008-12-22 표시 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100072568A KR20100072568A (ko) 2010-07-01
KR101567336B1 true KR101567336B1 (ko) 2015-11-11

Family

ID=42264696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131006A KR101567336B1 (ko) 2008-12-22 2008-12-22 표시 기판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8067767B2 (ko)
KR (1) KR101567336B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101903565B1 (ko) 2011-10-13 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US8941106B2 (en) 2012-04-12 2015-01-27 E Ink Holdings Inc. Display device, array substrate, and thin film transistor thereof
TWI544633B (zh) * 2012-12-05 2016-08-01 元太科技工業股份有限公司 半導體元件及其製作方法
KR102212455B1 (ko) * 2014-08-21 2021-02-05 엘지디스플레이 주식회사 박막트랜지스터 기판
KR102512718B1 (ko) * 2016-03-17 2023-03-23 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치, 박막트랜지스터 기판의 제조방법
US11469291B2 (en) 2019-11-29 2022-10-11 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, method of manufacturing the same, and display device
US11832486B2 (en) 2021-09-14 2023-11-28 Electronics And Telecommunications Research Institute Semiconductor device, display panel, and display device including the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000021376A (ko) 1998-09-28 2000-04-25 김영환 박막 트랜지스터의 제조 방법
KR20000038333A (ko) 1998-12-05 2000-07-05 김영환 박막트랜지스터 및 그의 제조 방법
TW535293B (en) * 2001-10-03 2003-06-01 Hannstar Display Corp Structure of and method for producing double vertical channel thin film transistor (DVC TFT) CMOS
KR20030050669A (ko) 2001-12-19 2003-06-25 주식회사 하이닉스반도체 박막트랜지스터 및 그 제조 방법
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6995053B2 (en) * 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR100831306B1 (ko) * 2004-03-17 2008-05-22 엘지디스플레이 주식회사 액정표시소자
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
JP4614148B2 (ja) * 2006-05-25 2011-01-19 富士電機ホールディングス株式会社 酸化物半導体及び薄膜トランジスタの製造方法
TWI300251B (en) * 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor

Also Published As

Publication number Publication date
US20100155715A1 (en) 2010-06-24
KR20100072568A (ko) 2010-07-01
US8067767B2 (en) 2011-11-29

Similar Documents

Publication Publication Date Title
KR101567336B1 (ko) 표시 기판 및 그 제조 방법
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US7800177B2 (en) Thin film transistor plate and method of fabricating the same
KR101293130B1 (ko) 어레이 기판 및 이의 제조방법
KR101488925B1 (ko) 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN103872061A (zh) 阵列基板及其制造方法
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
CN108140675A (zh) 半导体装置及其制造方法
KR20080059889A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
KR20110084760A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20120099909A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
KR20170113938A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20190267493A1 (en) Thin film transistor, method of fabricating thin film transistor and array substrate
US20120080677A1 (en) Thin film transistor and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
KR102224457B1 (ko) 표시장치와 그 제조 방법
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN114089571B (zh) 阵列基板及制作方法和显示面板
US8704305B2 (en) Thin film transistor
KR20130066247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
TWI540737B (zh) 主動元件及其製造方法
KR100924493B1 (ko) 구동회로 일체형 액정표시장치용 어레이기판 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 4