TWI540737B - 主動元件及其製造方法 - Google Patents

主動元件及其製造方法 Download PDF

Info

Publication number
TWI540737B
TWI540737B TW101147605A TW101147605A TWI540737B TW I540737 B TWI540737 B TW I540737B TW 101147605 A TW101147605 A TW 101147605A TW 101147605 A TW101147605 A TW 101147605A TW I540737 B TWI540737 B TW I540737B
Authority
TW
Taiwan
Prior art keywords
channel
insulating layer
layer
buffer layer
gate
Prior art date
Application number
TW101147605A
Other languages
English (en)
Other versions
TW201342628A (zh
Inventor
張志榜
謝信弘
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW101147605A priority Critical patent/TWI540737B/zh
Priority to CN201310001513.XA priority patent/CN103137708B/zh
Priority to US13/875,283 priority patent/US9035364B2/en
Publication of TW201342628A publication Critical patent/TW201342628A/zh
Application granted granted Critical
Publication of TWI540737B publication Critical patent/TWI540737B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

主動元件及其製造方法
本發明是有關於一種主動元件及其製造方法。
薄膜電晶體液晶顯示面板(Thin Film Transistor Liquid Crystal Display panel；TFT LCD panel)主要由主動元件陣列結構(Active device array structure)、彩色濾光陣列結構(Color filter array structure)和液晶層所構成。其中主動元件陣列結構包括多個以陣列排列之主動元件，也就是薄膜電晶體(Thin Film Transistor；TFT)，以及與每一薄膜電晶體對應配置之一畫素電極(Pixel Electrode)。上述之薄膜電晶體包括閘極(Gate)、通道(Channel)、汲極(Drain)與源極(Source)，而薄膜電晶體是用來作為液晶顯示單元的開關元件。
在製造薄膜電晶體時，氧化物半導體(oxide semiconductor)是一種常用的材料。但以氧化物半導體薄膜電晶體做為液晶顯示單元的開關元件時，由於氧化物半導體材質的通道的光穿透度較高，使得製程中後續堆疊其他材料層時有對位的困難。雖然提高氧化物半導體材質的通道的厚度可降低其光穿透度，但此法會使通道的臨界電壓產生偏移。因此在製程中如何在不增加氧化物半導體的厚度的前提下能夠有準確的對位精度，是使用氧化物半導體薄膜電晶體為開關元件時的一大要點。
本發明提供一種主動元件，其緩衝層具有一定位區，配置於定位區上的通道與在此定位區的緩衝層可構成主動元件製程中的定位標記。
本發明提供一種主動元件的製造方法，此主動元件的緩衝層具有一定位區，利用配置於定位區上的通道與在此定位區的緩衝層可幫助後續製程中的對位。
本發明提出一種主動元件，包括一緩衝層、一通道、一閘極、一閘絕緣層以及一源極與一汲極。緩衝層配置於一基板上，具有一定位區，其中緩衝層在定位區的部分的厚度大於在定位區以外的部分的厚度。通道配置於緩衝層上，且位於定位區。閘極位於通道上方。閘絕緣層配置於通道與閘極之間。源極與汲極位於通道上方並電性連接通道。
在本發明之一實施例中，上述之主動元件的緩衝層在定位區的部分的厚度為X1，緩衝層在定位區以外的部分的厚度為X2，通道的厚度為Y，X1加上Y並減去X2後大於或等於40或60奈米。此外，X1減去X2後例如大於等於20奈米。
在本發明之一實施例中，上述之主動元件的通道的厚度小於或等於70或120奈米。
在本發明之一實施例中，上述之主動元件的緩衝層的材質為氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiON)、碳化矽(SiC)、碳氮化矽(SiCN)或氧化鋁(AlO)等絕緣材質。
在本發明之一實施例中，上述之主動元件更包括一第一絕緣層，覆蓋閘極與閘絕緣層。源極與汲極位於第一絕緣層上，且源極與汲極貫穿第一絕緣層與閘絕緣層而電性連接通道。
在本發明之一實施例中，上述之主動元件的通道的材質為氧化物半導體。
在本發明之一實施例中，上述之主動元件的通道的材質包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦鎵(IGO)、氧化銦錫鋅(ITZO)或氧化銦錫(Indium-Tin Oxide,ITO)等金屬氧化物材料。
在本發明之一實施例中，上述之主動元件的閘絕緣層包括一主絕緣層與一副絕緣層。主絕緣層覆蓋通道與緩衝層，副絕緣層覆蓋通道。
在本發明之一實施例中，副絕緣層的厚度大於等於20奈米。副絕緣層的厚度例如為X3，緩衝層在定位區的部分的厚度為X1，X3加上X1大於等於20奈米。或者，副絕緣層的厚度例如為X3，緩衝層在定位區的部分的厚度為X1，緩衝層在定位區以外的部分的厚度為X2，X3加上X1並減去X2後大於等於20奈米。
本發明提出一種主動元件的製造方法。在此製造方法中，首先形成一緩衝層於一基板上。接著，形成一通道材料層於前述的緩衝層上，之後再將此通道材料層圖案化以 形成一通道。其中，緩衝層具有一定位區，且緩衝層在定位區的部分的厚度大於在定位區以外的部分的厚度。通道配置於緩衝層上，且位於定位區。在製做完通道與具有兩種厚度的緩衝層後，再形成一閘絕緣層於通道上。接著，以通道與緩衝層在通道下方的部分為對位標記，形成一閘極於閘絕緣層上。最後，形成一源極與一汲極於通道上方並電性連接前述的通道。
在本發明之一實施例中，上述主動元件的製造方法裡，形成通道的步驟包括圖案化通道材料層以形成通道，並減薄緩衝層未被通道覆蓋的部分，以使緩衝層在通道下方的部分的厚度大於未被通道覆蓋的部分的厚度。
在本發明之一實施例中，上述主動元件的製造方法裡，形成通道與減薄緩衝層未被通道覆蓋的部分的方法包括下列步驟。形成一蝕刻罩幕於通道材料層上預定形成通道的區域。蝕刻通道材料層未被蝕刻罩幕覆蓋的部分以形成通道，並繼續蝕刻緩衝層未被通道覆蓋的部分。移除蝕刻罩幕。
在本發明之一實施例中，上述主動元件的製造方法裡，形成通道的步驟包括同時圖案化通道材料層以及緩衝層以形成通道層以及具有兩厚度的緩衝層。
在本發明之一實施例中，上述主動元件的製造方法裡，在形成閘極之後與形成源極與汲極之前，更包括形成一第一絕緣層以覆蓋閘極與閘絕緣層，且源極與汲極貫穿第一絕緣層與閘絕緣層而電性連接通道。
本發明提出另一種主動元件，包括一通道、一閘極、一閘絕緣層以及一源極與一汲極。通道配置於一基板上。閘極位於通道上方。閘絕緣層包括一主絕緣層與一副絕緣層，配置於通道與閘極之間。源極與汲極位於通道上方並電性連接通道。
在本發明之一實施例中，上述之主動元件的主絕緣層覆蓋通道與基板，副絕緣層覆蓋通道。
在本發明之一實施例中，上述之主動元件的副絕緣層的厚度大於等於20奈米。
在本發明之一實施例中，上述之主動元件更包括一緩衝層，配置於基板上。通道配置於緩衝層上。此外，緩衝層例如具有一定位區。通道位於定位區。緩衝層在定位區的部分的厚度大於在定位區以外的部分的厚度。
在本發明之一實施例中，上述之主動元件的緩衝層在定位區的部分的厚度例如為X1，緩衝層在定位區以外的部分的厚度為X2，通道的厚度為Y，X1加上Y並減去X2後大於等於40或60奈米。再者，X1減去X2後例如大於等於20奈米。
在本發明之一實施例中，上述之主動元件的副絕緣層的厚度為X3，緩衝層在定位區的部分的厚度為X1，X3加上X1大於等於20奈米。或者，副絕緣層的例如厚度為X3，緩衝層在定位區的部分的厚度為X1，緩衝層在定位區以外的部分的厚度為X2，X3加上X1並減去X2後大於等於20奈米。
在本發明之一實施例中，上述之主動元件的緩衝層的 材質為氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽或氧化鋁等絕緣材質。
在本發明之一實施例中，上述之主動元件的通道的厚度小於或等於70或120奈米。
在本發明之一實施例中，上述之主動元件更包括一第一絕緣層，覆蓋閘極。源極與汲極位於第一絕緣層上，且源極與汲極貫穿第一絕緣層而電性連接通道。
在本發明之一實施例中，上述之主動元件的通道的材質為氧化物半導體。
在本發明之一實施例中，上述之主動元件的通道的材質包括氧化銦鎵鋅、氧化鋅、氧化錫、氧化銦鋅、氧化鎵鋅、氧化鋅錫、氧化銦鎵、氧化銦錫鋅或氧化銦錫等金屬氧化物材料。
本發明提出另一種主動元件的製造方法。在此製造方法中，首先依序形成一通道材料層與一絕緣光阻材料層於一基板上。接著，圖案化絕緣光阻材料層而形成一副絕緣層。之後，以副絕緣層為罩幕而圖案化通道材料層以形成一通道。接著，形成一主絕緣層以覆蓋副絕緣層與基板。其中，主絕緣層與副絕緣層構成一閘絕緣層。然後，以通道與副絕緣層為對位標記，形成一閘極於閘絕緣層上。之後，形成一源極與一汲極於通道上方並電性連接通道。
在本發明之一實施例中，上述主動元件的製造方法裡，更包括在形成通道材料層之前形成一緩衝層。
在本發明之一實施例中，上述主動元件的製造方法 裡，更包括在形成通道之後與形成主絕緣層之前，減薄緩衝層未被通道覆蓋的部分，以使緩衝層在通道下方的部分的厚度大於未被通道覆蓋的部分的厚度。此外，形成通道與減薄緩衝層的步驟例如是以副絕緣層為罩幕而同時完成。
在本發明之一實施例中，上述主動元件的製造方法裡，在形成閘極之後與形成源極與汲極之前，更包括形成一第一絕緣層以覆蓋閘極，且源極與汲極貫穿第一絕緣層而電性連接通道。
基於上述，在本發明之主動元件及其製造方法中，由於通道下方的緩衝層的厚度大於其他部分的緩衝層的厚度，所以可做為製程中的對位標記。另外，閘絕緣層包括副絕緣層時，可獲得較為平坦的表面並避免受電漿損壞。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1I為本發明之一實施例之主動元件的製造方法之剖面流程示意圖。請參考圖1A至圖1I。首先請參考圖1A，提供一基板101，此基板101例如是玻璃基板或塑膠基板。接著，在此基板101上形成一層緩衝層110。然後如圖1B所繪示，在緩衝層110上形成一通道材料層120’。緩衝層110可防止基板101含有的雜質擴散到通道材料層120’而污染通道材料層120’，甚至進一步使得主動 元件100在驅動時的電性受到影響。另外，由於緩衝層110全面地覆蓋基板101，因此緩衝層110也可以抑制基板101翹曲的幅度。
接著，如圖1C所繪示，在基板101上分別形成緩衝層110與通道材料層120’後，可以對通道材料層120’進行圖案化以形成一通道120。其中，緩衝層110具有一定位區110a，且緩衝層110在定位區110a的部分之厚度大於在定位區110a以外的部分的厚度。由通道材料層120’形成的通道120配置於緩衝層110上，且位於定位區110a。
如圖1D所繪示，在製做完通道120與具有兩種厚度的緩衝層110後，形成一閘絕緣層130於通道120上。此閘絕緣層130具有絕緣效果，可隔絕通道120與之後要形成的閘極140(繪示於圖1E)。形成閘絕緣層130的方法例如是使用化學氣相沈積法(Chemical Vapor Deposition,CVD)，但並不限於此，亦可使用其它適合的製程的方式，如：網版印刷、塗佈、噴墨、能量源處理等，本發明並不限制形成閘絕緣層130的方式。
如圖1E所繪示，一閘極140形成於閘絕緣層130上。相較於定位區110a之外的緩衝層110，位於定位區110a的通道120以及位於定位區110a的緩衝層110兩者疊加的厚度較厚，因此透光性會和定位區110a之外的緩衝層110有所區別。在形成閘極140於閘絕緣層130上時，可利用此透光性的區別，以通道120以及緩衝層110在通道120下方的部分做為一對位標記。換言之，在後續製程中要形 成閘極140時，不需要準備額外的對位圖案，即可完成閘極140在製備時的對位。
如圖1F所繪示，在形成閘極140後，接著形成一第一絕緣層150。此第一絕緣層150會同時覆蓋閘極140與閘絕緣層130。請再參考圖1G，一源極160與一汲極170形成於通道120上方並電性連接於通道120。源極160與汲極170之間相隔一段距離，且源極160與汲極170貫穿第一絕緣層150與閘絕緣層130而電性連接於下方的通道120。至此，即大致完成本實施例的主動元件，以下介紹其他可選擇性進行的步驟。
如圖1H所繪示，形成源極160與汲極170後，再形成一第二絕緣層180覆蓋於源極160與汲極170。請接著參考圖1I，一畫素電極190形成於第二絕緣層180之上，且此畫素電極190與汲極170是電性連接。
圖2A至圖2F為圖1C之通道與緩衝層的製造方法之剖面流程示意圖。請參考圖2A與圖2B，在獲得如圖1B所示的半成品後，可先利用旋轉塗佈(spin coating)法或狹縫式塗佈(slot die coating)法等塗佈方式在通道材料層120’上塗佈一層光阻材料層102，使其覆蓋在通道材料層120’之上。
接著，如圖2C所示，透過光罩104以紫外光103對光阻材料層102曝光。光罩104上的圖案設計(遮光區與不遮光區的分布)可以依照光阻材料層102的感光特性而調整。舉例而言，當光阻材料層102具有正型感光性時，光罩104上的圖案設計會與光阻材料層102具有負型感光 性時的圖案設計相反。
請參考圖2C與圖2D，以顯影液進行一顯影步驟使得局部的光阻材料層102被移除。在本實施例中，使用的光阻材料具有正型感光性，因此光阻材料層102中曝光的部分會溶於顯影液中而被移除，剩下來的部份則留在通道材料層120’上，形成一蝕刻罩幕105於預定形成通道120的區域裡。
如同圖2E所繪示，形成蝕刻罩幕105後，可利用此蝕刻罩幕105對下方通道材料層120’與緩衝層110進行蝕刻的動作。值得注意的是，蝕刻的方式可分為兩種。第一種方式是分層蝕刻。首先先蝕刻通道材料層120’未被蝕刻罩幕105覆蓋的部分以形成通道120。在通道120形成之後，再進行第二次蝕刻，以去除緩衝層110中未被蝕刻罩幕105覆蓋的部分。第二種方式則是一次圖案化通道材料層120’以及緩衝層110，以形成通道120以及具有兩厚度的緩衝層110。在圖2E所繪示的步驟中，通道材料層120’會被蝕刻成通道，而原本厚度均勻的緩衝層110則會被蝕刻出厚度不同的兩部份。在定位區110a的緩衝層110的厚度會大於在定位區110a外的緩衝層110的厚度。
最後，如圖2F所繪示，將圖2E中的蝕刻罩幕105移除，即可得到在基板101上具有定位區110a的緩衝層110以及通道120的結構。此結構在後續製程中可做為形成閘極140時所需要的對位標記。
另外，在圖1E、圖1G與圖1I中，形成閘極140、源 極160與汲極170以及畫素電極190，同樣也是使用類似於圖2A至圖2F的光罩製程。唯一不同的是，在圖2C中所使用之光罩104的圖案，需配合閘極140、源極160、汲極170以及畫素電極190所需要的形狀而改變。因此，在此不重複贅述其他光罩製程。
圖1I為本發明之一實施例之主動元件。請參考圖1I。主動元件100包括一緩衝層110、一通道120、一閘極140、一閘絕緣層130以及一源極160與一汲極170。緩衝層110配置於一基板101上。此緩衝層110具有一定位區110a，其中緩衝層110在定位區110a的部分的厚度大於在定位區110a以外的部分的厚度。通道120配置於緩衝層110上，且位於定位區110a。閘極140位於通道120上方。一閘絕緣層130配置於通道120與閘極140之間。源極160與汲極170位於通道120上方並電性連接通道120。
本實施例之主動元件100在定位區110a的緩衝層110與通道120可共同做為定位標記。因此，就算通道120的厚度控制在小於等於70或120奈米，也不會由於厚度太薄而造成後續製程時的對位困難。此外，當通道120的材質為氧化物半導體時，控制適當的厚度也可以避免通道120的臨界電壓偏移的問題。
緩衝層110在定位區110a的部分的厚度為X1，緩衝層110在定位區110a以外的部分的厚度為X2，通道120的厚度為Y。X1加上Y並減去X2後大於等於40或60奈米。換言之，緩衝層110在定位區110a的部分的厚度加上通道120的厚度必須比緩衝層110在定位區110a以外的部 分的厚度多出一定的值，以使定位區110a與定位區110a以外的部分的透光率有足夠的差異可供製程設備進行辨識而產生定位的效果。另外，X1減去X2後例如大於等於20奈米，可使緩衝層110在定位區110a的部分的厚度顯著區隔於緩衝層110在定位區110a以外的部分的厚度。通道120的厚度可小於等於70或120奈米。緩衝層110的材質例如為氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiON)、碳化矽(SiC)、碳氮化矽(SiCN)或氧化鋁(AlO)等絕緣材質。通道120的材質可以是氧化物半導體，例如氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦鎵(IGO)、氧化銦錫鋅(ITZO)或氧化銦錫(Indium-Tin Oxide,ITO)等金屬氧化物材料。
如圖1I所繪示，本實施例的主動元件100還包括一第一絕緣層150。此第一絕緣層150覆蓋閘極140與閘絕緣層130。源極160與汲極170位於第一絕緣層150上，且源極160與汲極170貫穿第一絕緣層150與閘絕緣層130而電性連接通道120。
閘極140、源極160及汲極170的材料，例如可以是鋁(Al)、鉬(Mo)、鉻(Cr)、鉭(Ta)、鈦(Ti)、金(Au)或銀(Ag)等金屬或它們的合金、Al-Nd、APC等合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(indium tin 0xide,ITO)、氧化銦鋅(indium zinc oxide,IZO)等金屬 氧化物導電物質等，但本發明並不限制閘極140、源極160及汲極170之材料。
請參考圖1I，本實施例的主動元件100更可包括一第二絕緣層180與畫素電極190。畫素電極190材料例如是銦錫氧化物、銦鋅氧化物或鋁鋅氧化物(aluminum zonc oxide,AZO)，但本發明並不限制畫素電極190之材料。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖3為本發明之另一實施例之主動元件。請參考圖3，本實施例的主動元件300的閘絕緣層130包括一主絕緣層132與一副絕緣層134。主絕緣層132覆蓋通道120與緩衝層110，副絕緣層134覆蓋通道120。本實施例的副絕緣層134的材料以光阻材料為例，可作為定義通道120及緩衝層110的定位區110a的蝕刻罩幕。副絕緣層134可增加定位區110a與定位區110a之外的區域的透光性的區別，作為後續製程中要形成閘極140時的對位圖案。另外，本實施例是以副絕緣層134恰好覆蓋通道120為例，但副絕緣層134也可以覆蓋定位區110a之外的緩衝層110。副絕緣層134的配置會讓副絕緣層134與通道120之間的介面較為平坦。另外，當副絕緣層134的材料為光阻時，可避免通道120的表面產生電漿損壞。當副絕緣層134的材料為 無機材料時，由於副絕緣層134的膜厚較主絕緣層132的膜厚薄，因此還是可減輕通道120直接覆上主絕緣層132時所受的電漿損壞程度。
在本發明之一實施例中，副絕緣層134的厚度大於等於20奈米。另外，副絕緣層134的厚度例如為X3，緩衝層110在定位區110a的部分的厚度為X1，X3加上X1大於等於20奈米。或者，副絕緣層134的厚度例如為X3，緩衝層110在定位區110a的部分的厚度為X1，緩衝層110在定位區110a以外的部分的厚度為X2，X3加上X1並減去X2後大於等於20奈米。副絕緣層134的材料也可以是無機薄膜，例如氧化矽(SiOx)、氮化矽(SiNx)、氧化鋁(AlOx)等具有絕緣功用的材料，主絕緣層132同樣可為無機薄膜。主絕緣層132與副絕緣層134的材料可以相同或不同。
圖4為本發明之再一實施例之主動元件。請參考圖4，本實施例的主動元件400與圖3的的主動元件300相似，差異在於本實施例的主動元件400沒有緩衝層。雖然沒有如圖3的緩衝層110，但閘絕緣層130的副絕緣層134依舊可作為後續製程中要形成閘極140時的對位圖案。而且，副絕緣層134可作為定義通道120的蝕刻罩幕。
圖5A至圖5F為本發明之另一實施例之主動元件的製造方法之剖面流程示意圖。請參照圖5A，在本實施例的主動元件的製造方法中，首先選擇性地在一基板101上形成一緩衝層110。接著，依序在緩衝層110上形成一通道材料層120’與一絕緣光阻材料層134’上。
接著請參照圖5A與圖5B，圖案化絕緣光阻材料層 134’而形成一副絕緣層134，然後以副絕緣層134為罩幕而圖案化通道材料層120’以形成一通道120。由於絕緣光阻材料層134’本身就是光阻材料，因此在圖案化絕緣光阻材料層134’時，只要使用光罩對絕緣光阻材料層134’進行曝光顯影即可完成。之後，圖案化通道材料層120’時，也不需要再使用光罩。
接著請參照圖5C，形成一主絕緣層132以覆蓋副絕緣層134、緩衝層110與基板101。其中，主絕緣層132與副絕緣層134構成一閘絕緣層130。
然後請參照圖5D，形成一閘極材料層140’於閘絕緣層130上。
然後請參照圖5E，以通道120與副絕緣層134為對位標記，形成一閘極140於閘絕緣層130上。另外，在形成閘極140後，可選擇性地以閘極140為蝕刻罩幕而蝕刻閘絕緣層130未被閘極140覆蓋的部分，以暴露部分的通道120。
接著請參照圖5F，選擇性地形成一第一絕緣層150以覆蓋閘極140。若閘絕緣層130未被閘極140覆蓋的部分在前一步驟中沒有被移除，則第一絕緣層150也覆蓋閘絕緣層130。之後，形成一源極160與一汲極170於通道120上方的第一絕緣層150上，源極160與汲極170並貫穿第一絕緣層150而電性連接通道120。
圖6與圖7為本發明之另外兩實施例之主動元件的製造方法中形成通道的步驟的剖面示意圖。請參照圖6，在 本實施例的主動元件的製造方法中，以副絕緣層134為罩幕而形成通道120時，可同步將緩衝層110未被通道120覆蓋的部分移除而露出基板101。之後，再進行例如圖5C至圖5F等後續步驟。另外請參照圖7，在本實施例的主動元件的製造方法中，以副絕緣層134為罩幕而形成通道120時，可同步將緩衝層110未被通道120覆蓋的部分減薄，以使緩衝層110在通道120下方的部分的厚度大於未被通道120覆蓋的部分的厚度。之後，再進行例如圖5C至圖5F等後續步驟。
綜上所述，本發明之主動元件其本身的結構堆疊即可做為其製程中的定位標記。此定位標記由位在定位區的緩衝層與通道構成。由於位在定位區的緩衝層與通道兩者疊層後的厚度會比不在定位區的緩衝層厚，因此具有不同的透光性。後續製程中可利用此透光性的不同做為一種對位標記。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300、400‧‧‧主動元件
101‧‧‧基板
102‧‧‧光阻材料層
103‧‧‧紫外光
104‧‧‧光罩
105‧‧‧蝕刻罩幕
110‧‧‧緩衝層
110a‧‧‧定位區
120’‧‧‧通道材料層
120‧‧‧通道
130‧‧‧閘絕緣層
132‧‧‧主絕緣層
134‧‧‧副絕緣層
134’‧‧‧絕緣光阻材料層
140‧‧‧閘極
140’‧‧‧閘極材料層
150‧‧‧第一絕緣層
160‧‧‧源極
170‧‧‧汲極
180‧‧‧第二絕緣層
190‧‧‧畫素電極
Y‧‧‧通道的厚度
X1‧‧‧緩衝層在定位區的部分的厚度
X2‧‧‧緩衝層在定位區以外的部分的厚度
X3‧‧‧副絕緣層的厚度
圖1A至圖1I為本發明之一實施例之主動元件的製造方法之剖面流程示意圖。
圖2A至圖2F為圖1C之通道與緩衝層的製造方法之剖面流程示意圖。
圖3為本發明之另一實施例之主動元件。
圖4為本發明之再一實施例之主動元件。
圖5A至圖5F為本發明之另一實施例之主動元件的製造方法之剖面流程示意圖。
圖6與圖7為本發明之另外兩實施例之主動元件的製造方法中形成通道的步驟的剖面示意圖。
100‧‧‧主動元件
101‧‧‧基板
110‧‧‧緩衝層
110a‧‧‧定位區
120‧‧‧通道
130‧‧‧閘絕緣層
140‧‧‧閘極
150‧‧‧第一絕緣層
160‧‧‧源極
170‧‧‧汲極
180‧‧‧第二絕緣層
190‧‧‧畫素電極

Claims (12)

  1. 一種主動元件的製造方法，包括：形成一緩衝層於一基板上；形成一通道材料層於該緩衝層上；形成一通道，其中該緩衝層具有一定位區，其中該緩衝層在該定位區的部分的厚度大於在該定位區以外的部分的厚度，該通道配置於該緩衝層上，且位於該定位區；形成一閘絕緣層於該通道上，且該閘絕緣層完全位於該定位區內，其中該定位區內的透光度與該定位區外的透光度不相同；以該定位區內與該定位區外的透光性的區別為依據並以該通道與該緩衝層在該通道下方的部分為對位標記，形成一閘極於該閘絕緣層上，其中該閘絕緣層包括一主絕緣層與一副絕緣層，該主絕緣層位於該副絕緣層上，該主絕緣層覆蓋該通道與該緩衝層，該副絕緣層覆蓋該通道，且該副絕緣層的厚度大於等於20奈米；以及形成一源極與一汲極於該通道上方並電性連接該通道。
  2. 如申請專利範圍第1項所述之主動元件的製造方法，其中形成該通道的步驟包括：圖案化該通道材料層以形成該通道；減薄該緩衝層未被該通道覆蓋的部分，以使該緩衝層在該通道下方的部分的厚度大於未被該通道覆蓋的部分的厚度。
  3. 如申請專利範圍第2項所述之主動元件的製造方法，其中形成該通道與減薄該緩衝層未被該通道覆蓋的部分的方法包括：形成一蝕刻罩幕於該通道材料層上預定形成該通道的區域；蝕刻該通道材料層未被該蝕刻罩幕覆蓋的部分以形成該通道，並繼續蝕刻該緩衝層未被該通道覆蓋的部分；以及移除該蝕刻罩幕。
  4. 如申請專利範圍第1項所述之主動元件的製造方法，其中形成該通道的步驟包括：同時圖案化該通道材料層以及該緩衝層以形成該通道層以及該具有兩厚度的緩衝層。
  5. 如申請專利範圍第1項所述之主動元件的製造方法，其中在形成該閘極之後與形成該源極與該汲極之前，更包括形成一第一絕緣層以覆蓋該閘極與該閘絕緣層，且該源極與該汲極貫穿該第一絕緣層與該閘絕緣層而電性連接該通道。
  6. 如申請專利範圍第1項所述之主動元件的製造方法，其中該源極以及該汲極的一邊緣與該通道以及該定位區的一邊緣對齊。
  7. 一種主動元件的製造方法，包括：依序形成一通道材料層與一絕緣光阻材料層於一基板上； 圖案化絕緣光阻材料層而形成一副絕緣層，該副絕緣層的厚度大於等於20奈米，且該副絕緣層為一對位圖案，該對位圖案所遮蓋部分與該對位圖案未遮蓋部分的透光度不相同；以該副絕緣層為罩幕而圖案化該通道材料層以形成一通道；形成一主絕緣層以覆蓋該副絕緣層與該基板，其中該主絕緣層與該副絕緣層構成一閘絕緣層；以該對位圖案所遮蓋的部分與未遮蓋的部分的透光性的區別為依據並以該通道與該副絕緣層為對位標記，形成一閘極於該閘絕緣層上；以及形成一源極與一汲極於該通道上方並電性連接該通道。
  8. 如申請專利範圍第7項所述之主動元件的製造方法，更包括在形成該通道材料層之前形成一緩衝層。
  9. 如申請專利範圍第7項所述之主動元件的製造方法，更包括在形成該通道之後與形成該主絕緣層之前，減薄該緩衝層未被該通道覆蓋的部分，以使該緩衝層在該通道下方的部分的厚度大於未被該通道覆蓋的部分的厚度。
  10. 如申請專利範圍第9項所述之主動元件的製造方法，其中形成該通道與減薄該緩衝層的步驟是以該副絕緣層為罩幕而同時完成。
  11. 如申請專利範圍第7項所述之主動元件的製造方法，其中在形成該閘極之後與形成該源極與該汲極之前， 更包括形成一第一絕緣層以覆蓋該閘極，且該源極與該汲極貫穿該第一絕緣層而電性連接該通道。
  12. 如申請專利範圍第7項所述之主動元件的製造方法，其中該源極以及該汲極的一邊緣與該通道以及該副絕緣層的一邊緣對齊。
TW101147605A 2012-04-13 2012-12-14 主動元件及其製造方法 TWI540737B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101147605A TWI540737B (zh) 2012-04-13 2012-12-14 主動元件及其製造方法
CN201310001513.XA CN103137708B (zh) 2012-04-13 2013-01-04 主动元件及其制造方法
US13/875,283 US9035364B2 (en) 2012-04-13 2013-05-02 Active device and fabricating method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101113285 2012-04-13
TW101147605A TWI540737B (zh) 2012-04-13 2012-12-14 主動元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201342628A TW201342628A (zh) 2013-10-16
TWI540737B true TWI540737B (zh) 2016-07-01

Family

ID=47031366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147605A TWI540737B (zh) 2012-04-13 2012-12-14 主動元件及其製造方法

Country Status (3)

Country Link
US (1) US20130270546A1 (zh)
CN (1) CN102751333A (zh)
TW (1) TWI540737B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140106977A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
CN108269944B (zh) 2016-12-30 2020-07-07 乐金显示有限公司 显示装置
KR20220000447A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100437474B1 (ko) * 2001-04-04 2004-06-23 삼성에스디아이 주식회사 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법
US7413966B2 (en) * 2001-12-29 2008-08-19 Lg Phillips Lcd Co., Ltd Method of fabricating polysilicon thin film transistor with catalyst
KR100507344B1 (ko) * 2003-04-17 2005-08-08 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조 방법
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
KR100667087B1 (ko) * 2005-09-30 2007-01-11 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
KR100953657B1 (ko) * 2007-11-13 2010-04-20 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치

Also Published As

Publication number Publication date
CN102751333A (zh) 2012-10-24
TW201342628A (zh) 2013-10-16
US20130270546A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US20170077246A1 (en) Thin film transistor panel having an etch stopper on semiconductor
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
TWI479663B (zh) 陣列基板及其製作方法
US9219085B2 (en) Thin film transistor display panel and manufacturing method thereof
TWI549293B (zh) 含有氧化物薄膜電晶體的平板顯示裝置及其製造方法
US11087985B2 (en) Manufacturing method of TFT array substrate
TWI427784B (zh) 畫素結構的製造方法及有機發光元件的製造方法
WO2016004692A1 (zh) 阵列基板制备方法
KR20120039947A (ko) 표시 장치 및 그 제조 방법
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
US8580623B2 (en) Thin film transistor substrate and display device including the same, and method for manufacturing thin film transistor substrate
US9786694B2 (en) Display device and manufacturing method thereof
WO2016078169A1 (zh) 薄膜晶体管的制造方法
WO2014161238A1 (zh) 阵列基板制备方法及阵列基板和显示装置
US20160336359A1 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
TWI540737B (zh) 主動元件及其製造方法
KR20090011704A (ko) 박막 트랜지스터 기판 및 그 제조 방법
TW201322340A (zh) 畫素結構及其製作方法
WO2019210776A1 (zh) 阵列基板、显示装置、薄膜晶体管及阵列基板的制作方法
KR20130066247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9035364B2 (en) Active device and fabricating method thereof