KR20220000447A - 표시 장치 및 이를 포함하는 타일형 표시 장치 - Google Patents

표시 장치 및 이를 포함하는 타일형 표시 장치 Download PDF

Info

Publication number
KR20220000447A
KR20220000447A KR1020200078074A KR20200078074A KR20220000447A KR 20220000447 A KR20220000447 A KR 20220000447A KR 1020200078074 A KR1020200078074 A KR 1020200078074A KR 20200078074 A KR20200078074 A KR 20200078074A KR 20220000447 A KR20220000447 A KR 20220000447A
Authority
KR
South Korea
Prior art keywords
display
layer
disposed
light emitting
unit
Prior art date
Application number
KR1020200078074A
Other languages
English (en)
Inventor
장대환
성우용
조진호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200078074A priority Critical patent/KR20220000447A/ko
Priority to US17/347,046 priority patent/US20210408109A1/en
Priority to CN202110709729.6A priority patent/CN113851511A/zh
Publication of KR20220000447A publication Critical patent/KR20220000447A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 표시부, 패드부, 및 상기 표시부와 패드부 사이에 배치된 벤딩부를 포함하는 기판, 상기 표시부의 일면에 배치되어 복수의 화소를 구비한 표시층, 상기 패드부의 일면에 배치된 패드 전극, 및 상기 표시부의 일면과 반대되는 타면, 및 상기 패드부의 일면과 반대되는 타면에 배치된 금속층을 포함하고, 상기 벤딩부의 두께는 상기 표시부 또는 상기 패드부의 두께보다 작으며, 상기 벤딩부의 평면 형상은 상기 금속층에 의해 결정된다.

Description

표시 장치 및 이를 포함하는 타일형 표시 장치{DISPLAY DEVICE AND TILED DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치 및 이를 포함하는 타일형 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 장치를 대형 크기로 제조하는 경우, 화소 개수의 증가로 인하여 발광 소자의 불량률이 증가할 수 있고, 생산성 또는 신뢰성이 저하될 수 있다. 이를 해결하기 위해, 타일형 표시 장치는 상대적으로 작은 크기를 갖는 복수의 표시 장치를 연결하여 대형 크기의 화면을 구현할 수 있다. 타일형 표시 장치는 서로 인접한 복수의 표시 장치 각각의 비표시 영역 또는 베젤 영역으로 인하여, 복수의 표시 장치 사이의 심(Seam)이라는 경계 부분을 포함할 수 있다. 복수의 표시 장치 사이의 경계 부분은 전체 화면에 하나의 영상을 표시할 경우 전체 화면에 단절감을 주게 되어 영상의 몰입도를 저하시킨다.
본 발명이 해결하고자 하는 과제는 복수의 표시 장치 사이의 경계 부분 또는 비표시 영역이 인지되는 것을 방지함으로써, 복수의 표시 장치 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있는 타일형 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 표시부, 패드부, 및 상기 표시부와 패드부 사이에 배치된 벤딩부를 포함하는 기판, 상기 표시부의 일면에 배치되어 복수의 화소를 구비한 표시층, 상기 패드부의 일면에 배치된 패드 전극, 및 상기 표시부의 일면과 반대되는 타면, 및 상기 패드부의 일면과 반대되는 타면에 배치된 금속층을 포함하고, 상기 벤딩부의 두께는 상기 표시부 또는 상기 패드부의 두께보다 작으며, 상기 벤딩부의 평면 형상은 상기 금속층에 의해 결정된다.
상기 금속층은 건식 식각 내성을 갖는 금속 산화물을 포함하여, 상기 금속층은 식각률은 상기 기판의 식각률보다 낮을 수 있다.
상기 금속층의 열 전도성은 상기 기판의 열 전도성보다 높을 수 있다.
상기 패드부는 상기 벤딩부의 벤딩에 의해 상기 표시부와 두께 방향으로 중첩될 수 있다.
상기 표시 장치는 상기 표시부의 타면에 배치된 금속층 및 상기 패드부의 타면에 배치된 금속층을 덮는 보호 필름을 더 포함할 수 있다.
상기 표시부의 타면에 배치된 금속층을 덮는 보호 필름의 일부와, 상기 패드부의 타면에 배치된 금속층을 덮는 보호 필름의 다른 일부는 상기 벤딩부의 벤딩에 의해 서로 마주할 수 있다.
상기 표시 장치는 상기 패드 전극에 접속되는 연성 필름, 및 상기 연성 필름 상에 배치되는 소스 구동부를 더 포함하고, 상기 연성 필름 및 상기 소스 구동부는 상기 벤딩부의 벤딩에 의해 상기 표시부와 두께 방향으로 중첩될 수 있다.
상기 표시층은 상기 표시부 상에 배치되어 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층, 상기 박막 트랜지스터층 상에 배치되어 상기 적어도 하나의 박막 트랜지스터에 접속된 발광 소자를 포함하는 발광 소자층, 상기 발광 소자층 상에 배치되어 상기 발광 소자와 중첩되는 파장 변환부를 포함하는 파장 변환층, 및 상기 파장 변환층 상에 배치되어 상기 파장 변환부와 중첩되는 컬러 필터를 포함하는 컬러 필터층을 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예의 타일형 표시 장치는 표시부, 패드부, 및 상기 표시부와 패드부 사이에 배치된 벤딩부를 구비한 기판을 포함하는 복수의 표시 장치, 상기 복수의 표시 장치를 결합시키는 결합 부재, 및 상기 복수의 표시 장치 및 상기 결합 부재를 덮는 커버 부재를 포함하고, 상기 복수의 표시 장치 각각은 상기 표시부의 일면에 배치되어 복수의 화소를 구비한 표시층, 상기 패드부의 일면에 배치된 패드 전극, 및 상기 표시부의 일면과 반대되는 타면, 및 상기 패드부의 일면과 반대되는 타면에 배치된 금속층을 포함하며, 상기 벤딩부의 두께는 상기 표시부 또는 상기 패드부의 두께보다 작으며, 상기 벤딩부의 평면 형상은 상기 금속층에 의해 결정된다.
상기 금속층은 건식 식각 내성을 갖는 금속 산화물을 포함하여, 상기 금속층은 식각률은 상기 기판의 식각률보다 낮을 수 있다.
상기 금속층의 열 전도성은 상기 기판의 열 전도성보다 높을 수 있다.
상기 복수의 표시 장치 각각의 벤딩부는 상기 결합 부재와 두께 방향으로 중첩될 수 있다.
상기 복수의 표시 장치 각각의 벤딩부는 인접한 표시 장치들의 표시부 사이에 배치될 수 있다.
상기 복수의 표시 장치 각각은 상기 패드 전극에 접속되는 연성 필름, 및 상기 연성 필름 상에 배치되는 소스 구동부를 더 포함하고, 상기 연성 필름 및 상기 소스 구동부는 상기 표시부와 두께 방향으로 중첩될 수 있다.
상기 패드부는 상기 표시부와 두께 방향으로 중첩될 수 있다.
상기 복수의 표시 장치 각각은 상기 표시부의 타면에 배치된 금속층 및 상기 패드부의 타면에 배치된 금속층을 덮는 보호 필름을 더 포함할 수 있다.
상기 표시부의 타면에 배치된 금속층을 덮는 보호 필름의 일부와, 상기 패드부의 타면에 배치된 금속층을 덮는 보호 필름의 다른 일부는 서로 마주할 수 있다.
상기 표시층은 상기 표시부 상에 배치되어 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층, 상기 박막 트랜지스터층 상에 배치되어 상기 적어도 하나의 박막 트랜지스터에 접속된 발광 소자를 포함하는 발광 소자층, 상기 발광 소자층 상에 배치되어 상기 발광 소자와 중첩되는 파장 변환부를 포함하는 파장 변환층, 및 상기 파장 변환층 상에 배치되어 상기 파장 변환부와 중첩되는 컬러 필터를 포함하는 컬러 필터층을 포함할 수 있다.
복수의 표시 장치 각각은 상기 표시층의 상면 및 측면을 덮는 봉지층을 더 포함하고, 상기 결합 부재는 인접한 표시 장치들 각각의 봉지층들 사이에 배치될 수 있다.
상기 커버 부재는 상기 복수의 표시 장치 각각의 봉지층을 덮을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치 및 이를 포함하는 타일형 표시 장치에 의하면, 표시 장치는 표시부 또는 패드부보다 작은 두께를 갖는 벤딩부를 포함함으로써, 벤딩부의 벤딩 스트레스(Bending Stress)를 감소시킬 수 있다. 또한, 표시 장치는 표시부 또는 패드부로부터 함몰된 벤딩부를 포함함으로써, 복수의 표시 장치 사이의 거리를 감소시켜 복수의 표시 장치 사이의 비표시 영역 또는 경계 부분이 인지되는 것을 방지할 수 있다.
실시예들에 따른 표시 장치 및 이를 포함하는 타일형 표시 장치에 의하면, 표시 장치는 금속층을 포함함으로써, 별도의 마스크를 사용하지 않고 벤딩부를 형성하여 공정 단계 및 공정 시간을 감소시킬 수 있고, 별도의 방열층을 포함하지 않게 되어 표시 장치의 두께를 감소시키고 제조 비용을 감소시킬 수 있다. 또한, 표시 장치는 금속층을 포함함으로써, 별도의 방열층을 포함하는 경우보다 표시 장치의 두께를 감소시켜 벤딩부의 벤딩 시 막분리 현상을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3은 도 2의 절단선 I-I'을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 화소를 나타내는 평면도이다.
도 5는 도 4의 절단선 II-II'을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 발광 소자를 나타내는 도면이다.
도 7은 일 실시예에 따른 타일형 표시 장치의 결합 구조를 나타내는 평면도이다.
도 8은 도 7의 절단선 III-III'을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 표시 장치의 제조 과정의 제1 단계를 나타내는 단면도이다.
도 10은 일 실시예에 따른 표시 장치의 제조 과정의 제2 단계를 나타내는 단면도이다.
도 11은 일 실시예에 따른 표시 장치의 제조 과정의 제3 단계를 나타내는 단면도이다.
도 12는 일 실시예에 따른 표시 장치의 제조 과정의 제4 단계를 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10)를 포함할 수 있다. 복수의 표시 장치(10)는 격자형으로 배열될 수 있으나, 이에 한정되지 않는다. 복수의 표시 장치(10)는 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)으로 연결될 수 있고, 타일형 표시 장치(TD)는 특정 형상을 가질 수 있다. 예를 들어, 복수의 표시 장치(10) 각각은 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 복수의 표시 장치(10)는 서로 다른 크기를 가질 수 있다.
복수의 표시 장치(10) 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치(10)는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 가장자리에 배치되어, 타일형 표시 장치(TD)의 일변을 이룰 수 있다. 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 모서리에 배치될 수 있고, 타일형 표시 장치(TD)의 인접한 두 개의 변을 형성할 수 있다. 또 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 내부에 배치될 수 있고, 다른 표시 장치들(10)에 의해 둘러싸일 수 있다.
복수의 표시 장치(10) 각각은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소를 포함하여 영상을 표시할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있고, 영상을 표시하지 않을 수 있다.
타일형 표시 장치(TD)는 전체적으로 평면적 형상을 가질 수 있으나, 이에 한정되지 않는다. 타일형 표시 장치(TD)는 입체적 형상을 가짐으로써, 사용자에게 입체감을 줄 수 있다. 예를 들어, 타일형 표시 장치(TD)가 입체적 형상을 갖는 경우, 복수의 표시 장치(10) 중 적어도 일부의 표시 장치(10)는 커브드(Curved) 형상을 가질 수 있다. 다른 예를 들어, 복수의 표시 장치(10) 각각은 평면 형상을 갖고 서로 소정의 각도로 연결됨으로써, 타일형 표시 장치(TD)는 입체적 형상을 가질 수 있다.
타일형 표시 장치(TD)는 인접한 표시 장치들(10) 각각의 비표시 영역(NDA)이 연결되어 형성될 수 있다. 복수의 표시 장치(10)는 결합 부재 또는 접착 부재를 통해 서로 연결될 수 있다. 따라서, 복수의 표시 장치(10) 사이의 비표시 영역(NDA)은 인접한 표시 영역들(DA)에 의해 둘러싸일 수 있다. 복수의 표시 장치(10) 각각의 표시 영역(DA) 사이의 거리는 복수의 표시 장치(10) 사이의 비표시 영역(NDA) 또는 복수의 표시 장치(10) 사이의 경계 부분이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 또한, 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 복수의 표시 장치(10) 사이의 비표시 영역(NDA)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 비표시 영역(NDA) 또는 경계 부분이 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)는 표시 영역(DA)에서 복수의 행과 열을 따라 배열된 복수의 화소를 포함할 수 있다. 복수의 화소 각각은 화소 정의막에 의해 정의되는 발광 영역(LA)을 포함할 수 있고, 발광 영역(LA)을 통해 소정의 피크 파장을 갖는 광을 방출할 수 있다. 예를 들어, 표시 장치(10)의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치(10)의 발광 소자에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 소정의 피크 파장을 갖는 광을 표시 장치(10)의 외부로 방출할 수 있다. 제1 발광 영역(LA1)은 제1 색의 광을 방출할 수 있고, 제2 발광 영역(LA2)은 제2 색의 광을 방출할 수 있으며, 제3 발광 영역(LA3)은 제3 색의 광을 방출할 수 있다. 예를 들어, 제1 색의 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있고, 제2 색의 광은 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색의 광은 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광일 수 있으나, 이에 한정되지 않는다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 표시 영역(DA)의 제1 방향(X축 방향)을 따라 순차적으로 반복 배치될 수 있다. 예를 들어, 제1 발광 영역(LA1)의 제1 방향(X축 방향)의 폭은 제2 발광 영역(LA2)의 제1 방향의 폭보다 넓을 수 있고, 제2 발광 영역(LA2)의 제1 방향의 폭은 제3 발광 영역(LA3)의 제1 방향의 폭보다 넓을 수 있다. 다른 예를 들어, 제1 발광 영역(LA1)의 제1 방향(X축 방향)의 폭, 제2 발광 영역(LA2)의 제1 방향의 폭, 및 제3 발광 영역(LA3)의 제1 방향의 폭은 실질적으로 동일할 수 있다.
예를 들어, 제1 발광 영역(LA1)의 면적은 제2 발광 영역(LA2)의 면적보다 넓을 수 있고, 제2 발광 영역(LA2)의 면적은 제3 발광 영역(LA3)의 면적보다 넓을 수 있다. 다른 예를 들어, 제1 발광 영역(LA1)의 면적, 제2 발광 영역(LA2)의 면적, 및 제3 발광 영역(LA3)의 면적은 실질적으로 동일할 수 있다.
표시 장치(10)의 표시 영역(DA)은 복수의 발광 영역(LA)을 둘러싸는 복수의 차광 영역(BA)을 포함할 수 있다. 예를 들어, 표시 영역(DA)은 제1 내지 제3 차광 영역(BA1, BA2, BA3)을 포함할 수 있다. 제1 내지 제3 차광 영역(BA1, BA2, BA3) 각각은 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각의 일측에 배치될 수 있고, 제1 내지 제3 발광 영역(LA1, LA2, LA3)에서 방출되는 광들의 혼색을 방지할 수 있다.
도 3은 도 2의 절단선 I-I'을 따라 자른 단면도이다.
도 3을 참조하면, 표시 장치(10)의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치(10)의 발광 소자(ED)에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
표시 장치(10)는 기판(100), 버퍼층(BF), 표시층(DPL), 및 봉지층(ENC)을 포함할 수 있다.
기판(100)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(100)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 기판(100)은 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다.
버퍼층(BF)은 기판(100) 상에 배치될 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다. 예를 들어, 버퍼층(BF)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
표시층(DPL)은 박막 트랜지스터층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 및 컬러 필터층(CFL)을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 박막 트랜지스터(TFT), 게이트 절연막(GI), 층간 절연막(ILD), 제1 보호층(PAS1), 및 제1 평탄화층(OC1)을 포함할 수 있다.
박막 트랜지스터(TFT)는 버퍼층(BF) 상에 배치될 수 있고, 복수의 화소 각각의 화소 회로를 구성할 수 있다. 예를 들어, 박막 트랜지스터(TFT)는 화소 회로의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다. 박막 트랜지스터(TFT)는 반도체층(ACT), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
반도체층(ACT)은 버퍼층(BF) 상에 마련될 수 있다. 반도체층(ACT)은 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)과 중첩될 수 있다. 반도체층(ACT)은 소스 전극(SE) 및 드레인 전극(DE)과 직접 접촉될 수 있고, 게이트 절연막(GI)을 사이에 두고 게이트 전극(GE)과 마주할 수 있다.
게이트 전극(GE)은 게이트 절연막(GI)의 상부에 배치될 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 반도체층(ACT)과 중첩될 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 층간 절연막(ILD) 상에서 서로 이격되어 배치될 수 있다. 소스 전극(SE)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 반도체층(ACT)의 일단과 접촉될 수 있다. 드레인 전극(DE)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 반도체층(ACT)의 타단과 접촉될 수 있다. 드레인 전극(DE)은 제1 보호층(PAS1) 및 제1 평탄화층(OC1)에 마련된 컨택홀을 통해 발광 부재(EL)의 제1 전극(AE)과 접속될 수 있다.
게이트 절연막(GI)은 반도체층(ACT)의 상부에 마련될 수 있다. 예를 들어, 게이트 절연막(GI)은 반도체층(ACT) 및 버퍼층(BF)의 상부에 배치될 수 있고, 반도체층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연막(GI)은 소스 전극(SE)이 관통하는 컨택홀 및 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다.
층간 절연막(ILD)은 게이트 전극(GE)의 상부에 배치될 수 있다. 예를 들어, 층간 절연막(ILD)은 소스 전극(SE)이 관통하는 컨택홀 및 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 층간 절연막(ILD)의 컨택홀은 게이트 절연막(GI)의 컨택홀과 연결될 수 있다.
제1 보호층(PAS1)은 박막 트랜지스터(TFT)의 상부에 마련되어, 박막 트랜지스터(TFT)를 보호할 수 있다. 예를 들어, 제1 보호층(PAS1)은 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다.
제1 평탄화층(OC1)은 제1 보호층(PAS1)의 상부에 마련되어, 박막 트랜지스터(TFT)의 상단을 평탄화시킬 수 있다. 예를 들어, 제1 평탄화층(OC1)은 발광 부재(EL)의 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 제1 평탄화층(OC1)의 컨택홀은 제1 보호층(PAS1)의 컨택홀과 연결될 수 있다.
발광 소자층(EML)은 발광 부재(EL), 제1 뱅크(BNK1), 제2 뱅크(BNK2), 제2 보호층(PAS2), 및 제2 평탄화층(OC2)을 포함할 수 있다.
발광 부재(EL)는 박막 트랜지스터(TFT) 상에 마련될 수 있다. 발광 부재(EL)는 제1 전극(AE), 제2 전극(CE), 및 발광 소자(ED)를 포함할 수 있다.
제1 전극(AE)은 제1 평탄화층(OC1)의 상부에 마련될 수 있다. 예를 들어, 제1 전극(AE)은 제1 평탄화층(OC1) 상에 배치된 제1 뱅크(BNK1) 상에 배치되어 제1 뱅크(BNK1)를 덮을 수 있다. 제1 전극(AE)은 제2 뱅크(BNK2)에 의해 정의되는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 중 하나의 발광 영역과 중첩되게 배치될 수 있다. 그리고, 제1 전극(AE)은 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속될 수 있다. 제1 전극(AE)은 발광 소자(ED)의 애노드 전극일 수 있으나, 이에 한정되지 않는다.
제2 전극(CE)은 제1 평탄화층(OC1)의 상부에 마련될 수 있다. 예를 들어, 제2 전극(CE)은 제1 평탄화층(OC1) 상에 배치된 제1 뱅크(BNK1) 상에 배치되어 제1 뱅크(BNK1)를 덮을 수 있다. 제2 전극(CE)은 제2 뱅크(BNK2)에 의해 정의되는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 중 하나의 발광 영역과 중첩되게 배치될 수 있다. 예를 들어, 제2 전극(CE)은 전체 화소에 공급되는 공통 전압을 수신할 수 있다. 제2 전극(CE)은 발광 소자(ED)의 캐소드 전극일 수 있으나, 이에 한정되지 않는다.
제1 절연층(IL1)은 서로 인접한 제1 전극(AE)의 일부와 제2 전극(CE)의 일부를 덮을 수 있고, 제1 전극(AE)과 제2 전극(CE)을 절연시킬 수 있다.
발광 소자(ED)는 제1 평탄화층(OC1)의 상부에서 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)는 제1 절연층(IL1) 상에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색의 광을 방출할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에서 방출되는 광은 동일 색을 가질 수 있다. 예를 들어, 복수의 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있다. 따라서, 발광 소자층(EML)은 제3 색의 광 또는 청색 광을 방출할 수 있다.
제2 뱅크(BNK2)은 제1 평탄화층(OC1) 상에 배치되어 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 정의할 수 있다. 예를 들어, 제2 뱅크(BNK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각을 둘러쌀 수 있으나, 이에 한정되지 않는다. 제2 뱅크(BNK2)은 복수의 발광 부재(EL) 각각의 제1 전극(AE) 또는 제2 전극(CE)을 이격 및 절연시킬 수 있다. 제2 뱅크(BNK2)는 제1 내지 제3 차광 영역(BA1, BA2, BA3)에 배치될 수 있다.
제2 보호층(PAS2)은 복수의 발광 부재(EL) 및 제2 뱅크(BNK2) 상에 배치될 수 있다. 제2 보호층(PAS2)은 복수의 발광 부재(EL)를 덮을 수 있고, 복수의 발광 부재(EL)를 보호할 수 있다. 제2 보호층(PAS2)은 외부로부터 수분 또는 공기 등 불순물의 침투를 방지하여 복수의 발광 부재(EL)의 손상을 방지할 수 있다.
제2 평탄화층(OC2)은 제2 보호층(PAS2) 상에 마련되어, 발광 소자층(EML)의 상단을 평탄화시킬 수 있다. 제2 평탄화층(OC2)은 유기 물질을 포함할 수 있다. 예를 들어, 제2 평탄화층(OC2)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다.
파장 변환층(WLCL)은 제1 캡핑층(CAP1), 제1 차광 부재(BK1), 제1 파장 변환부(WLC1), 제2 파장 변환부(WLC2), 광 투과부(LTU), 제2 캡핑층(CAP2), 및 제3 평탄화층(OC3)을 포함할 수 있다.
제1 캡핑층(CAP1)은 발광 소자층(EML)의 제2 평탄화층(OC2) 상에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 하면을 밀봉할 수 있다. 제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 캡핑층(CAP1)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
제1 차광 부재(BK1)는 제1 캡핑층(CAP1) 상의 제1 내지 제3 차광 영역(BA1, BA2, BA3)에 배치될 수 있다. 제1 차광 부재(BK1)는 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다. 제1 차광 부재(BK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 색 재현율을 향상시킬 수 있다. 제1 차광 부재(BK1)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 차광 부재(BK1)는 유기 차광 물질과 발액 성분을 포함할 수 있다. 여기에서, 발액 성분은 불소 함유 단량체 또는 불소 함유 중합체로 이루어질 수 있고, 구체적으로 불소 함유 지방족 폴리카보네이트를 포함할 수 있다. 예를 들어, 제1 차광 부재(BK1)는 발액 성분을 포함한 블랙 유기 물질로 이루어질 수 있다. 제1 차광 부재(BK1)는 발액 성분을 포함한 유기 차광 물질의 코팅 및 노광 공정 등을 통해 형성될 수 있다.
제1 차광 부재(BK1)는 발액 성분을 포함함으로써, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 대응되는 발광 영역(LA)으로 분리시킬 수 있다. 예를 들어, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)가 잉크젯 방식으로 형성되는 경우, 잉크 조성물이 제1 차광 부재(BK1)의 상면에 흐를 수 있다. 이 경우, 제1 차광 부재(BK1)는 발액 성분을 포함함으로써, 잉크 조성물이 각각의 발광 영역으로 흘러가도록 유도할 수 있다. 따라서, 제1 차광 부재(BK1)는 잉크 조성물이 혼합되는 것을 방지할 수 있다.
제1 파장 변환부(WLC1)는 제1 캡핑층(CAP1) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 파장 변환부(WLC1)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다. 예를 들어, 제1 산란체(SCT1)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제1 산란체(SCT1)는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등과 같은 금속 산화물을 포함하거나, 아크릴계 수지 또는 우레탄계 수지 등의 유기 입자를 포함할 수 있다. 제1 산란체(SCT1)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 시프터(WLS1)는 표시 장치(10)에서 제공된 청색 광을 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
예를 들어, 양자점은 반도체 나노 결정 물질일 수 있다. 양자점은 그 조성 및 크기에 따라 특정 밴드 갭을 가져 빛을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
II-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; InZnP, AgInS, CuInS, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InAlP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
예를 들어, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재할 수 있다.
예를 들어, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할과, 양자점에 전기 영동 특성을 부여하기 위한 차징층(Charging Layer)의 역할을 수행할 수 있다. 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(Gradient)를 가질 수 있다. 양자점의 쉘은 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등으로 이루어질 수 있다.
예를 들어, 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또한, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
제1 파장 시프터(WLS1)가 방출하는 광은 45nm 이하, 또는 40nm 이하, 또는 30nm 이하의 발광 파장 스펙트럼 반치폭(Full Width of Half Maximum, FWHM)을 가질 수 있고, 표시 장치(10)가 표시하는 색의 색 순도와 색 재현성을 더욱 개선할 수 있다. 제1 파장 시프터(WLS1)가 방출하는 광은 입사광의 입사 방향과 무관하게 여러 방향을 향하여 방출될 수 있다. 따라서, 제1 발광 영역(LA1)에서 표시되는 적색의 측면 시인성을 향상시킬 수 있다.
발광 소자층(EML)에서 제공된 청색 광의 일부는 제1 파장 시프터(WLS1)에 의해 적색 광으로 변환되지 않고 제1 파장 변환부(WLC1)를 투과할 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 그리고, 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환된 적색 광은 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다. 따라서, 제1 발광 영역(LA1)은 적색 광을 방출할 수 있다.
제2 파장 변환부(WLC2)는 제1 캡핑층(CAP1) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 파장 변환부(WLC2)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(BS2)는 제1 베이스 수지(BS1)와 동일 물질로 이루어지거나, 제1 베이스 수지(BS1)에서 예시된 물질로 이루어질 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제2 산란체(SCT2)는 제1 산란체(SCT1)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다. 제2 산란체(SCT2)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제2 파장 시프터(WLS2)는 입사광의 피크 파장을 제1 파장 시프터(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 시프터(WLS2)는 표시 장치(10)에서 제공된 청색 광을 510nm 내지 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 제2 파장 시프터(WLS2)는 제1 파장 시프터(WLS1)에서 예시된 물질과 동일 취지의 물질을 포함할 수 있다. 제2 파장 시프터(WLS2)의 파장 변환 범위는 제1 파장 시프터(WLS1)의 파장 변환 범위와 다르도록 양자점, 양자 막대 또는 형광체로 이루어질 수 있다.
광 투과부(LTU)는 제1 캡핑층(CAP1) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 광 투과부(LTU)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 광 투과부(LTU)는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 광 투과부(LTU)는 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제3 베이스 수지(BS3)는 제1 또는 제2 베이스 수지(BS1, BS2)와 동일 물질로 이루어지거나, 제1 또는 제2 베이스 수지(BS1, BS2)에서 예시된 물질로 이루어질 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제3 산란체(SCT3)는 제1 또는 제2 산란체(SCT1, SCT2)와 동일 물질로 이루어지거나, 제1 또는 제2 산란체(SCT1, SCT2)에서 예시된 물질로 이루어질 수 있다. 제3 산란체(SCT3)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)는 제2 평탄화층(OC2) 및 제1 캡핑층(CAP1)을 통해 발광 소자층(EML) 상에 배치됨으로써, 표시 장치(10)는 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 용이하게 얼라인될 수 있고, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제2 캡핑층(CAP2)은 제1 및 제2 파장 변환부(WLC1, WLC2), 광 투과부(LTU), 및 제1 차광 부재(BK1)를 덮을 수 있다. 예를 들어, 제2 캡핑층(CAP2)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 밀봉하여 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 손상 또는 오염을 방지할 수 있다. 제2 캡핑층(CAP2)은 제1 캡핑층(CAP1)과 동일 물질로 이루어지거나, 제1 캡핑층(CAP1)에서 예시된 물질로 이루어질 수 있다.
제3 평탄화층(OC3)은 제2 캡핑층(CAP2)의 상부에 배치되어, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 상단을 평탄화시킬 수 있다. 제3 평탄화층(OC3)은 유기 물질을 포함할 수 있다. 예를 들어, 제3 평탄화층(OC3)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다.
컬러 필터층(CFL)은 제2 차광 부재(BK2), 제1 내지 제3 컬러 필터(CF1, CF2, CF3), 및 제3 보호층(PAS3)을 포함할 수 있다.
제2 차광 부재(BK2)는 파장 변환층(WLCL)의 제3 평탄화층(OC3) 상에서, 제1 내지 제3 차광 영역(BA1, BA2, BA3)에 배치될 수 있다. 제2 차광 부재(BK2)는 제1 차광 부재(BK1) 또는 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 제2 차광 부재(BK2)는 광의 투과를 차단할 수 있다. 제2 차광 부재(BK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 색 재현율을 향상시킬 수 있다. 제2 차광 부재(BK2)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 컬러 필터(CF1)는 제3 평탄화층(OC3) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 컬러 필터(CF1)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제1 컬러 필터(CF1)는 제1 파장 변환부(WLC1)와 두께 방향으로 중첩될 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있으며, 적색의 색재(Red Colorant)를 포함할 수 있다. 적색의 색재(Red Colorant)는 적색 염료(Red Dye) 또는 적색 안료(Red Pigment)로 이루어질 수 있다.
제2 컬러 필터(CF2)는 제3 평탄화층(OC3) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제2 컬러 필터(CF2)는 제2 파장 변환부(WLC2)와 두께 방향으로 중첩될 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 녹색의 색재(Green Colorant)를 포함할 수 있다. 녹색의 색재(Green Colorant)는 녹색 염료(Green Dye) 또는 녹색 안료(Green Pigment)로 이루어질 수 있다.
제3 컬러 필터(CF3)는 제3 평탄화층(OC3) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 제3 컬러 필터(CF3)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제3 컬러 필터(CF3)는 광 투과부(LTU)와 두께 방향으로 중첩될 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있으며, 청색의 색재(Blue Colorant)를 포함할 수 있다. 청색의 색재(Blue Colorant)는 청색 염료(Blue Dye) 또는 청색 안료(Blue Pigment)로 이루어질 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 제3 평탄화층(OC3)을 통해 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU) 상에 배치됨으로써, 표시 장치(10)는 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제3 보호층(PAS3)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 덮을 수 있다. 제3 보호층(PAS3)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 보호할 수 있다.
봉지층(ENC)은 컬러 필터층(CFL)의 제3 보호층(PAS3) 상에 배치될 수 있다. 예를 들어, 봉지층(ENC)은 적어도 하나의 무기막을 포함하여, 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(ENC)은 적어도 하나의 유기막을 포함하여, 표시 장치(10)를 먼지와 같은 이물질로부터 보호할 수 있다.
도 4는 일 실시예에 따른 표시 장치의 화소를 나타내는 평면도이다.
도 4를 참조하면, 복수의 화소(SP) 각각은 제1 내지 제3 서브 화소(SP1, SP2, SP3)를 포함할 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 대응될 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각의 발광 소자(ED)는 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 통해 광을 방출할 수 있다.
제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 동일 색의 광을 방출할 수 있다. 예를 들어, 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 동일 종류의 발광 소자(ED)를 포함할 수 있고, 제3 색의 광 또는 청색 광을 방출할 수 있다. 다른 예를 들어, 제1 서브 화소(SP1)는 제1 색의 광 또는 적색 광을 방출할 수 있고, 제2 서브 화소(SP2)는 제2 색의 광 또는 녹색 광을 방출할 수 있으며, 제3 서브 화소(SP3)는 제3 색의 광 또는 청색 광을 방출할 수 있다.
제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 제1 및 제2 전극(AE, CE), 발광 소자(ED), 복수의 접촉 전극(CTE), 및 복수의 제2 뱅크(BNK2)를 포함할 수 있다.
제1 및 제2 전극(AE, CE)은 발광 소자(ED)와 전기적으로 연결되어 소정의 전압을 인가받을 수 있고, 발광 소자(ED)는 특정 파장대의 광을 방출할 수 있다. 제1 및 제2 전극(AE, CE)의 적어도 일부는 화소(SP) 내에 전기장을 형성할 수 있고, 발광 소자(ED)는 전기장에 의해 정렬될 수 있다.
예를 들어, 제1 전극(AE)은 제1 내지 제3 서브 화소(SP1, SP2, SP3) 마다 분리된 화소 전극일 수 있고, 제2 전극(CE)은 제1 내지 제3 서브 화소(SP1, SP2, SP3)에 공통으로 연결된 공통 전극일 수 있다. 제1 전극(AE)과 제2 전극(CE) 중 어느 하나는 발광 소자(ED)의 애노드(Anode) 전극일 수 있고, 다른 하나는 발광 소자(ED)의 캐소드(Cathode) 전극일 수 있다.
제1 전극(AE)은 제1 방향(X축 방향)으로 연장되는 제1 전극 줄기부(AE1), 및 제1 전극 줄기부(AE1)로부터 분지되어 제2 방향(Y축 방향)으로 연장된 적어도 하나의 제1 전극 가지부(AE2)를 포함할 수 있다.
제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각의 제1 전극 줄기부(AE1)는 인접한 서브 화소의 제1 전극 줄기부(AE1)와 이격될 수 있고, 제1 전극 줄기부(AE1)는 제1 방향(X축 방향)으로 인접한 서브 화소의 제1 전극 줄기부(AE1)와 가상의 연장 선 상에 배치될 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각의 제1 전극 줄기부(AE1)는 서로 다른 신호를 인가받을 수 있고, 독립적으로 구동될 수 있다.
제1 전극 가지부(AE2)는 제1 전극 줄기부(AE1)로부터 분지되어 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 전극 가지부(AE2)의 일단은 제1 전극 줄기부(AE1)에 연결될 수 있고, 제1 전극 가지부(AE2)의 타단은 제1 전극 줄기부(AE1)와 대향하는 제2 전극 줄기부(CE1)와 이격될 수 있다.
제2 전극(CE)은 제1 방향(X축 방향)으로 연장되는 제2 전극 줄기부(CE1), 및 제2 전극 줄기부(CE1)로부터 분지되어 제2 방향(Y축 방향)으로 연장된 제2 전극 가지부(CE2)를 포함할 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각의 제2 전극 줄기부(CE1)는 인접한 서브 화소의 제2 전극 줄기부(CE1)와 접속될 수 있다. 제2 전극 줄기부(CE1)는 제1 방향(X축 방향)으로 연장되어 복수의 화소(SP)를 가로지를 수 있다. 제2 전극 줄기부(CE1)는 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(CE2)는 제1 전극 가지부(AE2)와 이격되어 대향할 수 있다. 제2 전극 가지부(CE2)의 일단은 제2 전극 줄기부(CE1)에 연결될 수 있고, 제2 전극 가지부(CE2)의 타단은 제1 전극 줄기부(AE1)와 이격될 수 있다.
제1 전극(AE)은 제1 컨택홀(CNT1)을 통해 표시 장치(10)의 박막 트랜지스터층(TFTL)과 전기적으로 연결될 수 있고, 제2 전극(CE)은 제2 컨택홀(CNT2)을 통해 표시 장치(10)의 박막 트랜지스터층(TFTL)과 전기적으로 연결될 수 있다. 예를 들어, 제1 컨택홀(CNT1)은 복수의 제1 전극 줄기부(AE1) 각각에 배치될 수 있고, 제2 컨택홀(CNT2)은 제2 전극 줄기부(CE1)에 배치될 수 있으나, 이에 한정되지 않는다.
제2 뱅크(BNK2)는 복수의 화소(SP) 간의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(AE1)는 제2 뱅크(BNK2)를 기준으로 서로 이격될 수 있다. 제2 뱅크(BNK2)는 제2 방향(Y축 방향)으로 연장될 수 있고, 제1 방향(X축 방향)으로 배열된 화소들(SP)의 경계에 배치될 수 있다. 추가적으로, 제2 뱅크(BNK2)는 제2 방향(Y축 방향)으로 배열된 화소들(SP)의 경계에도 배치될 수 있다. 제2 뱅크(BNK2)는 복수의 화소(SP)의 경계를 정의할 수 있다.
제2 뱅크(BNK2)는 표시 장치(10)의 제조 시, 발광 소자(ED)가 분산된 잉크를 분사할 때 잉크가 화소들(SP)의 경계를 넘는 것을 방지할 수 있다. 제2 뱅크(BNK2)는 서로 다른 발광 소자들(ED)이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다.
발광 소자(ED)는 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다. 예를 들어, 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)에 접속될 수 있고, 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)에 접속될 수 있다.
복수의 발광 소자(ED)는 서로 이격되게 배치될 수 있고, 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자들(ED)이 이격되는 간격은 특별히 제한되지 않는다. 복수의 발광 소자(ED) 중 일부의 발광 소자들(ED)은 인접하게 배치될 수 있고, 다른 일부의 발광 소자들(ED)은 일정 간격으로 이격될 수 있으며, 또 다른 일부의 발광 소자들(ED)은 불균일한 밀집도를 가지되 특정 방향으로 정렬될 수 있다. 예를 들어, 복수의 발광 소자(ED) 각각은 제1 전극 가지부(AE2) 또는 제2 전극 가지부(CE2)가 연장된 방향과 수직한 방향으로 배치될 수 있다. 다른 예를 들어, 복수의 발광 소자(ED) 각각은 제1 전극 가지부(AE2) 또는 제2 전극 가지부(CE2)가 연장된 방향과 비스듬한 방향으로 배치될 수도 있다.
복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광 또는 동일 색의 광을 방출할 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3)는 동일 색의 광을 방출할 있다. 예를 들어, 복수의 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있다. 따라서, 표시 장치(10)의 발광 소자층(EML)은 제3 색의 광 또는 청색 광을 방출할 수 있다. 다른 예를 들어, 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 서로 다른 활성층을 갖는 발광 소자(ED)를 포함하여 서로 다른 색의 광을 방출할 수 있다.
접촉 전극(CTE)은 제1 및 제2 접촉 전극(CTE1, CTE2)을 포함할 수 있다. 제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2)와 발광 소자(ED)의 일부를 덮을 수 있고, 제1 전극 가지부(AE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다. 제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2)와 발광 소자(ED)의 다른 일부를 덮을 수 있고, 제2 전극 가지부(CE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다.
제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2) 상에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 접촉 전극(CTE1)은 발광 소자(ED)의 일단과 접촉될 수 있다. 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)과 전기적으로 연결될 수 있다.
제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2) 상에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 제2 접촉 전극(CTE2)은 제1 접촉 전극(CTE1)과 제1 방향(X축 방향)으로 이격될 수 있다. 제2 접촉 전극(CTE2)은 발광 소자(ED)의 타단과 접촉될 수 있다. 발광 소자(ED)는 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)과 전기적으로 연결될 수 있다.
예를 들어, 제1 및 제2 접촉 전극(CTE1, CTE2) 각각의 폭은 제1 및 제2 전극 가지부(AE2, CE2) 각각의 폭보다 클 수 있다. 다른 예를 들어, 제1 및 제2 접촉 전극(CTE1, CTE2) 각각은 제1 및 제2 전극 가지부(AE2, CE2) 각각의 일측을 덮을 수 있다.
도 5는 도 4의 절단선 II-II'을 따라 자른 단면도이다.
도 5를 참조하면, 표시 장치(10)의 발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있고, 제1 내지 제3 절연층(IL1, IL2, IL3)을 포함할 수 있다.
복수의 제1 뱅크(BNK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 배치될 수 있다. 복수의 제1 뱅크(BNK1) 각각은 제1 전극(AE) 또는 제2 전극(CE)에 대응될 수 있다. 제1 및 제2 전극(AE, CE) 각각은 대응되는 제1 뱅크(BNK1) 상에 배치될 수 있다. 예를 들어, 제1 및 제2 전극 가지부(AE2, CE2) 각각은 대응되는 제1 뱅크(BNK1) 상에 배치될 수 있다. 제1 뱅크(BNK1)는 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다.
복수의 제1 뱅크(BNK1)는 제1 평탄화층(OC1) 상에 배치될 수 있고, 복수의 제1 뱅크(BNK1) 각각의 측면은 제1 평탄화층(OC1)으로부터 경사질 수 있다. 예를 들어, 제1 및 제2 전극(AE, CE) 각각은 반사율이 높은 물질을 포함할 수 있고, 제1 뱅크(BNK1)의 경사면 상에 배치되어 발광 소자(ED)에서 방출된 광을 표시 장치(10)의 상부 방향으로 반사시킬 수 있다.
도 5를 도 4에 결부하면, 제1 전극 줄기부(AE1)는 제1 평탄화층(OC1)을 관통하는 제1 컨택홀(CNT1)을 포함할 수 있다. 제1 전극 줄기부(AE1)는 제1 컨택홀(CNT1)을 통해 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 따라서, 제1 전극(AE)은 박막 트랜지스터(TFT)로부터 소정의 전기 신호를 수신할 수 있다.
제2 전극 줄기부(CE1)는 제1 방향(X축 방향)으로 연장될 수 있고, 발광 소자(ED)가 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(CE1)는 제1 평탄화층(OC1)을 관통하는 제2 컨택홀(CNT2)을 포함할 수 있다. 제2 전극 줄기부(CE1)는 제2 컨택홀(CNT2)을 통해 전원 전극과 전기적으로 연결될 수 있다. 제2 전극(CE)은 전원 전극으로부터 소정의 전기 신호를 수신할 수 있다.
제1 및 제2 전극(AE, CE)은 투명 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극(AE, CE) 각각은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin-Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다.
제1 및 제2 전극(AE, CE)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극(AE, CE)은 반사율이 높은 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 제1 및 제2 전극(AE, CE)은 발광 소자(ED)로부터 입사되는 광을 표시 장치(10)의 상부로 반사시킬 수 있다.
제1 및 제2 전극(AE, CE)은 투명 전도성 물질과 반사율이 높은 금속 각각이 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수 있다. 예를 들어, 제1 및 제2 전극(AE, CE)은 ITO/은(Ag)/ITO/IZO의 적층 구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있으나, 이에 한정되지 않는다.
제1 절연층(IL1)은 제1 평탄화층(OC1), 제1 전극(AE), 및 제2 전극(CE) 상에 배치될 수 있다. 제1 절연층(IL1)은 제1 및 제2 전극(AE, CE) 각각의 일부를 덮을 수 있다. 예를 들어, 제1 절연층(IL1)은 제1 및 제2 전극(AE, CE) 중 제1 뱅크(BNK1)의 상면에 대응되는 부분을 노출시킬 수 있고, 제1 및 제2 전극(AE, CE) 중 상면에 대응되지 않는 일부를 덮을 수 있다. 따라서, 제1 절연층(IL1)은 제1 뱅크(BNK1)의 상면에 대응되는 제1 및 제2 전극(AE, CE)의 일부를 노출시키는 개구부를 포함할 수 있다.
예를 들어, 제1 절연층(IL1)은 무기 절연성 물질을 포함할 수 있고, 제1 및 제2 전극(AE, CE)의 사이에서 함몰된 단차를 포함할 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1)의 함몰된 단차를 채울 수 있다. 따라서, 제2 절연층(IL2)은 제1 절연층(IL1)의 상면을 평탄화시킬 수 있고, 발광 소자(ED)는 제1 및 제2 절연층(IL1, IL2) 상에 배치될 수 있다.
제1 절연층(IL1)은 제1 및 제2 전극(AE, CE)을 보호할 수 있고, 제1 및 제2 전극(AE, CE)을 상호 절연시킬 수 있다. 제1 절연층(IL1)은 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수 있다.
발광 소자(ED)는 제1 및 제2 절연층(IL1, IL2) 상에서, 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다. 예를 들어, 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)에 접속될 수 있고, 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)에 접속될 수 있다.
제3 절연층(IL3)은 제1 및 제2 전극(AE, CE) 사이에 배치된 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 제3 절연층(IL3)은 발광 소자(ED)의 외면을 부분적으로 덮을 수 있다. 제3 절연층(IL3)은 발광 소자(ED)를 보호할 수 있다.
접촉 전극(CTE)은 제1 및 제2 접촉 전극(CTE1, CTE2)을 포함할 수 있다. 제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2)와 발광 소자(ED)의 일부를 덮을 수 있고, 제1 전극 가지부(AE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다. 제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2)와 발광 소자(ED)의 다른 일부를 덮을 수 있고, 제2 전극 가지부(CE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다.
제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2) 상에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 접촉 전극(CTE1)은 발광 소자(ED)의 일단과 접촉될 수 있다. 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)과 전기적으로 연결될 수 있다.
제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2) 상에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 제2 접촉 전극(CTE2)은 제1 접촉 전극(CTE1)과 제1 방향(X축 방향)으로 이격될 수 있다. 제2 접촉 전극(CTE2)은 발광 소자(ED)의 타단과 접촉될 수 있다. 발광 소자(ED)는 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)과 전기적으로 연결될 수 있다.
접촉 전극(CTE)은 전도성 물질을 포함할 수 있다. 예를 들어, 접촉 전극(CTE)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있으나, 이에 한정되지 않는다.
도 6은 일 실시예에 따른 발광 소자를 나타내는 도면이다.
도 6을 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있다. 예를 들어, 발광 소자(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가질 수 있고, 무기물을 포함하는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 형성된 전계에 따라 두 전극 사이에서 정렬될 수 있다.
발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예를 들어, 발광 소자(ED)는 원통형 또는 로드형(Rod)일 수 있다. 다른 예를 들어, 발광 소자(ED)는 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 부분적으로 경사진 형상을 갖는 등 다양한 형태를 가질 수 있다. 발광 소자(ED)의 복수의 반도체는 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(ED)는 제1 반도체층(111), 제2 반도체층(113), 활성층(115), 전극층(117), 및 절연막(118)을 포함할 수 있다.
제1 반도체층(111)은 n형 반도체일 수 있다. 예를 들어, 발광 소자(ED)가 청색 광을 방출하는 경우, 제1 반도체층(111)은 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 물질을 포함할 수 있다. 제1 반도체층(111)은 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 하나의 반도체 물질을 포함할 수 있다. 제1 반도체층(111)은 Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. 제1 반도체층(111)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(111)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 한정되지 않는다.
제2 반도체층(113)은 활성층(115) 상에 배치될 수 있다. 예를 들어, 발광 소자(ED)가 청색 또는 녹색 광을 방출하는 경우, 제2 반도체층(113)은 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층(113)은 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 하나의 반도체 물질을 포함할 수 있다. 제2 반도체층(113)은 Mg, Zn, Ca, Se, Ba 등의 p형 도펀트가 도핑될 수 있다. 제2 반도체층(113)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(113)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 한정되지 않는다.
제1 및 제2 반도체층(111, 113) 각각은 하나의 층으로 구성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 제1 및 제2 반도체층(111, 113) 각각은 클래드층(Clad Layer) 또는 TSBR(Tensile Strain Barrier Reducing)층을 포함하는 복수의 층을 가질 수 있다.
활성층(115)은 제1 및 제2 반도체층(111, 113) 사이에 배치될 수 있다. 활성층(115)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(115)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum Layer)과 우물층(Well Layer)이 서로 교번적으로 복수 개 적층될 수 있다. 활성층(115)은 제1 및 제2 반도체층(111, 113)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 발광할 수 있다. 예를 들어, 활성층(115)이 청색 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 활성층(115)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN 등의 물질을 포함할 수 있고, 우물층은 GaN 또는 AlInN 등의 물질을 포함할 수 있다. 활성층(115)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함함으로써, 청색 광을 방출할 수 있다.
다른 예를 들어, 활성층(115)은 밴드 갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드 갭 에너지가 작은 반도체 물질이 서로 교번적으로 적층된 구조를 가질 수 있고, 방출하는 광의 파장대에 따라 3족 내지 5족 반도체 물질들을 포함할 수 있다. 활성층(115)이 방출하는 광은 청색 광으로 제한되지 않고, 경우에 따라 적색 또는 녹색의 광을 방출할 수 있다. 활성층(115)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 한정되지 않는다.
활성층(115)에서 방출되는 광은 발광 소자(ED)의 길이 방향으로 방출될 수 있고, 양 측면으로도 방출될 수 있다. 활성층(115)에서 방출되는 광은 방향성이 제한되지 않을 수 있다.
전극층(117)은 오믹(Ohmic) 접촉 전극일 수 있다. 다른 예를 들어, 전극층(117)은 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(117)을 포함할 수 있다. 전극층(117)은 발광 소자(ED)가 전극 또는 접촉 전극(CTE)과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 접촉 전극(CTE) 사이의 저항을 감소시킬 수 있다. 전극층(117)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(117)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중 적어도 하나를 포함할 수 있다. 전극층(117)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
절연막(118)은 복수의 반도체층 및 전극층들의 외면을 둘러쌀 수 있다. 절연막(118)은 활성층(115)의 외면을 둘러쌀 수 있고, 발광 소자(ED)가 연장된 방향으로 연장될 수 있다. 절연막(118)은 발광 소자(ED)를 보호할 수 있다. 예를 들어, 절연막(118)은 발광 소자(ED)의 측면을 둘러쌀 수 있고, 발광 소자(ED)의 길이 방향의 양 단을 노출시킬 수 있다.
절연막(118)은 절연 특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 따라서, 절연막(118)은 활성층(115)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(118)은 활성층(115)을 포함하여 발광 소자(ED)의 외면을 보호함으로써, 발광 효율의 저하를 방지할 수 있다.
절연막(118)의 외면은 표면 처리될 수 있다. 발광 소자(ED)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 절연막(118)의 표면은 소수성 또는 친수성 처리됨으로써, 발광 소자(ED)는 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지할 수 있다.
도 7은 일 실시예에 따른 타일형 표시 장치의 결합 구조를 나타내는 평면도이고, 도 8은 도 7의 절단선 III-III'을 따라 자른 단면도이다. 이하에서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 7 및 도 8을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10), 결합 부재(20), 및 커버 부재(30)를 포함할 수 있다. 예를 들어, 타일형 표시 장치(TD)는 제1 내지 제4 표시 장치(10-1~10-4)를 포함할 수 있으나, 표시 장치(10)의 개수는 도 7의 실시예에 한정되지 않는다. 표시 장치(10)의 개수는 표시 장치(10) 및 타일형 표시 장치(TD) 각각의 크기에 따라 결정될 수 있다.
제1 및 제2 표시 장치(10) 각각은 기판(100), 버퍼층(BF), 표시층(DPL), 봉지층(ENC), 금속층(MSK), 보호 필름(PF), 패드 전극(PD), 접속 필름(ACF), 연성 필름(210), 및 소스 구동부(220)를 포함할 수 있다.
기판(100)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(100)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 기판(100)은 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다.
기판(100)은 표시부(DP), 벤딩부(BP), 및 패드부(PP)를 포함할 수 있다.
표시부(DP)는 표시 장치(10)의 표시 영역(DA)에 대응될 수 있다. 표시 장치(10)의 박막 트랜지스터층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 컬러 필터층(CFL), 및 봉지층(ENC)은 표시부(DP) 상에 순차적으로 적층될 수 있다. 따라서, 표시부(DP)는 표시 장치(10)의 표시층(DPL)을 지지할 수 있다.
벤딩부(BP)는 표시부(DP)의 일측으로부터 연장될 수 있다. 벤딩부(BP)는 표시부(DP)와 패드부(PP) 사이에 배치될 수 있다. 벤딩부(BP)의 두께는 표시부(DP)의 두께 또는 패드부(PP)의 두께보다 작을 수 있다. 벤딩부(BP)의 하단은 표시부(DP)의 하단 또는 패드부(PP)의 하단으로부터 함몰될 수 있다. 벤딩부(BP)의 하단은 표시부(DP)의 하단 또는 패드부(PP)의 하단으로부터 단차를 가질 수 있다. 표시 장치(10)는 표시부(DP) 또는 패드부(PP)보다 작은 두께를 갖는 벤딩부(BP)를 포함함으로써, 벤딩부(BP)의 벤딩 스트레스(Bending Stress)를 감소시킬 수 있다. 또한, 표시 장치(10)는 표시부(DP) 또는 패드부(PP)로부터 함몰된 벤딩부(BP)를 포함함으로써, 복수의 표시 장치(10) 사이의 거리를 감소시켜 복수의 표시 장치(10) 사이의 비표시 영역 또는 경계 부분이 인지되는 것을 방지할 수 있다.
벤딩부(BP)는 표시부(DP)와 패드부(PP)의 사이에서 기판(100)의 하부가 제거됨으로써 형성될 수 있다. 예를 들어, 벤딩부(BP)는 건식 식각 공정(Dry Etching Process)을 통해 기판(100)의 하부를 제거함으로써 형성될 수 있으나, 이에 한정되지 않는다. 표시 장치(10)는 건식 식각 공정을 이용함으로써, 표시부(DP)와 패드부(PP)의 일부를 제거하지 않고 벤딩부(BP)를 정밀하게 형성할 수 있다. 벤딩부(BP)는 기판(100)의 식각 특성에 부합되는 공정 가스 및 고주파 전원을 이용하여 식각될 수 있다. 벤딩부(BP)는 공정 가스의 플라즈마 상태에서 발생된 전자 또는 이온과 기판(100)과의 물리적 또는 화학적 반응을 통해 식각될 수 있다.
벤딩부(BP)의 평면 형상 및 면적은 금속층(MSK)에 의해 결정될 수 있다. 벤딩부(BP)의 형성 과정에서, 금속층(MSK)은 마스크로서 사용될 수 있다. 따라서, 금속층(MSK)은 벤딩부(BP)의 평면 형상 및 면적을 결정하는 마스크의 역할을 수행할 수 있다.
버퍼층(BF), 게이트 절연막(GI), 층간 절연막(ILD), 및 제1 보호층(PAS1)은 벤딩부(BP) 상에 순차적으로 적층될 수 있다. 벤딩부(BP)는 패드부(PP) 상에 배치된 패드 전극(PD)과 표시부(DP) 상에 배치된 박막 트랜지스터(TFT)를 연결하는 연결 배선(미도시)을 지지할 수 있다. 연결 배선은 게이트 절연막(GI) 또는 층간 절연막(ILD) 상에 배치될 수 있다. 예를 들어, 연결 배선은 박막 트랜지스터(TFT)의 게이트 전극(GE), 소스 전극(SE), 또는 드레인 전극(DE)과 동일 층에 배치될 수 있다. 연결 배선은 복수의 데이터 라인에 접속되어 데이터 전압을 공급할 수 있고, 복수의 스캔 라인에 접속되어 스캔 신호를 공급할 수 있다. 예를 들어, 접속 배선(CWL)은 박막 트랜지스터(TFT)의 소스 전극(SE) 또는 드레인 전극(DE)과 동일 층에서 동일 물질로 형성될 수 있으나, 이에 한정되지 않는다. 따라서, 연결 배선은 패드 전극(PD)과 박막 트랜지스터(TFT)의 게이트 전극(GE), 소스 전극(SE), 또는 드레인 전극(DE)을 접속시킬 수 있다.
패드부(PP)는 기판(100)의 가장자리에 배치될 수 있다. 패드부(PP)는 벤딩부(BP)의 벤딩에 의해 표시부(DP)와 두께 방향 또는 Z축 방향으로 중첩될 수 있다. 버퍼층(BF), 게이트 절연막(GI), 층간 절연막(ILD), 및 제1 보호층(PAS1)은 패드부(PP) 상에 순차적으로 적층될 수 있다. 패드부(PP)는 제1 보호층(PAS1) 상에 배치된 패드 전극(PD)을 지지할 수 있다. 벤딩부(BP)를 지나는 연결 배선은 패드부(PP)까지 연장될 수 있고, 컨택홀을 통해 패드 전극(PD)에 접속될 수 있다.
금속층(MSK)은 기판(100)의 하면에 배치될 수 있다. 금속층(MSK)은 표시층(DPL)이 배치된 표시부(DP)의 일면과 반대되는 타면에 배치될 수 있다. 금속층(MSK)은 패드 전극(PD)이 배치된 패드부(PP)의 일면과 반대되는 타면에 배치될 수 있다. 금속층(MSK)은 벤딩부(BP)가 형성되기 전에 표시부(DP)의 하면 및 패드부(PP)의 하면에 배치될 수 있다.
금속층(MSK)은 건식 식각 내성을 갖는 금속 산화물을 포함할 수 있다. 금속층(MSK)의 식각률은 기판(100)의 식각률보다 낮을 수 있다. 금속층(MSK)은 건식 식각 내성을 가짐으로써, 벤딩부(BP)의 형성 과정에서 마스크의 역할을 수행할 수 있다. 금속층(MSK)은 벤딩부(BP)의 위치, 형상, 및 크기를 결정할 수 있다. 금속층(MSK)은 기판(100)의 하부를 식각하는 과정에서, 식각되는 영역을 결정할 수 있다. 예를 들어, 금속층(MSK)은 건식 식각 공정(Dry Etching Process)에서 기판(100)의 하부를 식각하기 위한 마스크로 사용될 수 있다. 금속층(MSK)은 알루미늄(Al), 구리(Cu), 니켈(Ni), 페라이트(Ferrite), 또는 은(Ag)을 포함하는 금속 박막으로 형성될 수 있으나, 이에 한정되지 않는다.
금속층(MSK)은 표시 장치(10) 내부에서 발생된 열을 외부로 방출할 수 있다. 금속층(MSK)의 열 전도성은 기판(100)의 열 전도성보다 높을 수 있다. 금속층(MSK)은 박막 트랜지스터층(TFTL) 또는 발광 소자층(EML)에서 발생된 열이 기판(100)을 통해 전달되는 경우, 열을 표시 장치(10)의 외부로 방출할 수 있다.
따라서, 표시 장치(10)는 금속층(MSK)을 포함함으로써, 별도의 마스크를 사용하지 않고 벤딩부(BP)를 형성하여 공정 단계 및 공정 시간을 감소시킬 수 있고, 별도의 방열층을 포함하지 않게 되어 표시 장치(10)의 두께를 감소시키고 제조 비용을 감소시킬 수 있다. 또한, 표시 장치(10)는 금속층(MSK)을 포함함으로써, 별도의 방열층을 포함하는 경우보다 표시 장치(10)의 두께를 감소시켜 벤딩부(BP)의 벤딩 시 막분리 현상을 방지할 수 있다.
보호 필름(PF)은 금속층(MSK) 상에 배치될 수 있다. 보호 필름(PF)은 표시부(DP)를 덮는 금속층(MSK) 및 패드부(PP)를 덮는 금속층(MSK) 상에 배치될 수 있다. 표시부(DP)에 대응되는 금속층(MSK)을 덮는 보호 필름(PF)의 일부와, 패드부(PP)에 대응되는 금속층(MSK)을 덮는 보호 필름(PF)의 다른 일부는 벤딩부(BP)의 벤딩에 의해 서로 마주할 수 있다. 패드부(PP)에 대응되는 보호 필름(PF)은 접착 부재(AM)에 의해 표시부(DP)에 대응되는 보호 필름(PF)의 하면에 부착될 수 있다. 패드부(PP)에 대응되는 보호 필름(PF)은 표시부(DP)에 대응되는 보호 필름(PF)의 하면에 부착되어 고정 및 지지될 수 있다. 보호 필름(PF)은 벤딩부(BP)의 벤딩에 의해 두께 방향 또는 Z축 방향으로 중첩되는 금속층(MSK) 및 기판(100)을 보호할 수 있다.
패드 전극(PD)은 패드부(PP) 상에 배치될 수 있다. 버퍼층(BF), 게이트 절연막(GI), 층간 절연막(ILD), 제1 보호층(PAS1), 및 패드 전극(PD)은 패드부(PP) 상에 순차적으로 적층될 수 있다. 패드 전극(PD)은 제1 보호층(PAS1) 상에 노출될 수 있고, 컨택홀을 통해 벤딩부(BP)를 지나는 연결 배선에 접속될 수 있다.
접속 필름(ACF)은 연성 필름(210)을 패드 전극(PD)에 부착시킬 수 있다. 접속 필름(ACF)의 일면은 패드 전극(PD)에 부착되고, 접속 필름(ACF)의 타면은 연성 필름(210)에 부착될 수 있다. 예를 들어, 접속 필름(ACF)은 패드 전극(PD) 전체를 덮을 수 있으나, 이에 한정되는 것은 아니다.
접속 필름(ACF)은 이방성 도전 필름(Anisotropic Conductive Film)을 포함할 수 있다. 접속 필름(ACF)이 이방성 도전 필름을 포함하는 경우, 접속 필름(ACF)은 패드 전극(PD)와 연성 필름(210)의 컨택 패드가 접촉되는 영역에서 도전성을 가질 수 있고, 연성 필름(210)을 패드 전극(PD)에 전기적으로 연결시킬 수 있다.
연성 필름(210)은 패드부(PP) 상에 배치될 수 있다. 연성 필름(210)은 일측은 패드 전극(PD)에 접속될 수 있고, 연성 필름(210)의 타측은 소스 회로 보드(미도시)에 접속될 수 있다. 연성 필름(210)은 소스 구동부(220)의 신호를 표시 장치(10)에 전송할 수 있다. 예를 들어, 소스 구동부(220)는 집적 회로(Integrated Circuit, IC)일 수 있다. 소스 구동부(220)는 타이밍 제어부의 소스 제어 신호를 기초로 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환할 수 있고, 연성 필름(210)을 통해 표시 영역(DA)의 데이터 라인에 공급할 수 있다.
결합 부재(20)는 복수의 표시 장치(10)의 사이마다 배치되어, 인접한 표시 장치들(10)의 측면을 서로 결합시킬 수 있다. 결합 부재(20)는 격자 형태로 배열된 제1 내지 제4 표시 장치(10-1~10-4)를 측면끼리 연결함으로써, 타일형 표시 장치(TD)를 구현할 수 있다. 결합 부재(20)는 서로 인접한 표시 장치들(10) 각각의 기판(100) 및 봉지층(ENC)의 측면을 결합시킬 수 있다. 도 8에서, 결합 부재(20)는 제1 및 제2 표시 장치(10-1, 10-2)의 봉지층(ENC)의 측면, 기판(100)의 측면, 금속층(MSK)의 측면, 및 보호 필름(PF)의 측면을 결합시킬 수 있다.
예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 접착제 또는 양면 테이프로 이루어짐으로써, 복수의 표시 장치(10) 사이의 간격을 최소화할 수 있다. 다른 예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 결합 프레임으로 이루어짐으로써, 복수의 표시 장치(10) 사이의 간격을 최소화할 수 있다. 따라서, 타일형 표시 장치(TD)는 사용자가 복수의 표시 장치(10) 사이의 비표시 영역(NDA) 또는 경계 부분을 인지하는 것을 방지할 수 있다.
커버 부재(30)는 복수의 표시 장치(10) 및 결합 부재(20)의 상면에 배치되어, 복수의 표시 장치(10) 및 결합 부재(20)를 커버할 수 있다. 예를 들어, 커버 부재(30)는 복수의 표시 장치(10) 각각의 봉지층(ENC)의 상면에 배치될 수 있다. 커버 부재(30)는 타일형 표시 장치(TD)의 상면을 보호할 수 있다.
도 9는 일 실시예에 따른 표시 장치의 제조 과정의 제1 단계를 나타내는 단면도이다.
도 9를 참조하면, 기판(100)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(100)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 기판(100)은 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다. 기판(100)은 표시부(DP) 및 패드부(PP)를 포함할 수 있다.
표시부(DP)는 표시 장치(10)의 표시 영역(DA)에 대응될 수 있다. 표시 장치(10)의 박막 트랜지스터층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 컬러 필터층(CFL), 및 봉지층(ENC)은 표시부(DP) 상에 순차적으로 적층될 수 있다. 따라서, 표시부(DP)는 표시 장치(10)의 표시층(DPL)을 지지할 수 있다.
패드부(PP)는 기판(100)의 가장자리에 배치될 수 있다. 패드부(PP)는 표시부(DP)와 이격될 수 있다. 버퍼층(BF), 게이트 절연막(GI), 층간 절연막(ILD), 제1 보호층(PAS1), 및 패드 전극(PD)은 패드부(PP) 상에 순차적으로 적층될 수 있다. 패드부(PP)는 제1 보호층(PAS1) 상에 배치된 패드 전극(PD)을 지지할 수 있다. 패드부(PP)는 연결 배선을 통해 표시부(DP) 상에 배치된 박막 트랜지스터(TFT)에 접속될 수 있다.
도 10은 일 실시예에 따른 표시 장치의 제조 과정의 제2 단계를 나타내는 단면도이다.
도 10을 참조하면, 표시 장치(10)의 봉지층(ENC)은 캐리어 기판(CS) 상에 안착될 수 있다. 캐리어 기판(CS)은 기판(100)의 식각 공정에서 표시 장치(10)를 임시로 지지할 수 있다. 표시 장치(10)의 봉지층(ENC)이 캐리어 기판(CS) 상에 안착되면, 표시층(DPL)과 마주하는 기판(100)의 일면과 반대되는 타면이 노출될 수 있다.
금속층(MSK)은 표시층(DPL)과 마주하는 표시부(DP)의 일면과 반대되는 타면, 및 패드 전극(PD)과 마주하는 패드부(PP)의 일면과 반대되는 타면에 배치될 수 있다. 금속층(MSK)을 이루는 물질은 기판(100)의 타면에 도포된 후 패터닝될 수 있다. 예를 들어, 금속층(MSK)을 이루는 물질은 기판(100)의 타면에 배치될 수 있고, 포토 레지스트 공정을 이용하여 패터닝될 수 있다.
예를 들어, 금속층(MSK)을 이루는 물질은 네거티브 포토 레지스트(Negative Photoresist)일 수 있다. 금속층(MSK)을 이루는 물질은 기판(100)의 타면 전체에 마련될 수 있고, 마스크 부재가 금속층(MSK)이 마련될 영역을 제외하여 배치될 수 있다. 광이 마스크 부재와 금속층(MSK)을 향하여 조사되면 금속층(MSK) 이외의 영역이 용해됨으로써, 금속층(MSK)이 마련될 수 있다.
다른 예를 들어, 금속층(MSK)을 이루는 물질은 포지티브 포토 레지스트(Positive Photoresist)일 수 있다. 마스크 부재는 금속층(MSK)이 마련될 영역에 배치될 수 있다. 광이 마스크 부재와 금속층(MSK)을 향하여 조사되면 금속층(MSK) 이외의 영역이 용해됨으로써, 금속층(MSK)이 마련될 수 있다.
금속층(MSK)은 건식 식각 내성을 갖는 금속 산화물을 포함할 수 있다. 금속층(MSK)의 식각률은 기판(100)의 식각률보다 낮을 수 있다. 금속층(MSK)은 건식 식각 내성을 가짐으로써, 벤딩부(BP)의 형성 과정에서 마스크의 역할을 수행할 수 있다. 금속층(MSK)은 벤딩부(BP)의 위치, 형상, 및 크기를 결정할 수 있다. 금속층(MSK)은 기판(100)의 하부를 식각하는 과정에서, 식각되는 영역을 결정할 수 있다. 예를 들어, 금속층(MSK)은 건식 식각 공정(Dry Etching Process)에서 기판(100)의 하부를 식각하기 위한 마스크로 사용될 수 있다. 금속층(MSK)은 알루미늄(Al) 및 구리(Cu) 등과 같은 금속을 포함할 수 있으나, 이에 한정되지 않는다.
도 11은 일 실시예에 따른 표시 장치의 제조 과정의 제3 단계를 나타내는 단면도이다.
도 11을 참조하면, 기판(100)의 벤딩부(BP)는 표시부(DP)와 패드부(PP)의 사이에서 기판(100)의 하부가 제거됨으로써 형성될 수 있다. 예를 들어, 벤딩부(BP)는 건식 식각 공정(Dry Etching Process)을 통해 기판(100)의 하부를 제거함으로써 형성될 수 있으나, 이에 한정되지 않는다. 벤딩부(BP)의 두께는 표시부(DP)의 두께 또는 패드부(PP)의 두께보다 작을 수 있다. 벤딩부(BP)의 하단은 표시부(DP)의 하단 또는 패드부(PP)의 하단으로부터 함몰될 수 있다.
벤딩부(BP)의 평면 형상 및 면적은 금속층(MSK)에 의해 결정될 수 있다. 벤딩부(BP)의 형성 과정에서, 금속층(MSK)은 마스크로서 사용될 수 있다. 따라서, 금속층(MSK)은 벤딩부(BP)의 평면 형상 및 면적을 결정하는 마스크의 역할을 수행할 수 있다. 도 10에 도시된 캐리어 기판(CS)은 벤딩부(BP)의 식각이 완료된 후 제거될 수 있다.
표시 장치(10)는 건식 식각 공정을 이용함으로써, 표시부(DP)와 패드부(PP)의 일부를 제거하지 않고 벤딩부(BP)를 정밀하게 형성할 수 있다. 벤딩부(BP)는 기판(100)의 식각 특성에 부합되는 공정 가스 및 고주파 전원을 이용하여 식각될 수 있다. 벤딩부(BP)는 공정 가스의 플라즈마 상태에서 발생된 전자 또는 이온과 기판(100)과의 물리적 또는 화학적 반응을 통해 식각될 수 있다.
보호 필름(PF)은 금속층(MSK) 상에 배치될 수 있다. 보호 필름(PF)은 표시부(DP)를 덮는 금속층(MSK) 및 패드부(PP)를 덮는 금속층(MSK) 상에 배치될 수 있다.
도 12는 일 실시예에 따른 표시 장치의 제조 과정의 제4 단계를 나타내는 단면도이다.
도 12를 참조하면, 연성 필름(210)은 접속 필름(ACF)에 의해 패드 전극(PD)에 부착될 수 있다. 연성 필름(210)의 일측은 패드 전극(PD)에 접속될 수 있고, 연성 필름(210)의 타측은 소스 회로 보드에 접속될 수 있다. 연성 필름(210)의 연결이 완료되면, 벤딩부(BP)는 벤딩될 수 있다. 패드부(PP)는 벤딩부(BP)의 벤딩에 의해 표시부(DP)와 두께 방향 또는 Z축 방향으로 중첩될 수 있다.
표시부(DP)에 대응되는 금속층(MSK)을 덮는 보호 필름(PF)의 일부와, 패드부(PP)에 대응되는 금속층(MSK)을 덮는 보호 필름(PF)의 다른 일부는 벤딩부(BP)의 벤딩에 의해 서로 마주할 수 있다. 패드부(PP)에 대응되는 보호 필름(PF)은 접착 부재(AM)에 의해 표시부(DP)에 대응되는 보호 필름(PF)의 하면에 부착될 수 있다. 패드부(PP)에 대응되는 보호 필름(PF)은 표시부(DP)에 대응되는 보호 필름(PF)의 하면에 부착되어 고정 및 지지될 수 있다. 보호 필름(PF)은 벤딩부(BP)의 벤딩에 의해 두께 방향 또는 Z축 방향으로 중첩되는 금속층(MSK) 및 기판(100)을 보호할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
TD: 타일형 표시 장치
10: 표시 장치 20: 결합 부재
30: 커버 부재 100: 기판
DP: 표시부 BP: 벤딩부
PP: 패드부 DPL: 표시층
ENC: 봉지층 MSK: 금속층
PF: 보호 필름 AM: 접착 부재
PD: 패드 전극 ACF: 접속 필름
210: 연성 필름 220: 소스 구동부

Claims (20)

  1. 표시부, 패드부, 및 상기 표시부와 패드부 사이에 배치된 벤딩부를 포함하는 기판;
    상기 표시부의 일면에 배치되어 복수의 화소를 구비한 표시층;
    상기 패드부의 일면에 배치된 패드 전극; 및
    상기 표시부의 일면과 반대되는 타면, 및 상기 패드부의 일면과 반대되는 타면에 배치된 금속층을 포함하고,
    상기 벤딩부의 두께는 상기 표시부 또는 상기 패드부의 두께보다 작으며, 상기 벤딩부의 평면 형상은 상기 금속층에 의해 결정되는 표시 장치.
  2. 제1 항에 있어서,
    상기 금속층은 건식 식각 내성을 갖는 금속 산화물을 포함하여, 상기 금속층은 식각률은 상기 기판의 식각률보다 낮은 표시 장치.
  3. 제1 항에 있어서,
    상기 금속층의 열 전도성은 상기 기판의 열 전도성보다 높은 표시 장치.
  4. 제1 항에 있어서,
    상기 패드부는 상기 벤딩부의 벤딩에 의해 상기 표시부와 두께 방향으로 중첩되는 표시 장치.
  5. 제1 항에 있어서,
    상기 표시부의 타면에 배치된 금속층 및 상기 패드부의 타면에 배치된 금속층을 덮는 보호 필름을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 표시부의 타면에 배치된 금속층을 덮는 보호 필름의 일부와, 상기 패드부의 타면에 배치된 금속층을 덮는 보호 필름의 다른 일부는 상기 벤딩부의 벤딩에 의해 서로 마주하는 표시 장치.
  7. 제1 항에 있어서,
    상기 패드 전극에 접속되는 연성 필름; 및
    상기 연성 필름 상에 배치되는 소스 구동부를 더 포함하고,
    상기 연성 필름 및 상기 소스 구동부는 상기 벤딩부의 벤딩에 의해 상기 표시부와 두께 방향으로 중첩되는 표시 장치.
  8. 제1 항에 있어서,
    상기 표시층은,
    상기 표시부 상에 배치되어 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층;
    상기 박막 트랜지스터층 상에 배치되어 상기 적어도 하나의 박막 트랜지스터에 접속된 발광 소자를 포함하는 발광 소자층;
    상기 발광 소자층 상에 배치되어 상기 발광 소자와 중첩되는 파장 변환부를 포함하는 파장 변환층; 및
    상기 파장 변환층 상에 배치되어 상기 파장 변환부와 중첩되는 컬러 필터를 포함하는 컬러 필터층을 포함하는 표시 장치.
  9. 표시부, 패드부, 및 상기 표시부와 패드부 사이에 배치된 벤딩부를 구비한 기판을 포함하는 복수의 표시 장치;
    상기 복수의 표시 장치를 결합시키는 결합 부재; 및
    상기 복수의 표시 장치 및 상기 결합 부재를 덮는 커버 부재를 포함하고,
    상기 복수의 표시 장치 각각은,
    상기 표시부의 일면에 배치되어 복수의 화소를 구비한 표시층;
    상기 패드부의 일면에 배치된 패드 전극; 및
    상기 표시부의 일면과 반대되는 타면, 및 상기 패드부의 일면과 반대되는 타면에 배치된 금속층을 포함하며,
    상기 벤딩부의 두께는 상기 표시부 또는 상기 패드부의 두께보다 작으며, 상기 벤딩부의 평면 형상은 상기 금속층에 의해 결정되는 타일형 표시 장치.
  10. 제9 항에 있어서,
    상기 금속층은 건식 식각 내성을 갖는 금속 산화물을 포함하여, 상기 금속층은 식각률은 상기 기판의 식각률보다 낮은 타일형 표시 장치.
  11. 제9 항에 있어서,
    상기 금속층의 열 전도성은 상기 기판의 열 전도성보다 높은 타일형 표시 장치.
  12. 제9 항에 있어서,
    상기 복수의 표시 장치 각각의 벤딩부는 상기 결합 부재와 두께 방향으로 중첩되는 타일형 표시 장치.
  13. 제9 항에 있어서,
    상기 복수의 표시 장치 각각의 벤딩부는 인접한 표시 장치들의 표시부 사이에 배치되는 타일형 표시 장치.
  14. 제9 항에 있어서,
    상기 복수의 표시 장치 각각은,
    상기 패드 전극에 접속되는 연성 필름; 및
    상기 연성 필름 상에 배치되는 소스 구동부를 더 포함하고,
    상기 연성 필름 및 상기 소스 구동부는 상기 표시부와 두께 방향으로 중첩되는 타일형 표시 장치.
  15. 제9 항에 있어서,
    상기 패드부는 상기 표시부와 두께 방향으로 중첩되는 타일형 표시 장치.
  16. 제9 항에 있어서,
    상기 복수의 표시 장치 각각은 상기 표시부의 타면에 배치된 금속층 및 상기 패드부의 타면에 배치된 금속층을 덮는 보호 필름을 더 포함하는 타일형 표시 장치.
  17. 제16 항에 있어서,
    상기 표시부의 타면에 배치된 금속층을 덮는 보호 필름의 일부와, 상기 패드부의 타면에 배치된 금속층을 덮는 보호 필름의 다른 일부는 서로 마주하는 타일형 표시 장치.
  18. 제9 항에 있어서,
    상기 표시층은,
    상기 표시부 상에 배치되어 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층;
    상기 박막 트랜지스터층 상에 배치되어 상기 적어도 하나의 박막 트랜지스터에 접속된 발광 소자를 포함하는 발광 소자층;
    상기 발광 소자층 상에 배치되어 상기 발광 소자와 중첩되는 파장 변환부를 포함하는 파장 변환층; 및
    상기 파장 변환층 상에 배치되어 상기 파장 변환부와 중첩되는 컬러 필터를 포함하는 컬러 필터층을 포함하는 타일형 표시 장치.
  19. 제18 항에 있어서,
    복수의 표시 장치 각각은 상기 표시층의 상면 및 측면을 덮는 봉지층을 더 포함하고,
    상기 결합 부재는 인접한 표시 장치들 각각의 봉지층들 사이에 배치되는 타일형 표시 장치.
  20. 제19 항에 있어서,
    상기 커버 부재는 상기 복수의 표시 장치 각각의 봉지층을 덮는 타일형 표시 장치.
KR1020200078074A 2020-06-25 2020-06-25 표시 장치 및 이를 포함하는 타일형 표시 장치 KR20220000447A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200078074A KR20220000447A (ko) 2020-06-25 2020-06-25 표시 장치 및 이를 포함하는 타일형 표시 장치
US17/347,046 US20210408109A1 (en) 2020-06-25 2021-06-14 Display device and tiled display including the same
CN202110709729.6A CN113851511A (zh) 2020-06-25 2021-06-25 显示装置及拼接式显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200078074A KR20220000447A (ko) 2020-06-25 2020-06-25 표시 장치 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
KR20220000447A true KR20220000447A (ko) 2022-01-04

Family

ID=78975300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200078074A KR20220000447A (ko) 2020-06-25 2020-06-25 표시 장치 및 이를 포함하는 타일형 표시 장치

Country Status (3)

Country Link
US (1) US20210408109A1 (ko)
KR (1) KR20220000447A (ko)
CN (1) CN113851511A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734651B (zh) * 2020-11-27 2021-07-21 矽品精密工業股份有限公司 電子封裝件及其製法
KR20220077996A (ko) * 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI799068B (zh) * 2022-01-10 2023-04-11 友達光電股份有限公司 拼接顯示裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086309A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
CN113363264B (zh) * 2020-03-05 2024-05-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置

Also Published As

Publication number Publication date
CN113851511A (zh) 2021-12-28
US20210408109A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
US11621305B2 (en) Display device
US11900838B2 (en) Tiled display device
US20220085334A1 (en) Display device
US10950813B2 (en) Optical modifier and display device including the same
US20210408109A1 (en) Display device and tiled display including the same
KR20200097380A (ko) 색변환 기판 및 표시 장치
US20230400728A1 (en) Backlight unit and display device including the same
KR20210003991A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
EP3955292B1 (en) Display device and tiled display device including the same
KR20210127279A (ko) 표시 장치
US20230397468A1 (en) Tiled display device
EP4084081A1 (en) Display device and method for providing the same
US20220367424A1 (en) Display device
US20230029779A1 (en) Display device
US20220352242A1 (en) Display device and method for manufacturing the same
US20240063350A1 (en) Display device
US20230284501A1 (en) Color converting substrate and display device comprising same
KR20220003687A (ko) 표시 장치 및 표시 패널

Legal Events

Date Code Title Description
A201 Request for examination