KR20220077996A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220077996A
KR20220077996A KR1020200166816A KR20200166816A KR20220077996A KR 20220077996 A KR20220077996 A KR 20220077996A KR 1020200166816 A KR1020200166816 A KR 1020200166816A KR 20200166816 A KR20200166816 A KR 20200166816A KR 20220077996 A KR20220077996 A KR 20220077996A
Authority
KR
South Korea
Prior art keywords
insulating layer
substrate
display panel
layer
wiring
Prior art date
Application number
KR1020200166816A
Other languages
English (en)
Inventor
이상훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200166816A priority Critical patent/KR20220077996A/ko
Priority to US17/404,393 priority patent/US11793045B2/en
Priority to CN202111447652.6A priority patent/CN114582934A/zh
Publication of KR20220077996A publication Critical patent/KR20220077996A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H01L27/3293—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판, 상기 기판의 위에 위치하는 제1 절연층, 상기 제1 절연층 위에 위치하는 배선, 그리고 상기 배선 위에 위치하는 제2 절연층을 포함한다. 상기 제1 절연층, 상기 배선 및 상기 제2 절연층은 상기 기판의 가장자리로부터 상기 기판의 측면을 감싸도록 연장한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
발광 표시 장치, 액정 표시 장치 등의 표시 장치는 영상이 표시되는 화면(screen)이 위치하는 표시 패널을 포함한다. 표시 패널은 기판 위에 여러 층과 소자들을 형성하여 제조될 수 있다. 복수의 표시 패널을 인접하게 배치하거나 부착하여 대화면을 구현하는 타일형 표시 장치(tiled or tiling display)가 사용되고 있다.
타일형 표시 장치에서 인접하는 표시 패널의 경계부(심(seam)이라고 함)가 시인될 수 있고 전체 화면이 불연속적으로 인식될 수 있다. 예컨대, 인접하는 표시 패널에서 화소 간의 간격이 약 5μm 이상이면 심이 시인될 수 있다.
표시 패널은 대부분의 영역이 화면을 형성하는 표시 영역일 수 있지만, 표시 패널의 특정 영역, 예컨대 가장자리 영역은 구동 회로, 신호선 등이 배치되는 비표시 영역일 수 있다. 통상적으로 표시 패널의 비표시 영역은 표시 장치의 베젤(bezel)을 줄이고 화면 비율(screen-to-body ratio)을 증가시키는데 제약이 된다. 또한, 표시 패널의 비표시 영역은 타일형 표시 장치에서 심이 시인되게 한다.
실시예들은 표시 패널의 비표시 영역을 줄일 수 있는 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 기판, 상기 기판의 위에 위치하는 제1 절연층, 상기 제1 절연층 위에 위치하는 배선, 그리고 상기 배선 위에 위치하는 제2 절연층을 포함한다. 상기 제1 절연층, 상기 배선 및 상기 제2 절연층은 상기 기판의 가장자리로부터 상기 기판의 측면을 감싸도록 연장한다.
상기 제1 절연층 및 상기 제2 절연층은 유기 절연 물질을 포함할 수 있다.
상기 배선 및 상기 제2 절연층은 상기 기판의 하면까지 연장할 수 있다.
상기 제1 절연층은 상기 기판의 상기 하면까지 연장하지 않을 수 있다.
상기 기판은 상기 측면과 상기 하면 사이에 경사면을 포함할 수 있고, 상기 제1 절연층은 상기 경사면과 접촉할 수 있다.
상기 기판은 상기 측면과 상기 하면 사이에 경사면을 포함할 수 있고, 상기 경사면에 덧댐부가 위치할 수 있고, 상기 제1 절연층은 상기 덧댐부와 접촉할 수 있다.
상기 표시 장치는 상기 기판 위에 위치하는 버퍼층을 더 포함할 수 있고, 상기 제1 절연층은 상기 버퍼층과 접촉할 수 있다.
상기 버퍼층은 둥근 가장자리를 포함할 수 있고, 상기 제1 절연층, 상기 배선 및 상기 제2 절연층은 상기 버퍼층의 둥근 가장자리를 감싸도록 연장할 수 있다.
상기 표시 장치는 상기 기판 위에 위치하는 트랜지스터를 더 포함할 수 있고, 상기 배선은 상기 트랜지스터의 한 전극과 동일 공정에서 동일 재료로 형성될 수 있다.
상기 표시 장치는 상기 트랜지스터 위에 위치하는 평탄화층, 그리고 상기 평탄화층 위에 위치하는 화소 정의층을 더 포함할 수 있고, 상기 제2 절연층은 상기 평탄화층 또는 상기 화소 정의층과 동일 공정에서 동일 재료로 형성될 수 있다.
상기 표시 장치는 영상을 표시하는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함할 수 있고, 상기 제1 절연층은 상기 표시 영역 및 상기 비표시 영역에 걸쳐 위치할 수 있다.
상기 표시 장치는 영상을 표시하는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함할 수 있고, 상기 제1 절연층은 상기 표시 영역에 위치하지 않을 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 제1 절연층, 배선 및 제2 절연층을 형성하는 단계, 상기 기판의 일부를 제거하여 제1 표시 패널의 기판 및 제2 표시 패널의 기판으로 분리하는 단계, 상기 제1 절연층을 상기 제1 표시 패널의 제1 절연층 및 상기 제2 표시 패널의 제1 절연층으로 분리하는 단계, 상기 배선을 상기 제1 표시 패널의 배선 및 상기 제2 표시 패널의 배선으로 분리하는 단계, 상기 제1 표시 패널의 기판으로부터 돌출하는 상기 제1 표시 패널의 제1 절연층, 배선 및 제2 절연층의 부분들을 상기 제1 표시 패널의 기판의 가장자리를 적어도 부분적으로 감싸도록 벤딩하는 단계, 그리고 상기 제2 표시 패널의 기판으로부터 돌출하는 상기 제2 표시 패널의 제1 절연층, 배선 및 제2 절연층의 부분들을 상기 제2 표시 패널의 기판의 가장자리를 적어도 부분적으로 감싸도록 벤딩하는 단계를 포함한다.
상기 기판의 일부를 제거하는 단계는 상기 기판을 식각하는 단계를 포함할 수 있다.
상기 방법은 상기 제1 절연층을 형성하기 전에 상기 기판 위에 버퍼층을 형성하는 단계를 더 포함할 수 있고, 상기 기판의 식각 시 상기 버퍼층을 함께 식각할 수 있다.
상기 버퍼층은 무기 절연 물질을 포함할 수 있고, 상기 제1 절연층 및 상기 제2 절연층은 유기 절연 물질을 포함할 수 있다.
상기 제1 절연층을 분리하는 단계는 상기 제1 절연층의 일부를 제거하는 단계를 포함할 수 있고, 상기 제1 절연층이 제거되는 부분은 상기 기판이 제거된 영역 내에 위치할 수 있다.
상기 제1 표시 패널의 제1 절연층, 배선 및 제2 절연층의 부분들을 벤딩에 의해 상기 제1 표시 패널의 제1 절연층이 상기 제1 표시 패널의 기판의 측면과 접촉할 수 있다.
상기 제1 표시 패널의 기판은 경사면을 포함할 수 있고, 상기 제1 표시 패널의 제1 절연층, 배선 및 제2 절연층의 부분들의 벤딩에 의해 상기 제1 표시 패널의 제1 절연층이 상기 경사면과 접촉할 수 있다.
상기 제1 표시 패널은 영상을 표시하는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함할 수 있고, 상기 제1 절연층은 상기 표시 영역 및 상기 비표시 영역에 걸쳐 형성될 수 있다.
실시예들에 따르면, 표시 패널의 비표시 영역을 줄일 수 있는 표시 장치를 제공할 수 있다. 또한, 실시예들에 따르면, 타일형 표시 장치에서 인접하는 표시 패널의 경계부가 시인되는 것을 방지할 수 있다. 또한, 실시예들에 따르면, 명세서 전반에 걸쳐 인식될 수 있는 유리한 효과가 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 도 1에 도시된 표시 장치의 배면을 보여주는 사시도이다.
도 3은 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 4는 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 5는 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 6, 도 7, 도 8, 도 9 및 도 10은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 11 및 도 12는 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 13은 일 실시예에 따른 표시 장치에서 표시 영역의 개략적인 단면도이다.
첨부한 도면을 참고하여 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 구성 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 구성이 있는 경우도 포함한다. 반대로 어떤 구성이 다른 구성 "바로 위에" 있다고 할 때에는 중간에 다른 구성이 없는 것을 뜻한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다는 반대되는 기재가 없는 한 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "연결"된다는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우뿐만 아니라, 위치나 기능에 따라 상이한 명칭으로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 경우를 포함할 수 있다.
도면에서, 방향을 나타내는데 부호 "x", "y" 및 "z"가 사용되고, 여기서 "x"는 제1 방향이고, "y"는 제1 방향과 수직인 제2 방향이고, "z"는 제1 방향 및 제2 방향과 수직인 제3 방향이다. 제1 방향(x), 제2 방향(y) 및 제3 방향(z)은 각각 표시 장치의 가로 방향, 세로 방향 및 두께 방향에 대응할 수 있다.
명세서에서 특별한 언급이 없으면 "중첩"은 평면도에서 중첩을 의미하고, 제3 방향(z)으로 중첩을 의미한다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이고, 도 2는 도 1에 도시된 표시 장치의 배면을 보여주는 사시도이다.
도 1 및 도 2를 참고하면, 표시 장치는 서로 인접하게 위치하는 제1 표시 패널(10a) 및 제2 표시 패널(10b)을 포함할 수 있다. 제1 표시 패널(10a)의 한 측면(lateral side)과 제2 표시 패널(10b)의 한 측면은 서로 맞닿아 있을 수 있다. 표시 장치는 제1 및 제2 표시 패널(10a, 10b) 외에 표시 패널을 더 포함할 수도 있다. 표시 장치는 제1 및 제2 표시 패널(10a, 10b) 중 하나만 포함할 수도 있다.
제1 표시 패널(10a)은 기판(100a), 표시층(200a) 및 봉지층(300a)이 적층된 구조를 가질 수 있다. 제2 표시 패널(10b) 또한 기판(100b), 표시층(200b) 및 봉지층(300b)이 적층된 구조를 가질 수 있다.
기판(100a, 100b)은 표시층(200a, 200b)을 형성하기 위한 기반이 되는 층으로서, 글라스 같은 절연 물질로 이루어질 수 있다. 기판(100a, 100b)은 폴리이미드(polyimide), 폴리아미드(polyamide) 같은 폴리머를 포함하는 플라스틱 기판일 수 있다. 기판(100a, 100b)은 다층 구조일 수 있으며, 예컨대 두 폴리머층과 그 사이에 배리어층을 포함할 수 있다. 기판(100a)과 기판(100b)은 서로 분리되어 있다.
표시층(200a, 200b)은 표시 소자들 및 이를 구동하기 위한 회로 소자들을 포함할 수 있다. 예컨대, 표시 장치가 발광 표시 장치인 경우, 표시층(200a, 200b)은 표시 소자로서 발광 다이오드(예컨대, 유기 발광 다이오드 또는 무기 발광 다이오드)를 포함할 수 있다. 회로 소자들은 트랜지스터, 커패시터, 신호선, 배선 등을 포함할 수 있다. 표시층(200a, 220b)은 또한 발광 소자들 및/또는 회로 소자들을 절연시키기 위한 절연층들(insulating layers)을 포함할 수 있다.
봉지층(300a, 300b)은 표시층(200a, 200b)을 덮어서 표시층(200a, 200b)을 외부 환경으로부터 보호할 수 있다. 봉지층(300a, 300b)은 표시층(200a, 200b) 내로 수분, 산소 등이 침투하는 것을 방지할 수 있다.
제1 표시 패널(10a)은 전면(화면을 제공하는 면)에 제1 표시 영역(DAa)을 포함하고, 제2 표시 패널(10b)은 전면에 제2 표시 영역(DAb)을 포함한다. 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에는 화소들(PX)이 예컨대 행렬로 배치될 수 있다. 고, 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)은 화소들(PX)의 조합에 의해 영상을 표시할 수 있다. 발광 표시 장치의 경우, 화소(PX)는 발광 다이오드에 의해 구현될 수 있다.
제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에는 데이터선들, 게이트선들 같은 신호선들이 배치되어 있다. 게이트선들은 대략 제1 방향(x)(예컨대, 행 방향)으로 뻗어 있을 수 있고, 데이터선들은 제1 방향(x)과 교차하는 제2 방향(y)(예컨대, 열 방향)으로 뻗어 있을 수 있다. 각각의 화소(PX)에는 게이트선과 데이터선이 연결되어, 이들 신호선으로부터 게이트 신호와 데이터 전압(데이터 신호라고도 함)을 인가받을 수 있다. 발광 표시 장치의 경우, 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에는 화소들(PX)에 구동 전압을 전달하는 구동 전압선들이 배치될 수 있고, 발광 제어 신호를 전달하는 발광 제어선들 및/또는 초기화 전압을 전달하는 초기화 전압선들이 더 배치될 수 있다. 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에 배치되어 있는 화소들(PX), 신호선들 등은 표시층(200a, 200b)에 위치할 수 있다.
제1 표시 패널(10a)은 제1 표시 영역(DAa) 주변에 비표시 영역을 포함할 수 있고, 제2 표시 패널(10b)은 제2 표시 영역(DAb) 주변에 비표시 영역을 포함할 수 있다. 비표시 영역은 영상을 표시하지 않는 영역이다. 비표시 영역에는 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 소자들 및/또는 배선들이 배치될 수 있다.
제1 표시 영역(DAa) 및 제2 표시 영역(DAb)은 조합하여 표시 장치의 화면을 형성한다. 제1 표시 영역(DAa)과 제2 표시 영역(DAb) 사이에는 실질적으로 비표시 영역이 존재하지 않고, 제1 표시 영역(DAa)과 제2 표시 영역(DAb)은 연속적일 수 있다. 예컨대, 제1 표시 영역(DAa)의 화소들(PX)과 제2 표시 영역(DAb)의 화소들(PX)이 충분히 가깝게 배치되어 있을 수 있다. 이에 따라 표시 장치의 화면에 영상이 표시될 때, 제1 표시 패널(10a)과 제2 표시 패널(10b)의 경계부(좀더 정확하게는 제1 표시 영역(DAa)과 제2 표시 영역(DAb)의 경계부)가 시인되지 않을 수 있다. 이와 관련된 구체적인 구성에 대해서는 후술한다.
표시 장치는 제1 표시 패널(10a)의 배면에 위치하는 연성회로기판(20a), 집적회로 칩(integrated circuit chip)(30a) 및 인쇄회로기판(40a)을 포함할 수 있다.
연성회로기판(20a)의 일단은 제1 표시 패널(10a)의 배면에 위치하는 패드들에 접합될 수 있고 전기적으로 연결될 수 있다. 이와 같은 기계적 및 전기적 접합을 위해, 연성회로기판(20a)과 패드들 사이에 이방성 도전막이 위치할 수 있다. 패드들은 제1 표시 패널(10a)과 제2 표시 패널(10b)의 경계부 부근에 위치할 수 있고, 이에 따라 연성회로기판(20a)도 경계부 부근에 위치할 수 있고, 표시 장치의 대략 중앙부에 제2 방향(y)을 따라 위치할 수 있다. 연성회로기판(20a)의 타단은 인쇄회로기판(40a)에 접합되고 전기적으로 연결될 수 있다. 제1 표시 패널(10a)의 크기에 따라 복수의 연성회로기판(20a)이 접합될 수 있다.
집적회로 칩(30a)은 연성회로기판(20a)에 실장될 수 있다. 집적회로 칩(30a)은 제1 표시 패널(10a)을 구동하기 위한 구동 장치를 포함할 수 있다. 집적회로 칩(30a)은 구동 IC로 불리기도 한다. 집적회로 칩(30a)은 제1 표시 영역(DAa)에 제공되는 신호들을 출력할 수 있다. 예컨대, 집적회로 칩(30a)은 데이터 전압, 구동 전압, 공통 전압, 초기화 전압 등을 출력할 수 있다. 집적회로 칩(30a)이 출력하는 신호들은 연성회로기판(20a)을 통해 제1 표시 패널(10a)로 입력될 수 있다.
인쇄회로기판(40a)에는 프로세서(예컨대, 그래픽 처리 장치), 메모리 등이 위치할 수 있다. 집적회로 칩(30)은 위와 같은 신호들을 생성하는데 기초가 되는 신호들(예컨대, 영상 데이터 및 이와 관련된 신호, 전원 등)을 인쇄회로기판(40a)으로부터 연성회로기판(20)을 통해 입력받을 수 있다.
통상적으로, 패드들은 제1 표시 패널(10a)의 전면(front side) 가장자리에 위치하고, 연성회로기판(20a)은 그러한 패드들에 접합된다. 일 실시예와 같이, 패드들이 제1 표시 패널(10a)의 배면에 위치하고 연성회로기판(20a)이 제1 표시 패널(10a)의 배면에 접합됨으로써, 제1 표시 패널(10a)의 전면에서 비표시 영역을 줄일 수 있다.
표시 장치는 제2 표시 패널(10b)의 배면에 위치하는 연성회로기판(20b), 집적회로 칩(30b) 및 인쇄회로기판(40b)을 포함할 수 있다. 연성회로기판(20b), 집적회로 칩(30b) 및 인쇄회로기판(40b)은 제1 표시 패널(10a)의 배면에 위치하는 연성회로기판(20b), 집적회로 칩(30b) 및 인쇄회로기판(40b)과 구조적 및 기능적으로 실질적으로 동일할 수 있으며, 이들에 대한 설명은 생략한다.
표시 장치는 제1 표시 패널(10a) 및 제2 표시 패널(10b)을 구동하기 위한 구동 장치를 포함할 수 있다. 구동 장치는 데이터선들에 데이터 전압을 인가하는 데이터 구동부(data driver), 게이트선들에 게이트 신호를 인가하는 게이트 구동부(gate driver), 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부(signal controller)를 포함할 수 있다. 화소들(PX)은 게이트 구동부에서 생성되는 게이트 신호에 따라 소정 타이밍에 데이터 전압 또는 초기화 전압을 인가받을 수 있다. 게이트 구동부는 제1 표시 패널(10a) 및 제2 표시 패널(10b)에 집적되거나, 집적회로 칩으로 제공될 수 있다. 데이터 구동부는 집적회로 칩(30a, 30b)으로 제공될 수 있다. 신호 제어부는 집적회로 칩으로 제공될 수 있고, 인쇄회로기판(40a, 40b)에 실장될 수 있다. 데이터 구동부와 신호 제어부는 통합 칩으로 제공될 수도 있다.
제1 표시 패널(10a)의 연성회로기판(20a), 집적회로 칩(30a) 및 인쇄회로기판(40a)과 제2 표시 패널(10b)의 연성회로기판(20b), 집적회로 칩(30b) 및 인쇄회로기판(40b)은 제1 표시 패널(10a) 및 제2 표시 패널(10b)의 경계부에 대하여 대략 대칭으로 위치할 수 있다. 특히, 제1 표시 패널(10a)의 연성회로기판(20a) 및 집적회로 칩(30a)과 제2 표시 패널(10b)의 연성회로기판(20b) 및 집적회로 칩(30b)은 제1 표시 패널(10a) 및 제2 표시 패널(10b)의 경계부에 인접하게 위치할 수 있다.
지금까지 표시 장치의 전체적인 구성에 대해 설명하였다. 이제 제1 표시 패널(10a)과 제2 표시 패널(10b)의 경계부의 구성에 대해 도 3을 참고하여 상세하게 설명한다.
도 3은 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다. 일 실시예의 특징을 명확하게 나타내기 위해, 도 3에서 일 실시예의 특징과 관련된 구성을 위주로 도시하였고, 나머지 구성은 간략하게 도시하거나 도시하지 않았다.
도 3을 참고하면, 제1 표시 패널(10a)과 제2 표시 패널(10b)의 마주하는 가장자리 부근의 단면이 개략적으로 도시된다. 제1 표시 패널(10a)은 제1 표시 영역(DAa)과 비표시 영역(NAa)을 포함할 수 있고, 제2 표시 패널(10b)은 제2 표시 영역(DAb)과 비표시 영역(NAb)을 포함할 수 있다. 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에서는 화소들(PX)이 위치할 수 있다. 화소들(PX)은 적색 화소, 녹색 화소 및 청색 화소를 포함할 수 있다. 화소들(PX)은 백색 화소를 더 포함할 수도 있고, 적색, 녹색 및 청색 외의 기본 색을 나타내는 화소들을 포함할 수도 있다.
제1 표시 패널(10a)과 제2 표시 패널(10b)의 마주하는 비표시 영역들(NAa, NAb)은 제1 표시 영역(DAa)과 제2 표시 영역(DAb)의 경계부(BD)를 구성할 수 있다. 경계부(BD)의 폭은 제1 표시 영역(DAa)과 제2 표시 영역(DAb)의 간격, 예컨대 제1 표시 패널(10a)에서 가장 우측에 위치하는 화소(PX)와 제2 표시 패널(10b)에서 가장 좌측에 위치하는 화소(PX) 간의 간격에 대응할 수 있다. 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에 영상이 표시될 때 경계부(BD)가 시인되지 않도록, 경계부(BD)의 폭은 약 5μm 이내일 수 있다.
제1 표시 패널(10a)은 기판(100a) 및 기판(100a) 위에 순차적으로 위치하는 버퍼층(210a), 제1 절연층(I1a), 배선(Wa), 제2 절연층(I2a), 화소들(PX) 및 봉지층(300a)을 포함할 수 있다. 버퍼층(210a), 제1 절연층(I1a), 배선(Wa), 제2 절연층(I2a) 및 화소들(PX)은 표시층(200a)을 구성할 수 있다.
기판(100a)은 글라스 기판일 수 있고, 플라스틱 기판일 수도 있다. 제2 표시 패널(10b)과 마주하는 기판(100a)의 가장자리는 제1 표시 패널(10a)의 배면 쪽이 경사지게 깎여 있을 수 있다. 즉, 기판(100a)은 측면과 하면 사이에 경사면을 포함할 수 있다. 기판(100a)은 측면과 하면은 각각 제1 표시 패널(10a)의 측면과 배면에 대응할 수 있다.
기판(100a) 위의 버퍼층(210a)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
버퍼층(210a) 위로, 배선(Wa)은 제1 절연층(I1a)과 제2 절연층(I2a) 사이에 샌드위치되어 있을 수 있다. 배선(Wa)은 제1 표시 패널(10a)의 비표시 영역(NAa)에 위치할 수 있다. 단면도의 속성상 하나의 배선(Wa)이 도시되어 있으나, 비표시 영역(NAa)에는 다수의 배선(Wa)이 위치할 수 있다. 배선(Wa)이 비표시 영역(NAa)에서 제1 표시 영역(DAa)으로 연속적으로 도시되어 있으나, 이것은 배선(Wa)이 제1 표시 영역(DAa)에 위치하는 배선 또는 신호선과 같은 층, 즉 동일 공정에서 동일 재료로 형성될 수 있음을 나타내기 위한 것이다. 배선(Wa)은 제1 표시 영역(DAa)에 위치하는 배선 또는 신호선과 전기적으로 연결될 수 있고, 제1 표시 영역(DAa)까지 연장할 수도 있다.
배선(Wa)은 제1 절연층(I1a) 및 제2 절연층(I2a)과 함께 기판(100a)의 가장자리를 따라 벤딩되어 있을 수 있다. 예컨대, 배선(Wa)과 제1 절연층(I1a) 및 제2 절연층(I2a)은 기판(100a)의 상면, 측면 및 경사면 위에 위치하도록 벤딩될 수 있다. 제1 절연층(I1a)은 기판(100a)의 상면에서 버퍼층(210a)과 접할 수 있다. 제1 절연층(I1a)은 기판(100a)의 측면과 경사면에서 기판(100a)과 접할 수 있다. 즉, 기판(100a)의 측면 및 경사면과 배선(Wa) 사이에는 제1 절연층(I1a)이 위치할 수 있다.
배선(Wa)은 기판(100a)의 경사면 위를 지나 하면 위에도 위치하지만, 제1 절연층(I1a) 및/또는 제2 절연층(I2a)은 기판(100a)의 하면 위에는 위치하지 않을 수 있다. 예컨대, 배선(Wa)은 기판(100a)의 하면과 접할 수 있고 제1 표시 패널(10a)의 배면에서 배선(Wa)은 제2 절연층(I2a)에 의해 덮이지 않고 노출되는 부분을 포함할 수 있다. 도시된 것과 달리, 배선(Wa)과 기판(100a)의 하면 사이에 제1 절연층(I1a)이 위치할 수도 있다.
배선(Wa)은 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등의 금속 또는 금속 합금을 포함할 수 있다. 제1 절연층(I1a) 및 제2 절연층(I2a)은 유기 절연층일 수 있다. 제1 절연층(I1a) 및 제2 절연층(I2a)은 폴리메틸메타크릴레이트(polymethyl methacrylate)나 폴리스티렌(polystyrene)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자(예컨대, 폴리이미드), 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
배선(Wa)의 양측에 유기 절연층인 제1 절연층(I1a) 및 제2 절연층(I2a)이 위치하므로, 제1 절연층(I1a) 및 제2 절연층(I2a)은 배선(Wa)을 보호할 수 있고, 배선의 응력(stress)을 완화할 수 있다.
기판(100a)의 하면 위에는 배선(Wa)과 연결된 패드(Pa)가 위치할 수 있다. 전술한 연성회로기판(20a)은 이와 같은 패드(Pa)에 기계적 및 전기적으로 접합될 수 있다.
제2 표시 패널(10b)은 기판(100b) 및 기판(100b) 위에 순차적으로 위치하는 버퍼층(210b), 제1 절연층(I1b), 배선(Wb), 제2 절연층(I2b), 화소들(PX) 및 봉지층(300b)을 포함할 수 있다. 버퍼층(210b), 제1 절연층(I1b), 배선(Wb), 제2 절연층(I2b) 및 화소들(PX)은 표시층(200b)을 구성할 수 있다. 배선(Wb)은 제1 절연층(I1b) 및 제2 절연층(I2b)과 함께 기판(100b)의 가장자리를 따라 벤딩되어 있을 수 있다. 기판(100b)의 하면 위에는 배선(Wb)과 연결된 패드(Pb)가 위치할 수 있다. 연성회로기판(20b)은 이와 같은 패드(Pb)에 기계적 및 전기적으로 접합될 수 있다.
제2 표시 패널(10b)의 구성요소들의 특징은 제1 표시 패널(10a)의 대응하는 구성요소들의 특징과 실질적으로 동일할 수 있으므로, 제2 표시 패널(10b)에 대한 구체적인 설명은 생략한다.
연성회로기판들(20a, 20b)의 접합을 위한 패드들(Pa, Pb)이 제1 표시 패널(10a) 및 제2 표시 패널(10b) 전면의 비표시 영역들(NAa, NAb)이 아닌 배면에 위치하므로, 비표시 영역들(NAa, NAb)의 폭을 극도로 줄일 수 있다. 이에 따라 제1 표시 패널(10a)과 제2 표시 패널(10b)의 경계부(BD)의 폭을 예컨대 약 5μm 미만으로 줄일 수 있고, 경계부(BD)가 시인되는 것을 방지하거나, 거의 시인되지 않게 할 수 있다.
도 4 및 도 5는 각각 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다. 도 4 및 도 5의 실시예들에 대하여 도 3의 실시예와 차이점을 위주로 설명한다.
도 4를 참고하면, 제2 표시 패널(10b)과 마주하는 제1 표시 패널(10a)의 기판(100a)의 가장자리의 경사면에 덧댐부(105)가 위치할 수 있다. 덧댐부(105)는 도시된 것과 같이 대략 삼각형의 단면 형상을 가질 수 있지만, 대략 반원의 단면 형상을 가질 수도 있다. 기판(100a) 가장자리의 경사면은 절단(예컨대, 습식 식각을 이용한 화학적 절단)의 결과일 수 있는데, 이러한 경사면에 덧댐부(105)를 제공함으로써 기판(100a)의 경사면을 제거할 수도 있다. 제1 표시 패널(10a)과 마찬가지로, 제2 표시 패널(10b)의 기판(100b)의 경사면에도 덧댐부(105)가 제공될 수 있다. 이와 같이 경사면을 제거하면 배선(Wa, Wb)을 좀더 큰 곡률 반경으로 벤딩시킬 수 있고, 배선(Wa, Wb)의 벤딩 응력을 완화시킬 수 있다.
도 5를 참고하면, 제1 표시 패널(10a)에서 제1 절연층(I1a)이 제1 표시 영역(DAa)에는 위치하지 않고, 비표시 영역(NAa)에만 위치할 수 있다. 또한, 제2 표시 패널(10b)에서 제1 절연층(I1b)이 제2 표시 영역(DAb)에는 위치하지 않고, 비표시 영역(NAb)에만 위치할 수 있다. 도 5의 실시예에 따르면, 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)의 설계를 변경하지 않고, 배선(Wa, Wb)을 보호하기 위한 제1 절연층(I1a, I1b)을 형성할 수 있다. 다만, 비표시 영역(NAa, DAb)에만 제1 절연층(I1a, I1b)을 형성하기 위해서 추가적인 공정 단계가 필요할 수 있다.
도 6, 도 7, 도 8, 도 9 및 도 10은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다. 도 6 내지 도 10을 참고하여, 예컨대 도 3에 도시되는 표시 장치의 제조 방법을 설명한다.
도 6을 참고하면, 하나의 기판(100)을 사용하여 제1 표시 패널(10a)과 제2 표시 패널(10b)을 제조할 수 있다. 예컨대, 기판(100) 위에 표시층(200a, 200b) 및 봉지층(300a, 300b)을 형성할 수 있다. 표시층(200a, 200b)의 형성은 기판(100) 위에 버퍼층(210), 제1 절연층(I1), 배선(W), 제2 절연층(I2) 및 화소들(PX)을 형성하는 것을 포함할 수 있다.
그 다음, 제1 표시 패널(10a)에 대응하는 영역과 제2 표시 패널(10b)의 대응하는 영역을 덮는 차단층(BL)을 기판(100)의 하면에 형성하고, 차단층(BL)에 덮이지 않는 기판(100)의 부분을 식각하여 제거할 수 있다. 차단층(BL)에 덮이지 않은 기판(100)의 부분은 기판(100)의 대략 중앙부일 수 있고, 제2 방향(y)을 가로질러 위치할 수 있다. 식각 방법으로 스프레이(spray) 방식 등의 습식 식각이 사용될 수 있다.
도 7을 참고하면, 기판(100)을 식각하기 위한 에천트(예컨대, 불산계 에천트로서 불산(HF)과 염산(HCl) 및/또는 인산(H3PO4)을 포함함)의 특성상 무기 절연층인 버퍼층(210))을 식각할 수 있다. 따라서 기판(100)과 버퍼층(210)을 한 번의 식각 공정으로 식각하여, 제1 표시 패널(10a)의 기판(100a) 및 버퍼층(210a)과 제2 표시 패널(10b)의 기판(100b) 및 버퍼층(210b)으로 분리할 수 있다. 하지만, 유기 절연층인 제1 절연층(I1)은 식각되지 않을 수 있고, 배선(W) 또한 제1 절연층(I1)에 의해 덮여 있으므로 식각되지 않을 수 있다. 습식 식각의 등방성으로 인해, 기판(100a, 100b)의 가장자리에는 경사면이 형성될 수 있다. 경사면이 사선 방향으로 직선으로 도시되어 있지만, 경사면은 곡면일 수 있다.
도 8을 참고하면, 제1 절연층(I1)의 일부를 애싱(ashing) 등의 방법으로 제거하여 제1 표시 패널(10a)의 제1 절연층(I1a)과 제2 표시 패널(10b)의 제1 절연층(I1b)으로 분리할 수 있다. 제1 절연층(I1)이 제거되는 부분은 기판(100)이 제거된 영역 내에 위치할 수 있다.
그 다음, 제1 절연층(I1)이 제거되어 노출된 배선(W)의 일부를 식각 등의 방법으로 제거 또는 절단하여 제1 표시 패널(10a)의 배선(Wa)과 제2 표시 패널(10b)의 배선(Wb)으로 분리할 수 있다. 제1 절연층(I1)이 제거되는 영역의 폭은 기판(100)이 제거되는 영역의 폭보다 좁을 수 있다. 배선(W)이 제거되는 영역의 폭은 제1 절연층(I1)이 제거되는 영역의 폭보다 좁을 수 있다.
이와 같이, 제1 표시 패널(10a)과 제2 표시 패널(10b) 사이에서 기판(100), 제1 절연층(I1) 및 배선(W)의 일부를 식각 또는 제거함으로써, 제1 표시 패널(10a)의 제1 절연층(I1a) 및 배선(Wa)이 기판(100a)의 가장자리로부터 제2 표시 패널(10b)을 향하여 돌출된 상태가 될 수 있고, 제2 표시 패널(10b)의 제1 절연층(I1b) 및 배선(Wb)이 기판(100b)의 가장자리로부터 제1 표시 패널(10a)을 향하여 돌출된 상태가 될 수 있다. 제1 절연층(I1a) 및 배선(Wa)의 돌출된 길이는 기판(100a)의 두께 이상일 수 있고, 제1 절연층(I1b) 및 배선(Wb)의 돌출된 길이는 기판(100b)의 두께 이상일 수 있다.
도 9를 참고하면, 제2 절연층(I2)을 절단 또는 제거하여 제1 표시 패널(10a)의 제2 절연층(I2a)과 제2 표시 패널(10b)의 제2 절연층(I2b)으로 분리할 수 있다. 이에 따라, 기판(100a)으로부터 돌출된 제1 절연층(I1a), 배선(Wa) 및 제2 절연층(I2a)의 부분들은 벤딩부를 구성한다.
그 다음, 제1 절연층(I1a), 배선(Wa) 및 제2 절연층(I2a)의 돌출된 부분들, 즉 벤딩부를 기판(100a)을 가장자리를 감싸도록 벤딩할 수 있다. 이때, 제1 절연층(I1a)이 기판(100a)의 측면과 경사면에 밀착되게 벤딩될 수 있다. 배선(Wa) 및 제2 절연층(I2a)은 기판(100a)의 경사면을 지나 하면까지 연장하도록 벤딩될 수 있다. 벤딩 후, 기판(100a)의 하면 위에서 제2 절연층(I2a)은 배선(Wa)의 가장자리를 덮고 있을 수 있다. 이후, 배선(Wa)의 가장자리가 노출되도록 제2 절연층(I2a)의 일부를 제거할 수 있다. 마찬가지로, 제1 절연층(I1b), 배선(Wb) 및 제2 절연층(I2b)의 돌출된 부분들(벤딩부)을 기판(100b)을 가장자리를 감싸도록 벤딩할 수 있고, 벤딩 후 배선(Wb)의 가장자리가 노출되도록 제2 절연층(I2b)의 일부를 제거할 수 있다.
도시된 것과 달리, 제2 절연층(I2)을 절단하지 않은 상태에서 벤딩하고, 벤딩 후 제2 절연층(I2)을 레이저 등을 사용하여 절단할 수도 있다. 제1 절연층(I1a, I1b)이 기판(100a, 100b)의 하면까지 연장할 수도 있다.
도 10을 참고하면, 제1 표시 패널(10a)과 제2 표시 패널(10b)의 가장자리가 밀착하도록 조립할 수 있다. 도 3을 참고하면, 기판(100a, 100b)의 하면에 배선(Wa, Wb)의 노출된 부분과 전기적으로 연결되는 패드(Pa, Pb)는 제1 표시 패널(10a)과 제2 표시 패널(10b)의 조립 전에 각각의 표시 패널(10a, 10b)에 대하여 형성될 수 있다. 제1 표시 패널(10a)과 제2 표시 패널(10b)을 조립하지 않고, 각각의 표시 패널(10a, 10b)을 단독으로 사용할 수도 있다.
도 11 및 도 12는 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 11은 도 7에 도시된 것과 유사한 공정 단계를 나타낸다. 기판(100) 및 버퍼층(210)의 식각 시 습식 식각의 특성, 즉 등방성을 이용하여 식각 공정을 조절하면 (예컨대, 식각 시간 증가), 버퍼층(210a)의 가장자리(EA)가 둥글게 또는 경사지게 식각될 수 있다. 버퍼층(210a)의 가장자리(EA)가 둥글게 형성되면, 도 12에 도시된 바와 같이, 제1 절연층(I1a), 배선(Wa) 및 제2 절연층(I2a)의 벤딩부가 버퍼층(210a)의 둥근 가장자리(EA)를 감싸면서 좀더 완만하게 벤딩될 수 있고, 배선(Wa)의 벤딩 응력이 줄어들 수 있다. 또한, 벤딩부의 전체적인 곡률 반경이 줄어들 수 있고, 비표시 영역의 폭을 더욱 줄일 수 있다.
도 13은 일 실시예에 따른 표시 패널(10)의 적층 구조를 개략적으로 나타낸 단면도이다. 도 13에 도시된 단면은 대략 하나의 화소 영역에 대응할 수 있다. 표시 패널(10)은 도 1에 도시한 제1 표시 패널(10a) 및/또는 제2 표시 패널(10b)에 대응할 수 있다.
표시 패널(10)은 기본적으로 기판(100) 및 기판(100) 위에 형성 또는 적층된 표시층(200)을 포함한다. 기판(100)은 글라스, 플라스틱 같은 절연 기판일 수 있고, 단층 또는 다층 구조일 수 있다.
기판(100) 위에는 버퍼층(210)이 위치할 수 있다. 버퍼층(210)은 반도체층(AL)을 형성하는 과정에서 기판(100)으로부터 반도체층(AL)으로 확산될 수 있는 불순물을 차단하고 기판(100)이 받는 스트레스를 줄일 수 있다. 버퍼층(210)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
기판(100)과 버퍼층(210) 사이에는 무기 절연 물질을 포함할 수 있는 배리어층이 더 위치할 수도 있다. 버퍼층(210)은 배리어층으로 불릴 수도 있다.
버퍼층(210) 위에는 유기 절연층(220)이 위치할 수 있다. 유기 절연층(220)은 도 3 내지 도 5의 실시예들에서 버퍼층(210a, 210b) 위에 위치하는 제1 절연층(I1a, I1b)에 대응할 수 있다. 즉, 제1 절연층(I1a, I1b)은 유기 절연층(220)과 동일 공정에서 동일 재료로 형성될 수 있다. 하지만, 도 5의 실시예와 같은 구조에는 유기 절연층(220)이 표시 영역에 위치하지 않으므로, 유기 절연층(220)은 화소 영역(표시 영역에서 각각의 화소에 대응하는 영역)에서도 위치하지 않을 수 있다.
유기 절연층(220) 위에는 반도체층(AL)이 위치할 수 있다. 반도체층(AL)은 트랜지스터(TR)의 채널 영역과 그 양측의 제1 영역 및 제2 영역을 포함할 수 있다. 반도체층(AL)은 비정질규소, 다결정규소 및 산화물 반도체 중 어느 하나를 포함할 수 있다. 일례로, 반도체층(AL)은 저온다결정규소(LTPS)를 포함하거나, 아연(Zn),　인듐(In), 갈륨(Ga) 및 주석(Sn) 중 적어도 하나를 포함하는 산화물 반도체 물질을 포함할 수 있다. 일례로, 반도체층은 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
반도체층(AL) 위에는 게이트 절연층(230)이 위치할 수 있다. 게이트 절연층(230)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
게이트 절연층(230) 위에는 트랜지스터(TR)의 게이트 전극(GE), 제1 게이트선(121), 제2 게이트선(122) 등을 포함할 수 있는 게이트 도전층이 위치할 수 있다. 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 전술한 배선들(Wa, Wb)은 게이트 도전층으로 형성될 수 있다. 즉, 배선들(Wa, Wb)은 게이트 전극(GE) 등과 동일 공정에서 동일 재료로 형성될 수 있다.
게이트 도전층 위에는 층간 절연층(240)이 위치할 수 있다. 층간 절연층(160)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
층간 절연층(240) 위에는 트랜지스터(TR)의 제1 전극(TE1) 및 제2 전극(TE2), 데이터선(171), 구동 전압선(172), 공통 전압선(173), 초기화 전압선(174) 등을 포함할 수 있는 데이터 도전층이 위치할 수 있다. 1 전극(TE1) 및 제2 전극(TE2) 중 하나는 트랜지스터(TR)의 소스 전극일 수 있고, 다른 하나는 트랜지스터(TR)의 드레인 전극일 수 있다. 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 전술한 배선들(Wa, Wb)은 데이터 도전층으로 형성될 수 있다. 즉, 배선들(Wa, Wb)은 제1 전극(TE1) 및 제2 전극(TE2) 등과 동일 공정에서 동일 재료로 형성될 수 있다.
데이터 도전층 위에는 평탄화층(250)이 위치할 수 있다. 평탄화층(250)은 유기 절연층일 수 있다. 예컨대, 평탄화층(250)은 폴리메틸메타크릴레이트(polymethyl methacrylate)나 폴리스티렌(polystyrene)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다. 평탄화층(250)은 도 3 내지 도 5의 실시예들에서 배선(Wa, Wb) 위에 위치하는 제2 절연층(I2a, I2b)에 대응할 수 있다. 즉, 제2 절연층(I2a, I2b)은 평탄화층(250)과 동일 공정에서 동일 재료로 형성될 수 있다.
데이터 도전층과 평탄화층(250) 사이에는 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있는 패시베이션층(passivation layer)이 더 위치할 수도 있다.
평탄화층(250) 위에는 발광 다이오드(LED)의 제1 전극(E1)이 위치할 수 있다. 제1 전극(E1)은 화소 전극으로 불릴 수 있다. 제1 전극(E1)은 평탄화층(250)에 형성된 접촉 구멍을 통해 제1 전극(TE1)에 연결될 수 있다. 제1 전극(E1)은 반사성 도전 물질 또는 반투과성 도전 물질로 형성될 수 있고, 투명한 도전 물질로 형성될 수도 있다. 제1 전극(E1)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다. 제1 전극(E1)은 리튬(Li), 칼슘(Ca), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au) 같은 금속 또는 금속 합금을 포함할 수 있다.
평탄화층(250) 위에는 제1 전극(E1)과 중첩하는 개구를 가진 화소 정의층(360)이 위치할 수 있다. 화소 정의층(360)의 격벽으로 불릴 수 있다. 화소 정의층(360)은 아크릴계 폴리머, 이미드계 폴리머 등의 유기 절연 물질을 포함할 수 있다. 전술한 제2 절연층(I2a, I2b)은 유기 절연층(220)과 동일 공정에서 동일 재료로 형성될 수 있다. 하지만, 도 5의 실시예와 같은 구조에는 유기 절연층(220)이 표시 영역에 위치하지 않으므로, 유기 절연층(220)은 화소 영역(표시 영역에서 각각의 화소에 대응하는 영역)에서도 위치하지 않을 수 있다.
제1 전극(E1) 위에는 발광층(EL)이 위치할 수 있다. 제1 전극(E1) 위에는 발광층(EL) 외에도, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 하나가 위치할 수 있다.
발광층(EL) 위에는 제2 전극(E2)이 위치할 수 있다. 제2 전극(E2)은 여러 화소에 걸쳐 위치할 수 있다. 제2 전극(E2)은 공통 전극으로 불릴 수 있다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 일함수가 낮은 금속 또는 금속 합금으로 얇게 층을 형성함으로써 광 투과성을 가지도록 할 수 있다. 제2 전극(E2)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO)과 같은 투명 도전성 산화물을 포함할 수 있다.
각 화소(PX)의 제1 전극(E1), 발광층(EL) 및 제2 전극(E2)은 유기 발광 다이오드 같은 발광 다이오드(LED)를 이룰 수 있다. 제1 전극(E1)은 발광 다이오드의 애노드(anode)일 수 있고, 제2 전극(E2)은 발광 다이오드의 캐소드(cathode)일 수 있다. 도시된 것과 달리, 발광 다이오드(LED)는 칩 형태로 제공될 수 있고, 표시 패널(10)은 발광 다이오드(LED)와 연결되는 전극 패드들을 포함할 수 있다.
제2 전극(E2) 위에는 봉지층(300)이 위치할 수 있다. 봉지층(300)은 하나 이상의 무기층과 하나 이상의 유기층이 적층된 박막 봉지층일 수 있다. 봉지층(300)은 밀봉재에 의해 기판(100)과 합착되는 글라스 기판일 수도 있다.
봉지층(300) 위에 또는 발광 다이오드(LED)와 봉지층(300) 사이에는 반도체 나노결정(예컨대, 양자점, 형광체 등)을 포함하는 색변환층이 위치할 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10, 10a, 10b: 표시 패널 100, 100a, 100b: 기판
105: 덧댐부 20, 20a, 20b: 연성회로기판
200, 200a, 200b: 표시층 210, 210a, 210b: 버퍼층
220: 유기 절연층 230: 게이트 절연층
240: 층간 절연층 250: 평탄화층
30, 30a, 30b: 집적회로 칩 300, 300a, 300b: 봉지층
360: 화소 정의층(360) 40a, 40b: 인쇄회로기판
BD: 경계부 BL: 차단층
DAa, DAb: 표시 영역 EA: 버퍼층의 가장자리
GE: 트랜지스터의 게이트 전극 I1, I1a, I1b: 제1 절연층
I2, I2a, I2b: 제2 절연층 NAa, Nab: 비표시 영역
PX: 화소 Pa, Pb: 패드
TE1: 트랜지스터의 제1 전극 TE2: 트랜지스터의 제2 전극
TR: 트랜지스터 W, Wa, Wb: 배선

Claims (20)

  1. 기판,
    상기 기판의 위에 위치하는 제1 절연층,
    상기 제1 절연층 위에 위치하는 배선, 그리고
    상기 배선 위에 위치하는 제2 절연층
    을 포함하며,
    상기 제1 절연층, 상기 배선 및 상기 제2 절연층은 상기 기판의 가장자리로부터 상기 기판의 측면을 감싸도록 연장하는 표시 장치.
  2. 제1항에서,
    상기 제1 절연층 및 상기 제2 절연층은 유기 절연 물질을 포함하는 표시 장치.
  3. 제1항에서,
    상기 배선 및 상기 제2 절연층은 상기 기판의 하면까지 연장하는 표시 장치.
  4. 제3항에서,
    상기 제1 절연층은 상기 기판의 상기 하면까지 연장하지 않는 표시 장치.
  5. 제3항에서,
    상기 기판은 상기 측면과 상기 하면 사이에 경사면을 포함하고, 상기 제1 절연층은 상기 경사면과 접촉하는 표시 장치.
  6. 제3항에서,
    상기 기판은 상기 측면과 상기 하면 사이에 경사면을 포함하고, 상기 경사면에 덧댐부가 위치하고, 상기 제1 절연층은 상기 덧댐부와 접촉하는 표시 장치.
  7. 제1항에서,
    상기 기판 위에 위치하는 버퍼층을 더 포함하며,
    상기 제1 절연층은 상기 버퍼층과 접촉하는 표시 장치.
  8. 제7항에서,
    상기 버퍼층은 둥근 가장자리를 포함하고,
    상기 제1 절연층, 상기 배선 및 상기 제2 절연층은 상기 버퍼층의 둥근 가장자리를 감싸도록 연장하는 표시 장치.
  9. 제1항에서,
    상기 기판 위에 위치하는 트랜지스터를 더 포함하며,
    상기 배선은 상기 트랜지스터의 한 전극과 동일 공정에서 동일 재료로 형성되어 있는 표시 장치.
  10. 제9항에서,
    상기 트랜지스터 위에 위치하는 평탄화층, 그리고
    상기 평탄화층 위에 위치하는 화소 정의층을 더 포함하며,
    상기 제2 절연층은 상기 평탄화층 또는 상기 화소 정의층과 동일 공정에서 동일 재료로 형성되어 있는 표시 장치.
  11. 제1항에서,
    영상을 표시하는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하며,
    상기 제1 절연층은 상기 표시 영역 및 상기 비표시 영역에 걸쳐 위치하는 표시 장치.
  12. 제1항에서,
    영상을 표시하는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하며,
    상기 제1 절연층은 상기 표시 영역에 위치하지 않는 표시 장치.
  13. 기판 위에 제1 절연층, 배선 및 제2 절연층을 형성하는 단계,
    상기 기판의 일부를 제거하여 제1 표시 패널의 기판 및 제2 표시 패널의 기판으로 분리하는 단계,
    상기 제1 절연층을 상기 제1 표시 패널의 제1 절연층 및 상기 제2 표시 패널의 제1 절연층으로 분리하는 단계,
    상기 배선을 상기 제1 표시 패널의 배선 및 상기 제2 표시 패널의 배선으로 분리하는 단계,
    상기 제1 표시 패널의 기판으로부터 돌출하는 상기 제1 표시 패널의 제1 절연층, 배선 및 제2 절연층의 부분들을 상기 제1 표시 패널의 기판의 가장자리를 적어도 부분적으로 감싸도록 벤딩하는 단계, 그리고
    상기 제2 표시 패널의 기판으로부터 돌출하는 상기 제2 표시 패널의 제1 절연층, 배선 및 제2 절연층의 부분들을 상기 제2 표시 패널의 기판의 가장자리를 적어도 부분적으로 감싸도록 벤딩하는 단계
    를 포함하는 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 기판의 일부를 제거하는 단계는 상기 기판을 식각하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 제1 절연층을 형성하기 전에 상기 기판 위에 버퍼층을 형성하는 단계를 더 포함하며,
    상기 기판의 식각 시 상기 버퍼층을 함께 식각하는 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 버퍼층은 무기 절연 물질을 포함하고, 상기 제1 절연층 및 상기 제2 절연층은 유기 절연 물질을 포함하는 표시 장치의 제조 방법.
  17. 제13항에서,
    상기 제1 절연층을 분리하는 단계는 상기 제1 절연층의 일부를 제거하는 단계를 포함하고, 상기 제1 절연층이 제거되는 부분은 상기 기판이 제거된 영역 내에 위치하는 표시 장치의 제조 방법.
  18. 제13항에서,
    상기 제1 표시 패널의 제1 절연층, 배선 및 제2 절연층의 부분들을 벤딩에 의해 상기 제1 표시 패널의 제1 절연층이 상기 제1 표시 패널의 기판의 측면과 접촉하는 표시 장치의 제조 방법.
  19. 제13항에서,
    상기 제1 표시 패널의 기판은 경사면을 포함하고,
    상기 제1 표시 패널의 제1 절연층, 배선 및 제2 절연층의 부분들의 벤딩에 의해 상기 제1 표시 패널의 제1 절연층이 상기 경사면과 접촉하는 표시 장치의 제조 방법.
  20. 제13항에서,
    상기 제1 표시 패널은 영상을 표시하는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하고,
    상기 제1 절연층은 상기 표시 영역 및 상기 비표시 영역에 걸쳐 형성되는 표시 장치의 제조 방법.
KR1020200166816A 2020-12-02 2020-12-02 표시 장치 및 이의 제조 방법 KR20220077996A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200166816A KR20220077996A (ko) 2020-12-02 2020-12-02 표시 장치 및 이의 제조 방법
US17/404,393 US11793045B2 (en) 2020-12-02 2021-08-17 Display device and manufacturing method thereof
CN202111447652.6A CN114582934A (zh) 2020-12-02 2021-11-29 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200166816A KR20220077996A (ko) 2020-12-02 2020-12-02 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220077996A true KR20220077996A (ko) 2022-06-10

Family

ID=81751504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200166816A KR20220077996A (ko) 2020-12-02 2020-12-02 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11793045B2 (ko)
KR (1) KR20220077996A (ko)
CN (1) CN114582934A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240080638A (ko) * 2022-11-30 2024-06-07 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102087951B1 (ko) 2013-07-25 2020-04-16 삼성디스플레이 주식회사 평판 디스플레이 장치 및 그 제조방법
KR102400871B1 (ko) 2015-07-31 2022-05-23 엘지디스플레이 주식회사 플렉서블 표시 장치 및 그의 제조 방법
CN106920829A (zh) * 2017-03-30 2017-07-04 京东方科技集团股份有限公司 一种柔性显示面板、显示装置及柔性显示面板的制作方法
CN111199685B (zh) 2018-11-19 2023-04-07 群创光电股份有限公司 拼接装置和电子装置
KR20210086291A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR20200118937A (ko) 2019-04-08 2020-10-19 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치 및 그의 제조 방법
KR20200130571A (ko) 2019-05-09 2020-11-19 삼성디스플레이 주식회사 표시 장치
KR20220000447A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220003892A (ko) * 2020-07-02 2022-01-11 엘지디스플레이 주식회사 플렉시블 표시패널

Also Published As

Publication number Publication date
CN114582934A (zh) 2022-06-03
US11793045B2 (en) 2023-10-17
US20220173207A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
KR102589245B1 (ko) 표시장치와 그의 제조방법
US20210098525A1 (en) Display device
JP3990374B2 (ja) 有機電界発光表示装置
CN107132708B (zh) 显示装置
KR20180005313A (ko) 표시 장치
US20200203442A1 (en) Display panel
US20190319082A1 (en) Chip on film package and display device including the chip on film package
KR20220051065A (ko) 표시 장치
US20220123171A1 (en) Display device
US11793045B2 (en) Display device and manufacturing method thereof
JP6938323B2 (ja) 表示装置
KR20210106065A (ko) 디스플레이 장치
JP6905421B2 (ja) 表示装置
US20220158036A1 (en) Display device
US10714705B2 (en) Organic light emitting display device
KR101213878B1 (ko) 평판 표시 장치 및 이의 제조 방법
KR20220058757A (ko) 표시 장치
EP3902008A2 (en) Light emitting display device and manufacturing method thereof
KR20180078830A (ko) 유기 발광 표시 장치 및 그의 제조 방법
US20230259239A1 (en) Display device and manufacturing method thereof
US11641767B2 (en) Display device
US20240213228A1 (en) Display device
KR101472125B1 (ko) 유기발광다이오드 표시장치
KR20230167911A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination