KR20200118937A - 화소, 이를 구비한 표시 장치 및 그의 제조 방법 - Google Patents
화소, 이를 구비한 표시 장치 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20200118937A KR20200118937A KR1020190041012A KR20190041012A KR20200118937A KR 20200118937 A KR20200118937 A KR 20200118937A KR 1020190041012 A KR1020190041012 A KR 1020190041012A KR 20190041012 A KR20190041012 A KR 20190041012A KR 20200118937 A KR20200118937 A KR 20200118937A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- sub
- electrodes
- light
- set1
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims description 44
- 238000005192 partition Methods 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 233
- 239000004065 semiconductor Substances 0.000 description 52
- 101100327480 Nicotiana tabacum CET2 gene Proteins 0.000 description 46
- 101150072317 CET1 gene Proteins 0.000 description 45
- 239000000463 material Substances 0.000 description 31
- 239000010408 film Substances 0.000 description 22
- 101150080924 CNE1 gene Proteins 0.000 description 19
- 239000011810 insulating material Substances 0.000 description 15
- 101150089655 Ins2 gene Proteins 0.000 description 12
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 12
- 230000007547 defect Effects 0.000 description 12
- 101150043224 Amigo1 gene Proteins 0.000 description 11
- 102100032044 Amphoterin-induced protein 1 Human genes 0.000 description 11
- 102100032040 Amphoterin-induced protein 2 Human genes 0.000 description 11
- 101000776165 Homo sapiens Amphoterin-induced protein 2 Proteins 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 102000012677 DET1 Human genes 0.000 description 9
- 101150113651 DET1 gene Proteins 0.000 description 9
- 101150066284 DET2 gene Proteins 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000002209 hydrophobic effect Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000011777 magnesium Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 102100031478 C-type natriuretic peptide Human genes 0.000 description 4
- 101500013676 Helix lucorum Peptide CNP1 Proteins 0.000 description 4
- 101500013677 Helix lucorum Peptide CNP2 Proteins 0.000 description 4
- -1 InGaN Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011258 core-shell material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000002094 self assembled monolayer Substances 0.000 description 2
- 239000013545 self-assembled monolayer Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 description 1
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 1
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 1
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- FMRLDPWIRHBCCC-UHFFFAOYSA-L Zinc carbonate Chemical compound [Zn+2].[O-]C([O-])=O FMRLDPWIRHBCCC-UHFFFAOYSA-L 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- OWOMRZKBDFBMHP-UHFFFAOYSA-N zinc antimony(3+) oxygen(2-) Chemical compound [O--].[Zn++].[Sb+3] OWOMRZKBDFBMHP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H01L27/24—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명의 일 실시예에 의한 화소는, 제1 방향을 따라 순차적으로 배열되며 각각이 상기 제1 방향을 따라 연속적으로 배치된 제1 서브 전극 및 제2 서브 전극을 포함한 복수의 전극 쌍들; 각각 어느 한 전극 쌍의 제1 및 제2 서브 전극들의 사이에 전기적으로 연결된 복수의 발광 소자들; 첫 번째 전극 쌍의 제1 서브 전극 및 제1 전원의 사이에 전기적으로 연결된 제1 연결 전극; 및 마지막 전극 쌍의 제2 서브 전극 및 제2 전원의 사이에 전기적으로 연결된 제2 연결 전극을 포함한다. 상기 마지막 전극 쌍을 제외한 나머지 전극 쌍의 제2 서브 전극은, 적어도 하나의 제1 또는 제2 서브 전극을 사이에 두고 후속 전극 쌍의 제1 서브 전극과 이격되도록 배치되며, 상기 후속 전극 쌍의 제1 서브 전극에 전기적으로 연결된다.
Description
본 발명의 실시예는 화소, 이를 구비한 표시 장치 및 그의 제조 방법에 관한 것이다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 소자를 제조하고, 상기 발광 소자를 이용하여 발광 장치를 제조하는 기술이 개발되고 있다. 예를 들어, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 복수의 초소형 발광 소자들을 제조하고, 상기 초소형 발광 소자들을 이용하여 표시 장치의 화소 등과 같은 다양한 발광 장치의 광원을 구성하는 기술이 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 발광 소자를 포함한 화소, 이를 구비한 표시 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 의한 화소는, 제1 방향을 따라 순차적으로 배열되며 각각이 상기 제1 방향을 따라 연속적으로 배치된 제1 서브 전극 및 제2 서브 전극을 포함한 복수의 전극 쌍들; 각각 어느 한 전극 쌍의 제1 및 제2 서브 전극들의 사이에 전기적으로 연결된 복수의 발광 소자들; 첫 번째 전극 쌍의 제1 서브 전극 및 제1 전원의 사이에 전기적으로 연결된 제1 연결 전극; 및 마지막 전극 쌍의 제2 서브 전극 및 제2 전원의 사이에 전기적으로 연결된 제2 연결 전극을 포함한다. 상기 마지막 전극 쌍을 제외한 나머지 전극 쌍의 제2 서브 전극은, 적어도 하나의 제1 또는 제2 서브 전극을 사이에 두고 후속 전극 쌍의 제1 서브 전극과 이격되도록 배치되며, 상기 후속 전극 쌍의 제1 서브 전극에 전기적으로 연결된다.
일 실시예에서, 상기 전극 쌍들 중 연속적으로 배열된 두 개의 전극 쌍들은, 각각의 제1 서브 전극들 또는 각각의 제2 서브 전극들이 서로 이웃하도록 각각의 전극 쌍을 구성하는 제1 및 제2 서브 전극들이 서로 반대방향으로 배열될 수 있다.
일 실시예에서, 상기 전극 쌍들 중 각각의 홀수 번째 전극 쌍을 구성하는 제1 및 제2 서브 전극들은 상기 제1 방향을 따라 순차적으로 배치되고, 상기 전극 쌍들 중 각각의 짝수 번째 전극 쌍을 구성하는 제1 및 제2 서브 전극들은 상기 제1 방향을 따라 역순으로 배열될 수 있다.
일 실시예에서, 상기 발광 소자들 각각은, 상기 어느 한 전극 쌍의 제1 서브 전극에 전기적으로 연결되는 제1 단부; 및 상기 어느 한 전극 쌍의 제2 서브 전극에 전기적으로 연결되는 제2 단부를 포함할 수 있다.
일 실시예에서, 상기 발광 소자들 각각의 제1 단부 및 제2 단부는 각각 P형 단부 및 N형 단부이고, 상기 발광 소자들 각각은 상기 어느 한 전극 쌍의 제1 및 제2 서브 전극들의 사이에 순방향으로 연결될 수 있다.
일 실시예에서, 상기 화소는, 상기 전극 쌍들 각각의 제1 서브 전극 상에 개별적으로 배치되어 각각의 제1 서브 전극을 인접한 발광 소자의 제1 단부에 전기적으로 연결하는 복수의 제1 컨택 전극들; 및 상기 전극 쌍들 각각의 제2 서브 전극 상에 개별적으로 배치되어 각각의 제2 서브 전극을 인접한 발광 소자의 제2 단부에 전기적으로 연결하는 복수의 제2 컨택 전극들을 더 포함할 수 있다.
일 실시예에서, 상기 마지막 전극 쌍을 제외한 나머지 전극 쌍의 제2 서브 전극은, 각각의 중간 연결 전극을 통해 상기 후속 전극 쌍의 제1 서브 전극에 전기적으로 연결될 수 있다.
일 실시예에서, 상기 각각의 중간 연결 전극은, 상기 나머지 전극 쌍의 제2 서브 전극 및 상기 후속 전극 쌍의 제1 서브 전극 중 어느 하나의 서브 전극으로부터 일체로 연장될 수 있다.
일 실시예에서, 상기 나머지 전극 쌍의 제2 서브 전극 및 상기 후속 전극 쌍의 제1 서브 전극 중 다른 하나의 서브 전극 상에 배치된 제1 또는 제2 컨택 전극은, 상기 제1 방향과 교차하는 제2 방향을 따라 돌출되어 상기 각각의 중간 연결 전극에 전기적으로 연결되는 돌출부를 포함할 수 있다.
일 실시예에서, 상기 전극 쌍들의 제1 및 제2 서브 전극들 각각은, 반사성의 도전 물질을 포함한 반사 전극층을 포함하고, 상기 제1 및 제2 컨택 전극들 각각은, 투명 도전 물질을 포함한 투명 전극층을 포함할 수 있다.
일 실시예에서, 상기 화소는 상기 전극 쌍들 및 상기 발광 소자들이 배치되며 불투명한 뱅크에 의해 둘러싸인 발광 영역을 포함하며, 상기 제1 방향은 상기 발광 영역의 종방향일 수 있다.
일 실시예에서, 상기 전극 쌍들은 세 쌍 이상의 전극 쌍들로 구성되며, 상기 발광 소자들은 각각의 전극 쌍을 포함한 세 단 이상의 직렬 단들에 분산 배치되어 직/병렬 혼합 구조로 서로 연결될 수 있다.
일 실시예에서, 상기 화소는 상기 전극 쌍들 및 상기 발광 소자들이 배치되며 불투명한 뱅크에 의해 둘러싸인 발광 영역을 포함하며, 상기 제1 방향은 상기 발광 영역의 횡방향일 수 있다.
일 실시예에서, 상기 전극 쌍들은, 상기 발광 영역의 종방향으로 연장된 각각의 제1 및 제2 서브 전극들을 포함한 두 쌍 이상의 전극 쌍들로 구성될 수 있다.
일 실시예에서, 상기 화소는, 상기 첫 번째 전극 쌍에 이웃하도록 배치되며 전기적으로 격리된 제1 더미 전극; 및 상기 마지막 전극 쌍에 이웃하도록 배치되며 전기적으로 격리된 제2 더미 전극 중 적어도 하나를 더 포함할 수 있다.
일 실시예에서, 상기 화소는, 각각 상기 전극 쌍들의 제1 및 제2 서브 전극들 중 적어도 하나의 하부에 배치된 복수의 격벽들을 더 포함할 수 있다.
일 실시예에서, 상기 격벽들 중 일부는, 각각, 상기 전극 쌍들의 제1 및 제2 서브 전극들 중 상기 제1 방향을 따라 연속적으로 배치된 두 개의 제1 또는 제2 서브 전극들과 공통으로 중첩되도록 상기 두 개의 제1 또는 제2 서브 전극들의 하부에 배치될 수 있다.
일 실시예에서, 상기 격벽들은, 상기 전극 쌍들의 제1 및 제2 서브 전극들 각각의 하부에 개별적으로 분리되어 배치될 수 있다.
본 발명의 일 실시예에 의한 표시 장치는, 표시 영역에 배치된 화소를 포함한다. 상기 화소는, 제1 방향을 따라 순차적으로 배열되며 각각이 상기 제1 방향을 따라 연속적으로 배치된 제1 서브 전극 및 제2 서브 전극을 포함한 복수의 전극 쌍들; 각각 어느 한 전극 쌍의 제1 및 제2 서브 전극들의 사이에 전기적으로 연결된 복수의 발광 소자들; 첫 번째 전극 쌍의 제1 서브 전극 및 제1 전원의 사이에 전기적으로 연결된 제1 연결 전극; 및 마지막 전극 쌍의 제2 서브 전극 및 제2 전원의 사이에 전기적으로 연결된 제2 연결 전극을 포함한다. 상기 화소의 마지막 전극 쌍을 제외한 나머지 전극 쌍의 제2 서브 전극은, 적어도 하나의 제1 또는 제2 서브 전극을 사이에 두고 후속 전극 쌍의 제1 서브 전극과 이격되도록 배치되며, 상기 후속 전극 쌍의 제1 서브 전극에 전기적으로 연결된다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은, 각 화소의 발광 영역에, 각각 한 쌍의 제1 및 제2 서브 전극들을 포함하며 제1 방향을 따라 순차적으로 배열되는 복수의 전극 쌍들과, 각각 상기 전극 쌍들의 제1 서브 전극들 및 제2 서브 전극들에 연결되는 제1 정렬 배선 및 제2 정렬 배선을 형성하는 단계; 상기 발광 영역에 복수의 발광 소자들을 공급하고, 상기 제1 및 제2 정렬 배선들로 정렬 신호들을 공급하여 상기 발광 소자들을 정렬하는 단계; 상기 제1 및 제2 서브 전극들을 개별적으로 분리하는 단계; 및 상기 정렬된 발광 소자들이 상기 각 전극 쌍의 제1 및 제2 서브 전극들의 사이에 순방향으로 연결되도록 상기 제1 및 제2 서브 전극들을 재 연결하는 단계를 포함한다. 상기 복수의 전극 쌍들을 형성하는 단계에서, 연속된 전극 쌍들의 제1 또는 제2 서브 전극들을 연속적으로 배치하고 상기 연속된 전극 쌍들의 제1 또는 제2 서브 전극들을 일체로 연결하여 각각의 이중 전극 패턴을 형성한다. 상기 제1 및 제2 서브 전극들을 개별적으로 분리하는 단계에서, 상기 각각의 이중 전극 패턴을 각각의 제1 또는 제2 서브 전극들로 분리한다.
본 발명의 실시예들에 의한 화소, 이를 구비한 표시 장치 및 그의 제조 방법에 따르면, 각 화소의 발광 영역에 공급된 발광 소자들을 효율적으로 활용하여 광원 유닛을 구성함과 더불어, 상기 광원 유닛을 구성하는 전극 쌍들의 사이에 발광 소자들을 보다 균일하게 배열할 수 있다. 이에 따라, 각 화소의 발광 효율 및 휘도를 향상시키면서, 불량률은 저감할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다.
도 5a 내지 도 5g는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 회로도이다.
도 6a 및 도 6b는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 회로도로서, 일 예로 서로 다른 원인으로 오픈 불량이 발생한 각각의 화소에 대한 실시예들을 나타낸다.
도 7은 본 발명의 일 실시예에 의한 화소를 나타내는 평면도이다.
도 8 내지 도 11은 각각 본 발명의 일 실시예에 의한 화소를 나타내는 평면도로서, 일 예로 도 7의 화소에 대한 서로 다른 변경 실시예들을 나타낸다.
도 12a 내지 도 12d는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 단면도로서, 일 예로 도 11의 Ⅰ~Ⅰ'선에 대응하는 화소의 단면에 대한 서로 다른 실시예들을 나타낸다.
도 13은 본 발명의 일 실시예에 의한 화소를 나타내는 단면도로서, 일 예로 도 11의 Ⅱ~Ⅱ'선에 대응하는 화소의 단면에 대한 일 실시예를 나타낸다.
도 14 및 도 15는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 평면도로서, 일 예로 도 7의 화소에 대한 서로 다른 변경 실시예들을 나타낸다.
도 16a 내지 도 16d는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 순차적으로 나타내는 평면도로서, 일 예로 도 11의 화소를 포함한 표시 장치의 제조 방법에 대한 일 실시예를 나타낸다.
도 2a 및 도 2b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다.
도 5a 내지 도 5g는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 회로도이다.
도 6a 및 도 6b는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 회로도로서, 일 예로 서로 다른 원인으로 오픈 불량이 발생한 각각의 화소에 대한 실시예들을 나타낸다.
도 7은 본 발명의 일 실시예에 의한 화소를 나타내는 평면도이다.
도 8 내지 도 11은 각각 본 발명의 일 실시예에 의한 화소를 나타내는 평면도로서, 일 예로 도 7의 화소에 대한 서로 다른 변경 실시예들을 나타낸다.
도 12a 내지 도 12d는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 단면도로서, 일 예로 도 11의 Ⅰ~Ⅰ'선에 대응하는 화소의 단면에 대한 서로 다른 실시예들을 나타낸다.
도 13은 본 발명의 일 실시예에 의한 화소를 나타내는 단면도로서, 일 예로 도 11의 Ⅱ~Ⅱ'선에 대응하는 화소의 단면에 대한 일 실시예를 나타낸다.
도 14 및 도 15는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 평면도로서, 일 예로 도 7의 화소에 대한 서로 다른 변경 실시예들을 나타낸다.
도 16a 내지 도 16d는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 순차적으로 나타내는 평면도로서, 일 예로 도 11의 화소를 포함한 표시 장치의 제조 방법에 대한 일 실시예를 나타낸다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
본 출원에서, 제1, 제2 등의 용어는 다양한 구성 요소들을 구별하여 설명하는데 사용될 뿐, 상기 구성 요소들이 상기 용어에 의해 한정되지는 않는다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들의 조합이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 어떤 요소 또는 부분이 다른 요소 또는 부분 "상에" 있다고 할 경우, 이는 상기 다른 요소 또는 부분 "바로 위에" 있는 경우는 물론, 그 중간에 또 다른 요소 또는 부분이 있는 경우도 포함한다. 또한, 이하의 설명에서 규정하는 특정 위치나 방향 등은 상대적인 관점에서 기술한 것으로서, 일 예로 이는 보는 관점이나 방향에 따라서는 반대로 변경될 수도 있음에 유의하여야 할 것이다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1a 및 도 1b, 도 2a 및 도 2b, 및 도 3a 및 도 3b는 각각 본 발명의 일 실시예에 의한 발광 소자(LD)를 나타내는 사시도 및 단면도이다. 도 1a 내지 도 3b에서는 원 기둥 형상의 막대형 발광 소자(LD)를 도시하였으나, 본 발명에 의한 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
먼저 도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는, 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(13)과, 상기 제1 및 제2 도전형 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일 예로, 발광 소자(LD)는 길이(L) 방향을 따라 순차적으로 적층된 제1 도전형 반도체층(11), 활성층(12) 및 제2 도전형 반도체층(13)을 포함할 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 도전형 반도체층들(11, 13) 중 하나가 배치될 수 있다. 그리고, 상기 발광 소자(LD)의 타측 단부에는 상기 제1 및 제2 도전형 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 웨이퍼 기판 상에서 식각 방식 등을 통해 막대 형상으로 제조된 막대형 발광 다이오드일 수 있으나, 이에 한정되지는 않는다. 본 명세서에서, "막대형"이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노 스케일 내지 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 본 발명에서 발광 소자(LD)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 도전형 반도체층(11)은 일 예로 적어도 하나의 N형 반도체층을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제1 도전형 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 도전형 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전형 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물(Multi-Quantum Well, MQW) 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 도전형 반도체층(13)은 활성층(12) 상에 배치되며, 제1 도전형 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전형 반도체층(13)은 적어도 하나의 P형 반도체층을 포함할 수 있다. 예를 들어, 제2 도전형 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제2 도전형 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전형 반도체층(13)을 구성할 수 있다.
또한, 실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 도전형 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다. 다만, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부들은 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이(L) 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 및 제2 도전형 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 밑면(도 1a 및 도 1b에서, 발광 소자(LD)의 상부면 및 하부면)은 커버하지 않고 노출할 수 있다.
실시예에 따라, 절연성 피막(INF)은 이산화규소(SiO2), 질화규소(Si3N4), 산화알루미늄(Al2O3) 및 이산화타이타늄(TiO2) 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 상기 절연성 피막(INF)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13) 및/또는 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 도전형 반도체층(11), 활성층(12) 및/또는 제2 도전형 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다.
예를 들어, 발광 소자(LD)는 도 2a 및 도 2b에 도시된 바와 같이 제2 도전형 반도체층(13)의 일단 측에 배치되는 적어도 하나의 전극층(14)을 더 포함할 수 있다. 또한, 실시예에 따라 발광 소자(LD)는 도 3a 및 도 3b에 도시된 바와 같이 제1 도전형 반도체층(11)의 일단 측에 배치되는 적어도 하나의 다른 전극층(15)을 더 포함할 수도 있다.
상기 전극층들(14, 15) 각각은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 상기 전극층들(14, 15) 각각은 금속 또는 금속 산화물을 포함할 수 있다. 일 예로, 상기 전극층들(14, 15) 각각은 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 이들의 산화물 또는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), ITZO(Indium Tin Zinc Oxide)와 같은 투명 전극 물질 등을 단독 또는 혼합하여 형성될 수 있다. 또한, 실시예에 따라, 상기 전극층들(14, 15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 상기 전극층들(14, 15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
실시예에 따라, 절연성 피막(INF)은, 상기 전극층들(14, 15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연성 피막(INF)은 전극층들(14, 15)의 표면에 선택적으로 형성될 수 있다. 또한, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양단을 노출하도록 형성되며, 일 예로 전극층들(14, 15)의 적어도 일 영역을 노출할 수 있다. 또는, 또 다른 실시예에서는, 절연성 피막(INF)이 제공되지 않을 수도 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 표면에 절연성 피막(INF)이 제공되면, 활성층(12)이 도시되지 않은 적어도 하나의 전극(일 예로, 발광 소자(LD)의 양단에 연결되는 컨택 전극들 중 적어도 하나의 컨택 전극) 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다. 본 발명의 각 실시예를 설명함에 있어, "연결(또는, 접속)"이라 함은 물리적 및/또는 전기적인 연결(또는, 접속)을 포괄적으로 의미할 수 있다. 또한, 이는 직접적 및/또는 간접적인 연결(또는, 접속)과, 일체형 또는 비일체형 연결을 포괄적으로 의미할 수 있다.
또한, 발광 소자(LD)의 표면에 절연성 피막(INF)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 또한, 각각의 발광 소자(LD)에 절연성 피막(INF)이 형성되면, 다수의 발광 소자들(LD)이 서로 밀접하여 배치되어 있는 경우에도 상기 발광 소자들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에서, 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액(또는, 용매)에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
이와 관련한 비제한적인 실시예로서, 소수성 재료를 이용하여 절연성 피막(INF) 자체를 소수성 막으로 형성하거나, 절연성 피막(INF) 상에 소수성 재료로 이루어진 소수성 피막을 추가적으로 형성할 수 있다. 실시예에 따라, 소수성 재료는 소수성을 나타내도록 불소를 함유하는 재료일 수 있다. 또한, 실시예에 따라, 소수성 재료는 자기조립 단분자막(self-assembled monolayer; SAM)의 형태로 발광 소자들(LD)에 적용될 수 있다. 이 경우, 소수성 재료는 옥타데실 트라이클로로실란(octadecyl trichlorosilane), 플루오로알킬 트라이클로로실란(fluoroalkyl trichlorosilane), 퍼플루오로알킬 트라이에톡시실란(perfluoroalkyl triethoxysilane) 등을 포함할 수 있다. 또한, 소수성 재료는 테플론(TeflonTM)이나 사이토프(CytopTM)와 같은 상용화된 불소 함유 재료이거나, 이에 상응하는 재료일 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 영역에 적어도 하나의 초소형 발광 소자(LD), 일 예로 각각 나노 스케일 내지 마이크로 스케일의 크기를 가진 복수의 초소형 발광 소자들(LD)을 배치하고, 상기 초소형 발광 소자들(LD)을 이용하여 각 화소의 광원(또는, 광원 유닛)을 구성할 수 있다. 다만, 본 발명에서 발광 소자(LD)의 적용 분야가 표시 장치에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다. 실시예에 따라, 도 4에서는 도 1a 내지 도 3b에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 장치의 일 예로서, 표시 장치, 특히 상기 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다. 일 예로, 표시 패널(PNL)의 화소들(PXL)은 각각 적어도 하나의 발광 소자(LD)를 포함할 수 있다.
편의상, 도 4에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나) 및/또는 복수의 배선들이 표시 패널(PNL)에 더 배치될 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 의한 표시 패널(PNL)은, 베이스 층(BSL)과, 상기 베이스 층(BSL) 상에 배치된 다수의 화소들(PXL)을 포함할 수 있다. 구체적으로, 표시 패널(PNL) 및 이를 형성하기 위한 베이스 층(BSL)은, 영상을 표시하기 위한 표시 영역(DA)과, 상기 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 그리고, 베이스 층(BSL) 상의 표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다.
실시예에 따라, 표시 영역(DA)은 표시 패널(PNL)의 중앙 영역에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 패널(PNL)의 가장자리 영역에 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수 있다. 이러한 표시 영역(DA)은, 영상이 표시되는 화면을 구성할 수 있다.
베이스 층(BSL)은 표시 패널(PNL)의 베이스 부재를 구성할 수 있다. 실시예에 따라, 베이스 층(BSL)은 경성 또는 연성의 기판이나 필름일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스 층(BSL)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연막일 수 있으며, 그 재료 및/또는 물성이 특별히 한정되지는 않는다.
또한, 베이스 층(BSL)은 투명할 수 있으나, 이에 한정되지는 않는다. 일 예로, 베이스 층(BSL)은 투명, 반투명, 불투명, 또는 반사성의 베이스 부재일 수 있다.
베이스 층(BSL) 상의 일 영역은 표시 영역(DA)으로 규정되어 화소들(PXL)이 배치되고, 나머지 영역은 비표시 영역(NDA)으로 규정될 수 있다. 일 예로, 베이스 층(BSL)은, 각각의 화소(PXL)가 형성되는 복수의 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 외곽에 배치되는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들 및/또는 내장 회로부가 배치될 수 있다.
실시예에 따라, 화소들(PXL)은 표시 영역(DA)의 각 화소 영역에 배치될 수 있다. 일 실시예에서, 화소들(PXL)은 스트라이프 또는 펜타일 배열 구조로 표시 영역(DA)에 배열될 수 있으나, 이에 한정되지는 않는다. 예를 들어, 화소들(PXL)은 현재 공지된 다양한 배열 구조로 표시 영역(DA)에 배열될 수 있다.
각각의 화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 예를 들면, 각각의 화소(PXL)는 도 1a 내지 도 3b의 실시예들 중 어느 하나의 실시예에 의한 발광 소자(LD), 일 예로, 각각 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 적어도 하나의 초소형 막대형 발광 소자(LD)를 포함할 수 있다. 다만, 본 발명의 실시예에서 화소(PXL)의 광원으로 이용될 수 있는 발광 소자(LD)의 종류가 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 각각의 화소(PXL)가, 성장 방식으로 제조된 코어-쉘 구조의 발광 소자를 포함할 수도 있다. 일 실시예에서, 코어-쉘 구조의 발광 소자는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가진 초소형 코어-쉘 구조의 발광 소자일 수 있으나, 상기 코어-쉘 구조의 발광 소자의 크기가 이에 한정되지는 않는다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 본 발명의 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 현재 공지된 다양한 구조 및/또는 구동 방식의 수동형 또는 능동형 표시 장치의 화소로 구성될 수 있다.
도 5a 내지 도 5g는 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 회로도이다. 예를 들어, 도 5a 내지 도 5g는 능동형 표시 장치에 적용될 수 있는 화소(PXL)의 서로 다른 실시예들을 나타낸다. 다만, 본 발명의 실시예가 적용될 수 있는 화소(PXL) 및 표시 장치의 종류가 이에 한정되지는 않는다. 실시예에 따라, 도 5a 내지 도 5g에 도시된 각각의 화소(PXL)는 도 4의 표시 패널(PNL)에 구비된 화소들(PXL) 중 어느 하나일 수 있으며, 상기 화소들(PXL)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
먼저 도 5a를 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는 데이터 신호에 대응하는 휘도의 빛을 생성하기 위한 광원 유닛(LSU)을 포함한다. 또한, 화소(PXL)는, 광원 유닛(LSU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 광원 유닛(LSU)은, 복수의 발광 소자들(LD)과, 상기 발광 소자들(LD)을 제1 전원(VDD)과 제2 전원(VSS)의 사이에 전기적으로 연결하기 위한 제1 전극(ET1) 및 제2 전극(ET2)을 포함할 수 있다. 예를 들어, 광원 유닛(LSU)은, 제1 전원(VDD)에 연결되는 제1 전극(ET1)과, 제2 전원(VSS)에 연결되는 제2 전극(ET2)과, 상기 제1 및 제2 전극들(ET1, ET2)의 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 일 실시예에서, 제1 전극(ET1)은 애노드 전극이고, 제2 전극(ET2)은 캐소드 전극일 수 있다.
실시예에 따라, 상기 발광 소자들(LD) 각각은, 적어도 제1 전극(ET1)을 통해 제1 전원(VDD)에 연결되는 P형 단부와, 적어도 제2 전극(ET2)을 통해 제2 전원(VSS)에 연결되는 N형 단부를 포함할 수 있다. 실시예에 따라, 제1 및 제2 전원들(VDD, VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 전원들(VDD, VSS)의 전위 차는 적어도 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
즉, 상기 발광 소자들(LD)은 제1 및 제2 전극들(ET1, ET2)을 통해 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 병렬 연결될 수 있다. 이와 같이 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성하고, 이러한 유효 광원들이 모여 화소(PXL)의 광원 유닛(LSU)을 구성할 수 있다.
일 실시예에서, 각각의 화소(PXL)는, 제1 또는 제2 전원(VDD, VSS)과 광원 유닛(LSU)의 사이에 전기적으로 연결된 화소 회로(PXC)를 더 포함할 수 있다. 예를 들어, 각각의 광원 유닛(LSU)을 구성하는 발광 소자들(LD)의 일 단부(일 예로, P형 단부)는 광원 유닛(LSU)의 제1 전극(ET1)("제1 화소 전극"이라고도 함)을 통해 화소 회로(PXC)에 공통으로 접속되며, 상기 화소 회로(PXC) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 전기적으로 연결될 수 있다. 그리고, 발광 소자들(LD)의 다른 단부(일 예로, N형 단부)는 상기 광원 유닛(LSU)의 제2 전극(ET2)("제2 화소 전극"이라고도 함)에 공통으로 접속되어, 상기 광원 유닛(LSU)의 제2 전극(ET2) 및 제2 전원선(PL2)을 통해 제2 전원(VSS)에 전기적으로 연결될 수 있다.
발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 광원 유닛(LSU)으로 공급할 수 있다. 광원 유닛(LSU)으로 공급된 구동 전류는 순방향으로 연결된 발광 소자들(LD)에 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 광원 유닛(LSU)이 구동 전류에 대응하는 휘도의 빛을 방출할 수 있다.
일 실시예에서, 광원 유닛(LSU)은, 각각의 유효 광원을 구성하는 발광 소자들(LD) 외에 적어도 하나의 비유효 광원을 더 포함할 수 있다. 일 예로, 광원 유닛(LSU)의 제1 및 제2 전극들(ET1, ET2)의 사이에는, 적어도 하나의 역방향 발광 소자(LDrv)가 더 연결되어 있을 수 있다.
각각의 역방향 발광 소자(LDrv)는, 유효 광원들을 구성하는 발광 소자들(LD)과 함께 제1 및 제2 전극들(ET1, ET2)의 사이에 병렬로 연결되되, 상기 발광 소자들(LD)과는 반대 방향으로 상기 제1 및 제2 전극들(ET1, ET2)의 사이에 연결될 수 있다. 예를 들어, 역방향 발광 소자(LDrv)의 N형 단부는 제1 전극(ET1)을 경유하여 제1 전원(VDD)에 접속되고, 상기 역방향 발광 소자(LDrv)의 P형 단부는 제2 전극(ET2)을 경유하여 제2 전원(VSS)에 접속될 수 있다. 이러한 역방향 발광 소자(LDrv)는, 제1 및 제2 전극들(ET1, ET2)의 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성화된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDrv)에는 실질적으로 전류가 흐르지 않게 된다.
일 실시예에서, 각각의 광원 유닛(LSU)을 구성하기 위하여 제1 및 제2 전극들(ET1, ET2)의 사이에 발광 소자들(LD)을 정렬하는 단계에서, 상기 제1 및 제2 전극들(ET1, ET2)에 인가되는 정렬 신호(또는, 정렬 전압)를 제어하거나 자기장을 형성하는 등에 의해, 각각의 화소 영역(일 예로, 각 화소(PXL)의 발광 영역)에 공급된 발광 소자들(LD)이 어느 일 방향(일 예로, 순방향) 측으로 보다 편향되어 정렬되도록 제어할 수 있다. 예를 들어, 제1 및 제2 전극들(ET1, ET2)에 인가되는 정렬 신호(또는, 정렬 전압)를 제어하거나 자기장을 형성함에 의해, 각 화소(PXL)의 제1 및 제2 전극들(ET1, ET2)의 사이에, 보다 많은 개수의 발광 소자들(LD)이 순방향으로 연결되도록 상기 발광 소자들(LD)을 편향 정렬할 수 있다. 이 경우, 상기 제1 및 제2 전극들(ET1, ET2)의 사이에 발광 소자들(LD)이 모두 순방향으로 연결되거나, 또는 상기 제1 및 제2 전극들(ET1, ET2)의 사이에 순방향으로 연결된 발광 소자들(LD)의 개수가, 적어도 하나의 역방향 발광 소자(LDrv)의 개수보다 많을 수 있다. 일 예로, 상기 제1 및 제2 전극들(ET1, ET2)의 사이에 연결된 발광 소자들(즉, 순방향 및/또는 역방향으로 연결된 발광 소자들(LD, LDrv)) 중 대략 70% 이상(일 예로, 80% 이상)이 순방향으로 연결된 발광 소자들(LD)일 수 있다.
화소 회로(PXC)는 해당 화소(PXL)의 주사선(Si) 및 데이터선(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되었다고 할 때, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 접속될 수 있다. 실시예에 따라, 화소 회로(PXC)는 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)("구동 트랜지스터"라고도 함)는 제1 전원(VDD)과 광원 유닛(LSU)의 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다.
제2 트랜지스터(T2)("스위칭 트랜지스터"라고도 함)는 데이터선(Dj)과 제1 노드(N1)의 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 접속된다. 이러한 제2 트랜지스터(T2)는, 주사선(Si)으로부터 게이트-온 전압(일 예로, 로우 레벨 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결한다.
각각의 프레임 기간마다 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 상기 데이터 신호는 제2 트랜지스터(T2)를 경유하여 제1 노드(N1)로 전달된다. 이에 따라, 스토리지 커패시터(Cst)에는 데이터 신호에 대응하는 전압이 충전된다.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이러한 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전한다.
한편, 도 5a에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로 제1 및 제2 트랜지스터들(T1, T2)을 모두 P형 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N형 트랜지스터로 변경될 수도 있다.
예를 들면, 도 5b에 도시된 바와 같이, 제1 및 제2 트랜지스터들(T1, T2)은 모두 N형 트랜지스터들일 수 있다. 이 경우, 각각의 프레임 기간마다 데이터선(Dj)으로 공급되는 데이터 신호를 화소(PXL)에 기입하기 위한 주사 신호의 게이트-온 전압은 하이 레벨 전압일 수 있다. 유사하게, 제1 트랜지스터(T1)를 턴-온시키기 위한 데이터 신호의 전압은 도 5a의 실시예와 상반된 레벨의 전압일 수 있다. 일 예로, 도 5b의 실시예에서는 표현하고자 하는 계조 값이 클수록 보다 높은 전압의 데이터 신호가 공급될 수 있다.
도 5b에 도시된 화소(PXL)는, 트랜지스터의 타입 변경에 따라 일부 회로 소자의 접속 위치 및 제어 신호들(일 예로, 주사 신호 및 데이터 신호)의 전압 레벨이 변경되는 것을 제외하고, 그 구성 및 동작이 도 5a의 화소(PXL)와 실질적으로 유사하다. 따라서, 도 5b의 화소(PXL)에 대한 상세한 설명은 생략하기로 한다.
한편, 화소 회로(PXC)의 구조가 도 5a 및 도 5b에 도시된 실시예에 한정되지는 않는다. 즉, 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 일 예로, 화소 회로(PXC)는 도 5c에 도시된 실시예와 같이 구성될 수도 있다.
도 5c를 참조하면, 화소 회로(PXC)는 해당 수평 라인의 주사선(Si) 외에도 적어도 하나의 다른 주사선(또는, 제어선)에 더 접속될 수 있다. 일 예로, 표시 영역(DA)의 i번째 행에 배치된 화소(PXL)의 화소 회로(PXC)는 i-1번째 주사선(Si-1) 및/또는 i+1번째 주사선(Si+1)에 더 접속될 수 있다. 또한, 실시예에 따라 화소 회로(PXC)는 제1 및 제2 전원들(VDD, VSS) 외에 다른 전원에 더 연결될 수도 있다. 일 예로, 화소 회로(PXC)는 초기화 전원(Vint)에도 연결될 수 있다. 실시예에 따라, 화소 회로(PXC)는 제1 내지 제7 트랜지스터들(T1 내지 T7)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 사이에 접속된다. 예를 들어, 제1 트랜지스터(T1)의 일 전극(일 예로, 소스 전극)은 제5 트랜지스터(T5) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 접속되고, 제1 트랜지스터(T1)의 다른 전극(일 예로, 드레인 전극)은 제6 트랜지스터(T6)를 경유하여 광원 유닛(LSU)의 일 전극(일 예로, 해당 화소(PXL)의 제1 화소 전극 및/또는 제1 컨택 전극)에 접속될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 트랜지스터(T1)의 일 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제2 트랜지스터(T2)는 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)을 제1 트랜지스터(T1)의 일 전극에 전기적으로 연결한다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1) 사이에 접속된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제3 트랜지스터(T3)는 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결한다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 이전 주사선, 일 예로 i-1번째 주사선(Si-1)에 접속된다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 주사선(Si-1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달한다. 실시예에 따라, 제1 트랜지스터(T1)가 P형 트랜지스터일 때, 상기 제1 트랜지스터(T1)의 게이트 전압을 초기화시키기 위한 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하일 수 있다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제5 트랜지스터(T5)는 발광 제어선(Ei)으로 게이트-오프 전압(일 예로, 하이 레벨 전압)의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 광원 유닛(LSU) 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제6 트랜지스터(T6)는 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제7 트랜지스터(T7)는 광원 유닛(LSU)의 일 전극(일 예로, 해당 화소(PXL)의 제1 화소 전극(ET1))과 초기화 전원(Vint) 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 다음 단(다음 수평 화소열)의 주사선들 중 어느 하나, 일 예로 i+1번째 주사선(Si+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 주사선(Si+1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 광원 유닛(LSU)의 일 전극으로 공급한다. 이에 따라, 광원 유닛(LSU)으로 초기화 전원(Vint)의 전압이 전달되는 각각의 초기화 기간 동안, 광원 유닛(LSU)의 일 전극의 전압이 초기화된다. 한편, 제7 트랜지스터(T7)의 동작을 제어하기 위한 제어 신호는 다양하게 변경될 수 있다. 예를 들어, 다른 실시예에서는 제7 트랜지스터(T7)의 게이트 전극이 해당 수평 라인의 주사선, 즉 i번째 주사선(Si)에 연결될 수도 있다. 이 경우, 제7 트랜지스터(T7)는 i번째 주사선(Si)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 광원 유닛(LSU)의 일 전극으로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
한편, 도 5c에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1 내지 T7)을 모두 P형 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N형 트랜지스터로 변경될 수도 있다.
또한, 도 5a 내지 도 5c에서는, 각각의 광원 유닛(LSU)을 구성하는 유효 광원들, 즉 발광 소자들(LD)이 모두 병렬 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 도 5d 내지 도 5g에 도시된 바와 같이, 각 화소(PXL)의 광원 유닛(LSU)이 서로 연속적으로 연결된 복수의 직렬 단들을 포함하도록 구성될 수도 있다. 도 5d 내지 도 5g의 실시예를 설명함에 있어, 도 5a 내지 도 5c의 실시예와 유사 또는 동일한 구성(일 예로, 화소 회로(PXC))에 대한 상세한 설명은 생략하기로 한다.
도 5d를 참조하면, 광원 유닛(LSU)은 서로 직렬로 연결된 복수의 발광 소자들을 포함할 수 있다. 일 예로, 광원 유닛(LSU)은, 제1 전원(VDD)과 제2 전원(VSS)의 사이에 순방향으로 직렬 연결되어 각각의 유효 광원을 구성하는 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)을 포함할 수 있다. 이하에서는, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3) 중 특정 발광 소자를 지칭할 때에는 해당 발광 소자를 제1 발광 소자(LD1), 제2 발광 소자(LD2) 또는 제3 발광 소자(LD3)로 명기하기로 한다. 그리고, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3) 중 적어도 하나의 발광 소자를 임의로 지칭하거나, 상기 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)을 포괄적으로 지칭할 때에는, 발광 소자(LD) 또는 발광 소자들(LD)이라 하기로 한다.
제1 발광 소자(LD1)의 P형 단부는 광원 유닛(LSU)의 제1 전극(ET1) 등을 통해 제1 전원(VDD)에 연결되고, 상기 제1 발광 소자(LD1)의 N형 단부는 제1 및 제2 직렬 단들의 사이에 연결되는 제1-2 중간 전극(IET1-2)을 통해 제2 발광 소자(LD2)의 P형 단부에 연결될 수 있다. 제2 발광 소자(LD2)의 P형 단부는 제1 발광 소자(LD1)의 N형 단부에 연결되고, 상기 제2 발광 소자(LD2)의 N형 단부는 제2 및 제3 직렬 단들의 사이에 연결되는 제2-3 중간 전극(IET2-3)을 통해 제3 발광 소자(LD3)의 P형 단부에 연결될 수 있다. 제3 발광 소자(LD3)의 P형 단부는 제2 발광 소자(LD2)의 N형 단부에 연결되고, 상기 제3 발광 소자(LD3)의 N형 단부는 광원 유닛(LSU)의 제2 전극(ET2) 및 제2 전원선(PL2)을 통해 제2 전원(VSS)에 연결될 수 있다. 상술한 방식으로, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)은, 광원 유닛(LSU)의 제1 및 제2 전극들(ET1, ET2)의 사이에 직렬 연결될 수 있다.
한편, 도 5d에서는 3단 직렬 구조로 발광 소자들(LD)을 연결하는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 두 개의 발광 소자들(LD)을 2단 직렬 구조로 연결하거나, 네 개 이상의 발광 소자들(LD)을 4단 이상의 직렬 구조로 연결할 수도 있다.
동일 조건(일 예로, 실질적으로 동일한 크기 및/또는 개수)의 발광 소자들(LD)을 이용하여 동일 휘도를 표현한다고 가정할 때, 상기 발광 소자들(LD)을 직렬 연결한 구조의 광원 유닛(LSU)에서는, 상기 발광 소자들(LD)을 병렬 연결한 구조의 광원 유닛(LSU)에 비해 제1 및 제2 전극들(ET1, ET2)의 사이에 인가되는 전압은 증가하고, 상기 광원 유닛(LSU)에 흐르는 구동 전류의 크기는 감소할 수 있다. 따라서, 각 화소(PXL)의 광원 유닛(LSU)을 직렬 구조로 구성할 경우, 표시 장치를 구동함에 따라 표시 패널(PNL)에 흐르는 패널 전류를 저감할 수 있다. 이에 따라, 소비 전력을 저감할 수 있다.
일 실시예에서, 적어도 하나의 직렬 단은 서로 병렬로 연결된 복수의 발광 소자들(LD)을 포함할 수도 있다. 이 경우, 광원 유닛(LSU)은 직/병렬 혼합 구조로 구성될 수 있다. 예를 들면, 광원 유닛(LSU)은 도 5e 내지 도 5g의 실시예들과 같이 구성될 수도 있다. 도 5e 내지 도 5g에서는, 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결되어 광원 유닛(LSU)의 유효 광원들을 구성하는 발광 소자들(LD)만을 도시하기로 하나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 실시예에 따라서는, 도 5e 내지 도 5g에 도시된 각각의 화소(PXL)도, 앞선 실시예들에서 설명한 하나 이상의 역방향 발광 소자(LDrv)를 더 포함할 수도 있다. 다만, 편향 정렬 방식을 적용하여 발광 소자들(LD)을 정렬할 경우, 각 화소(PXL)에 적어도 하나의 역방향 발광 소자(LDrv)가 배치되더라도, 상기 역방향 발광 소자(LDrv)의 개수는, 상기 화소(PXL)에 순방향으로 배치된 유효 광원들, 즉 발광 소자들(LD)의 개수보다 적을 수 있다. 이하에서는, 광원 유닛(LSU)의 유효 광원들을 구성하는 발광 소자들(LD)을 중심으로 도 5e 내지 도 5g의 실시예에 의한 광원 유닛(LSU)의 구조를 설명하기로 한다.
도 5e 내지 도 5g를 참조하면, 광원 유닛(LSU)은 제1 및 제2 전원들(VDD, VSS)의 사이에 순차적으로 연결된 복수의 직렬 단들을 포함할 수 있다. 그리고, 각각의 직렬 단은 해당 직렬 단의 전극 쌍을 구성하는 제1 및 제2 서브 전극들의 사이에 순방향으로 연결된 하나 이상의 발광 소자(LD)를 포함할 수 있다.
예를 들어, 도 5e에 도시된 바와 같이, 광원 유닛(LSU)은 제1 및 제2 전원들(VDD, VSS)의 사이에 순차적으로 연결된 제1 내지 제3 직렬 단들을 포함할 수 있다. 상기 제1 내지 제3 직렬 단들 각각은, 해당 직렬 단의 전극 쌍을 구성하는 제1 및 제2 서브 전극들(SET1[1] 및 SET2[1], SET1[2] 및 SET2[2], 또는 SET1[3] 및 SET2[3])과, 각각의 제1 및 제2 서브 전극들(SET1[1] 및 SET2[1], SET1[2] 및 SET2[2], 또는 SET1[3] 및 SET2[3])의 사이에 순방향으로 연결된 하나 이상의 발광 소자(LD)를 포함할 수 있다.
일 실시예에서, 첫 번째 전극 쌍의 제1 서브 전극(일 예로, 제1 직렬 단의 제1 서브 전극(SET1[1]))은 광원 유닛(LSU)의 애노드 전극일 수 있다. 그리고, 마지막 전극 쌍의 제2 서브 전극(일 예로, 제3 직렬 단의 제2 서브 전극(SET2[3]))은 광원 유닛(LSU)의 캐소드 전극일 수 있다.
실시예에 따라, 제1 직렬 단(또는, "제1 단"이라고도 함)은, 한 쌍의 제1 및 제2 서브 전극들(SET1[1], SET2[1])과, 상기 한 쌍의 제1 및 제2 서브 전극들(SET1[1], SET2[1])의 사이에 전기적으로 연결된 하나 이상의 제1 발광 소자(LD1)를 포함할 수 있다. 예를 들어, 제1 직렬 단은, 화소 회로(PXC)를 경유하여 제1 전원(VDD)에 연결되는 제1 서브 전극(SET1[1])과, 상기 제1 서브 전극(SET1[1])과 함께 제1 직렬 단의 전극 쌍을 구성하며 제2 전원(VSS)에 연결되는 제2 서브 전극(SET2[1])과, 상기 제1 및 제2 서브 전극들(SET1[1], SET2[1])의 사이에 전기적으로 연결된 복수의 제1 발광 소자들(LD1)을 포함할 수 있다. 실시예에 따라, 제1 발광 소자들(LD1) 각각의 P형 단부는 제1 직렬 단의 제1 서브 전극(SET1[1])에 전기적으로 연결되고, 상기 제1 발광 소자들(LD1) 각각의 N형 단부는 제1 직렬 단의 제2 서브 전극(SET2[1])에 전기적으로 연결될 수 있다. 즉, 상기 제1 발광 소자들(LD1)은 제1 직렬 단의 제1 및 제2 서브 전극들(SET1[1], SET2[1])의 사이에 병렬로 연결되며, 상기 제1 및 제2 서브 전극들(SET1[1], SET2[1])을 통해 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결될 수 있다.
실시예에 따라, 제2 직렬 단(또는, "제2 단"이라고도 함)은, 한 쌍의 제1 및 제2 서브 전극들(SET1[2], SET2[2])과, 상기 한 쌍의 제1 및 제2 서브 전극들(SET1[2], SET2[2])의 사이에 전기적으로 연결된 하나 이상의 제2 발광 소자(LD2)를 포함할 수 있다. 예를 들어, 제2 직렬 단은, 제1 직렬 단 및 화소 회로(PXC) 등을 경유하여 제1 전원(VDD)에 연결되는 제1 서브 전극(SET1[2])과, 상기 제1 서브 전극(SET1[2])과 함께 제2 직렬 단의 전극 쌍을 구성하며 제2 전원(VSS)에 연결되는 제2 서브 전극(SET2[2])과, 상기 제1 및 제2 서브 전극들(SET1[2], SET2[2])의 사이에 전기적으로 연결된 복수의 제2 발광 소자들(LD2)을 포함할 수 있다. 실시예에 따라, 제2 발광 소자들(LD2) 각각의 P형 단부는 제2 직렬 단의 제1 서브 전극(SET1[2])에 전기적으로 연결되고, 상기 제2 발광 소자들(LD2) 각각의 N형 단부는 제2 직렬 단의 제2 서브 전극(SET2[2])에 전기적으로 연결될 수 있다. 즉, 상기 제2 발광 소자들(LD2)은 제2 직렬 단의 제1 및 제2 서브 전극들(SET1[2], SET2[2])의 사이에 병렬로 연결되며, 상기 제1 및 제2 서브 전극들(SET1[2], SET2[2])을 통해 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결될 수 있다.
일 실시예에서, 제1 직렬 단의 제2 서브 전극(SET2[1])과 제2 직렬 단의 제1 서브 전극(SET1[2])은, 일체 또는 비일체로 서로 연결될 수 있다. 상기 제1 직렬 단의 제2 서브 전극(SET2[1])과 제2 직렬 단의 제1 서브 전극(SET1[2])은, 제1 및 제2 직렬 단들을 연결하는 중간 전극을 구성할 수 있다. 일 실시예에서, 제1 직렬 단의 제2 서브 전극(SET2[1])과 제2 직렬 단의 제1 서브 전극(SET1[2])이 일체로 연결되는 경우, 이들을 별개의 서브 전극들로 구분하지 않고, 하나의 중간 전극의 서로 다른 일 영역들로 간주할 수도 있다.
실시예에 따라, 제3 직렬 단(또는, "제3 단"이라고도 함)은, 한 쌍의 제1 및 제2 서브 전극들(SET1[3], SET2[3])과, 상기 한 쌍의 제1 및 제2 서브 전극들(SET1[3], SET2[3])의 사이에 전기적으로 연결된 하나 이상의 제3 발광 소자(LD3)를 포함할 수 있다. 예를 들어, 제3 직렬 단은, 선행 직렬 단들(즉, 제1 및 제2 직렬 단들) 및 화소 회로(PXC) 등을 경유하여 제1 전원(VDD)에 연결되는 제1 서브 전극(SET1[3])과, 상기 제1 서브 전극(SET1[3])과 함께 제3 직렬 단의 전극 쌍을 구성하며 제2 전원(VSS)에 연결되는 제2 서브 전극(SET2[3])과, 상기 제1 및 제2 서브 전극들(SET1[3], SET2[3])의 사이에 전기적으로 연결된 복수의 제3 발광 소자들(LD3)을 포함할 수 있다. 실시예에 따라, 제3 발광 소자들(LD3) 각각의 P형 단부는 제3 직렬 단의 제1 서브 전극(SET1[3])에 전기적으로 연결되고, 상기 제3 발광 소자들(LD3) 각각의 N형 단부는 제3 직렬 단의 제2 서브 전극(SET2[3])에 전기적으로 연결될 수 있다. 즉, 상기 제3 발광 소자들(LD3)은 제3 직렬 단의 제1 및 제2 서브 전극들(SET1[3], SET2[3])의 사이에 병렬로 연결되며, 상기 제1 및 제2 서브 전극들(SET1[3], SET2[3])을 통해 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결될 수 있다. 또한, 각각 제1, 제2 및 제3 직렬 단들에 배치되는 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3) 각각의 개수는 서로 동일하거나 상이할 수 있으며, 상기 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)의 개수가 특별히 한정되지는 않는다.
일 실시예에서, 제2 직렬 단의 제2 서브 전극(SET2[2])과 제3 직렬 단의 제1 서브 전극(SET1[3])은, 일체 또는 비일체로 서로 연결될 수 있다. 상기 제2 직렬 단의 제2 서브 전극(SET2[2])과 제3 직렬 단의 제1 서브 전극(SET1[3])은, 제2 및 제3 직렬 단들을 연결하는 중간 전극을 구성할 수 있다. 일 실시예에서, 제2 직렬 단의 제2 서브 전극(SET2[2])과 제3 직렬 단의 제1 서브 전극(SET1[3])이 일체로 연결되는 경우, 이들을 별개의 서브 전극들로 구분하지 않고, 하나의 중간 전극의 서로 다른 일 영역들로 간주할 수도 있다.
각각의 직렬 단에 배치된 제1 및 제2 서브 전극들(SET1[1]~SET1[3], SET2[1]~SET2[3])은, 각각의 광원 유닛(LSU)에 분산된 복수의 전극 쌍들을 구성할 수 있다. 이하에서는, 각각의 직렬 단에 배치된 제1 서브 전극들(SET1[1]~SET1[3])("제1 전극들"이라고도 함) 중 적어도 하나의 제1 서브 전극을 임의로 지칭하거나, 상기 각각의 직렬 단에 배치된 제1 서브 전극들(SET1[1]~SET1[3])을 포괄적으로 지칭할 때에는, 제1 서브 전극(SET1)("제1 전극"이라고도 함) 또는 제1 서브 전극들(SET1)이라 하기로 한다. 유사하게, 각각의 직렬 단에 배치된 제2 서브 전극들(SET2[1]~SET2[3])("제2 전극들"이라고도 함) 중 적어도 하나의 제2 서브 전극을 임의로 지칭하거나, 상기 각각의 직렬 단에 배치된 제2 서브 전극들(SET2[1]~SET2[3])을 포괄적으로 지칭할 때에는, 제2 서브 전극(SET2)("제2 전극"이라고도 함) 또는 제2 서브 전극들(SET2)이라 하기로 한다.
이와 같이, 복수의 발광 소자들(LD)을 직/병렬 혼합 구조로 연결하여 각 화소(PXL)의 광원 유닛(LSU)을 구성할 경우, 원하는 제품 사양에 맞춰 구동 전류/전압 조건을 용이하게 조절할 수 있다. 예를 들어, 동일 조건(일 예로, 동일한 크기 및/또는 개수)의 발광 소자들(LD)을 이용하여 동일 휘도를 표현한다고 가정할 때, 상기 발광 소자들(LD)을 직/병렬 혼합 구조로 연결한 광원 유닛(LSU)에서는, 도 5a 내지 도 5c의 실시예들에서와 같이 발광 소자들(LD)을 모두 병렬 연결한 구조의 광원 유닛(LSU)에 비해 구동 전류를 감소시킬 수 있고, 도 5d의 실시예에서와 같이 발광 소자들(LD)을 모두 직렬 연결한 구조의 광원 유닛(LSU)에 비해서는 광원 유닛(LSU)의 양단에 인가되는 구동 전압을 감소시킬 수 있다. 또한, 발광 소자들(LD)을 모두 직렬로만 연결할 경우에는 직렬 연결된 발광 소자들(LD) 중 적어도 하나가 순방향으로 온전히 연결되지 않았을 때 화소(PXL) 내에서 구동 전류가 흐를 수 있는 경로가 차단되면서 암점 결함을 유발할 수 있다. 반면, 발광 소자들(LD)을 직/병렬 혼합 구조로 연결할 경우 각각의 직렬 단의 내부에서 일부 발광 소자(LD)가 순방향으로 온전히 연결되지 않거나 일부 발광 소자(LD)에 결함이 발생하더라도 해당 직렬 단의 다른 발광 소자(LD)를 통해 구동 전류가 흐를 수 있게 된다. 이에 따라, 화소(PXL)의 결함을 방지 또는 저감할 수 있다.
한편, 도 5e의 실시예에서는, 3단 직/병렬 혼합 구조의 광원 유닛(LSU)을 포함한 화소(PXL)를 예시적으로 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에 의한 화소(PXL)는 도 5f에 도시된 바와 같이 오직 2단의 직/병렬 혼합 구조로 구성된 광원 유닛(LSU)을 포함할 수도 있다.
또는, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 4단 이상의 직/병렬 혼합 구조로 구성된 광원 유닛(LSU)을 포함할 수도 있다. 즉, 본 발명의 일 실시예에 의한 화소(PXL)는 적어도 두 개의 직렬 단들을 포함하는 직/병렬 구조의 광원 유닛(LSU)을 포함할 수 있고, 직렬 단들의 개수는 실시예에 따라 다양하게 변경될 수 있다. 일 예로, 화소(PXL)는, 도 5g에 도시된 바와 같이 6단 직/병렬 혼합 구조의 광원 유닛(LSU)을 포함할 수 있다.
도 5g를 참조하면, 광원 유닛(LSU)은 제1 및 제2 전원들(VDD, VSS)의 사이에 순차적으로 연결된 제1 내지 제6 직렬 단들을 포함할 수 있다. 상기 제1 내지 제6 직렬 단들 각각은, 해당 직렬 단의 전극 쌍을 구성하는 제1 서브 전극(SET1) 및 제2 서브 전극(SET2)과, 각각의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 순방향으로 연결된 하나 이상의 발광 소자(LD)를 포함할 수 있다. 예를 들어, 제1 직렬 단은, 한 쌍의 제1 및 제2 서브 전극들(SET1[1], SET2[1])과, 상기 제1 및 제2 서브 전극들(SET1[1], SET2[1])의 사이에 전기적으로 연결된 하나 이상의 제1 발광 소자(LD1)(일 예로, 복수의 제1 발광 소자들(LD1))를 포함할 수 있다.
또한, 나머지 직렬 단들도 제1 직렬 단과 유사한 구조를 가질 수 있다. 일 예로, 제2 직렬 단은, 한 쌍의 제1 및 제2 서브 전극들(SET1[2], SET2[2])과, 상기 제1 및 제2 서브 전극들(SET1[2], SET2[2])의 사이에 전기적으로 연결된 하나 이상의 제2 발광 소자(LD2)(일 예로, 복수의 제2 발광 소자들(LD2))를 포함할 수 있다. 제3 직렬 단은, 한 쌍의 제1 및 제2 서브 전극들(SET1[3], SET2[3])과, 상기 제1 및 제2 서브 전극들(SET1[3], SET2[3])의 사이에 전기적으로 연결된 하나 이상의 제3 발광 소자(LD3)(일 예로, 복수의 제3 발광 소자들(LD3))를 포함할 수 있다. 제4 직렬 단은, 한 쌍의 제1 및 제2 서브 전극들(SET1[4], SET2[4])과, 상기 제1 및 제2 서브 전극들(SET1[4], SET2[4])의 사이에 전기적으로 연결된 하나 이상의 제4 발광 소자(LD4)(일 예로, 복수의 제4 발광 소자들(LD4))를 포함할 수 있다. 제5 직렬 단은, 한 쌍의 제1 및 제2 서브 전극들(SET1[5], SET2[5])과, 상기 제1 및 제2 서브 전극들(SET1[5], SET2[5])의 사이에 전기적으로 연결된 하나 이상의 제5 발광 소자(LD5)(일 예로, 복수의 제5 발광 소자들(LD5))를 포함할 수 있다. 제6 직렬 단은, 한 쌍의 제1 및 제2 서브 전극들(SET1[6], SET2[6])과, 상기 제1 및 제2 서브 전극들(SET1[6], SET2[6])의 사이에 전기적으로 연결된 하나 이상의 제6 발광 소자(LD6)(일 예로, 복수의 제6 발광 소자들(LD6))를 포함할 수 있다. 이러한 방식으로, 광원 유닛(LSU)의 제K(K는 자연수) 직렬 단은, 각각의 제1 및 제2 서브 전극들(SET1[K], SET2[K])과, 상기 제1 및 제2 서브 전극들(SET1[K], SET2[K])의 사이에 전기적으로 연결된 하나 이상의 제K 발광소자(LDK)를 포함할 수 있다.
또한, 각각의 직렬 단들의 사이에서 서로 연결되는 두 개의 서브 전극들은 일체 또는 비일체로 연결되어, 각각의 중간 전극을 구성할 수 있다. 예를 들어, 제1 직렬 단의 제2 서브 전극(SET2[1])과 제2 직렬 단의 제1 서브 전극(SET1[2])는 제1 및 제2 직렬 단들을 연결하는 중간 전극을 구성하고, 제2 직렬 단의 제2 서브 전극(SET2[2])과 제3 직렬 단의 제1 서브 전극(SET1[3])은 제2 및 제3 직렬 단들을 연결하는 중간 전극을 구성할 수 있다. 유사하게, 제3 직렬 단의 제2 서브 전극(SET2[3])과 제4 직렬 단의 제1 서브 전극(SET1[4])는 제3 및 제4 직렬 단들을 연결하는 중간 전극을 구성하고, 제4 직렬 단의 제2 서브 전극(SET2[4])과 제5 직렬 단의 제1 서브 전극(SET1[5])은 제4 및 제5 직렬 단들을 연결하는 중간 전극을 구성할 수 있다. 그리고, 제5 직렬 단의 제2 서브 전극(SET2[5])과 제6 직렬 단의 제1 서브 전극(SET1[6])은 제5 및 제6 직렬 단들을 연결하는 중간 전극을 구성할 수 있다.
도 5e 내지 도 5g의 실시예들에 따르면, 복수의 직렬 단들을 포함한 직/병렬 구조로 각 화소(PXL)의 광원 유닛(LSU)을 구성할 수 있다. 이에 의해, 발광 소자들(LD)의 발광율 및 화소(PXL)의 휘도를 향상시킬 수 있다.
도 5a 내지 도 5g의 실시예들에서와 같이, 화소(PXL)는 다양한 구조의 화소 회로(PXC) 및/또는 광원 유닛(LSU)을 구비할 수 있다. 또한, 본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 5a 내지 도 5g의 실시예들에 한정되지는 않으며, 각각의 화소(PXL)는 현재 공지된 다양한 구조를 가질 수 있다. 예를 들어, 각각의 화소(PXL)에 포함된 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 또한, 본 발명의 다른 실시예에서, 각각의 화소(PXL)는 수동형 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 광원 유닛(LSU)의 제1 및 제2 전극들(ET1, ET2)(또는, 첫 번째 직렬 단의 제1 서브 전극(SET1) 및 마지막 직렬 단의 제2 서브 전극(SET2))은, 각각 주사선(Si), 데이터선(Dj), 전원선 및/또는 제어선 등에 직접 접속될 수 있다.
도 6a 및 도 6b는 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 회로도로서, 일 예로 서로 다른 원인으로 오픈 불량이 발생한 각각의 화소(PXL)에 대한 실시예들을 나타낸다. 실시예에 따라, 도 6a 및 도 6b에서는 도 5e의 실시예에 의한 화소(PXL)에서 발생할 수 있는 오픈 불량을 예시적으로 개시하기로 하며, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 5e, 도 6a 및 도 6b를 참조하면, 적어도 하나의 직렬 단을 구성하는 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 어떠한 발광 소자(LD)도 순방향으로 온전히 연결되지 않을 경우, 해당 화소(PXL)에서는 오픈 불량이 발생할 수 있다. 이에 따라, 상기 화소(PXL)는 암점으로 발현될 수 있다.
예를 들어, 도 6a에 도시된 바와 같이 제2 직렬 단의 제1 및 제2 서브 전극들(SET1[2], SET2[2])의 사이에 순방향으로는 발광 소자(LD)가 연결되지 않고, 역방향 발광 소자(LDrv)만이 연결될 수 있다. 이 경우, 상기 제1 및 제2 서브 전극들(SET1[2], SET2[2])은, 서로 전기적으로 연결되지 못하고, 각각이 플로우팅 전극들로 남게 된다. 이에 따라, 제2 직렬 단에서 오픈 불량이 발생하여 구동 전류(I)가 흐를 수 있는 전류 경로가 차단될 수 있다.
또는, 도 6b에 도시된 바와 같이 제2 직렬 단의 제1 및 제2 서브 전극들(SET1[2], SET2[2])의 사이에 어떠한 발광 소자(LD)도 온전히 연결되지 않을 수도 있다. 이 경우, 상기 제1 및 제2 서브 전극들(SET1[2], SET2[2])은, 서로 전기적으로 연결되지 못하고, 각각이 플로우팅 전극들로 남게 된다. 이에 따라, 제2 직렬 단에서 오픈 불량이 발생하여 구동 전류(I)가 흐를 수 있는 전류 경로가 차단될 수 있다.
한편, 도 6a 및 도 6b에서는 제2 직렬 단에서 오픈 불량이 발생한 화소(PXL)를 일 예로서 개시하였으나, 이외의 다른 직렬 단에서 오픈 불량이 발생한 경우에도 구동 전류(I)가 흐를 수 있는 전류 경로가 차단될 수 있다.
즉, 직렬 구조를 포함한 광원 유닛(LSU)(일 예로, 직/병렬 혼합 구조의 광원 유닛(LSU))을 구비한 화소(PXL)는, 각각의 직렬 단을 구성하는 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 하나 이상의 발광 소자(LD)가 순방향으로 온전히 연결되지 않을 경우, 오픈 불량이 발생하여 암점으로 발현될 수 있다. 따라서, 본 발명에서는, 후술할 실시예들을 통해, 편향 정렬 방식에 최적화될 수 있는 구조로서 각 화소(PXL)의 발광 영역에 공급된 발광 소자들(LD)을 효율적으로 활용하여 광원 유닛(LSU)을 구성할 수 있는 구조의 화소(PXL) 및 표시 장치와, 그의 제조 방법을 개시하기로 한다.
도 7은 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 평면도이다. 일 실시예에서, 도 7에 도시된 화소(PXL)는 도 4 내지 도 5g에 도시된 화소들(PXL) 중 어느 하나일 수 있다. 예를 들어, 도 7에 도시된 화소(PXL)는 도 5g의 실시예에 대응하는 화소(PXL)일 수 있다. 일 실시예에서, 표시 영역(도 4의 DA)에 배치되는 화소들(PXL)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
실시예에 따라, 도 7에서는 각각의 광원 유닛(LSU)을 중심으로 화소(PXL)의 구조를 도시하기로 한다. 다만, 화소(PXL)는 상기 광원 유닛(LSU)을 제어하기 위한 회로 소자(일 예로, 도 5a 내지 도 5g의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자)를 선택적으로 더 포함할 수 있다. 실시예에 따라, 상기 회로 소자는 광원 유닛(LSU)과 다른 층에 배치될 수 있다. 일 예로, 상기 회로 소자는 베이스 층(BSL)의 일면 상에 위치한 화소 회로층에 배치되고, 광원 유닛(LSU)은 상기 화소 회로층 상에 위치한 표시 소자층에 배치될 수 있다.
또한, 실시예에 따라 도 7에서는 각각의 광원 유닛(LSU)이, 제1 및 제2 컨택홀들(CH1, CH2)을 통해, 소정의 전원선(일 예로, 제1 및/또는 제2 전원선들(PL1, PL2), 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자) 및/또는 신호선(일 예로, 주사선(Si) 및/또는 데이터선(Dj))에 연결되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 각 화소(PXL)의 제1 및 제2 서브 전극들(SET1, SET2) 중 적어도 하나의 서브 전극(또는, 상기 적어도 하나의 서브 전극에 연결되는 제1 연결 전극(CNE1) 및/또는 제2 연결 전극(CNE2))이, 컨택홀 및/또는 중간 배선 등을 경유하지 않고 소정의 전원선 및/또는 신호선에 직접적으로 연결될 수도 있다.
도 4 내지 도 7을 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는, 각각 한 쌍의 제1 서브 전극(SET1) 및 제2 서브 전극(SET2)을 포함한 복수의 전극 쌍들과, 각각 어느 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 전기적으로 연결된 복수의 발광 소자들(LD)과, 제1 서브 전극들(SET1) 중 어느 하나(일 예로, 첫 번째 전극 쌍의 제1 서브 전극(SET1[1]))에 연결된 제1 연결 전극(CNE1)과, 제2 서브 전극들(SET2) 중 어느 하나(일 예로, 마지막 전극 쌍의 제2 서브 전극(SET2[6]))에 연결된 제2 연결 전극(CNE2)을 포함할 수 있다. 실시예에 따라, 첫 번째 전극 쌍의 제1 서브 전극(SET1)은 제1 직렬 단의 제1 서브 전극(SET1[1])일 수 있고, 마지막 전극 쌍의 제2 서브 전극(SET2)은 마지막 직렬 단(일 예로, 제6 직렬 단)의 제2 서브 전극(SET2[6])일 수 있다.
또한, 화소(PXL)는, 상기 복수의 전극 쌍들 및 발광 소자들(LD)이 배치되는 각각의 발광 영역(EMA)을 둘러싸는 불투명한 뱅크(BNK)와, 각각의 발광 영역(EMA)에 배치된 복수의 전극 쌍들 각각의 제1 서브 전극(SET1) 상에 개별적으로 배치된 복수의 제1 컨택 전극들(CET1)과, 상기 복수의 전극 쌍들 각각의 제2 서브 전극(SET2) 상에 개별적으로 배치된 복수의 제2 컨택 전극들(CET2)과, 연속된 두 직렬 단들의 사이에 연결되는 적어도 하나의 중간 연결 전극(CNEi)을 더 포함할 수 있다.
실시예에 따라, 각 화소(PXL)의 발광 영역(EMA)은 뱅크(BNK)에 의해 규정 및/또는 구획되는 영역일 수 있다. 또한, 상기 발광 영역(EMA)은 해당 화소(PXL)의 복수의 직렬 단들에 대응하는 각각의 제1 및 제2 서브 전극들(SET1, SET2)과 발광 소자들(LD)이 배치되는 영역일 수 있다.
뱅크(BNK)는, 표시 영역(DA)에 배치된 화소들(PXL) 각각의 발광 영역(EMA)을 둘러싸도록 상기 화소들(PXL)의 외곽 영역 및/또는 상기 화소들(PXL)의 사이에 배치될 수 있다. 일 예로, 뱅크(BNK)는 화소들(PXL)의 발광 영역들(EMA) 각각에 대응하는 다수의 개구부들을 가지면서, 표시 영역(DA)에 메쉬 형상으로 형성될 수 있다. 실시예에 따라, 뱅크(BNK)는 차광성 및/또는 반사성의 불투명한 물질을 포함함으로써, 인접한 화소들(PXL)의 사이에서 빛샘이 발생하는 것을 차단할 수 있다. 또한, 뱅크(BNK)는, 각 화소(PXL)에 발광 소자들(LD)을 공급할 때, 상기 발광 소자들(LD)이 공급되어야 할 각각의 발광 영역(EMA)을 구획하는 댐 구조물로도 기능할 수 있다.
실시예에 따라, 복수의 직렬 단들 각각을 구성하는 복수의 전극 쌍들은, 어느 일 방향을 따라 순차적으로 배치될 수 있다. 그리고, 각각의 직렬 단을 구성하는 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)은 상기 어느 일 방향을 따라 연속적으로 배치될 수 있다.
예를 들어, 각각의 화소(PXL)는, 각각의 발광 영역(EMA) 내에서 제1 방향(DR1)을 따라 순차적으로 배열되는 복수의 전극 쌍들을 포함할 수 있다. 그리고, 상기 전극 쌍들 각각은, 상기 제1 방향(DR1)을 따라 연속적으로 배치된 제1 서브 전극(SET1) 및 제2 서브 전극(SET2)을 포함할 수 있다.
일 실시예에서, 제1 방향(DR1)은 발광 영역(EMA)의 종방향("세로방향" 또는 "길이방향"이라고도 함)으로서, 상기 발광 영역(EMA)의 횡방향에 비해 긴 길이를 가질 수 있다. 이 경우, 각 화소(PXL)의 내부에 보다 많은 개수의 전극 쌍들을 배치할 수 있게 된다. 이에 따라, 보다 많은 개수의 직렬 단들을 포함한 광원 유닛(LSU)을 구성할 수 있다. 예를 들어, 발광 영역(EMA)의 종방향을 따라 제1 및 제2 서브 전극들(SET1, SET2)을 배열할 경우, 각각의 광원 유닛(LSU)은 세 쌍 이상의 전극 쌍들로 구성되고, 상기 광원 유닛(LSU)의 유효 광원들을 구성하는 발광 소자들(LD)은 각각의 전극 쌍을 포함한 세 단 이상의 직렬 단들에 분산 배치되어, 직/병렬 혼합 구조로 서로 연결될 수 있다. 일 예로, 각 화소(PXL)는, 도 5e 및 도 7에 도시된 바와 같이, 제1 방향(DR1)을 따라 순차적으로 배열되며 각각 제1 내지 제6 직렬 단들을 구성하는 여섯 개의 전극 쌍들을 포함할 수 있다. 다만, 각각의 광원 유닛(LSU)을 구성하는 전극 쌍들의 개수 및/또는 배치 구조는 실시예에 따라 다양하게 변경될 수 있다. 이와 같이, 다수의 직렬 단들을 포함한 직/병렬 구조로 각 화소(PXL)의 광원 유닛(LSU)을 구성하게 되면, 발광 소자들(LD)의 발광율을 개선함과 더불어, 화소(PXL)의 휘도를 향상시킬 수 있다.
실시예에 따라, 제1 및 제2 서브 전극들(SET1, SET2) 각각은, 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장되는 형상을 가질 수 있다. 일 실시예에서, 제2 방향(DR2)은 발광 영역(EMA)의 횡방향일 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서, 제2 방향(DR2)은 발광 영역(EMA)의 대각선 방향 등을 비롯한 사선 방향일 수도 있다.
일 실시예에서, 제1 및 제2 서브 전극들(SET1, SET2) 각각은, 제2 방향(DR2)으로 연장된 바 형상의 전극으로 형성될 수 있다. 다만, 제1 및 제2 서브 전극들(SET1, SET2)의 형상은 다양하게 변경될 수 있을 것이다. 예를 들어, 다른 실시예에서는, 제1 및 제2 서브 전극들(SET1, SET2) 중 적어도 하나가 발광 영역(EMA)의 종방향 및 횡방향에 대하여 기울어진 사선 방향으로 연장된 바 형상으로 형성되거나, 또는 적어도 일 영역이 휘어지거나 구부러진 형상을 가질 수도 있다.
각각의 발광 영역(EMA)에 배치되는 전극 쌍들의 개수(즉, 직렬 단들의 개수)는 설계 조건에 따라 다양하게 변경될 수 있다. 예를 들어, 각각의 제1 및 제2 서브 전극들(SET1, SET2)을 포함하는 전극 쌍들의 개수는, 발광 영역(EMA)의 형상 및/또는 크기(면적, 길이, 폭 등)와, 제1 및 제2 서브 전극들(SET1, SET2) 각각의 형상 및/또는 크기에 따라 다양하게 설계될 수 있다.
실시예에 따라, 각각의 직렬 단들을 구성하기 위한 복수의 전극 쌍들 중, 연속적으로 배열된 두 개의 전극 쌍들은, 각각의 제1 서브 전극들(SET1) 또는 각각의 제2 서브 전극들(SET2)이 서로 이웃하도록, 각각의 전극 쌍을 구성하는 제1 및 제2 서브 전극들(SET1, SET2)이 서로 반대방향으로 배열될 수 있다. 예를 들어, 각각의 발광 영역(EMA)에 배치된 전극 쌍들 중, 각각의 홀수 번째 전극 쌍을 구성하는 제1 및 제2 서브 전극들(SET1, SET2)(일 예로, 제1, 제3 및 제5 직렬 단들 각각의 제1 및 제2 서브 전극들(SET1[1], SET2[1], SET1[3], SET2[3], SET1[5], SET2[5]))은 제1 방향(DR1)을 따라 순차적으로 배치되고, 상기 전극 쌍들 중 각각의 짝수 번째 전극 쌍을 구성하는 제1 및 제2 서브 전극들(SET1, SET2)(일 예로, 제2, 제4 및 제6 직렬 단들 각각의 제1 및 제2 서브 전극들(SET1[2], SET2[2], SET1[4], SET2[4], SET1[6], SET2[6]))은 제1 방향(DR1)을 따라 역순으로 배열될 수 있다. 일 예로, 각각의 발광 영역(EMA)에는, 제1 방향(DR1)을 따라 순차적으로, 제1 직렬 단의 제1 서브 전극(SET1[1]), 상기 제1 직렬 단의 제2 서브 전극(SET2[1]), 제2 직렬 단의 제2 서브 전극(SET2[2]), 상기 제2 직렬 단의 제1 서브 전극(SET1[2]), 제3 직렬 단의 제1 서브 전극(SET1[3]), 상기 제3 직렬 단의 제2 서브 전극(SET2[3]), 제4 직렬 단의 제2 서브 전극(SET2[4]), 상기 제4 직렬 단의 제1 서브 전극(SET1[4]), 제5 직렬 단의 제1 서브 전극(SET1[5]), 상기 제5 직렬 단의 제2 서브 전극(SET2[5]), 제6 직렬 단의 제2 서브 전극(SET2[6]) 및 상기 제6 직렬 단의 제1 서브 전극(SET1[6])이 배열될 수 있다.
일 실시예에서, 연속된 두 전극 쌍들의 제1 서브 전극들(SET1) 또는 제2 서브 전극들(SET2)은, 먼저 서로 일체 또는 비일체로 연결되도록 제조되어 발광 소자들(LD)의 정렬 단계에서 서로 동일한 정렬 신호를 공급받을 수 있다. 그리고, 상기 연속된 두 전극 쌍들의 제1 서브 전극들(SET1) 또는 제2 서브 전극들(SET2)은, 발광 소자들(LD)의 정렬이 완료된 이후 서로 분리될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
일 실시예에서, 각각의 직렬 단을 구성하는 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)은 각각의 발광 영역(EMA)에서 균일한 간격으로 서로 이격되어 배치될 수 있다. 이에 따라, 각각의 발광 영역(EMA)에 발광 소자들(LD)이 보다 균일하게 분산 및/또는 정렬될 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 제1 및 제2 서브 전극들(SET1, SET2)의 배치 간격은 다양한 형태로 변경될 수 있다.
실시예에 따라, 마지막 전극 쌍을 제외한 나머지 전극 쌍의 제2 서브 전극들(SET2) 각각은, 적어도 하나의 제1 또는 제2 서브 전극(SET1, SET2)을 사이에 두고 후속 전극 쌍의 제1 서브 전극(SET1)과 이격되도록 배치되어, 상기 후속 전극 쌍의 제1 서브 전극(SET1)에 전기적으로 연결될 수 있다. 일 예로, 제1 내지 제5 직렬 단들의 제2 서브 전극들(SET2[1]~SET2[5])은, 후속 직렬 단의 제1 또는 제2 서브 전극(SET1, SET2)을 사이에 두고 각각 제2 내지 제6 직렬 단들의 제1 서브 전극들(SET1[2]~SET1[6])에 전기적으로 연결될 수 있다. 실시예에 따라, 상기 마지막 전극 쌍을 제외한 나머지 전극 쌍의 제2 서브 전극들(SET2) 각각은, 후속 전극 쌍의 제1 서브 전극(SET1)에 일체 또는 비일체로 연결될 수 있다.
각 직렬 단의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에는 적어도 하나의 발광 소자(LD), 일 예로, 각각 복수의 발광 소자들(LD)이 연결될 수 있다. 예를 들어, 제1 직렬 단의 제1 및 제2 서브 전극들(SET1[1], SET2[1])의 사이에는 복수의 제1 발광 소자들(LD1)이 병렬로 연결될 수 있다. 유사하게, 제2 직렬 단의 제1 및 제2 서브 전극들(SET1[2], SET2[2])의 사이, 제3 직렬 단의 제1 및 제2 서브 전극들(SET1[3], SET2[3])의 사이, 제4 직렬 단의 제1 및 제2 서브 전극들(SET1[4], SET2[4])의 사이, 제5 직렬 단의 제1 및 제2 서브 전극들(SET1[5], SET2[5])의 사이, 및 제6 직렬 단의 제1 및 제2 서브 전극들(SET1[6], SET2[6])의 사이에는 각각 복수의 제2 발광 소자들(LD2), 제3 발광 소자들(LD3), 제4 발광 소자들(LD4), 제5 발광 소자들(LD5), 및 제6 발광 소자들(LD6)이 병렬로 연결될 수 있다. 또는, 다른 실시예에서, 어느 한 직렬 단의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에는, 단일의 발광 소자(LD)만이 연결될 수도 있다.
일 실시예에서, 각각의 발광 소자(LD)는, 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 소자일 수 있다. 예를 들어, 각각의 발광 소자(LD)는 도 1a 내지 도 3b에 도시된 바와 같은, 나노 스케일 내지 마이크로 스케일 범위의 크기를 가지는 초소형의 막대형 발광 소자일 수 있다. 다만, 발광 소자들(LD)의 크기, 종류 및 형상 등은 다양하게 변경될 수 있다.
한편, 도 7에서는 각각의 발광 소자(LD)가, 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)이 서로 마주하도록 배치된 영역에서, 상기 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 제1 방향(DR1)을 따라 균일하게 세로로 배열된 것으로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 발광 소자들(LD) 중 적어도 하나는, 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 사선 방향 등으로 배열 및/또는 연결될 수도 있다. 또는, 도 7에는 도시하지 않았으나, 각각의 발광 영역(EMA)에는, 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 역방향으로 연결된 적어도 하나의 역방향 발광 소자(LDrv)가 더 배치되거나, 또는 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 온전히 연결되지 않은 적어도 하나의 발광 소자(일 예로, 역방향 발광 소자(LDrv) 이외의 또 다른 비유효 광원)가 더 배치되어 있을 수도 있다.
실시예에 따라, 발광 소자들(LD)은 소정의 용액 내에 분산된 형태로 준비되어, 각각의 화소 영역(일 예로, 인접한 화소들(PXL)의 사이에 배치된 뱅크(BNK)("화소 정의막"이라고도 함)에 의해 둘러싸이는 각각의 발광 영역)에 공급될 수 있다. 일 실시예에서, 발광 소자들(LD)은 잉크젯 방식, 슬릿 코팅 방식, 또는 이외의 다양한 방식을 통해 각각의 화소 영역에 공급될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 섞여 잉크젯 방식이나 슬릿 코팅 방식을 통해 각 화소(PXL)의 발광 영역(EMA)에 공급될 수 있다. 이때, 각 화소(PXL)의 제1 및 제2 서브 전극들(SET1, SET2)에 소정의 정렬 신호(또는, 정렬 전압)를 인가하게 되면, 상기 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 전계가 형성되면서, 상기 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 발광 소자들(LD)이 정렬하게 된다. 발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이외의 다른 방식으로 제거하여 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 발광 소자들(LD)을 안정적으로 배치할 수 있다.
발광 소자들(LD) 각각은, 어느 한 전극 쌍의 제1 서브 전극(SET1)에 전기적으로 연결되는 제1 단부(EP1)와, 상기 어느 한 전극 쌍의 제2 서브 전극(SET2)에 연결되는 제2 단부(EP2)를 포함할 수 있다. 일 실시예에서, 발광 소자들(LD) 각각의 제1 단부(EP1)는 P형 단부일 수 있고, 제2 단부(EP2)는 N형 단부일 수 있다. 즉, 상기 발광 소자들(LD) 각각은 어느 한 전극 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 순방향으로 연결될 수 있다.
실시예에 따라, 발광 소자들(LD) 각각의 제1 단부(EP1)는 어느 한 전극 쌍의 제1 서브 전극(SET1)에 직접적으로 연결되거나, 또는 각각의 제1 컨택 전극(CET1)을 통해 상기 어느 한 전극 쌍의 제1 서브 전극(SET1)에 연결될 수 있다. 유사하게, 발광 소자들(LD) 각각의 제2 단부(EP2)는 어느 한 전극 쌍의 제2 서브 전극(SET2)에 직접적으로 연결되거나, 또는 각각의 제2 컨택 전극(CET2)을 통해 상기 어느 한 전극 쌍의 제2 서브 전극(SET2)에 연결될 수 있다. 각 전극 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 순방향으로 연결된 발광 소자들(LD)은 각 직렬 단의 유효 광원들을 구성할 수 있다.
제1 연결 전극(CNE1)은, 첫 번째 전극 쌍의 제1 서브 전극(SET1)(일 예로, 첫 번째 직렬 단의 제1 서브 전극(SET1[1]))과 제1 전원(VDD)의 사이에 전기적으로 연결될 수 있다. 예를 들어, 제1 연결 전극(CNE1)의 일단은 첫 번째 전극 쌍의 제1 서브 전극(SET1[1])에 연결되고, 제1 연결 전극(CNE1)의 타단은 제1 컨택홀(CH1) 등을 경유하여 제1 전원(VDD)에 연결될 수 있다.
실시예에 따라, 제1 연결 전극(CNE1)은 첫 번째 전극 쌍의 제1 서브 전극(SET1[1])과 일체 또는 비일체로 연결될 수 있다. 제1 연결 전극(CNE1)과 첫 번째 전극 쌍의 제1 서브 전극(SET1[1])이 일체로 연결되는 경우, 상기 제1 연결 전극(CNE1)과 첫 번째 전극 쌍의 제1 서브 전극(SET1[1])을 하나의 전극, 배선, 또는 패턴의 서로 다른 영역들로 간주할 수도 있다.
일 실시예에서, 제1 연결 전극(CNE1)은, 제1 컨택홀(CH1)을 통해 그 하부에 배치된 소정의 회로 소자에 전기적으로 연결되고, 상기 회로 소자를 통해 제1 전원선(PL1)에 연결될 수 있다. 예를 들어, 각각의 화소(PXL)는, 제1 연결 전극(CNE1)과 제1 전원(VDD)의 사이에 접속된 화소 회로(PXC)를 더 포함할 수 있다. 실시예에 따라, 화소 회로(PXC)는 각각의 광원 유닛(LSU)의 하부에 배치되어, 제1 컨택홀(CH1)을 통해 상기 광원 유닛(LSU)의 제1 연결 전극(CNE1)에 접속될 수 있다.
다른 실시예에서, 제1 연결 전극(CNE1)은, 제1 컨택홀(CH1) 등을 경유하여 소정의 제1 구동 신호가 공급되는 신호선에 연결될 수도 있다. 또 다른 실시예에서, 제1 연결 전극(CNE1)은, 제1 컨택홀(CH1) 및/또는 회로 소자를 경유하지 않고 제1 전원선(PL1) 또는 소정의 신호선에 직접 연결될 수도 있다. 이 경우, 제1 연결 전극(CNE1)은 상기 제1 전원선(PL1) 또는 소정의 신호선에 일체 또는 비일체로 연결될 수 있다.
이러한 제1 연결 전극(CNE1)은, 표시 장치가 구동되는 기간 동안 제1 전원(VDD) 또는 제1 구동 신호(일 예로, 주사 신호, 데이터 신호 또는 소정의 다른 제어 신호)를 공급받을 수 있다.
제2 연결 전극(CNE2)은, 마지막 전극 쌍의 제2 서브 전극(SET2)(일 예로, 마지막 직렬 단의 제2 서브 전극(SET2))과 제2 전원(VDD2)의 사이에 전기적으로 연결될 수 있다. 예를 들어, 제2 연결 전극(CNE2)의 일단은 마지막 전극 쌍의 제2 서브 전극(SET2)(일 예로, 제6 직렬 단의 제2 서브 전극(SET2[6]))에 연결되고, 제2 연결 전극(CNE2)의 타단은 제2 컨택홀(CH2) 등을 경유하여 제2 전원(VSS)에 연결될 수 있다.
실시예에 따라, 제2 연결 전극(CNE2)은 마지막 전극 쌍의 제2 서브 전극(SET2)(일 예로, 제6 직렬 단의 제2 서브 전극(SET2[6]))과 일체 또는 비일체로 연결될 수 있다. 제2 연결 전극(CNE2)과 마지막 전극 쌍의 제2 서브 전극(SET2)이 일체로 연결되는 경우, 상기 제2 연결 전극(CNE2)과 마지막 전극 쌍의 제2 서브 전극(SET2)을 하나의 전극, 배선, 또는 패턴의 서로 다른 영역들로 간주할 수도 있다.
일 실시예에서, 제2 연결 전극(CNE2)은 제2 컨택홀(CH2), 소정의 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 트랜지스터), 전원선(일 예로, 제2 전원선(PL2)) 및/또는 신호선(일 예로, 주사선(Si), 데이터선(Dj) 또는 소정의 제어선)에 전기적으로 연결될 수 있다. 예를 들어, 제2 연결 전극(CNE2)은, 제2 컨택홀(CH2)을 통해 그 하부에 배치된 제2 전원선(PL2)에 연결될 수 있다. 다른 실시예에서, 제2 연결 전극(CNE2)은, 제2 컨택홀(CH2) 및/또는 회로 소자 등을 경유하지 않고 제2 전원선(PL2) 또는 소정의 신호선(일 예로, 소정의 제2 구동 신호가 공급되는 신호선)에 직접 연결될 수도 있다. 이 경우, 제2 연결 전극(CNE2)은 상기 제2 전원선(PL2) 또는 소정의 신호선에 일체 또는 비일체로 연결될 수 있다.
이러한 제2 연결 전극(CNE2)은, 표시 장치가 구동되는 기간 동안 제2 전원(VSS) 또는 제2 구동 신호(일 예로, 주사 신호, 데이터 신호 또는 소정의 다른 제어 신호)를 공급받을 수 있다.
제1 컨택 전극들(CET1)은, 전극 쌍들 각각의 제1 서브 전극(SET1) 상에 개별적으로 배치되어, 각각의 제1 서브 전극(SET1)을 인접한 발광 소자(LD)의 제1 단부(EP1)에 전기적으로 연결할 수 있다. 예를 들어, 제1 내지 제6 직렬 단들의 제1 서브 전극들(SET1[1]~SET1[6]) 상에는, 각각 제1 내지 제6 직렬 단들의 제1 컨택 전극들(CET1[1]~CET1[6])이 배치될 수 있다. 상기 제1 내지 제6 직렬 단들의 제1 컨택 전극들(CET1[1]~CET1[6])은, 제1 내지 제6 직렬 단들의 제1 서브 전극들(SET1[1]~SET1[6])을 각각 제1 내지 제6 발광 소자들(LD1~LD6)의 제1 단부들(EP1)에 전기적으로 연결할 수 있다.
한편, 제1 컨택 전극들(CET1)은 실시예에 따라 선택적으로 형성될 수 있다. 실시예에 따라, 화소(PXL)가 제1 컨택 전극들(CET1)을 구비하지 않을 경우에는, 제1 서브 전극들(SET1)이 각각의 발광 소자들(LD)과 직접적으로 연결될 수 있다.
제2 컨택 전극들(CET2)은, 전극 쌍들 각각의 제2 서브 전극(SET2) 상에 개별적으로 배치되어, 각각의 제2 서브 전극(SET2)을 인접한 발광 소자(LD)의 제2 단부(EP2)에 전기적으로 연결할 수 있다. 예를 들어, 제1 내지 제6 직렬 단들의 제2 서브 전극들(SET2[1]~SET2[6]) 상에는, 각각 제1 내지 제6 직렬 단들의 제2 컨택 전극들(CET2[1]~CET2[6])이 배치될 수 있다. 상기 제1 내지 제6 직렬 단들의 제2 컨택 전극들(CET2[1]~CET2[6])은, 제1 내지 제6 직렬 단들의 제2 서브 전극들(SET2[1]~SET2[6])을 각각 제1 내지 제6 발광 소자들(LD1~LD6)의 제2 단부들(EP2)에 전기적으로 연결할 수 있다.
한편, 제2 컨택 전극들(CET2)은 실시예에 따라 선택적으로 형성될 수 있다. 실시예에 따라, 화소(PXL)가 제2 컨택 전극들(CET2)을 구비하지 않을 경우에는, 제2 서브 전극들(SET2)이 각각의 발광 소자들(LD)과 직접적으로 연결될 수 있다
제1 및 제2 컨택 전극들(CET1, CET2)을 형성하게 되면, 발광 소자들(LD)을 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 보다 안정적으로 연결할 수 있게 된다.
실시예에 따라, 마지막 전극 쌍을 제외한 나머지 전극 쌍들의 제2 서브 전극들(SET2)은, 각각의 중간 연결 전극(CNEi)을 통해 후속 전극 쌍의 제1 서브 전극(SET1)에 전기적으로 연결될 수 있다. 일 실시예에서, 각각의 중간 연결 전극(CNEi)은, 상기 나머지 전극 쌍들 각각의 제2 서브 전극(SET2) 및 후속 전극 쌍의 제1 서브 전극(SET1) 중 어느 하나의 서브 전극으로부터 일체로 연장될 수 있다. 그리고, 상기 나머지 전극 쌍들 각각의 제2 서브 전극(SET2) 및 후속 전극 쌍의 제1 서브 전극(SET1) 중 다른 하나의 서브 전극 상에 배치된 제1 또는 제2 컨택 전극(CET1, CET2)은, 제2 방향(DR2)을 따라 어느 일단에서 돌출되어 각각의 중간 연결 전극(CNEi)에 전기적으로 연결되는 돌출부(PRT)를 포함할 수 있다.
예를 들어, 제1 직렬 단의 제2 서브 전극(SET2[1])과 제2 직렬 단의 제1 서브 전극(SET1[2])은, 상기 제1 직렬 단의 제2 서브 전극(SET2[1]) 상에 배치된 제1 직렬 단의 제2 컨택 전극(CET2[1])으로부터 일체로 연장된 돌출부(PRT)와, 상기 제2 직렬 단의 제1 서브 전극(SET1[2])으로부터 일체로 연장된 제1 중간 연결 전극(CNEi1)을 통해 서로 전기적으로 연결될 수 있다. 실시예에 따라, 상기 돌출부(PRT)와 제1 중간 연결 전극(CNEi1)은 제1 컨택부(CNT1)를 통해 서로 전기적으로 연결될 수 있다. 일 실시예에서, 제1 컨택부(CNT1)를 비롯한 각각의 컨택부(CNT)는 컨택홀 등으로 구현될 수 있으나, 이에 한정되지는 않는다.
제2 직렬 단의 제2 서브 전극(SET2[2])과 제3 직렬 단의 제1 서브 전극(SET1[3])은, 상기 제2 직렬 단의 제2 서브 전극(SET2[2])으로부터 일체로 연장된 제2 중간 연결 전극(CNEi2)과, 상기 제3 직렬 단의 제1 서브 전극(SET1[3]) 상에 배치된 제3 직렬 단의 제1 컨택 전극(CET1[3])으로부터 일체로 연장된 돌출부(PRT)를 통해 서로 전기적으로 연결될 수 있다. 실시예에 따라, 상기 돌출부(PRT)와 제2 중간 연결 전극(CNEi2)은 제2 컨택부(CNT2)를 통해 서로 전기적으로 연결될 수 있다.
유사하게, 제3 직렬 단의 제2 서브 전극(SET2[3])과 제4 직렬 단의 제1 서브 전극(SET1[4])은, 상기 제3 직렬 단의 제2 서브 전극(SET2[3]) 상에 배치된 제3 직렬 단의 제2 컨택 전극(CET2[3])으로부터 일체로 연장된 돌출부(PRT)와, 상기 제4 직렬 단의 제1 서브 전극(SET1[4])으로부터 일체로 연장된 제3 중간 연결 전극(CNEi3)을 통해 서로 전기적으로 연결될 수 있다. 실시예에 따라, 상기 돌출부(PRT)와 제3 중간 연결 전극(CNEi3)은 제3 컨택부(CNT3)를 통해 서로 전기적으로 연결될 수 있다.
제4 직렬 단의 제2 서브 전극(SET2[4])과 제5 직렬 단의 제1 서브 전극(SET1[5])은, 상기 제4 직렬 단의 제2 서브 전극(SET2[4])으로부터 일체로 연장된 제4 중간 연결 전극(CNEi4)과, 상기 제5 직렬 단의 제1 서브 전극(SET1[5]) 상에 배치된 제5 직렬 단의 제1 컨택 전극(CET1[5])으로부터 일체로 연장된 돌출부(PRT)를 통해 서로 전기적으로 연결될 수 있다. 실시예에 따라, 상기 돌출부(PRT)와 제4 중간 연결 전극(CNEi4)은 제4 컨택부(CNT4)를 통해 서로 전기적으로 연결될 수 있다.
제5 직렬 단의 제2 서브 전극(SET2[5])과 제6 직렬 단의 제1 서브 전극(SET1[6])은, 상기 제5 직렬 단의 제2 서브 전극(SET2[5]) 상에 배치된 제5 직렬 단의 제2 컨택 전극(CET2[5])으로부터 일체로 연장된 돌출부(PRT)와, 상기 제6 직렬 단의 제1 서브 전극(SET1[6])으로부터 일체로 연장된 제5 중간 연결 전극(CNEi5)을 통해 서로 전기적으로 연결될 수 있다. 실시예에 따라, 상기 돌출부(PRT)와 제5 중간 연결 전극(CNEi5)은 제5 컨택부(CNT5)를 통해 서로 전기적으로 연결될 수 있다.
일 실시예에서, 제1 내지 제5 중간 연결 전극들(CNEi1~CNEi5)은 발광 영역(EMA)의 서로 다른 일측(예를 들어, 좌측 및 우측)에 교번적으로 배치될 수 있다. 이에 따라, 상기 제1 내지 제5 중간 연결 전극들(CNEi1~CNEi5)을 모두 동일한 층에 형성하더라도 이들이 단락되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 의한 화소(PXL)는, 소정의 제1 방향(DR1)을 따라 순차적으로 배치되어 각각의 직렬 단을 구성하는 복수의 전극 쌍들을 포함한다. 각각의 전극 쌍은, 상기 제1 방향(DR1)을 따라 연속적으로 배치된 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)을 포함한다.
또한, 마지막 전극 쌍을 제외한 나머지 전극 쌍의 제2 서브 전극(SET2)은, 적어도 하나의 제1 또는 제2 서브 전극(SET1, SET2)을 사이에 개재하고 후속 전극 쌍의 제1 서브 전극(SET1)과 이격되도록 배치될 수 있다. 예를 들어, 각각의 발광 영역(EMA)에 배치된 전극 쌍들은, 연속적으로 배치된 두 전극 쌍들의 제1 서브 전극들(SET1) 또는 제2 서브 전극들(SET2)이 서로 이웃하도록 상기 제1 방향(DR1)을 기준으로 각각의 제1 및 제2 서브 전극들(SET1, SET2)이 서로 반대방향으로 배치될 수 있다. 상기 나머지 전극 쌍의 제2 서브 전극(SET2)은, 각각의 중간 연결 전극(CNEi) 등을 통해 후속 전극 쌍의 제1 서브 전극(SET1)에 전기적으로 연결될 수 있다.
상술한 실시예에 의한 화소(PXL) 및 이를 구비한 표시 장치에 따르면, 각 화소(PXL)의 발광 영역(EMA)에 공급된 발광 소자들(LD)을 효율적으로 활용하여 복수의 직렬 단들을 포함한 광원 유닛(LSU)(일 예로, 직/병렬 혼합 구조의 광원 유닛(LSU))을 구성함과 더불어, 각각의 직렬 단들에 대응하는 전극 쌍들의 사이에 발광 소자들(LD)을 보다 균일하게 배열할 수 있다. 일 예로, 편향 정렬 방식을 적용함으로써, 발광 소자들(LD)을 각각 어느 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 동일한 방향으로 연결할 수 있다.
예를 들어, 발광 소자들(LD) 각각의 제1 단부들(EP1)은 어느 하나의 제1 서브 전극(SET1)을 향해 배치되고, 상기 발광 소자들(LD) 각각의 제2 단부들(EP2)은 상기 어느 하나의 제1 서브 전극(SET1)에 이웃한 어느 하나의 제2 서브 전극(SET2)을 향해 배치되도록 발광 소자들(LD)을 편향 정렬할 수 있다. 한편, 편향 정렬 방식을 적용하지 않을 경우, 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 발광 소자들(LD)이 각각 순방향 및 역방향으로 정렬되는 비율은 실질적으로 서로 동일 또는 유사할 수 있다. 하지만, 편향 정렬 방식을 적용할 경우, 각 화소(PXL)의 발광 영역(EMA)에 공급된 발광 소자들(LD) 중 대략 80% 이상(이상적으로는 100%)이 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 순방향으로 정렬될 수 있다.
발광 소자들(LD)의 정렬이 완료된 이후에는, 각각의 제1 서브 전극들(SET1) 및 제2 서브 전극들(SET2)을 서로 분리하고, 복수의 전극 쌍들이 서로 직렬 연결될 수 있도록, 일 예로 도 7의 실시예에서와 같이, 서브 전극들을 재 연결할 수 있다. 이에 따라, 각 화소(PXL)의 발광 영역(EMA)에 공급된 발광 소자들(LD)을 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 최대한 순방향으로 연결함으로써, 발광 소자들(LD)의 활용 효율을 높일 수 있다. 또한, 역방향 발광 소자(LDrv)의 발생을 방지 또는 저감함으로써, 상기 역방향 발광 소자(LDrv)를 통한 누설전류를 차단 또는 저감할 수 있다.
추가적으로, 상술한 실시예에서와 같이, 발광 영역(EMA)의 종방향을 따라 제1 및 제2 서브 전극들(SET1, SET2)을 배열할 경우, 보다 많은 개수의 직렬 단들을 포함한 직/병렬 혼합 구조의 광원 유닛(LSU)을 구성할 수 있다. 또한, 각각의 발광 영역(EMA)에 발광 소자들(LD)을 공급하기 위한 장비, 일 예로 잉크젯 노즐이, 발광 영역(EMA)의 종방향(일 예로, 화소(PXL)의 종방향)을 따라 이동할 경우 발광 소자들(LD)을 포함한 발광 소자 혼합액(일 예로, 발광 소자 잉크)의 액적은 발광 영역(EMA)의 횡방향을 따라 좌우로 퍼질 수 있다. 이 경우, 발광 소자들(LD)은 발광 영역(EMA)의 횡방향을 따라 불균일하게 분포하더라도, 상기 발광 영역(EMA)의 종방향을 따라서는 비교적 균일하게 분포할 수 있다. 따라서, 직렬 단들 사이에서, 발광 소자들(LD)의 분포 편차(일 예로, 개수 편차)는 저감될 수 있을 것이며, 발광 소자들(LD)은 각각의 직렬 단들에 비교적 균일하게 분포될 수 있을 것이다. 이에 따라, 특정 직렬 단에 어떠한 발광 소자(LD)도 순방향으로 연결되지 않아서 발생할 수 있는 화소(PXL)의 오픈 불량을 방지 또는 최소화할 수 있다. 또한, 각각의 직렬 단들에 비교적 균일한 개수의 개수의 발광 소자들(LD)을 순방향으로 연결함으로써, 어느 하나의 직렬 단에서 순방향으로 정렬된 소수의 발광 소자(LD)에 정렬/구동 전류가 집중되는 것을 방지할 수 있다. 이에 따라, 각각의 화소(PXL)를 보다 안정적으로 구동할 수 있다.
즉, 상술한 실시예에 의한 화소(PXL) 및 이를 구비한 표시 장치에 따르면, 각 화소(PXL)의 발광 효율 및 휘도를 향상시키면서, 불량률을 저감할 수 있다.
도 8 내지 도 11은 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 평면도로서, 일 예로 도 7의 화소(PXL)에 대한 서로 다른 변경 실시예들을 나타낸다. 도 8 내지 도 11의 실시예들에서, 도 7의 실시예를 비롯하여 앞서 설명한 적어도 하나의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 8을 참조하면, 각각의 중간 연결 전극(CNEi)과의 연결을 위하여 각각 어느 하나의 제1 또는 제2 컨택 전극(CET1, CET2)으로부터 연장되는 각각의 돌출부(PRT)의 형상 및/또는 크기는 다양하게 변경될 수 있다. 예를 들어, 각각의 돌출부(PRT)는, 도 7의 실시예에서와 같이, 이에 연결된 제1 또는 제2 컨택 전극(CET1, CET2)보다 좁은 폭을 가지거나, 도 8의 실시예에서와 같이, 이에 연결된 제1 또는 제2 컨택 전극(CET1, CET2)과 실질적으로 동일한 폭을 가질 수 있다.
또한, 도 7 및 도 8의 실시예들에서는, 각각의 돌출부(PRT)가 어느 하나의 제1 또는 제2 컨택 전극(CET1, CET2)과 일체로 형성되고, 각각의 중간 연결 전극(CNEi)이 어느 하나의 제1 또는 제2 서브 전극(SET1, SET2)과 일체로 형성됨으로써, 제조 공정을 단순화할 수 있는 구조의 화소들(PXL)을 도시하였다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 적어도 하나의 돌출부(PRT) 및/또는 중간 연결 전극(CNEi)이, 제1 및 제2 서브 전극들(SET1, SET2)과 제1 및 제2 컨택 전극들(CET1, CET2)과 상이한 공정에서, 이들과 상이한 층에 형성될 수도 있다. 즉, 실시예에 따라, 직렬 단들 사이의 연결 구조는 다양하게 변경될 수 있다.
도 9를 참조하면, 화소(PXL)는, 첫 번째 전극 쌍(일 예로, 제1 직렬 단의 제1 및 제2 서브 전극들(SET1[1], SET2[1]))에 이웃하도록 배치된 제1 더미 전극(DET1)과, 마지막 전극 쌍(일 예로, 제6 직렬 단의 제1 및 제2 서브 전극들(SET1[6], SET2[6]))에 이웃하도록 배치된 제2 더미 전극(DET2) 중 적어도 하나를 더 포함할 수 있다. 상기 제1 및 제2 더미 전극들(DET1, DET2)은 각각 전기적으로 격리된 플로우팅 전극일 수 있다.
제1 더미 전극(DET1)은, 첫 번째 전극 쌍의 제1 또는 제2 서브 전극(SET1[1], SET2[1])에 이웃하도록 배치될 수 있다. 일 예로, 첫 번째 전극 쌍의 제1 및 제2 서브 전극들(SET1[1], SET2[1]) 중 제1 서브 전극(SET1[1])이 보다 외곽에 배치되었을 경우, 제1 더미 전극(DET1)은 첫 번째 전극 쌍의 제1 서브 전극(SET1[1])에 이웃하도록 발광 영역(EMA)의 일측 외곽영역(일 예로, 상측 외곽영역)에 배치될 수 있다. 일 실시예에서, 제1 더미 전극(DET1)은, 먼저 첫 번째 전극 쌍의 제1 서브 전극(SET1[1])과 연결된 상태로 제조되고, 발광 소자들(LD)의 정렬이 완료된 이후 상기 첫 번째 전극 쌍의 제1 서브 전극(SET1[1])으로부터 분리되어 전기적으로 격리될 수 있다.
제2 더미 전극(DET2)은, 마지막 전극 쌍의 제1 또는 제2 서브 전극(SET1, SET2), 일 예로, 제6 직렬 단의 제1 또는 제2 서브 전극(SET1[6], SET2[6])에 이웃하도록 배치될 수 있다. 일 예로, 제6 직렬 단의 제1 및 제2 서브 전극들(SET1[6], SET2[6]) 중 제1 서브 전극(SET1[6])이 보다 외곽에 배치되었을 경우, 제2 더미 전극(DET2)은 상기 제6 직렬 단의 제1 서브 전극(SET1[6])에 이웃하도록 발광 영역(EMA)의 다른 일측 외곽영역(일 예로, 하측 외곽영역)에 배치될 수 있다. 일 실시예에서, 제2 더미 전극(DET2)은, 먼저 제6 직렬 단의 제1 서브 전극(SET1[6])과 연결된 상태로 제조되고, 발광 소자들(LD)의 정렬이 완료된 이후 상기 제6 직렬 단의 제1 서브 전극(SET1[6])으로부터 분리되어 전기적으로 격리될 수 있다.
일 실시예에서, 화소(PXL)는, 제1 더미 전극(DET1) 상에 배치된 제1 더미 컨택 전극(DCET1)과, 제2 더미 전극(DET2) 상에 배치된 제2 더미 컨택 전극(DCET2)을 선택적으로 더 포함할 수 있다. 실시예에 따라, 제1 더미 컨택 전극(DCET1)은 제1 더미 전극(DET1)과 전기적으로 연결되어 다층 구조의 플로우팅 전극을 구성하고, 제2 더미 컨택 전극(DCET2)은 제2 더미 전극(DET2)과 전기적으로 연결되어 다층 구조의 플로우팅 전극을 구성할 수 있다. 실시예에 따라, 상기 제1 및 제2 더미 컨택 전극들(DCET1, DCET2)은 제1 및 제2 컨택 전극들(CET1, CET2)과 함께 형성되되, 이들로부터 분리된 개별 패턴을 가질 수 있다.
도 10 및 도 11을 참조하면, 화소(PXL)는, 각각의 발광 영역(EMA)에 배치된 복수의 격벽들(PW)을 더 포함할 수 있다. 각각의 격벽(PW)은, 적어도 하나의 제1 서브 전극(SET1) 또는 적어도 하나의 제2 서브 전극(SET2)의 하부에 배치될 수 있다.
일 실시예에서는, 도 10에 도시된 바와 같이, 제1 방향(DR1)을 따라 각각 첫 번째 및 마지막으로 배열된 서브 전극들, 일 예로, 제1 직렬 단의 제1 서브 전극(SET1[1]) 및 제6 직렬 단의 제1 서브 전극(SET1[6])의 하부에는 개별 패턴을 가지는 각각의 격벽(PW)이 배치될 수 있다. 그리고, 나머지 서브 전극들, 일 예로 중간에 배열된 제1 및 제2 서브 전극들(SET1, SET2)의 하부에는 각각 복수의 제1 또는 제2 서브 전극들(SET1, SET2)과 중첩되는 격벽들(PW)이 배치될 수 있다. 일 예로, 발광 영역(EMA)의 중간에 배열된 각각의 격벽(PW)은, 제1 방향(DR1)을 연속적으로 배치된 두 개의 제1 또는 제2 서브 전극들(SET1, SET2)(즉, 서로 이웃하도록 배치된, 연속된 두 직렬 단들의 제1 또는 제2 서브 전극들(SET1, SET2))과 공통으로 중첩되도록 상기 두 개의 제1 또는 제2 서브 전극들(SET1, SET2)의 하부에 배치될 수 있다.
다른 실시예에서는, 도 11에 도시된 바와 같이, 격벽들(PW)이, 제1 및 제2 서브 전극들(SET1, SET2) 각각의 하부에 개별적으로 분리되어 배치될 수도 있다. 즉, 격벽들(PW)의 형상, 크기 및/또는 배치 구조 등은 실시예에 따라 다양하게 변경될 수 있다.
제1 및 제2 서브 전극들(SET1, SET2)의 하부에 각각의 격벽들(PW)이 배치되면, 상기 격벽들(PW)이 배치된 영역에서 제1 및 제2 서브 전극들(SET1, SET2)이 상부 방향으로 돌출될 수 있다. 이에 따라, 제1 및 제2 서브 전극들(SET1, SET2)과 마주하는 발광 소자들(LD)의 양 단부들, 즉, 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광이 보다 표시 장치의 정면 방향을 향하도록 제어할 수 있다.
상술한 실시예들에 의한 각각의 화소(PXL)도 도 7의 실시예에 의한 화소(PXL)와 같이 편향 정렬 방식에 최적화될 수 있는 구조를 가지며, 도 7의 실시예에 따른 효과를 얻을 수 있다. 즉, 상술한 실시예들 중 적어도 하나의 실시예에 따르면, 각 화소(PXL)의 발광 영역(EMA)에 공급된 발광 소자들(LD)을 효율적으로 활용하여 복수의 직렬 단들을 포함한 광원 유닛(LSU)을 구성함과 더불어, 각각의 직렬 단들에 발광 소자들(LD)을 균일하게 배열할 수 있다. 이에 따라, 각 화소(PXL)의 발광 효율 및 휘도를 향상시키면서, 불량률을 저감할 수 있다.
도 12a 내지 도 12d는 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 단면도로서, 일 예로 도 11의 Ⅰ~Ⅰ'선에 대응하는 화소(PXL)의 단면에 대한 서로 다른 실시예들을 나타낸다. 실시예에 따라, 도 12a 내지 도 12d는 어느 하나의 제1 발광 소자(LD1) 및 그 주변을 중심으로 각 화소(PXL)의 단면 구조를 도시하기로 하며, 화소(PXL)는 각각의 직렬 단들에서 실질적으로 동일 또는 유사한 단면 구조를 가질 수 있다.
도 4 내지 도 12d를 참조하면, 본 발명의 일 실시예에 의한 화소(PXL) 및 이를 구비한 표시 장치는, 각 화소(PXL)의 발광 영역(EMA)에 배치된 복수의 발광 소자들(LD)을 포함한 표시 소자층(DPL)을 포함한다. 또한, 상기 화소(PXL) 및 이를 구비한 표시 장치는, 화소 회로층(PCL)을 선택적으로 더 포함할 수 있다. 일 예로, 화소(PXL) 및 이를 구비한 표시 장치는, 베이스 층(BSL)과 표시 소자층(DPL)의 사이에 배치되는 화소 회로층(PCL)을 더 포함할 수 있다.
실시예에 따라, 화소 회로층(PCL)은 해당 화소(PXL)의 발광 소자들(LD)에 전기적으로 연결되는 적어도 하나의 회로 소자를 포함할 수 있다. 예를 들어, 화소 회로층(PCL)은 각 화소(PXL)의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자를 포함할 수 있다.
일 예로, 화소 회로층(PCL)은 각각의 화소 영역에 배치되어 각각의 화소 회로(PXC)를 구성하는 복수의 트랜지스터들(T) 및 스토리지 커패시터(Cst)를 포함하며, 이 외에도 각각의 화소 회로(PXC) 및/또는 광원 유닛(LSU)에 연결되는 적어도 하나의 전원선 및/또는 신호선 등을 더 포함할 수 있다. 한편, 화소 회로(PXC)가 생략되고, 각각의 광원 유닛(LSU)이 제1 및 제2 전원선들(PL1, PL2)(또는, 소정의 신호선들)에 직접적으로 연결되는 경우, 화소 회로층(PCL)은 생략될 수도 있다. 편의상, 도 12a 내지 도 12d에서는 화소 회로층(PCL)에 배치되는 회로 소자들 및 배선들 중 어느 하나의 트랜지스터(T)만을 대표적으로 도시하기로 한다. 다만, 화소 회로층(PCL)의 평면/단면 구조는 다양하게 변경될 수 있는 것으로서, 각각의 트랜지스터(T)의 위치 및 단면 구조는 실시예에 따라 다양하게 변경될 수 있다.
또한, 화소 회로층(PCL)은 각각의 전극들 및/또는 배선들의 사이에 배치되는 복수의 절연층들을 포함할 수 있다. 일 실시예에서, 화소 회로층(PCL)은 베이스 층(BSL)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD) 및 패시베이션층(PSV)을 포함할 수 있다. 또한, 실시예에 따라서는, 화소 회로층(PCL)이 적어도 일부의 트랜지스터(T)의 하부에 배치되는 적어도 하나의 차광 패턴(미도시) 등을 더 포함할 수도 있다.
버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 이러한 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 한편, 실시예에 따라서는 버퍼층(BFL)이 생략될 수도 있다.
각각의 트랜지스터(T)는, 반도체층(SCL), 게이트 전극(GE), 제1 및 제2 트랜지스터 전극들(TE1, TE2)을 포함한다. 한편, 실시예에 따라 도 12a 내지 도 12d에서는 각각의 트랜지스터(T)가, 반도체층(SCL)과 별개로 형성된 제1 및 제2 트랜지스터 전극들(TE1, TE2)을 구비하는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 각각의 화소 영역에 배치되는 적어도 하나의 트랜지스터(T)에 구비되는 제1 및/또는 제2 트랜지스터 전극들(TE1, TE2)이 각각의 반도체층(SCL)과 통합되어 구성될 수도 있다.
반도체층(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 일 예로, 반도체층(SCL)은 버퍼층(BFL)이 형성된 베이스 층(BSL)과 게이트 절연층(GI)의 사이에 배치될 수 있다. 이러한 반도체층(SCL)은 각각의 제1 트랜지스터 전극(TE1)에 접촉되는 제1 영역과, 각각의 제2 트랜지스터 전극(TE2)에 접촉되는 제2 영역과, 상기 제1 및 제2 영역들의 사이에 위치된 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체층(SCL)은 폴리 실리콘, 아모포스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체층(SCL)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 상기 반도체층(SCL)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연층(GI)을 사이에 개재하고 반도체층(SCL) 상에 배치될 수 있다. 일 예로, 게이트 전극(GE)은 게이트 절연층(GI) 및 층간 절연층(ILD)의 사이에, 반도체층(SCL)의 적어도 일 영역과 중첩되도록 배치될 수 있다.
제1 및 제2 트랜지스터 전극들(TE1, TE2)은, 적어도 한 층의 층간 절연층(ILD)을 사이에 개재하고, 각각의 반도체층(SCL) 상에 배치될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 사이에 개재하고, 반도체층(SCL)의 서로 다른 단부들 상에 배치될 수 있다. 이러한 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 각각의 반도체층(SCL)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 각각의 컨택홀을 통해 반도체층(SCL)의 제1 및 제2 영역들에 연결될 수 있다. 실시예에 따라, 상기 제1 및 제2 트랜지스터 전극들(TE1, TE2) 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극일 수 있다.
화소 회로(PXC)에 구비된 적어도 하나의 트랜지스터(T)는 적어도 하나의 화소 전극에 연결될 수 있다. 일 예로, 도 5g에 도시된 제1 트랜지스터(T1)의 제1 및 제2 트랜지스터 전극들(TE1, TE2) 중 어느 하나(일 예로, 드레인 전극)는 패시베이션층(PSV)을 관통하는 컨택홀(일 예로, 제1 컨택홀(CH1))과 상기 패시베이션층(PSV) 상부의 제1 연결 전극(CNE1)을 통해, 해당 화소(PXL)의 첫 번째 제1 서브 전극(SET1)(일 예로, 제1 직렬 단의 제1 서브 전극(SET1[1]))에 전기적으로 연결될 수 있다.
실시예에 따라, 각각의 화소(PXL)에 연결되는 적어도 하나의 신호선 및/또는 전원선은 화소 회로(PXC)를 구성하는 회로 소자들의 일 전극과 동일한 층 상에 배치될 수 있다. 일 예로, 각 화소(PXL)의 주사선(Si)은 트랜지스터들(T)의 게이트 전극들(GE)과 동일한 층 상에 배치되고, 각 화소(PXL)의 데이터선(Dj)은 트랜지스터들(T)의 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 동일한 층 상에 배치될 수 있다. 또한, 제1 및/또는 제2 전원선들(PL1, PL2)은, 트랜지스터들(T)의 게이트 전극들(GE) 또는 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 동일한 층 상에 배치될 수 있다.
실시예에 따라, 표시 소자층(DPL)은 화소들(PXL) 각각의 광원 유닛(LSU)을 포함할 수 있다. 예를 들어, 표시 소자층(DPL)은, 각 화소(PXL)의 발광 영역(EMA)에 배치되는 복수의 전극 쌍들 각각의 제1 및 제2 서브 전극들(SET1, SET2)과, 상기 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 배열된 복수의 발광 소자들(LD)을 포함할 수 있다. 또한, 표시 소자층(DPL)은, 제1 및 제2 서브 전극들(SET1, SET2)의 일 영역을 상부 방향으로 돌출시키기 위한 격벽들(PW)과, 발광 소자들(LD)을 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 보다 안정적으로 연결하기 위한 제1 및 제2 컨택 전극들(CET1, CET2)을 선택적으로 더 포함할 수 있다. 또한, 표시 소자층(DPL)은 이외에도 적어도 하나의 도전층 및/또는 절연층 등을 더 포함할 수 있다.
일 실시예에서, 표시 소자층(DPL)은, 베이스 층(BSL) 및/또는 화소 회로층(PCL)의 상부에 순차적으로 배치 및/또는 형성된 격벽들(PW), 제1 및 제2 서브 전극들(SET1, SET2), 제1 절연층(INS1), 발광 소자들(LD), 절연 패턴(INP), 제1 및 제2 컨택 전극들(CET1, CET2), 및 제2 절연층(INS2)을 포함할 수 있다.
격벽들(PW)은 각 화소(PXL)의 발광 영역(EMA)에 서로 이격되어 배치될 수 있다. 이러한 격벽들(PW)은 베이스 층(BSL) 및/또는 화소 회로층(PCL) 상에서 베이스 층(BSL)의 높이 방향으로 돌출될 수 있다. 실시예에 따라, 격벽들(PW)은 실질적으로 서로 동일한 높이를 가질 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 격벽들(PW)은, 베이스 층(BSL) 및/또는 화소 회로층(PCL)과 각각의 제1 또는 제2 서브 전극(SET1, SET2)의 사이에 배치될 수 있다. 이러한 격벽들(PW)은, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)에 인접하도록 배치될 수 있다. 일 예로, 각각의 격벽(PW)은, 인접한 발광 소자들(LD)의 제1 및/또는 제2 단부들(EP1, EP2)과 마주하도록 배치될 수 있다.
실시예에 따라, 격벽들(PW)은 다양한 형상을 가질 수 있다. 일 실시예에서, 격벽들(PW)은 도 12a 및 도 12c에 도시된 바와 같이 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있다. 이 경우, 격벽들(PW) 각각은 적어도 일 측면에서 경사면을 가질 수 있다. 다른 실시예에서, 격벽들(PW)은 도 12b 및 도 12d에 도시된 바와 같이 상부로 갈수록 폭이 좁아지는 반원 또는 반타원의 단면을 가질 수도 있다. 이 경우, 격벽들(PW) 각각은 적어도 일 측면에서 곡면을 가지고, 상기 격벽들(PW)의 상부에 배치되는 적어도 하나의 전극(또는, 서브 전극) 및/또는 절연층은 상기 격벽들(PW)에 대응하는 영역에서 곡면을 가질 수 있다.
즉, 본 발명에서 격벽들(PW)의 형상이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다. 또한, 실시예에 따라서는 격벽들(PW) 중 적어도 하나가 생략되거나, 그 위치가 변경될 수도 있다.
격벽들(PW)은 적어도 하나의 무기 재료 및/또는 유기 재료를 포함하는 절연 물질을 포함할 수 있다. 일 예로, 격벽들(PW)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등을 비롯하여 현재 공지된 다양한 무기 절연 물질을 포함하는 적어도 한 층의 무기막을 포함할 수 있다. 또는, 격벽들(PW)은 현재 공지된 다양한 종류의 유기 절연 물질을 포함하는 적어도 한 층의 유기막 및/또는 포토 레지스트막 등을 포함하거나, 유/무기 물질을 복합적으로 포함하는 단일층 또는 다중층의 절연체로 구성될 수도 있다. 즉, 본 발명의 실시예에서, 격벽들(PW)의 구성 물질은 다양하게 변경될 수 있다.
또한, 일 실시예에서, 격벽들(PW)은 반사 부재로 기능할 수 있다. 일 예로, 격벽들(PW)은 그 상부에 제공된 제1 및 제2 서브 전극들(SET1, SET2)과 함께 각각의 발광 소자(LD)에서 출사되는 광을 원하는 방향으로 유도하여 화소(PXL)의 광 효율을 향상시키는 반사 부재로 기능할 수 있다.
격벽들(PW)의 상부에는 각각의 제1 및 제2 서브 전극들(SET1, SET2)이 배치될 수 있다. 이러한 제1 및 제2 서브 전극들(SET1, SET2)은 각각의 화소 영역(특히, 각각의 발광 영역(EMA))에서 서로 이격되어 배치될 수 있다.
실시예에 따라, 격벽들(PW) 각각의 상부에 배치되는 제1 및 제2 서브 전극들(SET1, SET2) 등은 상기 격벽들(PW) 각각의 형상에 상응하는 형상을 가질 수 있다. 예를 들어, 제1 및 제2 서브 전극들(SET1, SET2)은, 각각의 격벽(PW)에 대응하는 경사면 또는 곡면을 가지면서, 베이스 층(BSL)의 높이 방향으로 돌출될 수 있다.
한편, 실시예에 따라서는 격벽들(PW)이 형성되지 않을 수도 있다. 이 경우, 제1 및 제2 서브 전극들(SET1, SET2) 각각은 패시베이션층(PSV) 상에 실질적으로 평탄하게 형성될 수 있다.
제1 및 제2 서브 전극들(SET1, SET2) 각각은 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 제1 및 제2 서브 전극들(SET1, SET2) 각각은, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), SnO2(Tin Oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 중 적어도 하나의 도전 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 예를 들어, 제1 및 제2 서브 전극들(SET1, SET2) 각각은, 카본나노튜브(Carbon Nano Tube)나 그래핀(graphene) 등을 비롯한 그 외의 도전 물질을 포함할 수도 있다. 즉, 제1 및 제2 서브 전극들(SET1, SET2) 각각은 다양한 도전 물질 중 적어도 하나를 포함함으로써 도전성을 가질 수 있고, 그 구성 물질이 특별히 한정되지는 않는다. 또한, 제1 및 제2 서브 전극들(SET1, SET2) 각각은 동일한 도전 물질로 구성되거나, 또는 이들은 서로 다른 적어도 하나의 도전 물질을 포함할 수 있다.
또한, 제1 및 제2 서브 전극들(SET1, SET2) 각각은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 제1 및 제2 서브 전극들(SET1, SET2) 각각은, 반사성의 도전 물질을 포함한 반사 전극층을 포함할 수 있다. 또한, 제1 및 제2 서브 전극들(SET1, SET2) 각각은, 상기 반사 전극층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 전극층과, 상기 반사 전극층 및/또는 투명 전극층의 상부를 커버하는 적어도 한 층의 도전성 캡핑층 중 적어도 하나를 선택적으로 더 포함할 수 있다.
실시예에 따라, 제1 및 제2 서브 전극들(SET1, SET2) 각각의 반사 전극층은, 균일한 반사율을 갖는 도전 물질로 구성될 수 있다. 일 예로, 상기 반사 전극층은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금으로 구성될 수 있으나, 이에 한정되지는 않는다. 즉, 반사 전극층은 다양한 반사성 도전 물질로 구성될 수 있다. 제1 및 제2 서브 전극들(SET1, SET2) 각각이 반사 전극층을 포함할 경우, 발광 소자들(LD) 각각의 양단, 즉 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광을 화상이 표시되는 방향(일 예로, 정면 방향)으로 더욱 진행되게 할 수 있다. 특히, 제1 및 제2 서브 전극들(SET1, SET2)이 각각의 격벽(PW)의 형상에 대응되는 경사면 또는 곡면을 가지면서 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)에 마주하도록 배치되면, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)에서 출사된 광은 제1 및 제2 서브 전극들(SET1, SET2)에 의해 반사되어 더욱 표시 패널(PNL)의 정면 방향(일 예로, 베이스 층(BSL)의 상부 방향)으로 진행될 수 있다. 이에 따라, 발광 소자들(LD)에서 출사되는 광의 효율을 향상시킬 수 있다.
또한, 제1 및 제2 서브 전극들(SET1, SET2) 각각의 투명 전극층은, 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 상기 투명 전극층은 ITO, IZO 또는 ITZO를 포함할 수 있으나, 이에 한정되지는 않는다. 일 실시예에서, 제1 및 제2 서브 전극들(SET1, SET2) 각각은, ITO/Ag/ITO의 적층 구조를 가지는 3중층으로 구성될 수 있다. 이와 같이, 제1 및 제2 서브 전극들(SET1, SET2)이 적어도 2중층 이상의 다중층으로 구성되면, 신호 지연(RC delay)에 의한 전압 강하를 최소화할 수 있다. 이에 따라, 발광 소자들(LD)로 원하는 전압을 효과적으로 전달할 수 있게 된다.
추가적으로, 제1 및 제2 서브 전극들(SET1, SET2) 각각이, 반사 전극층 및/또는 투명 전극층을 커버하는 도전성 캡핑층을 포함하게 되면, 화소(PXL)의 제조 공정 등에서 발생하는 불량으로 인해 제1 및 제2 서브 전극들(SET1, SET2)의 반사 전극층 등이 손상되는 것을 방지할 수 있다. 다만, 상기 도전성 캡핑층은 제1 및 제2 서브 전극들(SET1, SET2)에 선택적으로 포함될 수 있는 것으로서, 실시예에 따라서는 생략될 수 있다. 또한, 상기 도전성 캡핑층은 제1 및 제2 서브 전극들(SET1, SET2) 각각의 구성 요소로 간주되거나, 또는 상기 제1 및 제2 서브 전극들(SET1, SET2) 상에 배치된 별개의 구성 요소로 간주될 수도 있다.
제1 및 제2 서브 전극들(SET1, SET2)의 일 영역 상에는 제1 절연층(INS1)이 배치될 수 있다. 예를 들어, 제1 절연층(INS1)은, 제1 및 제2 서브 전극들(SET1, SET2)의 일 영역을 커버하도록 형성되며, 상기 제1 및 제2 서브 전극들(SET1, SET2)의 다른 일 영역을 노출하는 개구부를 포함할 수 있다. 일 예로, 제1 절연층(INS1)은, 소정의 제1 및 제2 컨택 영역들(CNP1, CNP2)에서 각각 제1 및 제2 서브 전극들(SET1, SET2)을 노출할 수 있다. 실시예에 따라서는 제1 절연층(INS1)이 형성되지 않을 수도 있으며, 이 경우 패시베이션층(PSV) 및/또는 제1 및 제2 서브 전극들(SET1, SET2) 각각의 일단 상에 바로 발광 소자들(LD)이 배치될 수도 있다.
일 실시예에서, 제1 절연층(INS1)은, 일차적으로 제1 및 제2 서브 전극들(SET1, SET2)을 전면적으로 커버하도록 형성될 수 있다. 이러한 제1 절연층(INS1) 상에 발광 소자들(LD)이 공급 및 정렬된 이후, 상기 제1 절연층(INS1)은 각각 격벽들(PW) 상의 일 영역(예를 들어, 각각 제1 및 제2 컨택 영역들(CNP1, CNP2))에서 제1 및 제2 서브 전극들(SET1, SET2)을 노출하도록 부분적으로 개구될 수 있다. 또는, 다른 실시예에서, 제1 절연층(INS1)은, 발광 소자들(LD)의 공급 및 정렬이 완료된 이후, 상기 발광 소자들(LD)의 하부에 국부적으로 배치되는 개별 패턴의 형태로 패터닝될 수도 있다.
즉, 제1 절연층(INS1)은, 제1 및 제2 서브 전극들(SET1, SET2)과 발광 소자들(LD)의 사이에 개재되되, 상기 제1 및 제2 서브 전극들(SET1, SET2) 각각의 적어도 일 영역을 노출할 수 있다. 이러한 제1 절연층(INS1)은 제1 및 제2 서브 전극들(SET1, SET2)이 형성된 이후 상기 제1 및 제2 서브 전극들(SET1, SET2)을 커버하도록 형성되어, 후속 공정에서 상기 제1 및 제2 서브 전극들(SET1, SET2)이 손상되거나 금속이 석출되는 것을 방지할 수 있다. 또한, 제1 절연층(INS1)은, 각각의 발광 소자(LD)를 안정적으로 지지할 수 있다.
제1 절연층(INS1)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 제1 절연층(INS1)은, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 또는 산화 알루미늄(Al2O3) 등을 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있으며, 상기 제1 절연층(INS1)의 구성 물질이 특별히 한정되지는 않는다.
제1 절연층(INS1)이 형성된 각각의 화소 영역, 특히, 각 화소(PXL)의 발광 영역(EMA)에는 복수의 발광 소자들(LD)이 공급 및 정렬될 수 있다. 일 예로, 잉크젯 방식이나 슬릿 코팅 방식 등을 통해 각각의 발광 영역(EMA)에 다수의 발광 소자들(LD)이 공급되고, 상기 발광 소자들(LD)은 제1 및 제2 서브 전극들(SET1, SET2)에 인가되는 소정의 정렬 신호(또는, 정렬 전압)에 의해 상기 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 방향성을 가지고 정렬될 수 있다.
일 실시예에서, 발광 소자들(LD) 중 적어도 일부는, 그 길이 방향의 양 단부들, 즉, 제1 및 제2 단부들(EP1, EP2)이 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)과 중첩되도록 상기 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 가로 방향으로 배치될 수 있다. 또한, 실시예에 따라, 발광 소자들(LD) 중 다른 일부는 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 사선 방향으로 배치될 수도 있다. 다른 실시예에서, 발광 소자들(LD) 중 적어도 일부는 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 상기 제1 및 제2 서브 전극들(SET1, SET2)과 중첩되지 않도록 배치되되, 각각의 제1 컨택 전극(CET1) 및 제2 컨택 전극(CET2)을 통해 상기 제1 및 제2 서브 전극들(SET1, SET2)에 연결될 수도 있다.
발광 소자들(LD)의 일 영역 상에는, 절연 패턴(INP)이 배치될 수 있다. 예를 들어, 절연 패턴(INP)은, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)을 노출하면서, 상기 발광 소자들(LD) 각각의 중앙 영역을 포함한 일 영역 상부에만 부분적으로 배치될 수 있다. 이러한 절연 패턴(INP)은 각각의 발광 영역(EMA) 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다. 절연 패턴(INP)은 실시예에 따라서는 생략될 수도 있으며, 이 경우 발광 소자들(LD) 상에 제1 및 제2 컨택 전극들(CET1, CET2)의 양 끝단이 바로 배치될 수도 있다.
절연 패턴(INP)은, 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 절연 패턴(INP)은, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 산화 알루미늄(Al2O3), 포토 레지스트(PR) 물질 등을 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있으며, 상기 절연 패턴(INP)의 구성 물질이 특별히 한정되지는 않는다.
발광 소자들(LD)의 정렬이 완료된 이후 상기 발광 소자들(LD) 상에 절연 패턴(INP)을 형성하게 되면, 상기 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 또한, 제1 절연층(INS1)과 발광 소자들(LD)의 사이에 이격 공간이 존재하였을 경우, 상기 이격 공간은 절연 패턴(INP)을 형성하는 과정에서 유입된 절연 물질로 채워질 수 있다. 이에 따라, 발광 소자들(LD)을 보다 안정적으로 지지할 수 있다. 예를 들어, 실시예에 따라서는 절연 패턴(INP)이 발광 소자들(LD)의 상부에만 형성되거나, 또는 발광 소자들(LD)의 상하부에 모두 형성될 수 있다.
절연 패턴(INP)에 의해 커버되지 않은 발광 소자들(LD)의 양 단부들, 즉 제1 및 제2 단부들(EP1, EP2)은, 각각 제1 및 제2 컨택 전극들(CET1, CET2)에 의해 커버될 수 있다. 예를 들어, 제1 및 제2 컨택 전극들(CET1, CET2) 각각의 일단은, 절연 패턴(INP)을 사이에 개재하고, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 상에 이격되어 배치될 수 있다.
일 실시예에서, 제1 및 제2 컨택 전극들(CET1, CET2)은 도 12a 및 도 12b에 도시된 바와 같이 베이스 층(BSL)의 일면 상에서 동일한 층에 동시에 형성될 수 있다. 이에 따라, 화소(PXL) 및 이를 구비한 표시 장치의 제조 공정을 간소화할 수 있다. 일 예로, 각각의 마스크 공정을 통해 제1 및 제2 컨택 전극들(CET1, CET2)을 형성하는 경우에 비해, 화소(PXL)의 형성에 필요한 마스크 공정의 수를 줄이고, 제1 및 제2 컨택 전극들(CET1, CET2)을 보다 용이하게 형성할 수 있다.
다른 실시예에서, 제1 및 제2 컨택 전극들(CET1, CET2)은 도 12c 및 도 12d에 도시된 바와 같이 베이스 층(BSL)의 일면 상에서 서로 다른 층에 순차적으로 형성될 수도 있다. 이 경우, 제1 및 제2 컨택 전극들(CET1, CET2)의 사이에는 제3 절연층(INS3)이 추가적으로 배치될 수 있다. 즉, 제1 및 제2 컨택 전극들(CET1, CET2)의 위치 및 상호 배치 관계는 다양하게 변경될 수 있다.
또한, 제1 및 제2 컨택 전극들(CET1, CET2)은 각각 제1 및 제2 서브 전극들(SET1, SET2)의 노출 영역(일 예로, 제1 및 제2 컨택 영역들(CNP1, CNP2))을 커버하도록 상기 제1 및 제2 서브 전극들(SET1, SET2)의 상부에 배치될 수 있다. 예를 들어, 제1 및 제2 컨택 전극들(CET1, CET2)은 각각 제1 및 제2 컨택 영역들(CNP1, CNP2)에서 제1 및 제2 서브 전극들(SET1, SET2)과 접촉되도록 상기 제1 및 제2 서브 전극들(SET1, SET2)의 적어도 일 영역 상에 배치될 수 있다. 이에 따라, 제1 및 제2 컨택 전극들(CET1, CET2)이 각각 제1 및 제2 서브 전극들(SET1, SET2)에 전기적으로 연결되고, 상기 제1 및 제2 컨택 전극들(CET1, CET2)을 통해 제1 및 제2 서브 전극들(SET1, SET2)이 각각 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)에 전기적으로 연결될 수 있다.
실시예에 따라, 제1 및 제2 컨택 전극들(CET1, CET2)은 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 제1 및 제2 컨택 전극들(CET1, CET2)은 ITO, IZO 및 ITZO를 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함한 투명 전극층을 포함할 수 있다. 제1 및 제2 컨택 전극들(CET1, CET2)이 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현됨에 따라, 각각의 제1 및 제2 단부들(EP1, EP2)을 통해 발광 소자들(LD)로부터 방출되는 빛이 제1 및 제2 컨택 전극들(CET1, CET2)을 투과하여 표시 장치의 외부로 방출될 수 있게 된다.
제1 및 제2 컨택 전극들(CET1, CET2) 상에는 제2 절연층(INS2)이 배치될 수 있다. 예를 들어, 제2 절연층(INS2)은, 격벽들(PW), 제1 및 제2 서브 전극들(SET1, SET2), 발광 소자들(LD), 절연 패턴(INP), 및 제1 및 제2 서브 전극들(SET1, SET2)을 커버하도록, 상기 격벽들(PW), 제1 및 제2 서브 전극들(SET1, SET2), 발광 소자들(LD), 절연 패턴(INP), 및 제1 및 제2 컨택 전극들(CET1, CET2)이 형성된 베이스 층(BSL)의 표시 영역(DA) 상에 전면적으로 형성 및/또는 배치될 수 있다. 실시예에 따라, 제2 절연층(INS2)은 각각의 발광 영역(EMA)을 둘러싸는 뱅크(BNK)도 커버할 수 있도록 표시 영역(DA) 상에 전면적으로 형성될 수 있으나, 이에 한정되지는 않는다. 이러한 제2 절연층(INS2)은, 적어도 한 층의 무기막 및/또는 유기막을 포함할 수 있다.
실시예에 따라, 제2 절연층(INS2)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 제2 절연층(INS2)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등을 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있으며, 상기 제2 절연층(INS2)의 구성 물질이 특별히 한정되지는 않는다.
일 실시예에서, 제2 절연층(INS2)은 다층 구조의 박막 봉지층을 포함할 수 있다. 예를 들어, 제2 절연층(INS2)은, 적어도 두 층의 무기 절연층들과, 상기 적어도 두 층의 무기 절연층들의 사이에 개재된 적어도 한 층의 유기 절연층을 포함한 다층 구조의 박막 봉지층으로 구성될 수 있다. 다만, 제2 절연층(INS2)의 구성 물질 및/또는 구조는 다양하게 변경될 수 있을 것이다. 또한, 실시예에 따라서는, 제2 절연층(INS2)의 상부에 도시되지 않은 적어도 한 층의 오버코트층 및/또는 봉지 기판 등이 더 배치될 수도 있다.
도 13은 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 단면도로서, 일 예로 도 11의 Ⅱ~Ⅱ'선에 대응하는 화소(PXL)의 단면에 대한 일 실시예를 나타낸다. 도 13에서는, 앞서 설명한 표시 소자층(DPL)을 중심으로 화소(PXL)의 구조를 개략적으로 도시하기로 한다. 또한, 도 13의 실시예를 설명함에 있어, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 4 내지 도 13을 참조하면, 서로 다른 직렬 단들에 배치되는 발광 소자들(LD)은, 적어도 두 개의 서브 전극들을 사이에 두고 서로 이격될 수 있다. 예를 들어, 제1 직렬 단의 제1 및 제2 서브 전극들(SET1[1], SET2[1])의 사이에 배열된 제1 발광 소자(LD1)는, 서로 이웃한 제1 및 제2 직렬 단들의 제2 서브 전극들(SET2[1], SET2[2])을 사이에 개재하고, 제2 직렬 단의 제1 및 제2 서브 전극들(SET1[2], SET2[2])의 사이에 배열된 제2 발광 소자(LD2)와 이격될 수 있다. 또한, 제1 발광 소자(LD1)의 제1 및 제2 단부들(EP1, EP2)은 제1 방향(DR1)을 따라 순차적으로 배치되고, 제2 발광 소자(LD2)의 제1 및 제2 단부들(EP1, EP2)은 제1 방향(DR1)을 따라 역순으로 배치될 수 있다. 이러한 방식으로 제1 내지 제6 발광 소자들(LD1~LD6)은, 제1 방향(DR1)을 따라 두 개의 서브 전극들 간격으로 배열될 수 있다.
한편, 서로 이웃한 제1 서브 전극들(SET1) 또는 제2 서브 전극들(SET2)의 사이에는 발광 소자(LD)가 배치되지 않을 수 있다. 예를 들어, 제1 방향(DR1)을 따라 연속적으로 배치된 제1 직렬 단의 제2 서브 전극(SET2[1])과 제2 직렬 단의 제2 서브 전극(SET2[2])의 사이에는, 어떠한 발광 소자(LD)도 연결되지 않을 수 있다. 실시예에 따라, 상기 서로 이웃한 제1 또는 제2 서브 전극들(SET1, SET2)은 발광 소자들(LD)을 정렬하는 단계에서는 일체 또는 비일체로 서로 연결되어 동일한 정렬 신호(또는, 정렬 전압)를 공급받을 수 있다.
도 14 및 도 15는 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 평면도로서, 일 예로 도 7의 화소(PXL)에 대한 서로 다른 변경 실시예들을 나타낸다. 도 14 및 도 15의 실시예들에서, 앞서 설명한 적어도 하나의 실시예, 일 예로 도 7의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 14 및 도 15를 참조하면, 각각 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)을 포함한 복수의 전극 쌍들은, 발광 영역(EMA)의 횡방향으로 설정된 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다. 그리고, 제1 및 제2 서브 전극들(SET1, SET2) 각각은, 발광 영역(EMA)의 종방향으로 설정된 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에서, 횡방향을 따른 발광 영역(EMA)의 폭이, 종방향을 따른 발광 영역(EMA)의 길이보다 좁을 경우, 도 14 및 도 15의 실시예들에 의한 제1 및 제2 서브 전극들(SET1, SET2) 각각은, 도 7의 실시예에 의한 제1 및 제2 서브 전극들(SET1, SET2) 각각보다 긴 길이를 가질 수 있다. 또한, 이 경우, 도 14 및 도 15의 실시예들에 의한 화소들(PXL) 각각에 배치되는 전극 쌍들의 개수(또는, 제1 및 제2 서브 전극들(SET1, SET2)의 총 개수)는, 도 7의 실시예에 의한 화소(PXL)에 배치되는 전극 쌍들의 개수보다 적을 수 있다.
한편, 도 14 및 15의 실시예들에 의한 각각의 화소(PXL)에 배치되는 전극 쌍들의 개수가 특별히 한정되지는 않는다. 예를 들어, 화소(PXL)는, 도 14에 도시된 바와 같이, 세 쌍의 제1 및 제2 서브 전극들(SET1, SET2), 또는, 그 이상의 제1 및 제2 서브 전극들(SET1, SET2)을 구비할 수 있다. 또는, 화소(PXL)는, 도 15에 도시된 바와 같이, 오직 두 쌍의 제1 및 제2 서브 전극들(SET1, SET2)만을 구비할 수도 있다. 즉, 제1 및 제2 서브 전극들(SET1, SET2)이 발광 영역(EMA)의 횡방향을 따라 배열될 경우, 화소(PXL)는 두 쌍 이상의 전극 쌍들로 구성되어, 적어도 두 개의 직렬 단들을 포함할 수 있다.
도 16a 내지 도 16d는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 순차적으로 나타내는 평면도로서, 일 예로 도 11의 화소(PXL)를 포함한 표시 장치의 제조 방법에 대한 일 실시예를 나타낸다. 실시예에 따라, 도 16a 내지 도 16d에서는 화소(PXL)의 광원 유닛(LSU)이 배치되는 표시 소자층(DPL)을 중심으로 상기 화소(PXL)의 평면 구조를 도시하기로 한다. 또한, 도 16a 내지 도 16d에서는, 제1 및 제2 서브 전극들(SET1, SET2)의 형성 이전 또는 이후에 형성될 수 있는 것으로서, 그 위치 및 형성 단계가 다양하게 변경될 수 있는 뱅크(BNK)에 대한 도시는 생략하기로 한다.
도 4 내지 도 16a를 참조하면, 먼저 베이스 층(BSL)(또는, 화소 회로층(PCL) 및/또는 격벽들(PW)이 형성된 베이스 층(BSL)의 일면) 상의 각 화소 영역(특히, 각 화소(PXL)의 발광 영역(EMA))에 광원 유닛(LSU)의 직렬 단들을 구성하기 위한 복수의 전극 쌍들을 형성한다. 실시예에 따라, 각각의 화소 영역은, 도 11 등에 도시된 바와 같은 각 화소(PXL)의 발광 영역(EMA)과, 상기 발광 영역(EMA) 외곽의 주변 영역을 포함한 영역으로서, 해당 화소(PXL)의 광원 유닛(LSU)이 형성되는 발광 영역(EMA)과, 상기 화소(PXL)의 화소 회로(PXC)가 형성되는 화소 회로 영역을 포괄한 영역일 수 있다. 표시 영역(DA)에 배치된 화소들(PXL) 각각의 발광 영역(EMA)에는 복수의 전극 쌍들이 형성되며, 상기 화소들(PXL)은 실질적으로 동일 또는 유사한 구조를 가지도록 형성될 수 있다.
실시예에 따라, 각 화소(PXL)의 발광 영역(EMA)에 형성되는 복수의 전극 쌍들은, 각각 한 쌍의 제1 및 제2 서브 전극들(SET1, SET2)을 포함할 수 있다. 또한, 상기 전극 쌍들은, 각각의 발광 영역(EMA)에서 제1 방향(DR1)을 따라 순차적으로 배열되도록 형성될 수 있다.
일 실시예에서, 제1 방향(DR1)을 기준으로 연속된 전극 쌍들의 제1 또는 제2 서브 전극들(SET1, SET2)은 제1 방향(DR1)을 따라 연속적으로 배치되도록 형성될 수 있다. 또한, 상기 연속된 전극 쌍들의 제1 또는 제2 서브 전극들(SET1, SET2)은 서로 일체로 연결되어 각각의 이중 전극 패턴을 구성할 수 있다. 예를 들어, 상기 연속된 전극 쌍들의 제1 또는 제2 서브 전극들(SET1, SET2)은 적어도 일단(일 예로, 양단)에서 서로 일체로 연결되도록 형성되어, 각각의 이중 전극 패턴을 구성할 수 있다.
일 예로, 제1 직렬 단의 제2 서브 전극(SET2[1])과 제2 직렬 단의 제2 서브 전극(SET2[2])은 양단에서 일체로 연결되도록 형성되어, 하나의 이중 전극 패턴으로 형성될 수 있다. 유사하게, 제2 직렬 단의 제1 서브 전극(SET1[2])과 제3 직렬 단의 제1 서브 전극(SET1[3])은 양단에서 일체로 연결되도록 형성되어, 하나의 이중 전극 패턴으로 형성될 수 있다. 이러한 방식으로, 연속된 두 전극 쌍들의 제1 또는 제2 서브 전극들(SET1, SET2)은 각각의 이중 전극 패턴으로 형성될 수 있다.
한편, 도 11 및 도 16a의 실시예에서는, 제1 방향(DR1)을 따라 각각의 발광 영역(EMA)에 첫 번째 및 마지막으로 배치되는 서브 전극들(일 예로, 제1 직렬 단의 제1 서브 전극(SET1[1]) 및 제6 직렬 단의 제1 서브 전극(SET1[6]))은 각각 단일 전극 패턴으로 형성하고, 중간에 배치되는 나머지 서브 전극들은 각각의 이중 전극 패턴으로 형성되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 각각의 발광 영역(EMA)에 첫 번째 및 마지막으로 배치되는 서브 전극들도 각각의 이중 전극 패턴으로 형성할 수도 있다. 다만, 각각의 이중 전극 패턴은 추후 복수의 서브 전극들로 분리될 수 있다. 이 경우, 제1 방향(DR1)을 따라 발광 영역(EMA)에 첫 번째 및 마지막으로 배치된 각각의 이중 전극 패턴은, 첫 번째 또는 마지막 서브 전극(일 예로, 제1 직렬 단의 제1 서브 전극(SET1[1]) 또는 제6 직렬 단의 제1 서브 전극(SET1[6]))과 더미 전극(일 예로, 도 9의 제1 또는 제2 더미 전극(DET1, DET2))으로 분리될 수 있다. 그리고, 발광 영역(EMA)의 중간에 배치된 각각의 이중 전극 패턴은, 연속된 두 직렬 단의 제1 또는 제2 서브 전극들(SET1, SET2)로 분리될 수 있다.
실시예에 따라, 화소들(PXL)의 제1 및 제2 서브 전극들(SET1, SET2)을 형성하는 단계에서, 상기 화소들(PXL)의 제1 서브 전극들(SET1)에 공통으로 연결되는 제1 정렬 배선(ALI1)과, 상기 화소들(PXL)의 제2 서브 전극들(SET2)에 공통으로 연결되는 제2 정렬 배선(ALI2)을 함께 형성할 수 있다.
실시예에 따라, 화소들(PXL)의 제1 서브 전극들(SET1)은 제1 정렬 배선(ALI1)을 통해 서로 일체로 연결되고, 상기 화소들(PXL)의 제2 서브 전극들(SET2)은 제2 정렬 배선(ALI2)을 통해 서로 일체로 연결될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 화소들(PXL)의 제1 서브 전극들(SET1)은 일체 또는 비일체로 서로 전기적으로 연결될 수 있고, 상기 화소들(PXL)의 제2 서브 전극들(SET2)은 일체 또는 비일체로 서로 전기적으로 연결될 수 있다.
도 4 내지 도 16b를 참조하면, 제1 및 제2 서브 전극들(SET1, SET2)을 포함한 각각의 화소 영역(특히, 각 화소(PXL)의 발광 영역(EMA))에, 복수의 발광 소자들(LD)을 공급 및 정렬할 수 있다. 예를 들어, 잉크젯 방식, 슬릿 코팅 방식, 또는 그 외의 다양한 방식을 이용하여 각각의 발광 영역(EMA)에 복수의 발광 소자들(LD)을 공급하고, 제1 정렬 배선(ALI1) 및 제2 정렬 배선(ALI2)으로 각각 제1 정렬 신호(또는, 제1 정렬 전압) 및 제2 정렬 신호(또는, 제2 정렬 전압)을 공급하여 상기 발광 소자들(LD)을 정렬할 수 있다. 실시예에 따라, 제1 및 제2 정렬 신호들은, 발광 소자들(LD)의 공급과 동시에, 또는, 발광 소자들(LD)의 공급이 완료된 이후에, 제1 및 제2 정렬 배선들(ALI1, ALI2)을 통해 각각 제1 및 제2 서브 전극들(SET1, SET2)로 공급될 수 있다.
일 실시예에서는, 화소 회로(PXC)의 영향을 최소화하기 위하여, 제1 정렬 배선(ALI1)으로 기준 전위의 전압(일 예로, 그라운드 전압)을 인가하고, 제2 정렬 배선(ALI2)으로 교류 파형의 정렬 신호를 인가할 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 제1 정렬 배선(ALI1)으로 교류 파형의 정렬 신호를 인가하고, 제2 정렬 배선(ALI2)으로 기준 전위의 전압(일 예로, 그라운드 전압)을 인가할 수도 있을 것이다. 또한, 각각 제1 정렬 배선(ALI1) 및 제2 정렬 배선(ALI2)으로 공급되는 제1 정렬 신호(또는, 제1 정렬 전압) 및 제2 정렬 신호(또는, 제2 정렬 전압)의 종류 및/또는 파형 등은 다양하게 변경될 수 있을 것이다. 화소들(PXL)의 제1 및 제2 서브 전극들(SET1, SET2)로 소정의 정렬 신호들이 인가됨에 따라, 상기 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 전계가 형성되게 된다. 이에 따라, 상기 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 발광 소자들(LD)이 정렬하게 된다.
실시예에 따라, 정렬 신호들을 제어하거나 자기장을 형성하는 등에 의해, 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 발광 소자들(LD)을 편향 정렬할 수 있다. 예를 들어, 각각의 발광 소자(LD)의 제1 단부(EP1)가 어느 하나의 제1 서브 전극(SET1)을 향해 배치되고, 상기 발광 소자(LD)의 제2 단부(EP2)가 상기 어느 하나의 제1 서브 전극(SET1)과 쌍을 이루는 어느 하나의 제2 서브 전극(SET2)을 향해 배치되도록 발광 소자들(LD)을 편향 정렬할 수 있다.
이때, 연속적으로 배치되어 각각의 이중 전극 패턴을 구성하는 두 개의 제1 서브 전극들(SET1) 또는 제2 서브 전극들(SET2)은, 동일한 정렬 신호를 공급받아 등전위면을 형성하게 된다. 따라서, 각각의 이중 전극 패턴을 구성하는 두 개의 제1 서브 전극들(SET1) 또는 제2 서브 전극들(SET2)의 사이에는 발광 소자들(LD)이 정렬되지 않을 수 있다.
도 4 내지 도 16c를 참조하면, 발광 소자들(LD)의 정렬이 완료된 이후, 식각 방식 등을 통해 제1 및 제2 서브 전극들(SET1, SET2)을 개별적으로 분리할 수 있다. 또한, 이 과정에서, 제1 및 제2 서브 전극들(SET1, SET2)을 각각 제1 및 제2 정렬 배선들(ALI1, ALI2)로부터 분리할 수 있다.
실시예에 따라, 제1 및 제2 서브 전극들(SET1, SET2)을 개별적으로 분리하는 단계에서, 각각의 이중 전극 패턴을 각각의 제1 또는 제2 서브 전극들(SET1, SET2)로 분리할 수 있다. 또한, 각각의 화소(PXL)를 독립적으로 구동할 수 있도록, 인접한 화소들(PXL)의 사이에서 제1 및/또는 제2 정렬 배선들(ALI1, ALI2)을 단선시킬 수 있다.
한편, 실시예에 따라서는, 제1 및 제2 서브 전극들(SET1, SET2)을 서로 분리하는 과정에서, 필요에 따라 일부 서브 전극과 제1 또는 제2 정렬 배선(ALI1, ALI2)의 연결부를 선택적으로 잔류시킬 수 있다. 이에 따라, 제1 및 제2 연결 전극들(CNE1, CNE2) 및 중간 연결 전극들(CNEi)을 형성할 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 제1 및 제2 연결 전극들(CNE1, CNE2) 및 중간 연결 전극들(CNEi) 중 적어도 하나가, 제1 및 제2 서브 전극들(SET1, SET2)과 별개로 형성될 수도 있다.
도 4 내지 도 16d를 참조하면, 제1 및 제2 서브 전극들(SET1, SET2) 상에 각각 제1 및 제2 컨택 전극들(CET1, CET2)을 형성할 수 있다. 또한, 실시예에 따라, 제1 및 제2 컨택 전극들(CET1, CET2)을 형성하는 과정에서, 각 직렬 단의 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 정렬된 발광 소자들(LD)(일 예로, 제1 내지 제6 발광 소자들(LD1~LD6))이 상기 제1 및 제2 서브 전극들(SET1, SET2)의 사이에 순방향으로 연결되도록 각 화소(PXL)의 제1 및 제2 서브 전극들(SET1, SET2)을 재 연결할 수 있다. 예를 들어, 마지막 전극 쌍을 제외한 나머지 전극 쌍들의 제2 서브 전극들(SET2)을, 상기 후속 전극 쌍의 제1 서브 전극(SET1)에 전기적으로 연결할 수 있다.
일 예로, 제1 발광 소자(LD1)의 제2 단부(EP2)에 연결된 제1 직렬 단의 제2 서브 전극(SET2[1])을, 제2 발광 소자(LD2)의 제1 단부(EP1)에 연결된 제2 직렬 단의 제1 서브 전극(SET1[2])에 전기적으로 연결할 수 있다. 이러한 방식으로, 제1 및 제2 서브 전극들(SET1, SET2)을 재 연결함으로써, 복수의 직렬 단들을 포함한 직/병렬 혼합 구조의 광원 유닛(LSU)을 구성할 수 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
ALI1: 제1 정렬 배선
ALI2: 제2 정렬 배선
BNK: 뱅크 BSL: 베이스 층
CET1: 제1 컨택 전극 CET2: 제2 컨택 전극
CH1: 제1 컨택홀 CH2: 제2 컨택홀
CNE1: 제1 연결 전극 CNE2: 제2 연결 전극
CNEi: 중간 연결 전극 CNT: 컨택부
DA: 표시 영역 EMA: 발광 영역
EP1: 제1 단부 EP2: 제2 단부
LD: 발광 소자 LSU: 광원 유닛
PCL: 화소 회로층 PNL: 표시 패널
PRT: 돌출부 PW: 격벽
PXC: 화소 회로 PXL: 화소
SET1: 제1 서브 전극 SET2: 제2 서브 전극
BNK: 뱅크 BSL: 베이스 층
CET1: 제1 컨택 전극 CET2: 제2 컨택 전극
CH1: 제1 컨택홀 CH2: 제2 컨택홀
CNE1: 제1 연결 전극 CNE2: 제2 연결 전극
CNEi: 중간 연결 전극 CNT: 컨택부
DA: 표시 영역 EMA: 발광 영역
EP1: 제1 단부 EP2: 제2 단부
LD: 발광 소자 LSU: 광원 유닛
PCL: 화소 회로층 PNL: 표시 패널
PRT: 돌출부 PW: 격벽
PXC: 화소 회로 PXL: 화소
SET1: 제1 서브 전극 SET2: 제2 서브 전극
Claims (20)
- 제1 방향을 따라 순차적으로 배열되며, 각각이, 상기 제1 방향을 따라 연속적으로 배치된 제1 서브 전극 및 제2 서브 전극을 포함한 복수의 전극 쌍들;
각각 어느 한 전극 쌍의 제1 및 제2 서브 전극들의 사이에 전기적으로 연결된 복수의 발광 소자들;
첫 번째 전극 쌍의 제1 서브 전극 및 제1 전원의 사이에 전기적으로 연결된 제1 연결 전극; 및
마지막 전극 쌍의 제2 서브 전극 및 제2 전원의 사이에 전기적으로 연결된 제2 연결 전극을 포함하며,
상기 마지막 전극 쌍을 제외한 나머지 전극 쌍의 제2 서브 전극은, 적어도 하나의 제1 또는 제2 서브 전극을 사이에 두고 후속 전극 쌍의 제1 서브 전극과 이격되도록 배치되며, 상기 후속 전극 쌍의 제1 서브 전극에 전기적으로 연결됨을 특징으로 하는 화소. - 제1항에 있어서,
상기 전극 쌍들 중 연속적으로 배열된 두 개의 전극 쌍들은, 각각의 제1 서브 전극들 또는 각각의 제2 서브 전극들이 서로 이웃하도록 각각의 전극 쌍을 구성하는 제1 및 제2 서브 전극들이 서로 반대방향으로 배열됨을 특징으로 하는 화소. - 제2항에 있어서,
상기 전극 쌍들 중 각각의 홀수 번째 전극 쌍을 구성하는 제1 및 제2 서브 전극들은 상기 제1 방향을 따라 순차적으로 배치되고,
상기 전극 쌍들 중 각각의 짝수 번째 전극 쌍을 구성하는 제1 및 제2 서브 전극들은 상기 제1 방향을 따라 역순으로 배열됨을 특징으로 하는 화소. - 제1항에 있어서,
상기 발광 소자들 각각은,
상기 어느 한 전극 쌍의 제1 서브 전극에 전기적으로 연결되는 제1 단부; 및
상기 어느 한 전극 쌍의 제2 서브 전극에 전기적으로 연결되는 제2 단부를 포함하는 화소. - 제4항에 있어서,
상기 발광 소자들 각각의 제1 단부 및 제2 단부는, 각각 P형 단부 및 N형 단부이고,
상기 발광 소자들 각각은, 상기 어느 한 전극 쌍의 제1 및 제2 서브 전극들의 사이에 순방향으로 연결됨을 특징으로 하는 화소. - 제1항에 있어서,
상기 전극 쌍들 각각의 제1 서브 전극 상에 개별적으로 배치되어, 각각의 제1 서브 전극을 인접한 발광 소자의 제1 단부에 전기적으로 연결하는 복수의 제1 컨택 전극들; 및
상기 전극 쌍들 각각의 제2 서브 전극 상에 개별적으로 배치되어, 각각의 제2 서브 전극을 인접한 발광 소자의 제2 단부에 전기적으로 연결하는 복수의 제2 컨택 전극들을 더 포함하는 화소. - 제6항에 있어서,
상기 마지막 전극 쌍을 제외한 나머지 전극 쌍의 제2 서브 전극은, 각각의 중간 연결 전극을 통해 상기 후속 전극 쌍의 제1 서브 전극에 전기적으로 연결됨을 특징으로 하는 화소. - 제7항에 있어서,
상기 각각의 중간 연결 전극은, 상기 나머지 전극 쌍의 제2 서브 전극 및 상기 후속 전극 쌍의 제1 서브 전극 중 어느 하나의 서브 전극으로부터 일체로 연장된 화소. - 제8항에 있어서,
상기 나머지 전극 쌍의 제2 서브 전극 및 상기 후속 전극 쌍의 제1 서브 전극 중 다른 하나의 서브 전극 상에 배치된 제1 또는 제2 컨택 전극은, 상기 제1 방향과 교차하는 제2 방향을 따라 돌출되어 상기 각각의 중간 연결 전극에 전기적으로 연결되는 돌출부를 포함하는 화소. - 제6항에 있어서,
상기 전극 쌍들의 제1 및 제2 서브 전극들 각각은, 반사성의 도전 물질을 포함한 반사 전극층을 포함하고,
상기 제1 및 제2 컨택 전극들 각각은, 투명 도전 물질을 포함한 투명 전극층을 포함하는 화소. - 제1항에 있어서,
상기 전극 쌍들 및 상기 발광 소자들이 배치되며 불투명한 뱅크에 의해 둘러싸인 발광 영역을 포함하며,
상기 제1 방향은 상기 발광 영역의 종방향임을 특징으로 하는 화소. - 제11항에 있어서,
상기 전극 쌍들은, 세 쌍 이상의 전극 쌍들로 구성되며,
상기 발광 소자들은, 각각의 전극 쌍을 포함한 세 단 이상의 직렬 단들에 분산 배치되어, 직/병렬 혼합 구조로 서로 연결됨을 특징으로 하는 화소. - 제1항에 있어서,
상기 전극 쌍들 및 상기 발광 소자들이 배치되며 불투명한 뱅크에 의해 둘러싸인 발광 영역을 포함하며,
상기 제1 방향은 상기 발광 영역의 횡방향임을 특징으로 하는 화소. - 제13항에 있어서,
상기 전극 쌍들은, 상기 발광 영역의 종방향으로 연장된 각각의 제1 및 제2 서브 전극들을 포함한 두 쌍 이상의 전극 쌍들로 구성된 화소. - 제1항에 있어서,
상기 첫 번째 전극 쌍에 이웃하도록 배치되며, 전기적으로 격리된 제1 더미 전극; 및
상기 마지막 전극 쌍에 이웃하도록 배치되며, 전기적으로 격리된 제2 더미 전극 중 적어도 하나를 더 포함하는 화소. - 제1항에 있어서,
각각 상기 전극 쌍들의 제1 및 제2 서브 전극들 중 적어도 하나의 하부에 배치된 복수의 격벽들을 더 포함하는 화소. - 제16항에 있어서,
상기 격벽들 중 일부는, 각각, 상기 전극 쌍들의 제1 및 제2 서브 전극들 중 상기 제1 방향을 따라 연속적으로 배치된 두 개의 제1 또는 제2 서브 전극들과 공통으로 중첩되도록 상기 두 개의 제1 또는 제2 서브 전극들의 하부에 배치된 화소. - 제16항에 있어서,
상기 격벽들은, 상기 전극 쌍들의 제1 및 제2 서브 전극들 각각의 하부에 개별적으로 분리되어 배치된 화소. - 표시 영역에 배치된 화소를 포함하며, 상기 화소는,
제1 방향을 따라 순차적으로 배열되며, 각각이, 상기 제1 방향을 따라 연속적으로 배치된 제1 서브 전극 및 제2 서브 전극을 포함한 복수의 전극 쌍들;
각각 어느 한 전극 쌍의 제1 및 제2 서브 전극들의 사이에 전기적으로 연결된 복수의 발광 소자들;
첫 번째 전극 쌍의 제1 서브 전극 및 제1 전원의 사이에 전기적으로 연결된 제1 연결 전극; 및
마지막 전극 쌍의 제2 서브 전극 및 제2 전원의 사이에 전기적으로 연결된 제2 연결 전극을 포함하며,
상기 화소의 마지막 전극 쌍을 제외한 나머지 전극 쌍의 제2 서브 전극은, 적어도 하나의 제1 또는 제2 서브 전극을 사이에 두고 후속 전극 쌍의 제1 서브 전극과 이격되도록 배치되며, 상기 후속 전극 쌍의 제1 서브 전극에 전기적으로 연결됨을 특징으로 하는 표시 장치. - 각 화소의 발광 영역에, 각각 한 쌍의 제1 및 제2 서브 전극들을 포함하며 제1 방향을 따라 순차적으로 배열되는 복수의 전극 쌍들과, 각각 상기 전극 쌍들의 제1 서브 전극들 및 제2 서브 전극들에 연결되는 제1 정렬 배선 및 제2 정렬 배선을 형성하는 단계;
상기 발광 영역에 복수의 발광 소자들을 공급하고, 상기 제1 및 제2 정렬 배선들로 정렬 신호들을 공급하여 상기 발광 소자들을 정렬하는 단계;
상기 제1 및 제2 서브 전극들을 개별적으로 분리하는 단계; 및
상기 정렬된 발광 소자들이 상기 각 전극 쌍의 제1 및 제2 서브 전극들의 사이에 순방향으로 연결되도록 상기 제1 및 제2 서브 전극들을 재 연결하는 단계를 포함하며,
상기 복수의 전극 쌍들을 형성하는 단계에서, 연속된 전극 쌍들의 제1 또는 제2 서브 전극들을 연속적으로 배치하고 상기 연속된 전극 쌍들의 제1 또는 제2 서브 전극들을 일체로 연결하여 각각의 이중 전극 패턴을 형성하고,
상기 제1 및 제2 서브 전극들을 개별적으로 분리하는 단계에서, 상기 각각의 이중 전극 패턴을 각각의 제1 또는 제2 서브 전극들로 분리함을 특징으로 하는 표시 장치의 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190041012A KR20200118937A (ko) | 2019-04-08 | 2019-04-08 | 화소, 이를 구비한 표시 장치 및 그의 제조 방법 |
| CN202080027513.5A CN113678255A (zh) | 2019-04-08 | 2020-01-16 | 像素、包括该像素的显示装置及该显示装置的制造方法 |
| EP20788268.9A EP3937248A4 (en) | 2019-04-08 | 2020-01-16 | PIXEL, DISPLAY DEVICE COMPRISING THE SAME AND METHOD OF MANUFACTURING THEREOF |
| US17/602,138 US20220149244A1 (en) | 2019-04-08 | 2020-01-16 | Pixel, display device including same, and manufacturing method therefor |
| PCT/KR2020/000813 WO2020209484A1 (ko) | 2019-04-08 | 2020-01-16 | 화소, 이를 구비한 표시 장치 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190041012A KR20200118937A (ko) | 2019-04-08 | 2019-04-08 | 화소, 이를 구비한 표시 장치 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200118937A true KR20200118937A (ko) | 2020-10-19 |
Family
ID=72751121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190041012A KR20200118937A (ko) | 2019-04-08 | 2019-04-08 | 화소, 이를 구비한 표시 장치 및 그의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220149244A1 (ko) |
| EP (1) | EP3937248A4 (ko) |
| KR (1) | KR20200118937A (ko) |
| CN (1) | CN113678255A (ko) |
| WO (1) | WO2020209484A1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022131792A1 (ko) * | 2020-12-17 | 2022-06-23 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2022139401A1 (ko) * | 2020-12-23 | 2022-06-30 | 삼성디스플레이 주식회사 | 표시 장치 |
| US11393964B2 (en) | 2019-10-15 | 2022-07-19 | Samsung Display Co., Ltd. | Plurality of contact electrode connected to a light emitting element |
| WO2022215963A1 (ko) * | 2021-04-07 | 2022-10-13 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 및 표시 장치 |
| WO2023177174A1 (ko) * | 2022-03-14 | 2023-09-21 | 삼성디스플레이 주식회사 | 화소 및 이를 포함한 표시 장치 |
| US11793045B2 (en) | 2020-12-02 | 2023-10-17 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI490832B (zh) * | 2010-12-16 | 2015-07-01 | Hon Hai Prec Ind Co Ltd | 自發光顯示器及其製作方法 |
| JP2014123583A (ja) * | 2011-04-11 | 2014-07-03 | Sharp Corp | 発光装置、発光装置の製造方法、照明装置、バックライトおよび表示装置 |
| KR101674052B1 (ko) * | 2014-11-18 | 2016-11-09 | 피에스아이 주식회사 | 초소형 led 소자를 전극어셈블리에 배치시키는 방법 |
| KR20180007025A (ko) * | 2016-07-11 | 2018-01-22 | 삼성디스플레이 주식회사 | 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법 |
| KR102608419B1 (ko) * | 2016-07-12 | 2023-12-01 | 삼성디스플레이 주식회사 | 표시장치 및 표시장치의 제조방법 |
| KR102592276B1 (ko) * | 2016-07-15 | 2023-10-24 | 삼성디스플레이 주식회사 | 발광장치 및 그의 제조방법 |
| KR20180055021A (ko) * | 2016-11-15 | 2018-05-25 | 삼성디스플레이 주식회사 | 발광장치 및 그의 제조방법 |
| KR20180071465A (ko) * | 2016-12-19 | 2018-06-28 | 삼성디스플레이 주식회사 | 발광장치 및 그의 제조방법 |
| KR102587215B1 (ko) * | 2016-12-21 | 2023-10-12 | 삼성디스플레이 주식회사 | 발광 장치 및 이를 구비한 표시 장치 |
-
2019
- 2019-04-08 KR KR1020190041012A patent/KR20200118937A/ko not_active Application Discontinuation
-
2020
- 2020-01-16 WO PCT/KR2020/000813 patent/WO2020209484A1/ko unknown
- 2020-01-16 EP EP20788268.9A patent/EP3937248A4/en active Pending
- 2020-01-16 CN CN202080027513.5A patent/CN113678255A/zh active Pending
- 2020-01-16 US US17/602,138 patent/US20220149244A1/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11393964B2 (en) | 2019-10-15 | 2022-07-19 | Samsung Display Co., Ltd. | Plurality of contact electrode connected to a light emitting element |
| US11848409B2 (en) | 2019-10-15 | 2023-12-19 | Samsung Display Co., Ltd. | Display device including a pad unit and a driver connected to a pixel through the pad unit |
| US11793045B2 (en) | 2020-12-02 | 2023-10-17 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
| WO2022131792A1 (ko) * | 2020-12-17 | 2022-06-23 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2022139401A1 (ko) * | 2020-12-23 | 2022-06-30 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2022215963A1 (ko) * | 2021-04-07 | 2022-10-13 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 및 표시 장치 |
| WO2023177174A1 (ko) * | 2022-03-14 | 2023-09-21 | 삼성디스플레이 주식회사 | 화소 및 이를 포함한 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113678255A (zh) | 2021-11-19 |
| EP3937248A4 (en) | 2022-12-28 |
| WO2020209484A1 (ko) | 2020-10-15 |
| EP3937248A1 (en) | 2022-01-12 |
| US20220149244A1 (en) | 2022-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20200088954A (ko) | 표시 장치 | |
| EP3910676A1 (en) | Display device and manufacturing method therefor | |
| US11967607B2 (en) | Light-emitting device and display device comprising same | |
| KR102622348B1 (ko) | 화소 및 이를 구비한 표시 장치 | |
| KR102535276B1 (ko) | 표시 장치 및 그의 제조 방법 | |
| KR20200118937A (ko) | 화소, 이를 구비한 표시 장치 및 그의 제조 방법 | |
| KR20200105598A (ko) | 표시 장치 | |
| EP4027391A1 (en) | Display device, and method for producing same | |
| EP3989287A1 (en) | Display device, and method for manufacturing same | |
| KR102531406B1 (ko) | 표시 장치 | |
| KR20210042219A (ko) | 화소, 이를 구비한 표시 장치, 및 그의 제조 방법 | |
| EP3961710A1 (en) | Display device and manufacturing method thereof | |
| KR20210028795A (ko) | 표시 장치 | |
| EP4163972A1 (en) | Display device | |
| KR20220020483A (ko) | 화소 및 이를 구비한 표시 장치 | |
| KR20220080814A (ko) | 화소 및 이를 포함한 표시 장치 | |
| KR20220145947A (ko) | 표시 장치 | |
| KR20220037553A (ko) | 표시 장치 | |
| KR20220021084A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20220060619A (ko) | 표시 장치 | |
| KR20220037045A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20210142035A (ko) | 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |