CN113678255A - 像素、包括该像素的显示装置及该显示装置的制造方法 - Google Patents

像素、包括该像素的显示装置及该显示装置的制造方法 Download PDF

Info

Publication number
CN113678255A
CN113678255A CN202080027513.5A CN202080027513A CN113678255A CN 113678255 A CN113678255 A CN 113678255A CN 202080027513 A CN202080027513 A CN 202080027513A CN 113678255 A CN113678255 A CN 113678255A
Authority
CN
China
Prior art keywords
electrode
sub
electrodes
light emitting
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080027513.5A
Other languages
English (en)
Inventor
李元镐
姜锺赫
任铉德
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113678255A publication Critical patent/CN113678255A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种根据本发明的实施例的像素包括：多个电极对，在第一方向上顺序地布置，所述多个电极对中的每个包括在第一方向上连续地设置的第一子电极和第二子电极；多个发光元件，所述多个发光元件中的每个电连接在所述多个电极对中的一个的第一子电极与第二子电极之间；第一连接电极，电连接在第一电极对的第一子电极与第一电源之间；以及第二连接电极，电连接在最后电极对的第二子电极与第二电源之间。所述多个电极对中的除了最后电极对之外的每个的第二子电极被设置为与后一电极对的第一子电极间隔开且至少一个第一子电极或第二子电极在它们之间，并且电连接到后一电极对的第一子电极。

Description

像素、包括该像素的显示装置及该显示装置的制造方法
技术领域
本公开的实施例涉及像素、包括该像素的显示装置以及制造该显示装置的方法。
背景技术
最近，已经开发了使用具有可靠无机晶体结构的材料制造超小型发光元件和使用该发光元件制造发光装置的技术。例如，已经开发了制造具有与从纳米级至微米级的范围对应的小尺寸的多个超小型发光元件并且使用超小型发光元件形成各种发光装置(例如，显示装置的像素)的光源的技术。
发明内容
技术问题
本公开的目的是提供包括发光元件的像素、包括该像素的显示装置以及制造该显示装置的方法。
技术方案
根据本公开的方面，一种像素包括：多个电极对，在第一方向上连续地布置，并且均包括在第一方向上连续地设置的第一子电极和第二子电极；多个发光元件，均电连接在任何一个电极对的第一子电极与第二子电极之间；第一连接电极，电连接在第一电极对的第一子电极与第一电源之间；以及第二连接电极，电连接在最后电极对的第二子电极与第二电源之间。除了最后电极对之外的剩余电极对的第二子电极被设置为与后一电极对的第一子电极间隔开且至少一个第一子电极或第二子电极置于它们之间，并且电连接到后一电极对的第一子电极。
在实施例中，在所述多个电极对之中连续地布置的两个电极对中，各个电极对的第一子电极和第二子电极可以在相反的方向上布置，使得两个电极对的各个第一子电极或两个电极对的各个第二子电极彼此相邻。
在实施例中，所述多个电极对之中的每个奇数电极对的第一子电极和第二子电极可以在第一方向上连续地设置。所述多个电极对之中的每个偶数电极对的第一子电极和第二子电极可以在第一方向上以相反的顺序设置。
在实施例中，所述多个发光元件中的每个可以包括：第一端，电连接到所述任何一个电极对的第一子电极；以及第二端，电连接到所述任何一个电极对的第二子电极。
在实施例中，所述多个发光元件中的每个的第一端和第二端可以分别包括P型端和N型端。所述多个发光元件中的每个可以以正向方向连接在所述任何一个电极对的第一子电极与第二子电极之间。
在实施例中，像素还可以包括：多个第一接触电极，单独设置在所述多个电极对的各个第一子电极上，并且被构造为使各个第一子电极中的每个电连接到相邻发光元件的第一端；以及多个第二接触电极，单独设置在所述多个电极对的各个第二子电极上，并且被构造为使各个第二子电极中的每个电连接到相邻发光元件的第二端。
在实施例中，除了最后电极对之外的剩余电极对的第二子电极可以通过每个中间连接电极电连接到后一电极对的第一子电极。
在实施例中，每个中间连接电极可以从剩余电极对的第二子电极和后一电极对的第一子电极中的任何一个子电极一体地延伸。
在实施例中，设置在剩余电极对的第二子电极和后一电极对的第一子电极中的剩余子电极上的第一接触电极或第二接触电极可以包括突起，突起在与第一方向交叉的第二方向上突出并且电连接到每个中间连接电极。
在实施例中，所述多个电极对的第一子电极和第二子电极中的每个可以包括反射电极层，反射电极层包括反射导电材料。第一接触电极和第二接触电极中的每个可以包括透明电极层，透明电极层包括透明导电材料。
在实施例中，像素可以包括：发射区域，被不透明的堤包围，并且设置有设置在其中的所述多个电极对和所述多个发光元件。第一方向可以是发射区域的纵向方向。
在实施例中，所述多个电极对可以包括三个或更多个电极对。所述多个发光元件可以分散并设置在包括各个电极对的三个或更多个串联级中，并且以串联/并联组合结构彼此连接。
在实施例中，像素可以包括：发射区域，被不透明的堤包围，并且设置有设置在其中的所述多个电极对和所述多个发光元件。第一方向可以是发射区域的横向方向。
在实施例中，所述多个电极对可以包括两个或更多个电极对，均包括在发射区域的纵向方向上延伸的第一子电极和第二子电极。
在实施例中，像素还可以包括：第一虚设电极和第二虚设电极中的任何一个，第一虚设电极被设置为与第一电极对相邻并且电隔离；第二虚设电极被设置为与最后电极对相邻并且电隔离。
在实施例中，像素还可以包括：多个分隔壁，分别设置在所述多个电极对的第一子电极和第二子电极中的至少一个下面。
在实施例中，所述多个分隔壁中的一些可以分别设置在所述多个电极对的第一子电极和第二子电极之中的在第一方向上连续地设置的两个第一子电极或两个第二子电极下面，使得所述多个分隔壁中的一些公共地与两个第一子电极或两个第二子电极叠置。
在实施例中，所述多个分隔壁可以单独分离，并且设置在所述多个电极对的第一子电极和第二子电极中的每个下面。
一种根据实施例的显示装置包括：像素，设置在显示区域中。像素包括：多个电极对，在第一方向上连续地布置，并且均包括在第一方向上连续地设置的第一子电极和第二子电极；多个发光元件，均电连接在任何一个电极对的第一子电极与第二子电极之间；第一连接电极，电连接在第一电极对的第一子电极与第一电源之间；第二连接电极，电连接在最后电极对的第二子电极与第二电源之间。像素的除了最后电极对之外的剩余电极对的第二子电极被设置为与后一电极对的第一子电极间隔开且至少一个第一子电极或第二子电极置于它们之间，并且电连接到后一电极对的第一子电极。
一种根据实施例的制造显示装置的方法包括：在每个像素的发射区域中形成多个电极对以及第一对准线和第二对准线，所述多个电极对均包括一对第一子电极和第二子电极并且在第一方向上连续地布置，第一对准线和第二对准线分别连接到所述多个电极对的第一子电极和第二子电极；向发射区域供应多个发光元件，并且通过向第一对准线和第二对准线供应对准信号使所述多个发光元件对准；将第一子电极和第二子电极单独分离；以及将第一子电极和第二子电极重新连接，使得对准的发光元件以正向方向连接在所述多个电极对中的每个的第一子电极与第二子电极之间。形成所述多个电极对的步骤包括通过连续地设置连续的电极对的第一子电极或第二子电极并使连续的电极对的第一子电极或第二子电极一体地连接来形成每个双电极图案。将第一子电极和第二子电极单独分离的步骤包括将每个双电极图案分离为各个第一子电极或第二子电极。
有益效果
在根据本公开的实施例的像素、包括该像素的显示装置以及制造该显示装置的方法中，可以使用供应到每个像素的发射区域的发光元件有效地形成光源单元，并且发光元件可以更均匀地布置在光源单元的电极对之间。因此，可以增强每个像素的发射效率和亮度，并且可以降低故障率。
附图说明
图1a和图1b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。
图2a和图2b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。
图3a和图3b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。
图4是示出根据本公开的实施例的显示装置的平面图。
图5a至图5g是均示出根据本公开的实施例的像素的电路图。
图6a和图6b是均示出根据本公开的实施例的像素的电路图，并且例如示出了其中已由于不同原因而发生开路故障的像素的不同实施例。
图7是示出根据本公开的实施例的像素的平面图。
图8至图11是均示出根据本公开的实施例的像素的平面图，并且例如示出了图7的像素的不同的修改实施例。
图12a至图12d是均示出根据本公开的实施例的像素的剖视图，并且例如示出了像素的与图11的线I-I’的对应的剖面的不同实施例。
图13是示出根据本公开的实施例的像素的剖视图，并且例如示出了像素的与图11的线II-II’对应的剖面的实施例。
图14至图15是均示出根据本公开的实施例的像素的平面图，并且例如示出了图7的像素的不同的修改实施例。
图16a至图16d是顺序地示出根据本公开的实施例的制造显示装置的方法的平面图，并且例如示出了制造包括图11的像素的显示装置的方法的实施例。
具体实施方式
因为本公开的实施例可以以许多不同的形式不同地修改，所以现在将详细地对本公开的各种实施例做出参考，其具体示例在附图中示出并在下面描述。然而，本公开不限于以下实施例，并且可以被修改为各种形式。
可以省略与本公开在附图中的特征不直接相关的一些元件以清楚地解释本公开。此外，可以稍微夸大附图中的一些元件的尺寸、比率等。应当注意的是，贯穿附图，相同的附图标记用于表示相同或相似的元件，并且将省略重复的解释。
将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。还将理解的是，当在本说明书中使用术语“包含”、“包括”、“具有”等时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。此外，在第一组件或部分设置在第二组件或部分上的情况下，不仅第一组件或部分可以直接在所述第二组件或部分上，而且第三组件或部分也可以介于它们之间。此外，在以下描述中使用的术语“位置”、“方向”等限定为相对术语，并且应当注意的是，它们可以根据视角或方向改变为相反的位置或方向。此外，只要在语句中没有具体提及，单数形式就可以包括复数形式。
图1a、图1b、图2a、图2b、图3a和图3b是均示出根据本公开的实施例的发光元件LD的透视图和剖视图。尽管图1a至图3b示出了圆柱形的棒型发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。
参照图1a和图1b，根据本公开的实施例的发光元件LD可以包括第一导电型半导体层11、第二导电型半导体层13和置于第一导电型半导体层11与第二导电型半导体层13之间的活性层12。例如，发光元件LD可以包括在纵向方向(L)上连续地堆叠的第一导电型半导体层11、活性层12和第二导电型半导体层13。
在实施例中，发光元件LD可以以在一个方向上延伸的棒的形式设置。如果发光元件LD延伸的方向被限定为纵向方向(L)，则发光元件LD可以具有相对于纵向方向(L)的第一端和第二端。
在实施例中，第一导电型半导体层11和第二导电型半导体层13中的一个可以设置在发光元件LD的第一端上。第一导电型半导体层11和第二导电型半导体层13中的另一个可以设置在发光元件LD的第二端上。
在实施例中，发光元件LD可以是通过蚀刻方案等在晶圆基底上以棒的形式制造的棒型发光二极管，但是本公开不限于此。在本说明书中，术语“棒型”包括在纵向方向(L)上延伸的(即，具有大于1的纵横比的)诸如圆柱形状和棱柱形状的棒状和条状，其剖面形状不限于特定的形状。例如，发光元件LD的长度L可以比其直径D(或其剖面的宽度)大。
在实施例中，发光元件LD可以具有范围从纳米级至微米级的小尺寸。例如，每个发光元件LD可以具有范围从纳米级至微米级的直径D和/或长度L。然而，在本公开中，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据各种装置(例如，采用使用发光元件LD的发光装置作为光源的显示装置)的设计条件以各种方式改变。
第一导电型半导体层11可以包括例如至少一个N型半导体层。例如，第一导电型半导体层11可以包括N型半导体层，N型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，用于形成第一导电型半导体层11的材料不限于此，第一导电型半导体层11可以由各种其他材料形成。
活性层12可以设置在第一导电型半导体层11上，并且具有单量子阱结构或多量子阱(MQW)结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12上面和/或下面或下方。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施例中，可以使用诸如AlGaN或AlInGaN的材料来形成活性层12，可以使用各种其他材料来形成活性层12。
如果在发光元件LD的相对端之间施加等于或大于阈值电压的电压，则发光元件LD可以通过活性层12中的电子-空穴对的结合来发射光。由于可以基于前述原理控制发光元件LD的光发射，所以发光元件LD可以用作各种发光装置以及显示装置的像素的光源。
第二导电型半导体层13可以设置在活性层12上，并且包括具有与第一导电型半导体层11的类型不同的类型的半导体层。例如，第二导电型半导体层13可以包括至少一个P型半导体层。例如，第二导电型半导体层13可以包括P型半导体层，P型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如Mg的第二导电掺杂剂。然而，用于形成第二导电型半导体层13的材料不限于此，第二导电型半导体层13可以由各种其他材料形成。
在实施例中，发光元件LD还可以包括设置在发光元件LD的表面处的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面处以包围至少活性层12的外周表面，并且还可以包围第一导电型半导体层11和第二导电型半导体层13的预定的区域。这里，绝缘膜INF可以允许发光元件LD的具有不同极性的相对端暴露于外部。例如，绝缘膜INF可以暴露设置在发光元件LD的相对于纵向方向(L)的各个相对端处的第一导电型半导体层11和第二导电型半导体层13中的每个的一端，例如，可以暴露圆柱的两个基侧(在图1a和图1b中，发光元件LD的顶表面和底表面)而不覆盖两个基侧。
在实施例中，绝缘膜INF可以包括二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和二氧化钛(TiO2)中的至少一种绝缘材料，但不限于此。换言之，形成绝缘膜INF的材料不限于特定材料，绝缘膜INF可以由公知的各种绝缘材料形成。
在实施例中，发光元件LD还可以包括附加的其他组件以及第一导电型半导体层11、活性层12、第二导电型半导体层13和/或绝缘膜INF。例如，发光元件LD还可以包括设置在第一导电型半导体层11、活性层12和/或第二导电型半导体层13的一端上的一个或更多个荧光层、一个或更多个活性层、一个或更多个半导体层以及/或者一个或更多个电极层。
例如，如图2a和图2b中所示，发光元件LD还可以包括设置在第二导电型半导体层13的一端上的至少一个电极层14。在实施例中，如图3a和图3b中所示，发光元件LD还可以包括设置在第一导电型半导体层11的一端上的至少一个电极层15。
电极层14和15中的每个可以是欧姆接触电极，但不限于此。电极层14和15中的每个可以包括金属或金属氧化物。例如，电极层14和15中的每个可以由铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物或合金以及/或者诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)的透明电极材料单独或组合形成。在实施例中，电极层14和15可以是基本上透明或半透明的。由此，从发光元件LD产生的光可以在穿过电极层14和15之后发射到外部。
在实施例中，绝缘膜INF可以至少部分地包围电极层14和15的外周表面，或者可以不包围外周表面。换言之，绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可以被形成为暴露发光元件LD的具有不同极性的相对端，例如，可以暴露电极层14和15中的每个的至少一个区域。可选地，在实施例中，可以不设置绝缘膜INF。
在绝缘膜INF设置在发光元件LD的表面处(具体地，在活性层12的表面上)的情况下，可以防止活性层12与未示出的至少一个电极(例如，连接到发光元件LD的相对端的接触电极中的至少一个接触电极)等短路。因此，可以确保发光元件LD的电稳定性。在本公开的每个实施例的描述中，术语“连接”可以全面地指物理和/或电连接。此外，术语“连接”可以全面地指直接和/或间接连接以及一体或非一体连接。
此外，通过在发光元件LD的表面处形成绝缘膜INF，可以使发光元件LD的表面上的缺陷的发生最小化，由此可以改善发光元件LD的寿命和效率。另外，在绝缘膜INF形成在每个发光元件LD处的情况下，即使在多个发光元件LD彼此相邻地设置的情况下，也可以防止发光元件LD不期望地短路。
在本公开的实施例中，可以执行表面处理工艺以制造发光元件LD。例如，可以对每个发光元件LD表面处理，使得当多个发光元件LD与流体溶液(或溶剂)混合然后供应到每个发射区域(例如，每个像素的发射区域)时，发光元件LD可以均匀地分散而不是不均匀地聚集在溶液中。
在与此相关的非限制性实施例中，绝缘膜INF本身可以由使用疏水材料的疏水膜形成，或者由疏水材料形成的附加疏水膜可以形成在绝缘膜INF上。在实施例中，疏水材料可以是含氟材料以表现出疏水性。在实施例中，疏水材料可以以自组装单层(SAM)的形式施加到发光元件LD。在这种情况下，疏水材料可以包括十八烷基三氯硅烷、氟烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是市售的含氟材料，诸如TeflonTM或CytopTM或者对应的材料。
包括上面描述的发光元件LD的发光装置不仅可以用在显示装置中，而且可以用在需要光源的各种装置中。例如，至少一个超小型发光元件LD(例如，均具有范围从纳米级至微米级的尺寸的多个超小型发光元件LD)可以设置在显示面板的每个像素区域中，以使用超小型发光元件LD形成对应像素的光源(或光源单元)。此外，根据本公开的发光元件LD的应用领域不限于显示装置。例如，发光元件LD也可以用于需要光源的其他类型的装置(诸如照明装置)。
图4是示出根据本公开的实施例的显示装置的平面图。在实施例中，图4示出了显示装置(具体地，设置在显示装置中的显示面板PNL)作为可以使用参照图1a至图3b描述的发光元件LD作为光源的装置的示例。例如，显示面板PNL的像素PXL中的每个可以具有至少一个发光元件LD。
为了解释的目的，图4简单地示出了根据实施例的显示面板PNL的结构，聚焦于显示区域DA。在一些实施例中，尽管未示出，但是可以在显示面板PNL中进一步设置至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参照图4，根据本公开的实施例的显示面板PNL可以包括基体层BSL和设置在基体层BSL上的多个像素PXL。详细地，显示面板PNL和用于形成显示面板PNL的基体层BSL可以包括用于显示图像的显示区域DA和形成在除显示区域DA之外的预定的区域中的非显示区域NDA。像素PXL可以在基体层BSL上设置在显示区域DA中。
在实施例中，显示区域DA可以设置在显示面板PNL的中心区域中，非显示区域NDA可以以包围显示区域DA这种方式设置在显示面板PNL的外围区域中。显示区域DA和非显示区域NDA的位置不限于此，其位置可以改变。显示区域DA可以形成其中显示图像的屏幕。
基体层BSL可以形成显示面板PNL的基体。在实施例中，基体层BSL可以是刚性或柔性基底或者膜，其材料或性质没有具体限制。例如，基体层BSL可以是由玻璃或强化玻璃制成的刚性基底、由塑料或金属形成的柔性基底(或薄膜)或者至少一个绝缘层，其材料和/或性质没有具体限制。
此外，基体层BSL可以是透明的，但是本公开不限于此。例如，基体层BSL可以是透明基体、半透明基体、不透明基体或反射基体。
基体层BSL的区域可以被限定为其中设置有像素PXL的显示区域DA，其另一区域可以被限定为非显示区域NDA。例如，基体层BSL可以包括显示区域DA和设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其中形成有各个像素PXL的多个像素区域。连接到显示区域DA的像素PXL的各种线和/或内部电路可以设置在非显示区域NDA中。
在实施例中，像素PXL可以设置在显示区域DA的每个像素区域中。在实施例中，像素PXL可以以条纹布置方式或PenTile布置方式布置在显示区域DA中，但是本公开不限于此。例如，像素PXL可以以各种已知的布置方式布置在显示区域DA中。
每个像素PXL可以包括由预定的控制信号(例如，扫描信号和数据信号)和/或预定的电源(例如，第一电源和第二电源)驱动的至少一个光源。例如，像素PXL中的每个可以包括根据图1a至图3b的实施例中的任一个的发光元件LD，例如，具有与纳米级或微米级对应的小尺寸的至少一个超小型棒型发光元件LD。然而，在本公开的实施例中，可以用作像素PXL的光源的发光元件LD的类型不限于此。例如，在实施例中，每个像素PXL可以包括具有核-壳结构并且通过生长方法制造的发光元件。在实施例中，具有核-壳结构的发光元件可以是具有与纳米级至微米级对应的小尺寸的超小型核-壳发光元件，但是具有核-壳结构的发光元件的尺寸不限于此。
在实施例中，每个像素PXL可以由有源像素形成。然而，能够应用于根据本公开的显示装置的像素PXL的类型、结构和/或驱动方案没有具体限制。例如，每个像素PXL可以由用于具有各种已知结构和/或可以以各种已知驱动方案操作的无源显示装置或有源显示装置的像素形成。
图5a至图5g是均示出根据本公开的实施例的像素PXL的电路图。例如，图5a至图5g示出了可以应用于有源显示装置的像素PXL的不同实施例。然而，本公开的实施例可以应用于其的像素PXL和显示装置的类型不限于此。在实施例中，图5a至图5g中所示的每个像素PXL可以是设置在图4的显示面板PNL中的像素PXL中的任一个。像素PXL可以具有基本上相同或相似的结构。
参照图5a，根据本公开的实施例的像素PXL可以包括产生具有与数据信号对应的亮度的光的光源单元LSU。像素PXL还可以选择性地包括驱动光源单元LSU的像素电路PXC。
在实施例中，光源单元LSU可以包括多个发光元件LD以及第一电极ET1和第二电极ET2，第一电极ET1和第二电极ET2使发光元件LD电连接在第一电源(或第一电力源)VDD与第二电源(或第二电力源)VSS之间。例如，光源单元LSU可以包括连接到第一电源VDD的第一电极ET1、连接到第二电源VSS的第二电极ET2以及在第一电极ET1与第二电极ET2之间在同一方向上彼此并联连接的多个发光元件LD。在实施例中，第一电极ET1可以是阳极电极，第二电极ET2可以是阴极电极。
在实施例中，发光元件LD中的每个可以包括至少通过第一电极ET1连接到第一电源VDD的P型端和至少通过第二电极ET2连接到第二电源VSS的N型端。在实施例中，第一电源VDD和第二电源VSS可以具有不同的电位，以使发光元件LD能够发射光。例如，第一电源VDD可以被设置为高电位电源，第二电源VSS可以被设置为低电位电源。这里，至少在像素PXL的发射时段期间，第一电源VDD和第二电源VSS之间的电位差可以被设定为发光元件LD的阈值电压或更大的电压。
换言之，发光元件LD可以通过第一电极ET1和第二电极ET2在第一电源VDD与第二电源VSS之间以正向方向并联连接。如此，在第一电源VDD与第二电源VSS之间以正向方向连接的发光元件LD中的每个可以形成有效光源。一组有效光源可以形成像素PXL的光源单元LSU。
在实施例中，每个像素PXL还可以包括电连接在第一电源VDD与光源单元LSU之间或者第二电源VSS与光源单元LSU之间的像素电路PXC。例如，形成每个光源单元LSU的发光元件LD的第一端(例如，P型端)可以通过光源单元LSU的第一电极ET1(也被称为“第一像素电极”)共同连接到像素电路PXC，并且通过像素电路PXC和第一电力线PL1电连接到第一电源VDD。发光元件LD的第二端(例如，N型端)可以共同连接到光源单元LSU的第二电极ET2(也被称为“第二像素电极”)，并且通过光源单元LSU的第二电极ET2和第二电力线PL2电连接到第二电源VSS。
发光元件LD可以发射具有与通过对应的像素电路PXC供应于其的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向光源单元LSU供应与对应帧的数据的灰度值对应的驱动电流。供应到光源单元LSU的驱动电流可以被划分为流向以正向方向连接的发光元件LD的部分。因此，发光元件LD中的每个可以发射具有与施加于其的电流对应的亮度的光，使得光源单元LSU可以发射具有与驱动电流对应的亮度的光。
在实施例中，光源单元LSU还可以包括至少一个无效光源，并且包括形成每个有效光源的发光元件LD。例如，至少一个反向发光元件LDrv可以进一步连接在光源单元LSU的第一电极ET1与第二电极ET2之间。
每个反向发光元件LDrv与形成有效光源的发光元件LD一起可以在第一电极ET1与第二电极ET2之间彼此并联连接，并且可以在第一电极ET1与第二电极ET2之间在与发光元件LD的方向相反的方向上连接。例如，反向发光元件LDrv的N型端可以经由第一电极ET1连接到第一电源VDD。反向发光元件LDrv的P型端可以经由第二电极ET2连接到第二电源VSS。即使在第一电极ET1与第二电极ET2之间施加预定的驱动电压(例如，正向方向的驱动电压)的情况下，反向发光元件LDrv也保持停用。因此，电流基本上不流过反向发光元件LDrv。
在实施例中，在使发光元件LD在第一电极ET1与第二电极ET2之间对准以形成每个光源单元LSU的步骤，可以通过调整将要施加到第一电极ET1和第二电极ET2的对准信号(或对准电压)或形成磁场来控制供应到每个像素区域(例如，每个像素PXL的发射区域)的发光元件LD以任何一个方向(例如，正向方向)对准并偏置(bias)。例如，发光元件LD可以对准以偏置，使得通过控制将要施加到第一电极ET1和第二电极ET2的对准信号(或对准电压)或形成磁场来增加在每个像素PXL的第一电极ET1与第二电极ET2之间以正向方向连接的发光元件LD的数量。在这种情况下，所有发光元件LD可以在第一电极ET1与第二电极ET2之间以正向方向连接，或者在第一电极ET1与第二电极ET2之间以正向方向连接的发光元件LD的数量可以比至少一个反向发光元件LDrv的数量大。例如，连接在第一电极ET1与第二电极ET2之间的发光元件(即，以正向方向和/或反向方向连接的发光元件LD和LDrv)的大约70％(例如，80％或更多)可以是以正向方向连接的发光元件LD。
像素电路PXC可以连接到对应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(i是自然数)第j列(j是自然数)处，则像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。在实施例中，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管T1(也被称为“驱动晶体管”)连接在第一电源VDD与光源单元LSU之间。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将要供应到光源单元LSU的驱动电流。
第二晶体管T2(也被称为“开关晶体管”)可以连接在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极连接到扫描线Si。当从扫描线Si供应具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2导通，以使第一节点N1电连接到数据线Dj。
在每个帧周期期间，对应帧的数据信号被供应到数据线Dj。数据信号经由第二晶体管T2传输到第一节点N1。由此，与数据信号对应的电压被充入到存储电容器Cst。
存储电容器Cst的一个电极连接到第一电源VDD，其另一电极连接到第一节点N1。存储电容器Cst可以在每个帧周期期间充入与将要供应到第一节点N1的数据信号对应的电压。
尽管在图5a中，包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成，但是本公开不限于此。换言之，第一晶体管T1和第二晶体管T2中的至少一个可以被改变为N型晶体管。
例如，如图5b中所示，第一晶体管T1和第二晶体管T2两者可以由N型晶体管形成。在这种情况下，用于将在每个帧周期供应到数据线Dj的数据信号写入像素PXL的扫描信号的栅极导通电压可以是高电平电压。同样，用于导通第一晶体管T1的数据信号的电压可以是具有与图5a的实施例的电平相反的电平的电压。例如，在图5b的实施例中，随着将要表示的灰度值增加，可以供应具有更高电压的数据信号。
除了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平根据晶体管的类型的改变而改变之外，图5b中所示的像素PXL在构造和操作上与图5a的像素PXL基本上相似。因此，将省略对图5b的像素PXL的详细描述。
像素电路PXC的结构不限于图5a和图5b中所示的实施例。换言之，像素电路PXC可以由可以具有各种结构和/或通过各种驱动方案操作的公知像素电路形成。例如，像素电路PXC可以以与图5c中所示的实施例的方式相同的方式构造。
参照图5c，像素电路PXC不仅可以连接到对应的水平线的扫描线Si，而且可以连接到至少一个其他扫描线(或控制线)。例如，设置在显示区域DA的第i行处的像素PXL的像素电路PXC还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施例中，像素电路PXC不仅可以连接到第一电源VDD和第二电源VSS，而且可以连接到另一电源(或另一电力源)。例如，像素电路PXC还可以连接到初始化电源Vint(或初始化电力源)。在实施例中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管T1可以连接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以通过第五晶体管T5和第一电力线PL1连接到第一电源VDD，第一晶体管T1的第二电极(例如，漏电极)可以经由第六晶体管T6连接到光源单元LSU的第一电极(例如，对应像素PXL的第一像素电极和/或第一接触电极)。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将要供应到光源单元LSU的驱动电流。
第二晶体管T2连接在数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极连接到对应的扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号时，第二晶体管T2可以导通以使数据线Dj电连接到第一晶体管T1的第一电极。因此，如果第二晶体管T2导通，则从数据线Dj供应的数据信号可以传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3的栅电极连接到对应的扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号时，第三晶体管T3可以导通以使第一晶体管T1以二极管形式连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线，例如，第i-1扫描线Si-1。当栅极导通电压的扫描信号供应到第i-1扫描线Si-1时，第四晶体管T4可以导通，使得初始化电源Vint的电压可以传输到第一节点N1。在实施例中，在第一晶体管T1是P型晶体管的情况下，用于使第一晶体管T1的栅极电压初始化的初始化电源Vint的电压可以是数据信号的最低电压或更小的电压。
第五晶体管T5连接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极连接到对应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在具有栅极截止电压(例如，高电平电压)的发射控制信号供应到发射控制线Ei时截止，并且可以在其他情况下导通。
第六晶体管T6连接在第一晶体管T1与光源单元LSU之间。第六晶体管T6的栅电极连接到对应的发射控制线，例如，第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号供应到发射控制线Ei时截止，并且可以在其他情况下导通。
第七晶体管T7连接在光源单元LSU的第一电极(例如，对应像素PXL的第一像素电极ET1)与初始化电源Vint之间。第七晶体管T7的栅电极连接到后一级(后一水平像素列)的任何一条扫描线，例如，连接到第i+1扫描线Si+1。当栅极导通电压的扫描信号供应到第i+1扫描线Si+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以供应到光源单元LSU的第一电极。在这种情况下，在其中初始化电源Vint的电压传输到光源单元LSU的每个初始化时段期间，可以使光源单元LSU的第一电极的电压初始化。可以以各种方式改变用于控制第七晶体管T7的操作的控制信号。例如，在实施例中，第七晶体管T7的栅电极可以连接到对应水平线的扫描线，即，第i扫描线Si。在这种情况下，当具有栅极导通电压的扫描信号供应到第i扫描线Si时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以供应到光源单元LSU的第一电极。
存储电容器Cst可以连接在第一电源VDD与第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号以及第一晶体管T1的阈值电压两者对应的电压。
尽管在图5c中，包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)已经被示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以被改变为N型晶体管。
尽管图5a至图5c示出了其中构成每个光源单元LSU的全部有效光源(即，发光元件LD)彼此并联连接的实施例，但是本公开不限于此。例如，在本公开的实施例中，如图5d至图5g中所示，每个像素PXL的光源单元LSU可以包括彼此连续地连接的多个串联级。在图5d至图5g的实施例的以下描述中，将省略与图5a至图5c的实施例的组件相似或相同的组件(例如，像素电路PXC)的详细解释。
参照图5d，光源单元LSU可以包括彼此串联连接的多个发光元件。例如，光源单元LSU可以包括在第一电源VDD与第二电源VSS之间以正向方向串联连接并且构成每个有效光源的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。在下文中，在表示第一发光元件LD1、第二发光元件LD2和第三发光元件LD3之中的特定发光元件的情况下，对应的发光元件将被称为第一发光元件LD1、第二发光元件LD2或第三发光元件LD3。术语“发光元件LD”或“多个发光元件LD”将用于任意表示第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的至少一个发光元件，或者共同表示第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。
第一发光元件LD1的P型端可以通过光源单元LSU的第一电极ET1等连接到第一电源VDD。第一发光元件LD1的N型端可以通过连接在第一串联级与第二串联级之间的第1-2中间电极IET1-2连接到第二发光元件LD2的P型端。第二发光元件LD2的P型端可以连接到第一发光元件LD1的N型端。第二发光元件LD2的N型端可以通过连接在第二串联级与第三串联级之间的第2-3中间电极IET2-3连接到第三发光元件LD3的P型端。第三发光元件LD3的P型端可以连接到第二发光元件LD2的N型端。第三发光元件LD3的N型端可以通过光源单元LSU的第二电极ET2和第二电力线PL2连接到第二电源VSS。以此方式，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以串联连接在光源单元LSU的第一电极ET1与第二电极ET2之间。
尽管图5d示出了发光元件LD连接为具有三级串联结构的实施例，但是本公开不限于此。例如，在本公开的实施例中，两个发光元件LD可以连接为具有两级串联结构，或者四个或更多个发光元件LD可以连接为具有四级或更多级串联结构。
当假设使用具有相同条件(例如，基本上相同尺寸和/或数量)的发光元件LD表示相同的亮度时，与具有其中发光元件LD并联连接的结构的光源单元LSU相比，在具有其中发光元件LD串联连接的结构的光源单元LSU中，可以增加将要施加在第一电极ET1与第二电极ET2之间的电压，并且可以减小流到光源单元LSU的驱动电流量。因此，在每个像素PXL的光源单元LSU由串联结构形成的情况下，当显示装置被驱动时，流过显示面板PNL的面板电流可以减小。因此，可以降低功耗。
在实施例中，至少一个串联级可以包括彼此并联连接的多个发光元件LD。在这种情况下，光源单元LSU可以由串联/并联组合结构(或串并联组合结构)形成。例如，光源单元LSU可以如图5e至图5g的实施例中所示构造。尽管在图5e至图5g中，仅示出了以正向方向连接在第一电源VDD与第二电源VSS之间以形成光源单元LSU的有效光源的发光元件LD，但是本公开不限于此。例如，在实施例中，图5e至图5g中所示的每个像素PXL还可以包括一个或更多个在前述实施例中描述的反向发光元件LDrv。然而，在发光元件LD以偏置布置方式布置的情况下，即使在像素PXL中设置至少一个反向发光元件LDrv的情况下，反向发光元件LDrv的数量也可以比以正向方向设置在像素PXL中的有效光源(即，发光元件LD)的数量少。在下文中，将描述根据图5e至图5g的实施例的光源单元LSU的结构，聚焦于形成光源单元LSU的有效光源的发光元件LD。
参照图5e至图5g，光源单元LSU可以包括连续地连接在第一电源VDD与第二电源VSS之间的多个串联级。串联级中的每个可以包括以正向方向连接在形成对应串联级的电极对的第一子电极与第二子电极之间的一个或更多个发光元件LD。
例如，参照图5e，光源单元LSU可以包括连续地连接在第一电源VDD与第二电源VSS之间的第一串联级至第三串联级。第一串联级至第三串联级中的每个可以包括第一子电极SET1[1]和第二子电极SET2[1]、第一子电极SET1[2]和第二子电极SET2[2]或第一子电极SET1[3]和第二子电极SET2[3]以及在第一子电极SET1[1]与第二子电极SET2[1]、第一子电极SET1[2]与第二子电极SET2[2]或第一子电极SET1[3]与第二子电极SET2[3]之间正向连接的一个或更多个发光元件LD。
在实施例中，第一电极对的第一子电极(例如，第一串联级的第一子电极SET1[1])可以是光源单元LSU的阳极电极。最后电极对的第二子电极(例如，第三串联级的第二子电极SET2[3])可以是光源单元LSU的阴极电极。
在实施例中，第一串联级(也被称为“第一级”)可以包括一对第一子电极SET1[1]和第二子电极SET2[1]以及电连接在该对第一子电极SET1[1]与第二子电极SET2[1]之间的一个或更多个第一发光元件LD1。例如，第一串联级可以包括经由像素电路PXC连接到第一电源VDD的第一子电极SET1[1]、与第一子电极SET1[1]一起形成第一串联级的电极对并且连接到第二电源VSS的第二子电极SET2[1]以及电连接在第一子电极SET1[1]与第二子电极SET2[1]之间的多个第一发光元件LD1。在实施例中，第一发光元件LD1中的每个的P型端可以电连接到第一串联级的第一子电极SET1[1]，第一发光元件LD1中的每个的N型端可以电连接到第一串联级的第二子电极SET2[1]。换言之，第一发光元件LD1可以并联连接在第一串联级的第一子电极SET1[1]与第二子电极SET2[1]之间，并且通过第一子电极SET1[1]和第二子电极SET2[1]以正向方向连接在第一电源VDD与第二电源VSS之间。
在实施例中，第二串联级(也被称为“第二级”)可以包括一对第一子电极SET1[2]和第二子电极SET2[2]以及电连接在该对第一子电极SET1[2]与第二子电极SET2[2]之间的一个或更多个第二发光元件LD2。例如，第二串联级可以包括经由第一串联级和像素电路PXC连接到第一电源VDD的第一子电极SET1[2]、与第一子电极SET1[2]一起形成第二串联级的电极对并且连接到第二电源VSS的第二子电极SET2[2]以及电连接在第一子电极SET1[2]与第二子电极SET2[2]之间的多个第二发光元件LD2。在实施例中，第二发光元件LD2中的每个的P型端可以电连接到第二串联级的第一子电极SET1[2]，第二发光元件LD2中的每个的N型端可以电连接到第二串联级的第二子电极SET2[2]。换言之，第二发光元件LD2可以并联连接在第二串联级的第一子电极SET1[2]与第二子电极SET2[2]之间，并且通过第一子电极SET1[2]和第二子电极SET2[2]以正向方向连接在第一电源VDD与第二电源VSS之间。
在实施例中，第一串联级的第二子电极SET2[1]和第二串联级的第一子电极SET1[2]可以一体地或非一体地彼此连接。第一串联级的第二子电极SET2[1]和第二串联级的第一子电极SET1[2]可以形成使第一串联级和第二串联级彼此连接的中间电极。在实施例中，在第一串联级的第二子电极SET2[1]和第二串联级的第一子电极SET1[2]彼此一体地连接的情况下，它们可以被认为是一个中间电极的不同预定的区域，而不是分离的子电极。
在实施例中，第三串联级(也被称为“第三级”)可以包括一对第一子电极SET1[3]和第二子电极SET2[3]以及电连接在该对第一子电极SET1[3]与第二子电极SET2[3]之间的一个或更多个第三发光元件LD3。例如，第三串联级可以包括经由前面的串联级(即，第一串联级和第二串联级)和像素电路PXC连接到第一电源VDD的第一子电极SET1[3]、与第一子电极SET1[3]一起形成第三串联级的电极对并连接到第二电源VSS的第二子电极SET2[3]以及电连接在第一子电极SET1[3]与第二子电极SET2[3]之间的多个第三发光元件LD3。在实施例中，第三发光元件LD3中的每个的P型端可以电连接到第三串联级的第一子电极SET1[3]，第三发光元件LD3中的每个的N型端可以电连接到第三串联级的第二子电极SET2[3]。换言之，第三发光元件LD3可以并联连接在第三串联级的第一子电极SET1[3]与第二子电极SET2[3]之间，并且通过第一子电极SET1[3]和第二子电极SET2[3]以正向方向连接在第一电源VDD与第二电源VSS之间。此外，设置在第一串联级、第二串联级和第三串联级中的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的各自的数量可以彼此相同或不同。第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的数量不限于此。
在实施例中，第二串联级的第二子电极SET2[2]和第三串联级的第一子电极SET1[3]可以一体地或非一体地彼此连接。第二串联级的第二子电极SET2[2]和第三串联级的第一子电极SET1[3]可以形成使第二串联级和第三串联级彼此连接的中间电极。在实施例中，在第二串联级的第二子电极SET2[2]和第三串联级的第一子电极SET1[3]彼此一体地连接的情况下，它们可以被认为是一个中间电极的不同预定的区域，而不是分离的子电极。
设置在每个串联级中的第一子电极SET1[1]至SET1[3]以及第二子电极SET2[1]至SET2[3]可以形成分散在每个光源单元LSU中的多个电极对。在下文中，术语“第一子电极SET1”(也被称为“第一电极”)或“多个第一子电极SET1”将用于任意表示设置在每个串联级中的第一子电极SET1[1]至SET1[3](也被称为“第一电极”)之中的至少一个第一子电极，或者共同表示设置在每个串联级中的第一子电极SET1[1]至SET1[3]。同样，术语“第二子电极SET2”(也被称为“第二电极”)或“多个第二子电极SET2”将用于任意表示设置在每个串联级中的第二子电极SET2[1]至SET2[3](也被称为“第二电极”)之中的至少一个第二子电极，或者共同表示设置在每个串联级中的第二子电极SET2[1]至SET2[3]。
如此，在通过以串联/并联组合结构连接多个发光元件LD来构造每个像素PXL的光源单元LSU的情况下，可以容易地控制驱动电流/电压条件以与期望产品的规格对应。例如，在假设使用具有相同条件(例如，相同尺寸和/或数量)的发光元件LD并表示相同亮度的情况下，与具有如图5a至图5c的实施例中所示的其中所有发光元件LD彼此并联连接的结构的光源单元LSU的驱动电流相比，其中发光元件LD以串联/并联组合结构连接的光源单元LSU能够减小驱动电流，并且与具有如图5d的实施例中所示的其中所有发光元件LD串联连接的结构的光源单元LSU的驱动电压相比，能够降低将要施加到光源单元LSU的相对端的驱动电压。在所有发光元件LD仅串联连接的情况下，如果彼此串联连接的发光元件LD中的至少一个未完全以正向方向定向，则驱动电流能够在像素PXL中沿其流动的路径被阻断，由此会导致暗点缺陷。另一方面，在发光元件LD以串联/并联组合结构彼此连接的情况下，即使每个串联级中的一些发光元件LD未完全地或妥当地以正向方向连接或者在一些发光元件LD中发生缺陷，也允许驱动电流流过对应的串联级的其他发光元件LD。因此，可以防止或减少像素PXL的缺陷。
在图5e的实施例中，为了说明的目的，已经描述了包括具有三级串联/并联组合结构的光源单元LSU的像素PXL，但是本公开不限于此。例如，如图5f中所示，根据本公开的实施例的像素PXL可以包括仅具有两级串联/并联组合结构的光源单元LSU。
可选地，根据本公开的实施例的像素PXL可以包括具有四级或更多级串联/并联组合结构的光源单元LSU。换言之，根据本公开的实施例的像素PXL可以包括具有包括至少两个串联级的串并联结构的光源单元LSU，并且串联级的数量可以根据实施例而改变。例如，如图5g中所示，像素PXL可以包括具有六级串联/并联组合结构的光源单元LSU。
参照图5g，光源单元LSU可以包括连续地连接在第一电源VDD与第二电源VSS之间的第一串联级至第六串联级。第一串联级至第六串联级中的每个可以包括形成对应的串联级的电极对的第一子电极SET1和第二子电极SET2以及在第一子电极SET1与第二子电极SET2之间以正向方向连接的一个或更多个发光元件LD。例如，第一串联级可以包括一对第一子电极SET1[1]和第二子电极SET2[1]以及电连接在第一子电极SET1[1]与第二子电极SET2[1]之间的一个或更多个第一发光元件LD1(例如，多个第一发光元件LD1)。
此外，其他串联级可以具有与第一串联级的结构相似的结构。例如，第二串联级可以包括第一子电极SET1[2]和第二子电极SET2[2]以及电连接在第一子电极SET1[2]与第二子电极SET2[2]之间的一个或更多个第二发光元件LD2(例如，多个第二发光元件LD2)。第三串联级可以包括一对第一子电极SET1[3]和第二子电极SET2[3]以及电连接在第一子电极SET1[3]与第二子电极SET2[3]之间的一个或更多个第三发光元件LD3(例如，多个第三发光元件LD3)。第四串联级可以包括一对第一子电极SET1[4]和第二子电极SET2[4]以及电连接在第一子电极SET1[4]与第二子电极SET2[4]之间的一个或更多个第四发光元件LD4(例如，多个第四发光元件LD4)。第五串联级可以包括一对第一子电极SET1[5]和第二子电极SET2[5]以及电连接在第一子电极SET1[5]与第二子电极SET2[5]之间的一个或更多个第五发光元件LD5(例如，多个第五发光元件LD5)。第六串联级可以包括一对第一子电极SET1[6]和第二子电极SET2[6]以及电连接在第一子电极SET1[6]与第二子电极SET2[6]之间的一个或更多个第六发光元件LD6(例如，多个第六发光元件LD6)。以此方式，光源单元LSU的第K(K是自然数)串联级可以包括第一子电极SET1[K]和第二子电极SET2[K]以及电连接在第一子电极SET1[K]与第二子电极SET2[K]之间的一个或更多个第K发光元件LDK。
连接在各个串联级之间的两个子电极可以一体地或非一体地彼此连接，以形成每个中间电极。例如，第一串联级的第二子电极SET2[1]和第二串联级的第一子电极SET1[2]可以形成使第一串联级和第二串联级彼此连接的中间电极。第二串联级的第二子电极SET2[2]和第三串联级的第一子电极SET1[3]可以形成使第二串联级和第三串联级彼此连接的中间电极。同样，第三串联级的第二子电极SET2[3]和第四串联级的第一子电极SET1[4]可以形成使第三串联级和第四串联级彼此连接的中间电极。第四串联级的第二子电极SET2[4]和第五串联级的第一子电极SET1[5]可以形成使第四串联级和第五串联级彼此连接的中间电极。第五串联级的第二子电极SET2[5]和第六串联级的第一子电极SET1[6]可以形成使第五串联级和第六串联级彼此连接的中间电极。
根据图5e至图5g的实施例，每个像素PXL的光源单元LSU可以由包括多个串联级的串并联结构形成。因此，可以增强发光元件LD的发射率和像素PXL的亮度。
如图5a至图5g的实施例中描述的，像素PXL可以包括可以具有各种结构的像素电路PXC和/或光源单元LSU。可以应用于本公开的像素PXL的结构不限于图5a至图5g中所示的实施例，每个像素PXL可以具有各种公知的结构。例如，包括在每个像素PXL中的像素电路PXC可以由可以具有各种结构并且/或者通过各种驱动方案操作的公知的像素电路形成。在本公开的实施例中，每个像素PXL可以被构造在无源显示装置等中。在这种情况下，可以省略像素电路PXC，光源单元LSU的第一电极ET1和第二电极ET2(或第一串联级的第一子电极SET1和最后串联级的第二子电极SET2)中的每个可以直接连接到扫描线Si、数据线Dj、电力线和/或控制线。
图6a和图6b是均示出根据本公开的实施例的像素PXL的电路图，并且例如示出了其中已由于不同原因而发生开路故障的像素PXL的不同实施例。在实施例中，图6a和图6b示出了根据图5e的实施例的像素PXL中可能发生的开路故障的示例，并且将省略与上面描述的实施例的详细描述相似或相同的详细描述。
参照图5e、图6a和图6b，如果在形成至少一个串联级的一对第一子电极SET1与第二子电极SET2之间没有完全地或妥当地以正向方向连接的发光元件LD，则在对应像素PXL中可能发生开路故障。因此，像素PXL可能显现为暗点。
例如，如图6a中所示，在第二串联级的第一子电极SET1[2]与第二子电极SET2[2]之间没有以正向方向连接的发光元件LD，如图6a中所示，可能仅反向发光元件LDrv连接在它们之间。在这种情况下，第一子电极SET1[2]和第二子电极SET2[2]不会彼此电连接，并且会保持为浮置电极。因此，由于在第二串联级中发生开路故障，所以驱动电流I可以沿其流动的电流路径会被阻断。
可选地，如图6b中所示，任何发光元件LD可能不可靠地连接在第二串联级的第一子电极SET1[2]与第二子电极SET2[2]之间。在这种情况下，第一子电极SET1[2]和第二子电极SET2[2]不会彼此电连接，并且会保持为浮置电极。因此，由于在第二串联级中发生开路故障，所以驱动电流I可以沿其流动的电流路径会被阻断。
尽管图6a和图6b示出了其中已在第二串联级中发生开路故障的像素PXL的示例，但是即使在其他串联级中发生开路故障时，驱动电流I可以沿其流动的电流路径也会被阻断。
换言之，在包括具有串联结构的光源单元LSU(例如，具有串联/并联组合结构的光源单元LSU)的像素PXL中，如果一个或更多个发光元件LD未以正向方向可靠地连接在形成每个串联级的一对第一子电极SET1与第二子电极SET2之间，则可能发生开路故障，使得像素可能显现为暗点。因此，本公开通过下面将要描述的实施例公开了具有可以优化为偏置对准方案的结构并且其中可以使用供应到每个像素PXL的发射区域的发光元件LD来有效地构造光源单元LSU的像素PXL，并且公开了显示装置和制造该显示装置的方法。
图7是示出根据本公开的实施例的像素PXL的平面图。在实施例中，图7中所示的像素PXL可以是图4至图5g中所示的像素PXL中的任何一个。例如，图7中所示的像素PXL可以是与图5g的实施例对应的像素PXL。在实施例中，设置在显示区域(图4的DA)中的像素PXL可以具有基本上相同或相似的结构。
在实施例中，图7示出了像素PXL的结构，聚焦于每个光源单元LSU。这里，像素PXL还可以选择性地包括用于控制光源单元LSU的电路元件(例如，形成图5a至图5g的像素电路PXC的至少一个电路元件)。在实施例中，电路元件可以设置在与光源单元LSU的层不同的层上。例如，电路元件可以设置在位于基体层BSL的一个表面上的像素电路层中，光源单元LSU可以设置在显示元件层中，显示元件层设置在像素电路层上。
此外，图7示出了其中每个光源单元LSU通过第一接触孔CH1和第二接触孔CH2连接到预定的电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，形成像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线Si和/或数据线Dj)的实施例，但是本公开不限于此。例如，在实施例中，每个像素PXL的第一子电极SET1和第二子电极SET2中的至少一个子电极(或连接到至少一个子电极的第一连接电极CNE1和/或第二连接电极CNE2)可以直接连接到预定的电力线和/或信号线，而不穿过接触孔、中间线等。
参照图4至图7，根据本公开的实施例的像素PXL可以包括：多个电极对，每个电极对包括一对第一子电极SET1和第二子电极SET2；多个发光元件LD，多个发光元件LD中的每个电连接在任何一对第一子电极SET1与第二子电极SET2之间；第一连接电极CNE1连接到第一子电极SET1中的任何一个(例如，第一电极对的第一子电极SET1[1])；以及第二连接电极CNE2，连接到第二子电极SET2中的任何一个(例如，最后电极对的第二子电极SET2[6])。在实施例中，第一电极对的第一子电极SET1可以是第一串联级的第一子电极SET1[1]。最后电极对的第二子电极SET2可以是最后串联级(例如，第六串联级)的第二子电极SET2[6]。
此外，像素PXL还可以包括：不透明的堤BNK，被构造为包围其中设置有多个电极对和发光元件LD的每个发射区域EMA；多个第一接触电极CET1，单独设置在多个电极对的各个第一子电极SET1上，多个电极对设置在每个发射区域EMA中；多个第二接触电极CET2，单独设置在多个电极对的各个第二子电极SET2上；以及至少一个中间连接电极CNEi，连接在两个连续的串联级之间。
在实施例中，每个像素PXL的发射区域EMA可以是由堤BNK限定和/或划分的区域。此外，发射区域EMA可以是其中设置有发光元件LD以及与对应像素PXL的多个串联级对应的各个第一子电极SET1和第二子电极SET2的区域。
堤BNK可以设置在像素PXL的外围区域中和/或像素PXL之间，以包围设置在显示区域DA中的像素PXL中的每个的发射区域EMA。例如，堤BNK可以包括与像素PXL的各个发射区域EMA对应并且可以以网格形状形成在显示区域DA中的多个开口。在实施例中，堤BNK可以包括光屏蔽材料和/或反射不透明材料，使得可以防止在相邻像素PXL之间发生光泄漏。此外，当发光元件LD被供应到每个像素PXL时，堤BNK也可以用作用于限定发光元件LD将被供应于其的每个发射区域EMA的坝结构。
在实施例中，形成多个串联级中的每个的多个电极对可以在任何一个方向上连续地设置。形成每个串联级的一对第一子电极SET1和第二子电极SET2可以在所述任何一个方向上顺序地设置。
例如，每个像素PXL可以包括在每个发射区域EMA中在第一方向DR1上连续地布置的多个电极对。电极对中的每个可以包括在第一方向DR1上顺序地设置的第一子电极SET1和第二子电极SET2。
在实施例中，第一方向DR1可以是发射区域EMA的纵向方向(也被称为“竖直方向”或“长度方向”)，并且具有比发射区域EMA的横向方向的长度大的长度。在这种情况下，可以增加设置在每个像素PXL中的电极对的数量。因此，可以增加包括在光源单元LSU中的串联级的数量。例如，在第一子电极SET1和第二子电极SET2在发射区域EMA的纵向方向上布置的情况下，每个光源单元LSU可以由三个或更多个电极对形成，形成光源单元LSU的有效光源的发光元件LD可以分散在均包括电极对的三个或更多个串联级中并且以串联/并联组合结构彼此连接。例如，如图5e和图7中所示，每个像素PXL可以包括在第一方向DR1上顺序地布置并且分别形成第一串联级至第六串联级的六个电极对。这里，形成每个光源单元LSU的电极对的数量和/或布置结构可以根据实施例以各种方式改变。如此，如果每个像素PXL的光源单元LSU由包括多个串联级的串并联结构形成，则可以改善发光元件LD的发射率，并且可以增强像素PXL的亮度。
在实施例中，第一子电极SET1和第二子电极SET2中的每个可以具有在与第一方向DR1交叉的第二方向DR2上延伸的形状。在实施例中，第二方向DR2可以是发射区域EMA的横向方向，但是本公开不限于此。例如，在实施例中，第二方向DR2可以是包括发射区域EMA的对角线方向的倾斜方向。
在实施例中，第一子电极SET1和第二子电极SET2中的每个可以是具有在第二方向DR2上延伸的条形状的电极。第一子电极SET1和第二子电极SET2中的每个的形状可以以各种方式改变。例如，在实施例中，第一子电极SET1和第二子电极SET2中的至少一个可以具有在相对于发射区域EMA的纵向方向和横向方向倾斜的倾斜方向上延伸的条形状，或者至少一个区域可以具有弯曲形状或弯折形状。
设置在每个发射区域EMA中的电极对的数量(即，串联级的数量)可以以各种方式改变。例如，根据发射区域EMA的形状和/或尺寸(表面积、长度、宽度等)以及第一子电极SET1和第二子电极SET2中的每个的形状和/或尺寸，可以以各种方式设计均包括第一子电极SET1和第二子电极SET2的电极对的数量。
在实施例中，在用于形成串联级中的每个的多个电极对之中顺序地布置的两个电极对中，用于形成各个电极对的第一子电极SET1和第二子电极SET2可以在相反的方向上布置，使得各个第一子电极SET1或各个第二子电极SET2彼此相邻。例如，在设置在每个发射区域EMA中的电极对之中，奇数电极对中的每个的第一子电极SET1和第二子电极SET2(例如，第一串联级的第一子电极SET1[1]和第二子电极SET2[1]、第三串联级的第一子电极SET1[3]和第二子电极SET2[3]以及第五串联级的第一子电极SET1[5]和第二子电极SET2[5])可以在第一方向DR1上顺序地设置，而偶数电极对中的每个的第一子电极SET1和第二子电极SET2(例如，第二串联级的第一子电极SET1[2]和第二子电极SET2[2]、第四串联级的第一子电极SET1[4]和第二子电极SET2[4]以及第六串联级的第一子电极SET1[6]和第二子电极SET2[6])可以在第一方向DR1上以相反的顺序设置。例如，在每个发射区域EMA中，第一串联级的第一子电极SET1[1]、第一串联级的第二子电极SET2[1]、第二串联级的第二子电极SET2[2]、第二串联级的第一子电极SET1[2]、第三串联级的第一子电极SET1[3]、第三串联级的第二子电极SET2[3]、第四串联级的第二子电极SET2[4]、第四串联级的第一子电极SET1[4]、第五串联级的第一子电极SET1[5]、第五串联级的第二子电极SET2[5]、第六串联级的第二子电极SET2[6]和第六串联级的第一子电极SET1[6]可以在第一方向DR1上顺序地布置。
在实施例中，两个连续的电极对的第一子电极SET1或第二子电极SET2可以首先一体地或非一体地彼此连接，然后在对准发光元件LD的步骤被供应有相同的对准信号。在发光元件LD的对准已经完成之后，两个连续的电极对的第一子电极SET1或第二子电极SET2可以彼此分离。稍后将在这里对此详细地描述。
在实施例中，形成每个串联级的一对第一子电极SET1和第二子电极SET2可以以规则间隔在彼此间隔开的位置处设置在每个发射区域EMA中。因此，发光元件LD可以在每个发射区域EMA中更规则地分散并且/或者对准。本公开不限于此，可以以各种方式改变第一子电极SET1和第二子电极SET2的设置间隔。
在实施例中，除了最后电极对之外的剩余电极对的第二子电极中的每个可以被设置为与后一电极对的第一子电极SET1间隔开且至少一个第一子电极SET1或第二子电极SET2置于它们之间，并且因此电连接到后一电极对的第一子电极SET1。例如，第一串联级至第五串联级的第二子电极SET2[1]至SET2[5]可以电连接到第二串联级至第六串联级的第一子电极SET1[2]至SET1[6]，且后一串联级的第一子电极SET1或第二子电极SET2置于它们之间。在实施例中，除了最后电极对之外的剩余电极对的第二子电极SET2中的每个可以一体地或非一体地连接到后一电极对的第一子电极SET1。
至少一个发光元件LD(例如，多个发光元件LD)可以连接在每个串联级的第一子电极SET1与第二子电极SET2之间。例如，多个第一发光元件LD1可以并联连接在第一串联级的第一子电极SET1[1]与第二子电极SET2[1]之间。同样，多个第二发光元件LD2、多个第三发光元件LD3、多个第四发光元件LD4、多个第五发光元件LD5和多个第六发光元件LD6可以分别并联连接在第二串联级的第一子电极SET1[2]与第二子电极SET2[2]之间、第三串联级的第一子电极SET1[3]与第二子电极SET2[3]之间、第四串联级的第一子电极SET1[4]与第二子电极SET2[4]之间、第五串联级的第一子电极SET1[5]与第二子电极SET2[5]之间以及第六串联级的第一子电极SET1[6]与第二子电极SET2[6]之间。在实施例中，仅单个发光元件LD可以连接在任何一个串联级的第一子电极SET1与第二子电极SET2之间。
在实施例中，发光元件LD中的每个可以是由具有无机晶体结构的材料制成并且具有超小型尺寸的(例如，范围从纳米级至微米级的)发光元件。例如，如图1a至图3b中所示，每个发光元件LD可以是具有范围从纳米级至微米级的尺寸的超小型棒型发光元件。发光元件LD的尺寸、类型、形状等可以以各种方式改变。
尽管图7示出了在一对第一子电极SET1和第二子电极SET2被设置为彼此面对的区域中，每个发光元件LD在第一方向DR1上均匀地竖直布置在第一子电极SET1与第二子电极SET2之间，但是本公开不限于此。例如，发光元件LD中的至少一个可以在对角线方向上布置和/或连接在第一子电极SET1与第二子电极SET2之间。尽管图7中未示出，但是以反向方向连接在一对第一子电极SET1与第二子电极SET2之间的至少一个反向发光元件LDrv可以进一步设置在每个发射区域EMA中，或者在一对第一子电极SET1与第二子电极SET2之间不可靠地连接的至少一个发光元件(例如，除了反向发光元件LDrv之外的另一无效光源)可以进一步设置在每个发射区域EMA中。
在实施例中，发光元件LD可以在预定的溶液中以扩散形式准备，并供应到每个像素区域(例如，由设置在相邻像素PXL之间的堤BNK(也被称为“像素限定层”)包围的每个发射区域)。在实施例中，可以通过喷墨方案、狭缝涂覆方案或其他各种方案使发光元件LD供应到每个像素区域。例如，发光元件LD可以与挥发性溶剂混合，然后通过喷墨印刷方法或狭缝涂覆方法供应到每个像素PXL的发射区域EMA。这里，如果预定的对准信号(或对准电压)施加到第一子电极SET1和第二子电极SET2，则在第一子电极SET1与第二子电极SET2之间形成电场，由此发光元件LD可以在第一子电极SET1与第二子电极SET2之间对准。在发光元件LD已经对准之后，可以通过挥发方案或其他方案去除溶剂。以此方式，发光元件LD可以可靠地设置在第一子电极SET1与第二子电极SET2之间。
发光元件LD中的每个可以包括电连接到任何一个电极对的第一子电极SET1的第一端EP1和连接到所述任何一个电极对的第二子电极SET2的第二端EP2。在实施例中，发光元件LD中的每个的第一端EP1可以是P型端，第二端EP2可以是N型端。换言之，发光元件LD中的每个可以以正向方向连接在任何一个电极对的第一子电极SET1与第二子电极SET2之间。
在实施例中，发光元件LD中的每个的第一端EP1可以直接连接到任何一个电极对的第一子电极SET1，或者通过每个第一接触电极CET1连接到所述任何一个电极对的第一子电极SET1。同样，发光元件LD中的每个的第二端EP2可以直接连接到任何一个电极对的第二子电极SET2，或者通过每个第二接触电极CET2连接到所述任何一个电极对的第二子电极SET2。在每个电极对的第一子电极SET1与第二子电极SET2之间以正向方向连接的发光元件LD可以形成每个串联级的有效光源。
第一连接电极CNE1可以电连接在第一电极对的第一子电极SET1(例如，第一串联级的第一子电极SET1[1])与第一电源VDD之间。例如，第一连接电极CNE1的一端可以连接到第一电极对的第一子电极SET1[1]，第一连接电极CNE1的另一端可以经由第一接触孔CH1等连接到第一电源VDD。
在实施例中，第一连接电极CNE1可以与第一电极对的第一子电极SET1[1]一体地或非一体地连接。在第一连接电极CNE1与第一电极对的第一子电极SET1[1]一体地连接的情况下，第一连接电极CNE1和第一电极对的第一子电极SET1[1]可以被认为是一个电极、线或图案的不同区域。
在实施例中，第一连接电极CNE1可以通过第一接触孔CH1电连接到设置在其下面的预定的电路元件，并且通过电路元件连接到第一电力线PL1。例如，每个像素PXL还可以包括连接在第一连接电极CNE1与第一电源VDD之间的像素电路PXC。在实施例中，像素电路PXC可以设置在每个光源单元LSU下面，并且通过第一接触孔CH1连接到光源单元LSU的第一连接电极CNE1。
在实施例中，第一连接电极CNE1可以经由第一接触孔CH1等连接到预定的第一驱动信号供应于其的信号线。在实施例中，第一连接电极CNE1可以直接连接到第一电力线PL1或预定的信号线，而不使用第一接触孔CH1和/或电路元件。在这种情况下，第一连接电极CNE1可以一体地或非一体地连接到第一电力线PL1或预定的信号线。
在其中操作显示装置的时段期间，第一连接电极CNE1可以被供应有第一电源VDD或第一驱动信号(例如，扫描信号、数据信号或预定的其他控制信号)。
第二连接电极CNE2可以电连接在最后电极对的第二子电极SET2(例如，最后串联级的第二子电极SET2)与第二电源VDD2之间。例如，第二连接电极CNE2的一端可以连接到最后电极对的第二子电极SET2(例如，第六串联级的第二子电极SET2[6])，第二连接电极CNE2的另一端可以经由第二接触孔CH2等连接到第二电源VSS。
在实施例中，第二连接电极CNE2可以与最后电极对的第二子电极SET2(例如，第六串联级的第二子电极SET2[6])一体地或非一体地连接。在第二连接电极CNE2与最后电极对的第二子电极SET1一体地连接的情况下，第二连接电极CNE2和最后电极对的第二子电极SET2可以被认为是一个电极、线或图案的不同区域。
在实施例中，第二连接电极CNE2可以电连接到第二接触孔CH2、预定的电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定的控制线)。例如，第二连接电极CNE2可以通过第二接触孔CH2连接到设置在其下面的第二电力线PL2。在实施例中，第二连接电极CNE2可以直接连接到第二电力线PL2或预定的信号线(例如，预定的第二驱动信号供应于其的信号线)，而不穿过第二接触孔CH2和/或电路元件等。在这种情况下，第二连接电极CNE2可以一体地或非一体地连接到第二电力线PL2或预定的信号线。
在其中操作显示装置的时段期间，第二连接电极CNE2可以被供应有第二电源VSS或第二驱动信号(例如，扫描信号、数据信号或预定的其他控制信号)。
第一接触电极CET1单独地设置在电极对的各个第一子电极SET1上，使得每个第一子电极SET1可以电连接到相邻发光元件LD的第一端EP1。例如，第一串联级至第六串联级的第一接触电极CET1[1]至CET1[6]可以分别设置在第一串联级至第六串联级的第一子电极SET1[1]至SET1[6]上。第一串联级至第六串联级的第一接触电极CET1[1]至CET1[6]可以使第一串联级至第六串联级的第一子电极SET1[1]至SET1[6]分别电连接到第一发光元件LD1至第六发光元件LD6的第一端EP1。
第一接触电极CET1可以根据实施例选择性地形成。在实施例中，在像素PXL不包括第一接触电极CET1的情况下，第一子电极SET1可以与各个发光元件LD直接连接。
第二接触电极CET2单独地设置在电极对的各个第二子电极SET2上，使得每个第二子电极SET2可以电连接到相邻发光元件LD的第二端EP2。例如，第一串联级至第六串联级的第二接触电极CET2[1]至CET2[6]可以分别设置在第一串联级至第六串联级的第二子电极SET2[1]至SET2[6]上。第一串联级至第六串联级的第二接触电极CET2[1]至CET2[6]可以使第一串联级至第六串联级的第二子电极SET2[1]至SET2[6]分别电连接到第一发光元件LD1至第六发光元件LD6的第二端EP2。
第二接触电极CET2可以根据实施例选择性地形成。在实施例中，在像素PXL不包括第二接触电极CET2的情况下，第二子电极SET2可以与各个发光元件LD直接连接。
由于形成了第一接触电极CET1和第二接触电极CET2，因此发光元件LD可以更可靠地连接在第一子电极SET1与第二子电极SET2之间。
在实施例中，除了最后电极对之外的剩余电极对的第二子电极SET2中的每个可以通过每个对应的中间连接电极CNEi连接到后一电极对的第一子电极SET1。在实施例中，每个中间连接电极CNEi可以从剩余电极对中的每个的第二子电极SET2和后一电极对的第一子电极SET1中的任何一个子电极一体地延伸。设置在剩余电极对中的每个的第二子电极SET2和后一电极对的第一子电极SET1中的另一子电极上的第一接触电极CET1或第二接触电极CET2可以包括突起PRT，突起PRT在第二方向DR2上从任一端突出并且电连接到每个对应的中间连接电极CNEi。
例如，第一串联级的第二子电极SET2[1]和第二串联级的第一子电极SET1[2]可以既通过突起PRT也通过第一中间连接电极CNEi1彼此电连接，突起PRT从设置在第一串联级的第二子电极SET2[1]上的第一串联级的第二接触电极CET2[1]一体地延伸，第一中间连接电极CNEi1从第二串联级的第一子电极SET1[2]一体地延伸。在实施例中，突起PRT和第一中间连接电极CNEi1可以通过第一接触部CNT1彼此电连接。在实施例中，包括第一接触部CNT1的每个接触部CNT可以通过接触孔等来实现，但是本公开不限于此。
第二串联级的第二子电极SET2[2]和第三串联级的第一子电极SET1[3]可以既通过第二中间连接电极CNEi2也通过突起PRT彼此电连接，第二中间连接电极CNEi2从第二串联级的第二子电极SET2[2]一体地延伸，突起PRT从设置在第三串联级的第一子电极SET1[3]上的第三串联级的第一接触电极CET1[3]一体地延伸。在实施例中，突起PRT和第二中间连接电极CNEi2可以通过第二接触部CNT2彼此电连接。
同样，第三串联级的第二子电极SET2[3]和第四串联级的第一子电极SET1[4]可以既通过突起PRT也通过第三中间连接电极CNEi3彼此电连接，突起PRT从设置在第三串联级的第二子电极SET2[3]上的第三串联级的第二接触电极CET2[3]一体地延伸，第三中间连接电极CNEi3从第四串联级的第一子电极SET1[4]一体地延伸。在实施例中，突起PRT和第三中间连接电极CNEi3可以通过第三接触部CNT3彼此电连接。
第四串联级的第二子电极SET2[4]和第五串联级的第一子电极SET1[5]可以既通过第四中间连接电极CNEi4也通过突起PRT彼此电连接，第四中间连接电极CNEi4从第四串联级的第二子电极SET2[4]一体地延伸，突起PRT从设置在第五串联级的第一子电极SET1[5]上的第五串联级的第一接触电极CET1[5]一体地延伸。在实施例中，突起PRT和第四中间连接电极CNEi4可以通过第四接触部CNT4彼此电连接。
第五串联级的第二子电极SET2[5]和第六串联级的第一子电极SET1[6]可以既通过突起PRT也通过第五中间连接电极CNEi5彼此电连接，突起PRT从设置在第五串联级的第二子电极SET2[5]上的第五串联级的第二接触电极CET2[5]一体地延伸，第五中间连接电极CNEi5从第六串联级的第一子电极SET1[6]一体地延伸。在实施例中，突起PRT和第五中间连接电极CNEi5可以通过第五接触部CNT5彼此电连接。
在实施例中，第一中间连接电极CNEi1至第五中间连接电极CNEi5可以交替地设置在发射区域EMA的不同侧(例如，左侧和右侧)上。因此，即使当第一中间连接电极CNEi1至第五中间连接电极CNEi5全部形成在同一层上时，也可以防止它们彼此短路。
如上所述，根据本公开的实施例的像素PXL可以包括在预定的第一方向DR1上连续地设置并形成每个串联级的多个电极对。每个电极对可以包括在第一方向DR1上连续地设置的一对第一子电极SET1和第二子电极SET2。
此外，除了最后电极对之外的剩余电极对中的每个的第二子电极SET2可以被设置为与后一电极对的第一子电极SET1间隔开，且至少一个第一子电极SET1或第二子电极SET2置于它们之间。例如，在设置在每个发射区域EMA中的电极对中，各个电极对的第一子电极SET1和第二子电极SET2可以在基于第一方向DR1的相反的方向上设置，使得两个连续的电极对的第一子电极SET1或第二子电极SET2彼此相邻。剩余电极对中的每个的第二子电极SET2可以通过每个中间连接电极CNEi等电连接到后一电极对的第一子电极SET1。
在根据前述实施例的像素PXL和包括该像素PXL的显示装置中，包括多个串联级的光源单元LSU(例如，具有串联/并联组合结构的光源单元LSU)可以使用供应到每个像素PXL的发射区域EMA的发光元件LD有效地形成，发光元件LD可以更均匀地布置在与各个串联级对应的电极对之间。例如，发光元件LD可以通过使用偏置对准方案在同一方向上连接在一对第一子电极SET1与第二子电极SET2之间。
例如，发光元件LD可以偏置对准，使得发光元件LD的各个第一端EP1被设置为面对任何一个第一子电极SET1，并且使得发光元件LD的各个第二端EP2被设置为面对与所述任何一个第一子电极SET1相邻的任何一个第二子电极SET2。在不使用偏置对准方案的情况下，发光元件LD在一对第一子电极SET1与第二子电极SET2之间分别以正向方向和反向方向对准的比率可以彼此基本上相同或相似。然而，在使用偏置对准方案的情况下，供应到每个像素PXL的发射区域EMA的大约80％或更多(理想地，100％)的发光元件LD可以在第一子电极SET1与第二子电极SET2之间以正向方向对准。
在发光元件LD的对准已经完成之后，第一子电极SET1和第二子电极SET2彼此分离，并且子电极可以彼此重新连接，使得多个电极对彼此串联连接，例如，如图7的实施例中所示。因此，供应到每个像素PXL的发射区域EMA的发光元件LD最大程度地以正向方向连接在第一子电极SET1与第二子电极SET2之间，使得可以增强发光元件LD的应用效率。此外，由于防止或减少反向发光元件LDrv发生，因此可以阻断或减小由于反向发光元件LDrv导致的泄漏电流。
在前述实施例中，在第一子电极SET1和第二子电极SET2在发射区域EMA的纵向方向上布置的情况下，可以增加具有串联/并联组合结构的光源单元LSU中包括的串联级的数量。此外，当用于向每个发射区域EMA供应发光元件LD的设备(例如，喷墨喷嘴)在发射区域EMA的纵向方向上(例如，在像素PXL的纵向方向上)移动时，包括发光元件LD的发光元件混合溶液(例如，发光元件墨)的液滴可以在发射区域EMA的横向方向上向左右扩散。在这种情况下，即使发光元件LD在发射区域EMA的横向方向上不规则地分布，发光元件LD也可以在发射区域EMA的纵向方向上相对规则地分布。因此，可以减小串联级之间的发光元件LD的分布偏差(例如，数量的偏差)，发光元件LD可以相对规则地分布在各个串联级中。因此，可以防止或最小化由于在特定串联级中没有发光元件LD以正向方向连接而可能发生的像素PXL的开路故障。此外，由于在各个串联级中以正向方向连接的发光元件LD的数量相对均匀，因此可以防止对准/驱动电流在任何一个串联级中集中于以正向方向对准的少量发光元件LD。因此，可以更可靠地驱动每个像素PXL。
换言之，在根据前述实施例的像素PXL和包括该像素PXL的显示装置中，可以增强每个像素PXL的发射效率和亮度，并且可以减少故障率。
图8至图11是均示出根据本公开的实施例的像素PXL的平面图，并且例如示出了与图7的像素PXL相关的不同实施例。在图8至图11的实施例中，同样的附图标记用于表示与包括图7的实施例的至少一个上面提及的实施例的组件相同或相似的组件，并且将省略其详细描述。
参照图8，可以以各种方式改变从用于与每个中间连接电极CNEi连接的任何一个第一接触电极CET1或第二接触电极CET2延伸的每个突起PRT的形状和/或尺寸。例如，每个突起PRT可以如图7的实施例中所示具有比与其连接的第一接触电极CET1或第二接触电极CET2的宽度小的宽度，或者可以如图8的实施例中所示具有与同其连接的第一接触电极CET1或第二接触电极CET2的宽度基本上相同的宽度。
在图7和图8的实施例中，示出了能够通过使每个突起PRT与任何一个第一接触电极CET1或第二接触电极CET2一体地形成并且使每个中间连接电极CNEi与任何一个第一子电极SET1或第二子电极SET2一体地形成来简化制造工艺的像素PXL。然而，本公开不限于此。例如，在实施例中，至少一个突起PRT和/或中间连接电极CNEi可以通过与第一子电极SET1和第二子电极SET2以及第一接触电极CET1和第二接触电极CET2的工艺不同的工艺形成，并且形成在与其层不同的层上。换言之，在实施例中，可以以各种方式改变串联级之间的连接结构。
参照图9，像素PXL还可以包括被设置为与第一电极对(例如，第一串联级的第一子电极SET1[1]和第二子电极SET2[1])相邻的第一虚设电极DET1和被设置为与最后电极对(例如，第六串联级的第一子电极SET1[6]和第二子电极SET2[6])相邻的第二虚设电极DET2中的至少一个。第一虚设电极DET1和第二虚设电极DET2均可以是电隔离的浮置电极。
第一虚设电极DET1可以被设置为与第一电极对的第一子电极SET1[1]或第二子电极SET2[1]相邻。例如，在第一电极对的第一子电极SET1[1]和第二子电极SET2[1]中的第一子电极SET1[1]设置在相对靠外的位置的情况下，第一虚设电极DET1可以设置在发射区域EMA的外区域(例如，上外区域)中，使得第一虚设电极DET1与第一电极对的第一子电极SET1[1]相邻。在实施例中，第一虚设电极DET1可以首先被制造为与第一电极对的第一子电极SET1[1]连接，然后在发光元件LD的对准完成之后与第一电极对的第一子电极SET1[1]分离并电隔离。
第二虚设电极DET2可以被设置为与最后电极对的第一子电极SET1[6]或第二子电极SET2[6](例如，第六串联级的第一子电极SET1[6]或第二子电极SET2[6])相邻。例如，在第六串联级的第一子电极SET1[6]和第二子电极SET2[6]中的第一子电极SET1[6]设置在相对靠外的位置的情况下，第二虚设电极DET2可以设置在发射区域EMA的另一外区域(例如，下外区域)中，使得第二虚设电极DET2与第六串联级的第一子电极SET1[6]相邻。在实施例中，第二虚设电极DET2可以首先被制造为与第六串联级的第一子电极SET1[6]连接，然后在发光元件LD的对准完成之后与第六串联级的第一子电极SET1[6]分离并电隔离。
在实施例中，像素PXL还可以选择性地包括设置在第一虚设电极DET1上的第一虚设接触电极DCET1和设置在第二虚设电极DET2上的第二虚设接触电极DCET2。在实施例中，第一虚设接触电极DCET1可以与第一虚设电极DET1电连接以形成具有多层结构的浮置电极。第二虚设接触电极DCET2可以与第二虚设电极DET2电连接以形成具有多层结构的浮置电极。在实施例中，第一虚设接触电极DCET1和第二虚设接触电极DCET2可以与第一接触电极CET1和第二接触电极CET2一起形成，并且具有与其分离的单独图案。
参照图10和图11，像素PXL还可以包括设置在每个发射区域EMA中的多个分隔壁PW。每个分隔壁PW可以设置在至少一个第一子电极SET1或至少一个第二子电极SET2下面。
在实施例中，如图10中所示，均具有单独图案的分隔壁PW可以设置在相对于第一方向DR1布置在第一位置和最后位置处的子电极下面或下方，例如，在第一串联级的第一子电极SET1[1]和第六串联级的第一子电极SET1[6]下面或下方。分隔壁PW可以设置在其他子电极(例如，布置在中间位置处的第一子电极SET1和第二子电极SET2)下面，使得每个分隔壁PW与多个第一子电极SET1或第二子电极SET2叠置。例如，布置在发射区域EMA的中间位置处的分隔壁PW中的每个可以设置在沿第一方向DR1连续地设置的两个第一子电极SET1或第二子电极SET2(即，被设置为彼此相邻的两个连续的串联级的第一子电极SET1或第二子电极SET2)下面，使得分隔壁PW公共地与两个第一子电极SET1或第二子电极SET2叠置。
在实施例中，如图11中所示，分隔壁PW可以分别在第一子电极SET1和第二子电极SET2下面单独分离设置。换言之，分隔壁PW的形状、尺寸和/或布置结构可以根据实施例以各种方式改变。
在分隔壁PW分别设置在第一子电极SET1和第二子电极SET2下面或下方的情况下，第一子电极SET1和第二子电极SET2可以在其中设置有分隔壁PW的区域中向上突出。因此，可以更有效地控制从发光元件LD的面对第一子电极SET1和第二子电极SET2的相对端(即，从发光元件LD的第一端EP1和第二端EP2)发射的光在显示装置的前方向上行进。
根据上面提及的实施例的每个像素PXL可以具有以与根据图7的实施例的像素PXL的方式相同的方式优化为偏置对准方案的结构，并且获得与图7的实施例的效果对应的效果。换言之，根据上面提及的实施例中的至少一个实施例，使用供应到每个像素PXL的发射区域EMA的发光元件LD有效地形成包括多个串联级的光源单元LSU，并且发光元件LD可以均匀地布置在每个串联级中。因此，可以增强每个像素PXL的发射效率和亮度，并且可以降低故障率。
图12a至图12d均为示出根据本公开的实施例的像素PXL的剖视图，并且例如示出了像素PXL的与图11的线I-I’对应的剖面的不同实施例。在实施例中，图12a至图12d均示出了每个像素PXL的剖面结构，聚焦于任何一个第一发光元件LD1及其外围区域，像素PXL可以在各个串联级中具有基本上相同或相似的剖面结构。
参照图4至图12d，根据本公开的实施例的像素PXL和包括像素PXL的显示装置可以包括包含设置在每个像素PXL的发射区域EMA中的多个发光元件LD的显示元件层DPL。此外，像素PXL或包括像素PXL的显示装置还可以选择性地包括像素电路层PCL。例如，像素PXL或包括像素PXL的显示装置还可以包括设置在基体层BSL与显示元件层DPL之间的像素电路层PCL。
在实施例中，像素电路层PCL可以包括电连接到对应像素PXL的发光元件LD的至少一个电路元件。例如，像素电路层PCL可以包括形成每个像素PXL的像素电路PXC的至少一个电路元件。
例如，像素电路层PCL可以包括设置在每个像素区域中并形成对应的像素电路PXC的多个晶体管T和存储电容器Cst，并且还包括连接到像素电路PXC和/或光源单元LSU的至少一条电力线和/或至少一条信号线。这里，在省略像素电路PXC并且每个光源单元LSU直接连接到第一电力线PL1和第二电力线PL2(或预定的信号线)的情况下，可以省略像素电路层PCL。为了解释的目的，图12a至图12d代表性地示出了设置在像素电路层PCL中的电路元件和线之中的仅任何一个晶体管T。这里，像素电路层PCL的平面/剖面结构可以以各种方式改变。每个晶体管T的位置和剖面结构可以根据实施例以各种方式改变。
此外，像素电路层PCL可以包括设置在各个电极和/或线之间的多个绝缘层。在实施例中，像素电路层PCL可以包括在基体层BSL的一个表面上连续地堆叠的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。在一些实施例中，像素电路层PCL还可以包括设置在至少一些晶体管T下面的至少一个光屏蔽图案(未示出)。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以由单层形成，或者可以由具有至少两层的多层形成。在缓冲层BFL具有多层结构的情况下，各个层可以由相同的材料或不同的材料形成。在实施例中，可以省略缓冲层BFL。
在实施例中，每个晶体管T可以包括半导体层SCL、栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2。尽管图12a至图12d示出了其中每个晶体管T包括与半导体层SCL分离形成的第一晶体管电极TE1和第二晶体管电极TE2的实施例，但是本公开不限于此。例如，在实施例中，设置在至少一个晶体管T中的第一晶体管电极TE1和/或第二晶体管电极TE2可以与对应的半导体层SCL一体地形成，至少一个晶体管T设置在每个像素区域中。
半导体层SCL可以设置在缓冲层BFL上。例如，半导体层SCL可以设置在栅极绝缘层GI与其上形成有缓冲层BFL的基体层BSL之间。半导体层SCL可以包括与每个第一晶体管电极TE1接触的第一区域、与每个第二晶体管电极TE2接触的第二区域以及设置在第一区域与第二区域之间的沟道区。在实施例中，第一区域和第二区域中的一个可以是源区，另一个可以是漏区。
在实施例中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区可以是本征半导体，其是未掺杂的半导体图案。半导体层SCL的第一区域和第二区域中的每个可以是掺杂有预定的杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI置于它们之间。例如，栅电极GE可以设置在栅极绝缘层GI与层间绝缘层ILD之间，并且与半导体层SCL的至少一个区域叠置。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在每个半导体层SCL上，且至少一个层间绝缘层ILD置于第一晶体管电极TE1和第二晶体管电极TE2与半导体层SCL之间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在半导体层SCL的各个不同端上，且栅极绝缘层GI和层间绝缘层ILD置于第一晶体管电极TE1和第二晶体管电极TE2与半导体层SCL之间。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到每个半导体层SCL。例如，第一晶体管电极TE1和第二晶体管电极TE2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的对应接触孔连接到半导体层SCL的第一区域和第二区域。在实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以是源电极，另一个可以是漏电极。
设置在像素电路PXC中的至少一个晶体管T可以连接到至少一个像素电极。例如，图5g中所示的第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2中的任何一个(例如，漏电极)可以既通过穿过钝化层PSV的接触孔(例如，第一接触孔CH1)也通过设置在钝化层PSV上面的第一连接电极CNE1电连接到对应像素PXL的第一个第一子电极SET1(例如，第一串联级的第一子电极SET1[1])。
在实施例中，连接到每个像素PXL的至少一条信号线和/或电源线可以设置在与形成像素电路PXC的电路元件中的每个的一个电极的层相同的层上。例如，每个像素PXL的扫描线Si可以设置在与栅电极GE的层相同的层上。每个像素PXL的数据线Dj可以设置在与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上。此外，第一电力线PL1和/或第二电力线PL2可以设置在与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上。
在实施例中，显示元件层DPL可以包括像素PXL中的每个的光源单元LSU。例如，显示元件层DPL可以包括设置在每个像素PXL的发射区域EMA中的多个电极对中的每个的第一子电极SET1和第二子电极SET2以及布置在第一子电极SET1与第二子电极SET2之间的多个发光元件LD。此外，显示元件层DPL还可以选择性地包括使第一子电极SET1和第二子电极SET2的预定的区域向上突出的分隔壁PW以及被构造为使发光元件LD更可靠地连接在第一子电极SET1与第二子电极SET2之间的第一接触电极CET1和第二接触电极CET2。另外，显示元件层DPL还可以包括例如至少一个导电层和/或绝缘层。
在实施例中，显示元件层DPL可以包括分隔壁PW、第一子电极SET1和第二子电极SET2、第一绝缘层INS1、发光元件LD、绝缘图案INP、第一接触电极CET1和第二接触电极CET2以及第二绝缘层INS2，它们连续地设置和/或形成在基体层BSL和/或像素电路层PCL上面。
分隔壁PW可以在每个像素PXL的发射区域EMA中设置在彼此间隔开的位置处。分隔壁PW可以在基体层BSL的高度方向上从基体层BSL和/或像素电路层PCL突出。在实施例中，分隔壁PW可以具有基本上相同的高度，但是本公开不限于此。
在实施例中，分隔壁PW可以设置在基体层BSL和/或像素电路层PCL与每个第一子电极SET1或第二子电极SET2之间。分隔壁PW可以被设置为与发光元件LD的第一端EP1和第二端EP2相邻。例如，分隔壁PW可以被设置为面对与其相邻的发光元件LD的第一端EP1和/或第二端EP2。
根据实施例，分隔壁PW可以具有各种形状。在实施例中，如图12a和图12c中所示，分隔壁PW均可以具有宽度向上减小的梯形剖面。在这种情况下，分隔壁PW中的每个可以在至少一个侧表面上具有倾斜表面。在实施例中，如图12b和图12d中所示，分隔壁PW均可以具有半圆形或半椭圆形剖面，半圆形或半椭圆形剖面的宽度向上逐渐减小。在这种情况下，分隔壁PW中的每个可以在至少一个侧表面上具有弯曲表面，并且至少设置在分隔壁PW上面的电极(或子电极)和/或绝缘层可以在与分隔壁PW对应的区域中具有弯曲表面。
换言之，在本公开中，分隔壁PW的形状没有具体限制，并且其可以以各种方式改变。此外，在一些实施例中，可以省略分隔壁PW中的至少一个，或者可以改变其位置。
分隔壁PW可以包括包含至少一种无机材料和/或有机材料的绝缘材料。例如，分隔壁PW可以包括包含诸如氮化硅(SiNx)或氧化硅(SiOx)的各种已知的无机绝缘材料的至少一个无机层。可选地，分隔壁PW均可以包括包含各种类的已知有机绝缘材料的至少一个有机层和/或光致抗蚀剂层，或者可以形成包含组合的有机材料/无机材料的单层绝缘体或多层绝缘体。在本公开的实施例中，分隔壁PW的构成材料可以以各种方式改变。
在实施例中，分隔壁PW均可以用作反射器。例如，分隔壁PW与设置在分隔壁PW上面的第一子电极SET1和第二子电极SET2一起可以用作在期望方向上引导从每个发光元件LD发射的光的反射器，从而增强像素PXL的光效率。
第一子电极SET1和第二子电极SET2可以设置在各个分隔壁PW上面。第一子电极SET1和第二子电极SET2可以在每个像素区域(具体地，每个发射区域EMA)中设置在彼此间隔开的位置处。
在实施例中，设置在各个分隔壁PW上面的第一子电极SET1和第二子电极SET2等可以具有与分隔壁PW的各自的形状对应的形状。例如，第一子电极SET1和第二子电极SE2均可以具有与每个对应的分隔壁PW的倾斜表面或弯曲表面对应的倾斜表面或弯曲表面，并且在基体层BSL的高度方向上突出。
在实施例中，可以不形成分隔壁PW。在这种情况下，第一子电极SET1和第二子电极SET2中的每个可以在钝化层PSV上以基本上平面的形状形成。
第一子电极SET1和第二子电极SET2中的每个可以包括至少一种导电材料。例如，第一子电极SET1和第二子电极SET2中的每个可以包括各种金属材料中的至少一种金属、导电氧化物和导电聚合物之中的至少一种导电材料，各种金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金，导电氧化物诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锑锌(AZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化锡(SnO2)，导电聚合物诸如PEDOT，但是本公开不限于此。例如，第一子电极SET1和第二子电极SET2中的每个可以包括诸如碳纳米管和石墨烯的其他导电材料。换言之，第一子电极SET1和第二子电极SET2中的每个可以包括各种导电材料中的至少一种以具有导电性，并且其构成材料没有具体限制。此外，第一子电极SET1和第二子电极SET2中的每个可以具有相同的导电材料或至少一种不同的导电材料。
第一子电极SET1和第二子电极SET2中的每个可以具有单层结构或多层结构。例如，第一子电极SET1和第二子电极SET2中的每个可以包括包含反射导电材料的反射电极层。第一子电极SET1和第二子电极SET2中的每个还可以选择性地包括设置在反射电极层上面和/或下面或下方的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一个。
在实施例中，第一子电极SET1和第二子电极SET2中的每个的反射电极层可以由具有均一反射率的导电材料形成。例如，反射电极层可以包括各种金属材料中的至少一种，各种金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金，但是本公开不限于此。换言之，反射电极层可以由各种反射导电材料形成。包括反射电极层的第一子电极SET1和第二子电极SET2中的每个可以使从发光元件LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光能够在显示图像的方向上(例如，在前方向上)行进。具体地，如果第一子电极SET1和第二子电极SET2具有与各个分隔壁PW的形状对应的倾斜表面或弯曲表面并且被设置为面对发光元件LD的第一端EP1和第二端EP2，则从发光元件LD中的每个的第一端EP1和第二端EP2发射的光可以被第一子电极SET1和第二子电极SET2反射从而进一步在显示面板PNL的前方向上(例如，在基体层BSL的向上方向上)可靠地行进。因此，可以增强从发光元件LD发射的光的效率。
此外，第一子电极SET1和第二子电极SET2中的每个的透明电极层可以由各种透明导电材料形成。例如，透明电极层可以包括ITO、IZO或ITZO，但是本公开不限于此。在实施例中，第一子电极SET1和第二子电极SET2中的每个可以具有拥有ITO/Ag/ITO的堆叠结构的三层结构。因此，如果第一子电极SET1和第二子电极SET2均由具有至少两层的多层结构形成，则可以使由于信号延迟(RC延迟)导致的电压降最小化。因此，期望的电压可以有效地传输到发光元件LD。
另外，如果第一子电极SET1和第二子电极SET2中的每个包括覆盖反射电极层和/或透明电极层的导电盖层，则能够防止第一子电极SET1和第二子电极SET2的反射电极层由于在像素PXL的制造工艺期间导致的缺陷而损坏。然而，导电盖层可以选择性地包括在第一子电极SET1和第二子电极SET2中，并且可以根据实施例被省略。此外，导电盖层可以被认为是第一子电极SET1和第二子电极SET2中的每个的组件，或者被认为是设置在第一子电极SET1和第二子电极SET2上的单独组件。
第一绝缘层INS1可以设置在第一子电极SET1和第二子电极SET2中的每个的区域上。例如，第一绝缘层INS1可以被形成为覆盖第一子电极SET1和第二子电极SET2的预定的区域，并且可以包括开口以暴露第一子电极SET1和第二子电极SET2的其他预定的区域。例如，第一绝缘层INS1可以在预定的第一接触区域CNP1和第二接触区域CNP2中暴露第一子电极SET1和第二子电极SET2。在一些实施例中，可以不形成第一绝缘层INS1。在这种情况下，发光元件LD可以直接设置在钝化层PSV和/或第一子电极SET1和第二子电极SET2中的每个的一端上。
在实施例中，第一绝缘层INS1可以首先形成，以覆盖第一子电极SET1和第二子电极SET2的整个表面。在发光元件LD被供应并在第一绝缘层INS1上对准之后，第一绝缘层INS1可以部分地开口以在分隔壁PW上的各个预定的区域(例如，各个第一接触区域CNP1和第二接触区域CNP2)中暴露第一子电极SET1和第二子电极SET2。在实施例中，在发光元件LD的供应和对准已经完成之后，第一绝缘层INS1可以以部分地设置在发光元件LD下面或下方的单独图案的形式图案化。
换言之，第一绝缘层INS1可以置于第一子电极SET1和第二子电极SET2与发光元件LD之间，并且可以暴露第一子电极SET1和第二子电极SET2中的每个的至少一个区域。在形成第一子电极SET1和第二子电极SET2之后，第一绝缘层INS1可以被形成为覆盖第一子电极SET1和第二子电极SET2，使得能够在后续工艺中防止第一子电极SET1和第二子电极SET2被损坏或者防止金属析出。此外，第一绝缘层INS1可以稳定地支撑每个发光元件LD。
第一绝缘层INS1可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)等的各种类的有机绝缘材料/无机绝缘材料。第一绝缘层INS1的构成材料没有具体限制。
多个发光元件LD可以被供应到并在其中形成有第一绝缘层INS1的每个像素区域(具体地，每个像素PXL的发射区域EMA)中对准。例如，多个发光元件LD可以通过喷墨方案或狭缝涂覆方案供应到每个发射区域EMA，发光元件LD可以通过施加到第一子电极SET1和第二子电极SET2的预定的对准信号(或对准电压)以第一子电极SET1与第二子电极SET2之间的方向性对准。
在实施例中，发光元件LD中的至少一些可以在水平方向上设置在一对第一子电极SET1与第二子电极SET2之间，使得每个发光元件LD的相对于其纵向方向的相对端(即，第一端EP1和第二端EP2)与一对第一子电极SET1和第二子电极SET2叠置。此外，在实施例中，发光元件LD中的其他的一些可以在对角线方向上设置在一对第一子电极SET1与第二子电极SET2之间。在实施例中，发光元件LD中的至少一些可以设置在一对第一子电极SET1与第二子电极SET2之间使得至少一些发光元件LD不与第一子电极SET1和第二子电极SET2叠置，并且可以分别通过第一接触电极CET1和第二接触电极CET2连接到第一子电极SET1和第二子电极SET2。
绝缘图案INP可以设置在发光元件LD的预定的区域上。例如，绝缘图案INP可以暴露发光元件LD的第一端EP1和第二端EP2，并且仅部分地设置在发光元件LD的包括发光元件LD的各个中心区域的预定的区域上面。绝缘图案INP可以在每个发射区域EMA中以独立的图案形成，但是本公开不限于此。根据实施例，可以省略绝缘图案INP。在这种情况下，第一接触电极CET1和第二接触电极CET2的相对端可以直接设置在发光元件LD上。
绝缘图案INP可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，绝缘图案INP可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、光致抗蚀剂(PR)材料等的各种类的有机绝缘材料/无机绝缘材料。绝缘图案INP的构成材料没有具体限制。
在发光元件LD的对准已经完成之后，绝缘图案INP形成在发光元件LD上，使得可以防止发光元件LD从对准位置移开。此外，在第一绝缘层INS1与发光元件LD之间存在空间的情况下，该空间可以在形成绝缘图案INP的工艺期间用引入其中的绝缘材料填充。因此，可以更稳定地支撑发光元件LD。例如，在实施例中，绝缘图案INP可以仅形成在发光元件LD上面，或者可以既形成在发光元件LD上面也形成在发光元件LD下面或下方。
发光元件LD的未被绝缘图案INP覆盖的相对端(即，第一端EP1和第二端EP2)可以分别被第一接触电极CET1和第二接触电极CET2覆盖。例如，第一接触电极CET1和第二接触电极CET2的各自的一端可以在彼此间隔开的位置处设置在发光元件LD的第一端EP1和第二端EP2上，且绝缘图案INP置于第一接触电极CET1与第二接触电极CET2之间。
在实施例中，如图12a和图12b中所示，第一接触电极CET1和第二接触电极CET2可以在基体层BSL的一个表面上同时形成在同一层上。因此，可以简化制造像素PXL和包括像素PXL的显示装置的工艺。例如，与第一接触电极CET1和第二接触电极CET2通过各自的掩模工艺形成的情况相比，可以减少形成像素PXL所需的掩模工艺的数量，并且可以更容易地形成第一接触电极CET1和第二接触电极CET2。
在实施例中，如图12c和图12d中所示，第一接触电极CET1和第二接触电极CET2可以在基体层BSL的一个表面上连续地形成在不同层上。附加的第三绝缘层INS3可以设置在第一接触电极CET1与第二接触电极CET2之间。换言之，第一接触电极CET1和第二接触电极CET2的位置和相对设置关系可以以各种方式改变。
此外，第一接触电极CET1和第二接触电极CET2可以设置在第一子电极SET1和第二子电极SET2上面，以覆盖第一子电极SET1和第二子电极SET2的暴露区域(例如，第一接触区域CNP1和第二接触区域CNP2)。例如，第一接触电极CET1和第二接触电极CET2可以至少设置在第一子电极SET1和第二子电极SET2的预定的区域上，以与第一接触区域CNP1和第二接触区域CNP2中的第一子电极SET1和第二子电极SET2接触。因此，第一接触电极CET1和第二接触电极CET2可以分别电连接到第一子电极SET1和第二子电极SET2。第一子电极SET1和第二子电极SET2可以通过第一接触电极CET1和第二接触电极CET2分别电连接到发光元件LD的第一端EP1和第二端EP2。
在实施例中，第一接触电极CET1和第二接触电极CET2可以由各种透明导电材料形成。例如，第一接触电极CET1和第二接触电极CET2可以包括包含各种透明导电材料中的至少一种的透明电极层，各种透明导电材料包括ITO、IZO和ITZO。由于第一接触电极CET1和第二接触电极CET2被形成为基本上透明的或半透明的以满足预定的透射率，因此通过各个第一端EP1和第二端EP2从发光元件LD发射的光可以在穿过第一接触电极CET1和第二接触电极CET2之后发射到显示装置外部。
第二绝缘层INS2可以设置在第一接触电极CET1和第二接触电极CET2上。例如，为了覆盖分隔壁PW、第一子电极SET1和第二子电极SET2、发光元件LD、绝缘图案INP以及第一子电极SET1和第二子电极SET2，第二绝缘层INS2可以形成和/或设置在其上形成有分隔壁PW、第一子电极SET1和第二子电极SET2、发光元件LD、绝缘图案INP以及第一接触电极CET1和第二接触电极CET2的基体层BSL的显示区域DA的整个表面上。在实施例中，第二绝缘层INS2可以形成在显示区域DA的整个表面上以覆盖包围每个发射区域EMA的堤BNK，但是本公开不限于此。第二绝缘层INS2可以包括至少一个无机层和/或有机层。
在实施例中，第二绝缘层INS2可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可以包括包含氮化硅(SiNx)、氧化硅(SiOx)等的各种类的已知的有机绝缘材料/无机绝缘材料。第二绝缘层INS2的构成材料没有具体限制。
在实施例中，第二绝缘层INS2可以包括具有多层结构的薄膜封装层。例如，第二绝缘层INS2可以由具有多层结构的薄膜封装层形成，多层结构包括至少两个无机绝缘层和置于至少两个无机绝缘层之间的至少一个有机绝缘层。这里，第二绝缘层INS2的构成材料和/或结构可以以各种方式改变。在一些实施例中，至少一个覆层和/或封装基底等可以进一步设置在第二绝缘层INS2上面。
图13是示出根据本公开的实施例的像素PXL的剖视图，并且例如示出了像素PXL的与图11的线II-II’对应的剖面的实施例。图13示意性地示出了像素PXL的结构，聚焦于上面描述的显示元件层DPL。在图13的实施例的描述中，同样的附图标记将用于表示与先前实施例的组件相似或相同的组件，并且将省略其详细解释。
参照图4至图13，设置在不同串联级中的发光元件LD可以彼此间隔开，且至少两个子电极置于它们之间。例如，设置在第一串联级的第一子电极SET1[1]与第二子电极SET2[1]之间的第一发光元件LD1可以与设置在第二串联级的第一子电极SET1[2]与第二子电极SET2[2]之间的第二发光元件LD2间隔开，且彼此相邻的第一串联级和第二串联级的第二子电极SET2[1]和SET2[2]置于其间。第一发光元件LD1的第一端EP1和第二端EP2可以相对于第一方向DR1连续地设置。第二发光元件LD2的第一端EP1和第二端EP2可以相对于第一方向DR1以相反的顺序设置。以此方式，第一发光元件LD1至第六发光元件LD6可以以与两个子电极对应的间隔在第一方向DR1上布置。
发光元件LD不会设置在彼此相邻的第一子电极SET1或第二子电极SET2之间。例如，任何发光元件LD不会连接在在第一方向DR1上连续地设置的第一串联级的第二子电极SET2[1]与第二串联级的第二子电极SET2[2]之间。在实施例中，在对准发光元件LD的步骤中，彼此相邻的第一子电极SET1或第二子电极SET2可以一体地或非一体地彼此连接，因此被供应相同的对准信号(或对准电压)。
图14和图15是均示出根据本公开的实施例的像素PXL的平面图，并且例如示出了与图7的像素PXL相关的不同实施例。在图14和图15的实施例的描述中，同样的附图标记用于表示与至少一个上面描述的实施例(例如，图7的实施例)的组件相似或相同的组件，并且将省略其详细解释。
参照图14和图15，均包括一对第一子电极SET1和第二子电极SET2的多个电极对可以在被设定为发射区域EMA的横向方向的第一方向DR1上连续地布置。第一子电极SET1和第二子电极SET2中的每个可以在被设定为发射区域EMA的纵向方向的第二方向DR2上延伸。
在实施例中，在发射区域EMA相对于横向方向的宽度比发射区域EMA相对于纵向方向的长度小的情况下，根据图14和图15的实施例的第一子电极SET1和第二子电极SET2中的每个可以具有比根据图7的实施例的第一子电极SET1和第二子电极SET2中的每个的长度大的长度。此外，在这种情况下，设置在根据图14和图15的实施例的像素PXL中的每个的电极对的数量(或第一子电极SET1和第二子电极SET2的总数量)可以比设置在根据图7的实施例的像素PXL中的电极对的数量少。
这里，设置在根据图14和图15的实施例的每个像素PXL中的电极对的数量没有具体限制。例如，如图14中所示，像素PXL可以包括三对第一子电极SET1和第二子电极SET2或者更多对第一子电极SET1和第二子电极SET2。可选地，如图15中所示，像素PXL可以包括仅两对第一子电极SET1和第二子电极SET2。换言之，在第一子电极SET1和第二子电极SET2在发射区域EMA的横向方向上布置的情况下，像素PXL可以由两个或更多个电极对形成，并且包括至少两个串联级。
图16a至图16d是顺序地示出根据本公开的实施例的制造显示装置的方法的平面图，并且例如示出了制造包括图11的像素PXL的显示装置的方法的实施例。在实施例中，图16a至图16d示出了像素PXL的平面结构，集中于其中设置有像素PXL的光源单元LSU的显示元件层DPL。在图16a至图16d中，将省略可以在形成第一子电极SET1和第二子电极SET2之前或之后形成并且其位置和形成步骤可以以各种方式改变的堤BNK的图示。
参照图4至图16a，在基体层BSL(或基体层BSL的其上形成有分隔壁PW的一个表面和/或像素电路层PCL)上在每个像素区域(具体地，每个像素PXL的发射区域EMA)中形成用于构成光源单元LSU的串联级的多个电极对。在实施例中，每个像素区域可以是包括每个像素PXL的发射区域EMA和设置在发射区域EMA的外周周围的外围区域的区域，并且可以是包括其中形成有对应像素PXL的光源单元LSU的发射区域EMA和其中形成有像素PXL的像素电路PXC的像素电路区域的区域。在设置在显示区域DA中的像素PXL中的每个的发射区域EMA中形成多个电极对。像素PXL可以被形成为具有基本上相同或相似的结构。
在实施例中，形成在每个像素PXL的发射区域EMA中的多个电极对中的每个可以包括一对第一子电极SET1和第二子电极SET2。可以在每个发射区域EMA中在第一方向DR1上连续地布置电极对。
在实施例中，可以在第一方向DR1上连续地设置基于第一方向DR1连续地设置的电极对的第一子电极SET1或第二子电极SET2。此外，连续的电极对的第一子电极SET1或第二子电极SET2可以彼此一体地连接，从而形成每个双电极图案。例如，连续的电极对的第一子电极SET1或第二子电极SET2可以在其至少一端上(例如，在其相对端上)彼此一体地连接，从而形成每个双电极图案。
例如，第一串联级的第二子电极SET2[1]和第二串联级的第二子电极SET2[2]可以在其相对端上彼此一体地连接，从而形成为一个双电极图案。同样，第二串联级的第一子电极SET1[2]和第三串联级的第一子电极SET1[3]可以在其相对端上彼此一体地连接，从而形成为一个双电极图案。以此方式，两个连续的电极对的第一子电极SET1或第二子电极SET2可以形成为每个双电极图案。
尽管在图11和图16a的实施例中，已经描述了相对于第一方向DR1设置在每个发射区域EMA中的第一位置处和最后位置处的子电极(例如，第一串联级的第一子电极SET1[1]和第六串联级的第一子电极SET1[6])均形成为单电极图案并且设置在中间位置处的其他子电极均形成为双电极图案，但是本公开不限于此。例如，在实施例中，设置在每个发射区域EMA中的第一位置处和最后位置处的子电极中的每个也可以形成为双电极图案。这里，每个双电极图案可以稍后被划分为多个子电极。在这种情况下，在发射区域EMA中在第一方向DR1上设置在第一位置处和最后位置处的双电极图案中的每个可以被划分为第一子电极或最后子电极(例如，第一串联级的第一子电极SET1[1]或第六串联级的第一子电极SET1[6])和虚设电极(例如，图9的第一虚设电极DET1或第二虚设电极DET2)。在发射区域EMA中设置在中间位置处的双电极图案中的每个可以被划分为两个连续的串联级的第一子电极SET1或第二子电极SET2。
在实施例中，在形成像素PXL的第一子电极SET1和第二子电极SET2的步骤，可以一起形成将要公共地连接到像素PXL的第一子电极SET1的第一对准线ALI1和将要公共地连接到像素PXL的第二子电极SET2的第二对准线ALI2。
在实施例中，像素PXL的第一子电极SET1可以通过第一对准线ALI1彼此一体地连接。像素PXL的第二子电极SET2可以通过第二对准线ALI2彼此一体地连接。然而，本公开不限于此。例如，像素PXL的第一子电极SET1可以一体地或非一体地彼此电连接。像素PXL的第二子电极SET2可以一体地或非一体地彼此电连接。
参照图4至图16b，可以将多个发光元件LD供应到并在包括第一子电极SET1和第二子电极SET2的每个像素区域(具体地，每个像素PXL的发射区域EMA)中对准。例如，可以通过喷墨方案、狭缝涂覆方案或其他各种方案将多个发光元件LD供应到每个发射区域EMA。此后，可以通过分别向第一对准线ALI1和第二对准线ALI2供应第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)来使发光元件LD对准。在实施例中，在供应发光元件LD的同时或在供应发光元件LD之后，可以通过第一对准线ALI1和第二对准线ALI2分别将第一对准信号和第二对准信号供应到第一子电极SET1和第二子电极SET2。
在实施例中，为了使像素电路PXC的影响最小化，可以将参考电位电压(例如，接地电压)施加到第一对准线ALI1，并且可以将具有AC波形的对准信号施加到第二对准线ALI2。然而，本公开不限于此。例如，在实施例中，可以将具有AC波形的对准信号施加到第一对准线ALI1，并且可以将参考电位电压(例如，接地电压)施加到第二对准线ALI2。此外，可以以各种方式改变将分别供应到第一对准线ALI1和第二对准线ALI2的第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)的类型和/或波形等。当预定的对准信号施加到像素PXL的第一子电极SET1和第二子电极SET2时，在第一子电极SET1与第二子电极SET2之间形成电场。因此，发光元件LD在第一子电极SET1与第二子电极SET2之间对准。
在实施例中，可以通过控制对准信号或形成磁场而在第一子电极SET1与第二子电极SET2之间使发光元件LD偏置对准。例如，发光元件LD可以偏置对准，使得每个发光元件LD的第一端EP1被设置为面对任何一个第一子电极SET1，并且每个发光元件LD的第二端EP2被设置为面对与所述任何一个第一子电极SET1成对的任何一个第二子电极SET2。
这里，可以对连续地设置并形成每个双电极图案的两个第一子电极SET1或第二子电极SET2供应有相同的对准信号以形成等电位面。因此，发光元件LD不会设置在形成每个双电极图案的两个第一子电极SET1或第二子电极SET2之间。
参照图4至图16c，在发光元件LD的对准已经完成之后，可以通过蚀刻方案等使第一子电极SET1和第二子电极SET2彼此单独分离。此外，在该工艺期间，第一子电极SET1和第二子电极SET2可以分别与第一对准线ALI1和第二对准线ALI2分离。
在实施例中，在单独分离第一子电极SET1和第二子电极SET2的步骤，可以将每个双电极图案分离为各个第一子电极SET1或第二子电极SET2。此外，可以使第一对准线ALI1和/或第二对准线ALI2在相邻像素PXL之间断开，使得可以独立地驱动每个像素PXL。
在实施例中，在将第一子电极SET1和第二子电极SET2彼此分离的工艺期间，可以根据需要选择性地保留一些子电极与第一对准线ALI1或第二对准线ALI2之间的连接部分。因此，可以形成第一连接电极CNE1和第二连接电极CNE2以及中间连接电极CNEi。然而，本公开不限于此。例如，在实施例中，第一连接电极CNE1和第二连接电极CNE2以及中间连接电极CNEi中的至少一个可以形成为与第一子电极SET1和第二子电极SET2分离。
参照图4至图16d，可以分别在第一子电极SET1和第二子电极SET2上形成第一接触电极CET1和第二接触电极CET2。此外，在实施例中，在形成第一接触电极CET1和第二接触电极CET2的工艺期间，可以重新连接每个像素PXL的第一子电极SET1和第二子电极SET2，使得在每个串联级的第一子电极SET1与第二子电极SET2之间对准的发光元件LD(例如，第一发光元件LD1至第六发光元件LD6)以正向方向上连接在第一子电极SET1与第二子电极SET2之间。例如，除了最后电极对之外的电极对的第二子电极SET2可以电连接到后一电极对的第一子电极SET1。
例如，第一串联级的连接到第一发光元件LD1的第二端EP2的第二子电极SET2[1]可以电连接第二串联级的连接到第二发光元件LD2的第一端EP1的第一子电极SET1[2]。以此方式，第一子电极SET1和第二子电极SET2重新连接，由此可以形成具有包括多个串联级的串联/并联组合结构的光源单元LSU。
虽然通过详细的实施例描述了本公开的范围，但是应当注意的是，上面描述的实施例仅仅是描述性的，而不应被认为是限制性的。本领域技术人员应当理解的是，在不脱离如由权利要求限定的公开的范围的情况下，可以在这里进行各种改变、替换和更改。
本公开的范围不受本说明书的详细描述限制，并且应当由所附权利要求限定。此外，从权利要求及其等同物的含义和范围导出的本公开的所有改变或修改应被解释为包括在本公开的范围内。

Claims (20)

1.一种像素，所述像素包括：
多个电极对，在第一方向上连续地布置，并且均包括在所述第一方向上连续地设置的第一子电极和第二子电极；
多个发光元件，均电连接在任何一个电极对的所述第一子电极与所述第二子电极之间；
第一连接电极，电连接在第一电极对的所述第一子电极与第一电源之间；以及
第二连接电极，电连接在最后电极对的所述第二子电极与第二电源之间，
其中，除了所述最后电极对之外的剩余电极对的所述第二子电极被设置为与后一电极对的所述第一子电极间隔开且至少一个第一子电极或第二子电极置于它们之间，并且电连接到所述后一电极对的所述第一子电极。
2.根据权利要求1所述的像素，其中，在所述多个电极对之中连续地布置的两个电极对中，各个电极对的所述第一子电极和所述第二子电极在相反的方向上布置，使得所述两个电极对的各个第一子电极或所述两个电极对的各个第二子电极彼此相邻。
3.根据权利要求2所述的像素，
其中，所述多个电极对之中的每个奇数电极对的所述第一子电极和所述第二子电极在所述第一方向上连续地设置，并且
其中，所述多个电极对之中的每个偶数电极对的所述第一子电极和所述第二子电极在所述第一方向上以相反的顺序设置。
4.根据权利要求1所述的像素，其中，所述多个发光元件中的每个包括：
第一端，电连接到所述任何一个电极对的所述第一子电极；以及
第二端，电连接到所述任何一个电极对的所述第二子电极。
5.根据权利要求4所述的像素，
其中，所述多个发光元件中的每个的所述第一端和所述第二端分别包括P型端和N型端，并且
其中，所述多个发光元件中的每个以正向方向连接在所述任何一个电极对的所述第一子电极与所述第二子电极之间。
6.根据权利要求1所述的像素，所述像素还包括：
多个第一接触电极，单独设置在所述多个电极对的各个第一子电极上，并且被构造为使所述各个第一子电极中的每个电连接到相邻发光元件的第一端；以及
多个第二接触电极，单独设置在所述多个电极对的各个第二子电极上，并且被构造为使所述各个第二子电极中的每个电连接到相邻发光元件的第二端。
7.根据权利要求6所述的像素，其中，除了所述最后电极对之外的所述剩余电极对的所述第二子电极通过每个中间连接电极电连接到所述后一电极对的所述第一子电极。
8.根据权利要求7所述的像素，其中，所述每个中间连接电极从所述剩余电极对的所述第二子电极和所述后一电极对的所述第一子电极中的任何一个子电极一体地延伸。
9.根据权利要求8所述的像素，其中，设置在所述剩余电极对的所述第二子电极和所述后一电极对的所述第一子电极中的剩余子电极上的第一接触电极或第二接触电极包括突起，所述突起在与所述第一方向交叉的第二方向上突出并且电连接到所述每个中间连接电极。
10.根据权利要求6所述的像素，
其中，所述多个电极对的所述第一子电极和所述第二子电极中的每个包括反射电极层，所述反射电极层包括反射导电材料，并且
其中，所述第一接触电极和所述第二接触电极中的每个包括透明电极层，所述透明电极层包括透明导电材料。
11.根据权利要求1所述的像素，所述像素包括：发射区域，被不透明的堤包围，并且设置有设置在其中的所述多个电极对和所述多个发光元件，
其中，所述第一方向是所述发射区域的纵向方向。
12.根据权利要求11所述的像素，
其中，所述多个电极对包括三个或更多个电极对，并且
其中，所述多个发光元件分散并设置在包括各个电极对的三个或更多个串联级中，并且以串联/并联组合结构彼此连接。
13.根据权利要求1所述的像素，所述像素包括：发射区域，被不透明的堤包围，并且设置有设置在其中的所述多个电极对和所述多个发光元件，
其中，所述第一方向是所述发射区域的横向方向。
14.根据权利要求13所述的像素，其中，所述多个电极对包括两个或更多个电极对，均包括在所述发射区域的纵向方向上延伸的第一子电极和第二子电极。
15.根据权利要求1所述的像素，所述像素还包括：第一虚设电极和第二虚设电极中的任何一个，
所述第一虚设电极被设置为与所述第一电极对相邻并且电隔离；并且
所述第二虚设电极被设置为与所述最后电极对相邻并且电隔离。
16.根据权利要求1所述的像素，所述像素还包括：多个分隔壁，分别设置在所述多个电极对的所述第一子电极和所述第二子电极中的至少一个下面。
17.根据权利要求16所述的像素，其中，所述多个分隔壁中的一些分别设置在所述多个电极对的所述第一子电极和所述第二子电极之中的在所述第一方向上连续地设置的两个第一子电极或两个第二子电极下面，使得所述多个分隔壁中的所述一些公共地与所述两个第一子电极或所述两个第二子电极叠置。
18.根据权利要求16所述的像素，其中，所述多个分隔壁单独分离，并且设置在所述多个电极对的所述第一子电极和所述第二子电极中的每个下面。
19.一种显示装置，所述显示装置包括：
像素，设置在显示区域中，所述像素包括：
多个电极对，在第一方向上连续地布置，并且均包括在所述第一方向上连续地设置的第一子电极和第二子电极；
多个发光元件，均电连接在任何一个电极对的第一子电极与第二子电极之间；
第一连接电极，电连接在第一电极对的所述第一子电极与第一电源之间；
第二连接电极，电连接在最后电极对的所述第二子电极与第二电源之间，
其中，所述像素的除了所述最后电极对之外的剩余电极对的所述第二子电极被设置为与后一电极对的所述第一子电极间隔开且至少一个第一子电极或第二子电极置于它们之间，并且电连接到所述后一电极对的所述第一子电极。
20.一种制造显示装置的方法，所述方法包括：
在每个像素的发射区域中形成多个电极对以及第一对准线和第二对准线，所述多个电极对均包括一对第一子电极和第二子电极并且在第一方向上连续地布置，所述第一对准线和所述第二对准线分别连接到所述多个电极对的所述第一子电极和所述第二子电极；
向所述发射区域供应多个发光元件，并且通过向所述第一对准线和所述第二对准线供应对准信号使所述多个发光元件对准；
将所述第一子电极和所述第二子电极单独分离；以及
将所述第一子电极和所述第二子电极重新连接，使得对准的所述发光元件以正向方向连接在所述多个电极对中的每个的所述第一子电极与所述第二子电极之间，
其中，形成所述多个电极对的步骤包括通过连续地设置连续的电极对的所述第一子电极或所述第二子电极并使所述连续的电极对的所述第一子电极或所述第二子电极一体地连接来形成每个双电极图案，并且
其中，将所述第一子电极和所述第二子电极单独分离的步骤包括将所述每个双电极图案分离为各个第一子电极或第二子电极。
CN202080027513.5A 2019-04-08 2020-01-16 像素、包括该像素的显示装置及该显示装置的制造方法 Pending CN113678255A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0041012 2019-04-08
KR1020190041012A KR20200118937A (ko) 2019-04-08 2019-04-08 화소, 이를 구비한 표시 장치 및 그의 제조 방법
PCT/KR2020/000813 WO2020209484A1 (ko) 2019-04-08 2020-01-16 화소, 이를 구비한 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN113678255A true CN113678255A (zh) 2021-11-19

Family

ID=72751121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080027513.5A Pending CN113678255A (zh) 2019-04-08 2020-01-16 像素、包括该像素的显示装置及该显示装置的制造方法

Country Status (5)

Country Link
US (1) US20220149244A1 (zh)
EP (1) EP3937248A4 (zh)
KR (1) KR20200118937A (zh)
CN (1) CN113678255A (zh)
WO (1) WO2020209484A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210044938A (ko) 2019-10-15 2021-04-26 삼성디스플레이 주식회사 표시 장치
KR20220077996A (ko) 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220087606A (ko) * 2020-12-17 2022-06-27 삼성디스플레이 주식회사 표시 장치
KR20220091675A (ko) * 2020-12-23 2022-07-01 삼성디스플레이 주식회사 표시 장치
KR20220139508A (ko) * 2021-04-07 2022-10-17 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
KR20230134636A (ko) * 2022-03-14 2023-09-22 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012140942A1 (ja) * 2011-04-11 2012-10-18 シャープ株式会社 発光装置、発光装置の製造方法、照明装置、バックライトおよび表示装置
CN107611153A (zh) * 2016-07-12 2018-01-19 三星显示有限公司 显示设备和制造该显示设备的方法
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
CN108206228A (zh) * 2016-12-19 2018-06-26 三星显示有限公司 发光设备以及发光设备的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490832B (zh) * 2010-12-16 2015-07-01 Hon Hai Prec Ind Co Ltd 自發光顯示器及其製作方法
KR101674052B1 (ko) * 2014-11-18 2016-11-09 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012140942A1 (ja) * 2011-04-11 2012-10-18 シャープ株式会社 発光装置、発光装置の製造方法、照明装置、バックライトおよび表示装置
CN107611153A (zh) * 2016-07-12 2018-01-19 三星显示有限公司 显示设备和制造该显示设备的方法
CN108206228A (zh) * 2016-12-19 2018-06-26 三星显示有限公司 发光设备以及发光设备的制造方法
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Also Published As

Publication number Publication date
US20220149244A1 (en) 2022-05-12
WO2020209484A1 (ko) 2020-10-15
KR20200118937A (ko) 2020-10-19
EP3937248A1 (en) 2022-01-12
EP3937248A4 (en) 2022-12-28

Similar Documents

Publication Publication Date Title
CN113302742A (zh) 显示装置
EP3910676A1 (en) Display device and manufacturing method therefor
EP3937248A1 (en) Pixel, display device including same, and manufacturing method therefor
US11935988B2 (en) Display device
KR102622348B1 (ko) 화소 및 이를 구비한 표시 장치
CN113330571A (zh) 发光器件及包括发光器件的显示装置
EP4027391A1 (en) Display device, and method for producing same
CN112740406A (zh) 显示设备及制造其的方法
CN113196487A (zh) 显示装置及其制造方法
KR20200105598A (ko) 표시 장치
EP3989287A1 (en) Display device, and method for manufacturing same
KR102531406B1 (ko) 표시 장치
CN112840457A (zh) 发光器件、发光器件的制造方法及具有其的显示设备
CN113366641A (zh) 发光器件、包括其的显示设备以及制造显示设备的方法
CN114556596A (zh) 显示设备及用于制造显示设备的方法
EP3961710A1 (en) Display device and manufacturing method thereof
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
CN114391182A (zh) 显示装置
US20230230968A1 (en) Display device
CN115132773A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination