CN107132708B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107132708B
CN107132708B CN201611037313.XA CN201611037313A CN107132708B CN 107132708 B CN107132708 B CN 107132708B CN 201611037313 A CN201611037313 A CN 201611037313A CN 107132708 B CN107132708 B CN 107132708B
Authority
CN
China
Prior art keywords
layer
terminal electrode
display device
insulating layer
structural layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611037313.XA
Other languages
English (en)
Other versions
CN107132708A (zh
Inventor
小高和浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN107132708A publication Critical patent/CN107132708A/zh
Application granted granted Critical
Publication of CN107132708B publication Critical patent/CN107132708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers

Abstract

本发明提供一种显示装置。本发明的目的之一是提高显示装置的端子部的可靠性。在基板上具有：包括电路元件的像素部；和与电路元件电连接的端子部，像素部包括：像素电极；和与像素电极电连接的包括第一半导体层、栅极绝缘层和栅极电极的晶体管，端子部具有端子电极和设置于端子电极与基板之间的基底构造层，该基底构造层具有至少一个由倾斜面和平坦面构成的面，端子电极在表面具有沿着基底构造层的由倾斜面和平坦面构成的面的台阶面。

Description

显示装置
技术领域
本发明涉及显示装置，在本说明书中所公开的发明的一个实施方式涉及设置于显示装置的端子部的构造。
背景技术
利用了液晶的电光效应、有机电致发光材料的发光现象的显示装置，在基板的一端设置有输入显示图像的控制信号(影像信号、时钟信号等)的端子部。例如，通过设置于玻璃基板上的薄膜晶体管设置像素电路的显示装置，在玻璃基板的端部设置有输入影像信号的端子部。端子部通过各向异性导电膜(以下也称为“ACF(Anisotropic ConductiveFilm)”)与柔性配线基板(以下也称为“FPC(Flexible printed circuits)基板”)相接。
端子部的各端子电极需要与FPC基板形成良好的接触(电连接)。例如，在特开2003－202583号公报中公开有一种构造，其将该端子电极的表面凹凸化，使得包括在ACF中的导电性颗粒可靠地被捕捉在端子电极与FPC基板的电极之间。
ACF在热固化性树脂中混合有微细的导电性颗粒。显示装置的端子部和FPC基板通过夹着ACF被热压接而电连接并且物理连接。这时，若ACF的粘接力弱，则FPC基板会从显示装置剥离的情况成为问题。即，即使将导电性颗粒捕捉到端子电极上，如果与热固化性树脂的粘接力弱，电连接的可靠性降低也会成为问题。
发明内容
根据本发明的一个实施方式，提供一种显示装置，在基板上具有：包括电路元件的像素部；和与电路元件电连接的端子部，端子部具有端子电极和设置于端子电极与基板之间的基底构造层，该基底构造层具有至少一个由倾斜面和平坦面构成的面，端子电极在表面具有沿着基底构造层的由倾斜面和平坦面构成的面的台阶面。
根据本发明的一个实施方式，提供一种显示装置，在基板上具有：包括电路元件的像素部；和与电路元件电连接的端子部，像素部包括：像素电极；和与像素电极电连接的包括第一半导体层、栅极绝缘层和栅极电极的晶体管，端子部具有端子电极和设置于端子电极与基板之间的基底构造层，该基底构造层具有至少一个由倾斜面和平坦面构成的面，端子电极在表面具有沿着基底构造层的由倾斜面和平坦面构成的面的台阶面。
附图说明
图1是表示本发明的一个实施方式的显示装置的构成的立体图。
图2是表示本发明的一个实施方式的显示装置的功能性电路构成的图。
图3A是表示本发明的一个实施方式的显示装置的端子部的构成的平面图，表示与FPC基板连接的端子电极。
图3B是表示本发明的一个实施方式的显示装置的端子部的构成的平面图，表示与驱动IC连接的端子电极。
图4是表示本发明的一个实施方式的显示装置的端子电极的构成的平面图。
图5A是表示本发明的一个实施方式的显示装置的端子电极的构成的截面图，表示第1截面形态。
图5B是表示本发明的一个实施方式的显示装置的端子电极的构成的截面图，表示第2截面形态。
图6是表示本发明的一个实施方式的显示装置的端子电极的构成的截面图，表示第3截面形态。
图7是表示本发明的一个实施方式的显示装置的端子电极的构成的平面图。
图8是表示本发明的一个实施方式的显示装置的端子电极的构成的平面图。
图9是表示本发明的一个实施方式的显示装置的端子电极的构成的平面图。
图10是表示本发明的一个实施方式的显示装置的端子电极和FPC基板的连接构造的截面图。
图11是表示本发明的一个实施方式的显示装置的端子电极和驱动IC的连接构造的截面图。
图12是表示本发明一实施方式的显示装置的像素的构造的截面图。
符号说明
100：显示装置、102：第1基板、104：像素部、106：像素、108：第1驱动电路、110：第2驱动电路、112：端子部、114：端子电极、116：FPC基板、118：ACF、120：密封部件、122：扫描信号线、124：影像信号线、126：电源线、128：第1导电层、130：第2导电层、132：基底构造层、133：由倾斜面和平坦面构成的面、134：第1绝缘层、136：第2绝缘层、138：第3绝缘层、140：第4绝缘层、142：开口端、144：开口部、146：树脂膜基板、148：金属配线、150：树脂层、152：导电性颗粒、154：驱动IC、156：端子电极、158：晶体管、160：半导体层、162：栅极电极、164：源极·漏极配线、165：接触孔、166：电容元件、168：电容电极、170：第5绝缘层、172：显示元件、174：像素电极、176：第6绝缘层、178：有机层、180：相对电极、182：第7绝缘层
具体实施方式
以下，参照附图，说明本发明的实施方式。但是，本发明能够以多种不同的方式实施，不限定于以下例示的实施方式的记载内容来解释。为了更明确地进行说明，附图与实际的形态相比，存在对于各部的宽度、厚度、形状等示意性地来表示的情况，但严格地说只不过是一个例子，不限定本发明的解释。另外，在本说明书和各图中，关于所公开的图，对与前述的要素同样的要素，标注相同的符号(或在数字后附加a、b等符号)，有时适当省略详细说明。另外，对于各要素的标记为“第1”、“第2”的文字是为了区别各要素而使用的方便的标识，只要没有特别的说明，就没有其它的意义。
在本说明书中，某部件或区域表述为其他部件或区域的“上(或下)”的情况，只要没有特别限定，就不只包括其处于其他部件或区域的正上(或正下)的情况，还包括处于其他部件或区域的上方(或下方)的情况，即，还包括在其他部件或区域的上方(或下方)，中间还包括另外的构成要素的情况。此外，在以下的说明中，只要没有特别限定，在截面图中，将相对于第1基板配置有第2基板的一侧称为“上”或“上方”，将其相反侧称为“下”或“下方”进行说明。
图1表示本发明一实施方式的显示装置100的立体图。显示装置100在第1基板102上设置有像素部104、第1驱动电路108、第2驱动电路110。像素部104排列有多个像素。第1驱动电路108是将影像信号输出到像素部104的电路。第1驱动电路108例如是称为驱动IC的半导体芯片，被安装在第1基板102。第2驱动电路110是将扫描信号输出到像素部104的电路。像素部104通过密封部件120被密封。
在第1基板102设置有排列端子电极114的端子部112。端子部112设置于第1基板102的端部中没有被密封部件120密封的区域。端子部112通过ACF与FPC基板116连接。FPC基板116连接显示装置100与其他功能电路或外部设备。端子部112经由FPC基板116输入影像信号等。
第1基板102使用玻璃基板、有机树脂基板。有机树脂基板例如使用聚酰亚胺基板。有机树脂基板可以将板厚形成为从数微米至数十微米，可实现具有挠性的薄板显示器(sheet display)。即使是第1基板102具有挠性的情况下，显示装置100的端子部112也需要与FPC基板116可靠地连接的粘接面。本实施方式的显示装置100如后述，在端子电极114设置有凹凸形状。
图2表示显示装置100的功能性电路构成。设置于端子部112的多个端子电极114设置有多个，且以规定的间隔排列。端子电极114与和第1驱动电路108、第2驱动电路110相连接的配线连接。图2表示端子部112对齐在第1基板102的一端的形态，本发明不限定于此。例如，端子部112可以分开设置于第1基板102的多个部位，也可以不是设置在第1基板102的端部而是设置在其内侧区域。另外，端子电极114的排列也是任意的，相邻的端子电极也可以交替配置。
图2用虚线表示设置于第1驱动电路108的安装面的端子电极114b。端子电极114b在通过驱动IC实现第1驱动电路108时，成为与驱动IC的凸部(bump)连接的部位。本说明书中，在区别称呼与FPC基板连接的端子电极和与驱动IC连接的端子电极的情况下，将前者称为第1端子电极114a，将后者称为第2端子电极114b，除此以外的情况统称为端子电极114。
第1端子电极114a和第2端子电极114b设置于第1基板102上，虽然平面的形状、连接部的面积等具有差异，但实际上具有相同的构造。即，端子电极114的上面具有凹凸形状。
像素部104在行方向和列方向排列有多个像素106。像素106的排列数是任意的。例如，在行方向(X方向)排列有m个像素106、在列方向(Y方向)排列有n个像素106。在像素106设置有显示元件。作为显示元件，应用发光元件(有机电致发光元件)、液晶元件等。在像素部104，在行方向设置有第1扫描信号线122a和第2扫描信号线122b，在列方向设置有影像信号线124。另外，在像素部104设置有电源线126。此外，图2表示像素106正方排列的例子，但本发明不限定于此，也可以使用三角形排列等其他排列形式。
第1驱动电路108向影像信号线124输出影像信号。与像素部104相邻地设置的第2驱动电路110向第1扫描信号线122a、第2扫描信号线122b输出信号。在端子部112的各端子电极114，被输入使第1驱动电路108、第2驱动电路110工作的信号。在设置有配设于像素部104的电源线126的情况下，与其连接的端子电极包含于端子部112。此外，图2所示的第1基板102的构成为一个例子，驱动电路的构成、扫描信号线、影像信号线、电源线是任意的，也可以具有其他构成。
图3A表示端子部112的第1端子电极114a的排列。第1端子电极114a，在第1基板102的端部排列有多个第1端子电极114a。第1端子电极114a的端部被绝缘层覆盖，第1开口端142a的内侧的区域露出。在第1端子电极114a的上面部即露出面上，如用虚线所示设置有凹凸形状。第1端子电极114a的上面部设置有例如用虚线表示的格子状图案成为凸部的凹凸形状。
图3B表示端子部112的第2端子电极114b的排列。第2端子电极114b排列在设置有第1驱动电路108的区域。第2端子电极114b与第1端子电极114a同样，端部也被绝缘层覆盖，第2开口端142b的内侧的区域露出。另外，第2端子电极114b与第1端子电极114a同样，在上面部也设置有凹凸形状。
图4表示第1端子电极114a的平面图。另外，图5A表示沿着图4所示的A－B线的截面构造。在以下的说明中，参照这两个附图，说明端子电极的详细情况。
第1端子电极114a由第1导电层128和第2导电层130构成。第1导电层128包括一个或多个金属层。例如，第1导电层128包括铝层，具有在该铝层的一方或双方的面设置有钛层的构造。第2导电层130是导电性金属氧化物层。例如，第2导电层130由氧化铟锡(ITO：Indium Tin Oxide)、氧化铟锌(IZO：Indium Zinc Oxide)等导电性金属氧化物形成。
此外，在第1端子电极114a上，第1导电层128具有200nm～2000nm的厚度，例如以500nm～1000nm的厚度形成。另外，第2导电层130具有50nm～500nm的厚度，例如以100nm～250nm的厚度形成。
在这样的第1端子电极114a的基底侧，至少设置有一层绝缘层。图5A表示第1截面形态，表示在第1基板102与第1端子电极114a之间设置有第1绝缘层134、第2绝缘层136、第3绝缘层138的方式。由于在第1基板102与第1端子电极114a之间至少设置有一层绝缘层，由此即使是第1基板102为有机树脂基板的情况，也可以提高第1端子电极114a的相对于基底面的密接性。
第1端子电极114a的端部被第4绝缘层140覆盖。换句话说，第4绝缘层140具有开口部，开口端142配置于第1端子电极114a的第1导电层128上。第4绝缘层140由有机绝缘材料形成。第1导电层128的端部通过由第4绝缘层140覆盖而被保护。另外，通过这样的构造，防止与相邻的端子电极的短路。第2导电层130从第1导电层128的上面沿着第4绝缘层140的表面设置。由此，第1导电层128的表面成为由第4绝缘层140和第2导电层130覆盖的构造。第2导电层130与第1导电层128相比为硬质的，因此即使是在第1端子电极114a的上面设置有ACF的情况下，也能够防止导电性颗粒的压接产生的损伤。另外，第1端子电极114a通过在最表面配置基于导电性金属氧化物的第2导电层130，防止表面因金属的氧化(例如铝的氧化)而绝缘化的情况。由此，与FPC基板形成良好的连接。
在第1导电层128和第1基板102之间设置有包括由倾斜面和平坦面构成的面的基底构造层132。具体而言，在第1绝缘层134、第2绝缘层136和第3绝缘层138的任一层间、或第1基板102与第1绝缘层134之间设置有基底构造层132。基底构造层132包括至少一个由倾斜面和平坦面构成的面133，且设置为该由倾斜面和平坦面构成的面133配置于第1端子电极114a的开口部内(第1开口端142a的内侧)。
图5A表示第1基底构造层132a设置于第1绝缘层134与第2绝缘层136之间的形态。另外，图5B表示第2截面形态，表示第2基底构造层132b设置于第2绝缘层136与第3绝缘层138之间的形态。配置于第1基底构造层132a的上层侧的第2绝缘层136和第3绝缘层138为氧化硅膜、氮化硅膜或氮氧化硅膜等的无机绝缘膜。因此，第2绝缘层136和第3绝缘层138沿着第1基底构造层132a的由倾斜面和平坦面构成的面133形成。因此，第1导电层128的基底面具有反映了由倾斜面和平坦面构成的面133的形状的凹凸形状。该凹凸形状作为第1导电层128的表面形状来表现。设置于第1导电层128之上的第2导电层130如上所述，膜厚比第1导电层128薄，因此，结果是，在第1端子电极114a的表面具有凹凸形状。
此外，由于基底构造层132被埋设于绝缘层，因此由任意的材料形成。图5A表示第1基底构造层132a由半导体层形成的一个例子。另外，图5B表示第2基底构造层132b由金属层形成的一个例子。无论在哪种情况下，基底构造层132均设置为至少一个端部与第1端子电极114a重叠。而且，与基底构造层132的膜厚相应的倾斜面和平坦面所构成的面133，以在与第1端子电极114a重叠的区域中至少包括一个的方式设置。即，在图5A中，形成有与形成第1基底构造层132a的半导体层的膜厚相应的高度的台阶(高低平面差)，在图5B中，形成有与形成第2基底构造层132b的金属层的膜厚相应的高度的台阶。图5A表示第1基底构造层132a具有由倾斜面和平坦面构成的面133a的形态，图5B表示第2基底构造层132b具有由倾斜面和平坦面构成的面133b的形态。
另外，图6表示第3截面形态，表示第1基底构造层132a和第2基底构造层132b以重叠的方式配设的形态。该情况下，例如，第1基底构造层132a由半导体层形成，第2基底构造层132b由金属层形成。这样，通过层叠由不同的层形成的基底构造层，可以进一步增加由倾斜面和平坦面构成的面的高度。
此外，图5A和图5B、图6表示基底构造层132由半导体层或金属层设置的一个例子，但本发明不限定于此。例如，也可以通过能够形成由倾斜面和平坦面构成的面的成形为规定的图案的绝缘层设置基底构造层。
图4表示基底构造层132的平面的形状以格子状的图案设置的一个例子。即，基底构造层132具有露出基底面的格子状的图案。由此，在与第1导电层128和第2导电层130重叠的区域中设置有多个由倾斜面和平坦面构成的面133。第1端子电极114a通过在表面形成有这样的凹凸形状，表面积增加。即，设置于第1端子电极114a上的ACF的接触面积增大，能够提高粘接力。另外，由于与包含于ACF的导电性颗粒的接触面积也增加，所以还具有降低接触电阻的效果。
图7表示基底构造层132的平面的形状以条状的图案设置的一个例子。基底构造层132即使为条状的图案，也可以将第1端子电极114a的表面形成为凹凸形状。图7表示基底构造层132的条状的图案沿着第1端子电极114a的长度方向设置的形态，但条状的图案延伸的方向不限于此。例如，也可以在与第1端子电极114a的长度方向交叉的方向上设置基底构造层132的图案。
图8表示在与第1端子电极114a重叠的基底构造层132设置有贯通孔的形态。通过将贯穿基底构造层132的开口部设置在与第1端子电极114a重叠的区域，可以形成由与基底构造层132的膜厚相应的倾斜面和平坦面构成的面133。另一方面，也可以如图9所示，以岛状的图案设置基底构造层132。即，在与第1端子电极114a重叠的区域中，通过以离散的岛状图案设置基底构造层132，可以设置由与岛状区域的厚度相应的倾斜面和平坦面构成的面133。此外，在基底构造层132的构造中，贯通孔或岛状图案的俯视的形态不限于图8和图9所示的圆形，也可以是三角形以上的多边形或椭圆、其他由直线和曲线构成的形状、由多条曲线构成的形状。
这样，根据发明的一个实施方式，通过在与第1端子电极114a重合的区域设有包括至少一个端部的基底构造层132，可以将第1端子电极114a的表面凹凸化。由此，可以使第1端子电极114a的表面积增加。即，根据本实施方式，不对第1端子电极114a的表面进行特別的加工，也能够将该表面凹凸化。在该情况下，由于基底构造层132埋设于绝缘层，所以即使基底构造层132具有导电性，也可防止其与相邻的端子电极短路。因此，在端子部112中也能够遍及多个端子电极以连续的图案设置基底构造层132。
此外，图4～图9对设置于第1基板102的端部的第1端子电极114a进行了说明，但对于与第1驱动电路108连接的第2端子电极114b，也可以应用同样的构成。
图10用截面图表示第1端子电极114a和FPC基板116的连接构造。FPC基板116具有在树脂膜基板146设置有金属配线148的构造。FPC基板116以金属配线148与第1端子电极114a相对的方式配置。在第1端子电极114a和FPC基板116之间设置有ACF118。ACF118具有在树脂层150之中分散有导电性颗粒152的构造。第1端子电极114a和FPC基板116经由导电性颗粒152电连接。具体而言，第2导电层130和金属配线148通过与导电性颗粒152接触，形成电连接。
ACF118的树脂层150例如是热固化型的树脂，通过固化而与第1端子电极114a和FPC基板116相粘结。在该情况下，第1端子电极114a的表面具有凹凸形状，由此与树脂层150的接触面积增加。由此，可以提高ACF118和第1端子电极114a的密合力(粘合力)，能够防止FPC基板116剥离。
图11用截面图表示第2端子电极114b和作为第1驱动电路108而设置的驱动IC154的连接构造。驱动IC154以端子电极156与第2端子电极114b相对的方式配置。在第2端子电极114b与驱动IC154之间设置有ACF118。第2端子电极114b和驱动IC154经由导电性颗粒152电连接。具体而言，第2导电层130和端子电极156通过与导电性颗粒152接触形成电连接。在该情况下，由于第2端子电极114b的表面具有凹凸形状，从而与树脂层150的接触面积也增加。由此，可以提高ACF118和第2端子电极114b的密合力(粘合力)，能够防止驱动IC154剥离或连接部的电阻增大。
然而，以与端子电极114重叠的方式设置的基底构造层132可以使用构成显示装置100的像素106的部件制作。为了说明基底构造层132与构成像素106的部件的关系，参照图12说明像素106的截面构造。
如图12所示，像素106包括晶体管158、电容元件166、显示元件172。晶体管158设置于第1绝缘层134之上。晶体管158具有层叠有半导体层160a、作为栅极绝缘膜发挥功能的第2绝缘层136、栅极电极162的构造。半导体层160a由非晶硅、多晶硅等硅类半导体材料、和显示半导体特性的金属氧化物(也被称为“氧化物半导体”)形成，设置于第1绝缘层134上。半导体层160a与晶体管158的配置相对应，具有成岛状地分离的图案，以50nm～500nm的厚度设置。半导体层160a由第2绝缘层136覆盖。
栅极电极162以包括隔着作为栅极绝缘膜发挥功能的第2绝缘层136与半导体层160a重叠的区域的方式设置。栅极电极162由铝、钛、钼、钨等金属膜形成，例如具有钛和铝层叠而成的构造。栅极电极162具有大致100nm～1000nm的厚度。第2绝缘层136由无机绝缘材料形成，例如，使用氧化硅膜、氮化硅膜、氮氧化硅膜等。例如，如果半导体层160a为多晶硅，作为第2绝缘层136则适合使用氧化硅膜。
在栅极电极162的上层设置有第3绝缘层138。第3绝缘层138由无机绝缘材料制作，例如具有氧化硅膜、氮化硅膜的单层构造或多层层叠而成的构造。第3绝缘层138设置为具有大致500nm～2000nm的厚度。
第2绝缘层136和第3绝缘层138是通过等离子CVD(Chemical Vapor Deposition：化学气相沉积)法或溅射法等的薄膜制造技术制作的无机绝缘膜。这样的无机绝缘膜其薄膜根据基底的凹凸而生长。因此，若存在半导体层160a或栅极电极162的台阶构造时，堆积在其上的绝缘层的表面形状则成为包括台阶构造的形状。
在第3绝缘层138上设置有源极·漏极配线164a、164b。源极·漏极配线164a、164b由钛、钼、铝等金属膜形成，例如，具有由钛膜夹着铝膜的上层和下层的构造。在源极·漏极配线164a、164b上设置有第4绝缘层140。第4绝缘层140用有机绝缘材料制作。作为有机绝缘材料，使用丙烯、聚酰亚胺等。第4绝缘层140通过旋涂法、蒸镀聚合法(vapor depositionpolymerization)等来制作。根据这样的成膜法，第4绝缘层140覆盖基底的凹凸(台阶构造)，可以得到平坦的表面。即，第4绝缘层140能够作为平坦化膜使用。
在第4绝缘层140之上设置有显示元件172。图12表示显示元件172为发光元件的情况。即，显示元件172具有层叠像素电极174、有机层178、相对电极180而成的构造。像素电极174至少通过设置于第4绝缘层140的接触孔165，与源极·漏极配线164a电连接。即，像素电极174经由源极·漏极配线164a与晶体管158电连接。
像素电极174的周缘部和设置有接触孔165的区域被第6绝缘层176覆盖。第6绝缘层176配置在比像素电极174靠上层，具有使像素电极174的内侧区域露出的开口部144。有机层178和相对电极180从像素电极174的上面设置到第6绝缘层176的上面。
有机层178由一层或多层构成，包括有机电致发光材料。相对电极180设置于有机层178的上层。相对电极180的上层具有作为钝化层的第7绝缘层182。第7绝缘层182具有氮化硅膜的单层构造、氮化硅膜和氧化硅膜层叠的构造、氮化硅膜和有机绝缘膜层叠的构造。在本实施方式中，显示装置100采用所谓的顶部发射型的显示装置，向相对电极180一侧射出光。这时，成为反射电极的像素电极174采用通过透明导电膜和金属膜的层叠构造反射由有机层178所发出的光的构成。例如，像素电极174具有至少两层透明导电膜、夹在该两层透明导电膜之间的金属膜(例如，优选银(Ag)、铝(Al)等反射率高的材料)。相对电极180由氧化铟锡等透明导电膜形成，透射由有机层178发出的光。
第1电容元件166a使用第2绝缘层136作为电介质层，由用与栅极电极162相同的层形成的第1电容电极168a和添加了赋予单导电型的杂质的半导体层160b构成。成为第1电容元件166a的另一电极的半导体层160b，是从形成晶体管158的沟道的半导体层160a延长的区域。第2电容元件166b由设置于第4绝缘层140的上面的第2电容电极168b、设置于第2电容电极168b的上层的第5绝缘层170、至少一部分与第2电容电极168b重叠的像素电极174构成。此外，第2电容电极168b用铝、钛、钼、钨等金属膜形成。
对比具有图12所示的构造的像素106和图5A所示的第1端子电极114a及其下层的构造时，第1基底构造层132a为半导体层，该半导体层由与晶体管158的半导体层160a相同的层形成。另外，图5B所示的第2基底构造层132b为金属层，由与栅极电极162相同的层形成。另外，图6所示的第1基底构造层132a为半导体层，该半导体层由与晶体管158的半导体层160a相同的层形成，第2基底构造层132b为金属层，由与栅极电极162相同的层形成。通过与构成像素106的层相同的层设置的基底构造层132的平面的形态，可以按照在端子电极116的上面包含凹凸形状(换句话说，多个由倾斜面和平坦面构成的面)的方式设定为图4、图7、图8、图9所示的各形状。
这样，根据本实施方式，可以使用构成像素的层(半导体层、配线层)在第1端子电极114a的表面设置用于设置凹凸形状的基底构造层。由此，不必为了基底构造层而设置新的层，能够简化制造工序。例如，半导体层160a与晶体管158的配置相匹配地进行图案化，因此能够通过相同的工序在形成第1基底构造层132a的台阶图案。这对于与源极·漏极配线164对应的第2基底构造层132b而言也是同样的。
此外，第1端子电极114a的第1导电层128用与源极·漏极配线164相同的导电层形成。另外，图5A的第1绝缘层134、第2绝缘层136、第3绝缘层138和第4绝缘层140，是与用图12说明的各绝缘层相对应的绝缘层，从像素部104延伸设置到端子部112。即，覆盖第1导电层128的端部的第4绝缘层140用有机绝缘材料形成，作为平坦化膜使用，因此在端子部112，也将第1导电层128的端部上面平坦化。通过第4绝缘层140防止第1导电层128发生剥离，第1端子电极114a形成与FPC基板116良好的电连接。
如以上说明，根据本发明的一个实施方式，在端子部的电极(端子电极)的表面设有凹凸形状，能够使其与ACF的树脂层的接触面积增加，可以提高密合力(粘合力)。由此，可以防止端子部与FPC基板或驱动IC在安装后的剥离。另外，无论在ACF所使用的树脂层的种类，都可以提高端子部与FPC基板或驱动IC的密接性，因此，就ACF的材质而言，可以扩大选项的范围，能够提高通用性。
本发明的一个实施方式的显示装置的构成，可以应用于设置有在各像素使用了电致发光材料的发光元件的显示装置、利用液晶的电光效应显示影像的显示装置。另外，本发明的一个实施方式的显示装置的端子部的构成，可以应用于具有通过ACF相连接的端子的其他半导体装置(集成电路等)。

Claims (16)

1.一种显示装置，其特征在于：
在基板上具有：包括电路元件的像素部；和与所述电路元件电连接的端子部，
所述端子部具有端子电极和设置于所述端子电极与所述基板之间的基底构造层，所述基底构造层具有至少一个由倾斜面和平坦面构成的面，
在所述基板与所述端子电极之间设置有第一绝缘层、第二绝缘层和第三绝缘层，
所述端子电极在表面具有沿着所述基底构造层的所述由倾斜面和平坦面构成的面的台阶面，
所述基底构造层具有：第一构造层，其在所述端子电极的内侧具有端部；所述第二绝缘层，其覆盖所述第一构造层的侧面和上表面并扩展至所述端子电极的外侧；与所述第二绝缘层接触的第二构造层，其在所述端子电极的内侧具有端部；和所述第三绝缘层，其覆盖所述第二构造层的侧面和上表面并扩展至所述端子电极的外侧，
所述第一构造层和所述第二构造层以重叠的方式层叠设置，
所述由倾斜面和平坦面构成的面，由所述第一构造层、所述第二绝缘层、所述第二构造层和所述第三绝缘层形成。
2.根据权利要求1所述的显示装置，其特征在于：
所述第一构造层和所述第二构造层具有格子状图案或条状图案，所述格子状图案或所述条状图案的侧端与所述由倾斜面和平坦面构成的面相对应。
3.根据权利要求1所述的显示装置，其特征在于：
所述第一构造层和所述第二构造层具有贯通孔，所述贯通孔的开口端与所述由倾斜面和平坦面构成的面相对应。
4.根据权利要求1所述的显示装置，其特征在于：
所述第一构造层和所述第二构造层具有岛状图案，所述岛状图案的端部与所述由倾斜面和平坦面构成的面相对应。
5.根据权利要求1所述的显示装置，其特征在于：
所述基底构造层包括多个由倾斜面和平坦面构成的面。
6.根据权利要求1所述的显示装置，其特征在于：
所述第一构造层为半导体层，所述第二构造层为金属层。
7.根据权利要求1所述的显示装置，其特征在于：
所述端子电极与各向异性导电膜相连接。
8.一种显示装置，其特征在于：
在基板上具有：包括电路元件的像素部；和与所述电路元件电连接的端子部，
所述像素部包括：像素电极；和与所述像素电极电连接的包括第一半导体层、栅极绝缘层和栅极电极的晶体管，
所述端子部具有端子电极和设置于所述端子电极与所述基板之间的基底构造层，所述基底构造层具有至少一个由倾斜面和平坦面构成的面，
在所述基板与所述端子电极之间设置有第一绝缘层、第二绝缘层和第三绝缘层，
所述端子电极在表面具有沿着所述基底构造层的所述由倾斜面和平坦面构成的面的台阶面，
所述基底构造层具有：第一构造层，其在所述端子电极的内侧具有端部；所述第二绝缘层，其覆盖所述第一构造层的侧面和上表面并扩展至所述端子电极的外侧；与所述第二绝缘层接触的第二构造层，其在所述端子电极的内侧具有端部；和所述第三绝缘层，其覆盖所述第二构造层的侧面和上表面并扩展至所述端子电极的外侧，
所述第一构造层和所述第二构造层以重叠的方式层叠设置，
所述由倾斜面和平坦面构成的面，由所述第一构造层、所述第二绝缘层、所述第二构造层和所述第三绝缘层形成。
9.根据权利要求8所述的显示装置，其特征在于：
所述第一构造层为利用与所述第一半导体层相同的层配置的第二半导体层，所述第二构造层为利用与所述栅极电极相同的层配置的金属层。
10.根据权利要求9所述的显示装置，其特征在于：
所述第二绝缘层为与所述栅极绝缘层同层的绝缘层。
11.根据权利要求8所述的显示装置，其特征在于：
所述第一构造层和所述第二构造层具有格子状图案或条状图案，所述格子状图案或条状图案的侧端与所述由倾斜面和平坦面构成的面相对应。
12.根据权利要求8所述的显示装置，其特征在于：
所述第一构造层和所述第二构造层具有贯通孔，所述贯通孔的开口端与所述由倾斜面和平坦面构成的面相对应。
13.根据权利要求8所述的显示装置，其特征在于：
所述第一构造层和所述第二构造层具有岛状图案，所述岛状图案的端部与所述由倾斜面和平坦面构成的面相对应。
14.根据权利要求8所述的显示装置，其特征在于：
在所述像素电极与所述晶体管之间具有层间绝缘膜，并且所述层间绝缘膜延伸设置到所述端子电极与所述第二构造层之间。
15.根据权利要求8所述的显示装置，其特征在于：
所述基底构造层包括多个由倾斜面和平坦面构成的面。
16.根据权利要求8所述的显示装置，其特征在于：
所述端子电极与各向异性导电膜相连接。
CN201611037313.XA 2016-02-26 2016-11-23 显示装置 Active CN107132708B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-035722 2016-02-26
JP2016035722A JP6663249B2 (ja) 2016-02-26 2016-02-26 表示装置

Publications (2)

Publication Number Publication Date
CN107132708A CN107132708A (zh) 2017-09-05
CN107132708B true CN107132708B (zh) 2021-02-19

Family

ID=59678976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611037313.XA Active CN107132708B (zh) 2016-02-26 2016-11-23 显示装置

Country Status (4)

Country Link
US (1) US9899428B2 (zh)
JP (1) JP6663249B2 (zh)
KR (1) KR101963007B1 (zh)
CN (1) CN107132708B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106249947B (zh) * 2016-07-22 2019-04-19 京东方科技集团股份有限公司 一种基板及显示装置
JP2019091346A (ja) * 2017-11-16 2019-06-13 株式会社ジャパンディスプレイ 表示装置
JP2019139073A (ja) * 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
JP7109982B2 (ja) 2018-04-27 2022-08-01 株式会社ジャパンディスプレイ 表示装置
KR102533660B1 (ko) * 2018-07-04 2023-05-17 삼성디스플레이 주식회사 표시 장치
KR102612390B1 (ko) * 2018-12-19 2023-12-12 엘지디스플레이 주식회사 표시 패널 및 표시 장치
CN110703521A (zh) * 2019-10-29 2020-01-17 武汉华星光电技术有限公司 液晶显示面板
US11871625B2 (en) 2020-03-27 2024-01-09 Boe Technology Group Co., Ltd. Display substrate, preparation method thereof, and display apparatus
CN111679463A (zh) * 2020-06-10 2020-09-18 Tcl华星光电技术有限公司 一种侧向绑定设计的液晶显示屏及其制造方法
TWI818248B (zh) * 2021-04-07 2023-10-11 元太科技工業股份有限公司 顯示裝置及其製造方法
KR20230110404A (ko) 2022-01-14 2023-07-24 삼성디스플레이 주식회사 표시장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730012A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US6365968B1 (en) * 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
KR100859464B1 (ko) * 2000-12-29 2008-09-23 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널 및 그 제조방법
KR100813019B1 (ko) * 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
JP2003202583A (ja) 2002-01-08 2003-07-18 Matsushita Electric Ind Co Ltd 液晶パネル、液晶パネルの駆動回路素子及びそれらの接続方法
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP2006309028A (ja) * 2005-04-28 2006-11-09 Sanyo Epson Imaging Devices Corp 表示装置および表示装置の製造方法
KR100742376B1 (ko) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 패드부 및 그 제조 방법
JP2008065135A (ja) * 2006-09-08 2008-03-21 Hitachi Displays Ltd 表示装置
KR101329078B1 (ko) * 2008-05-28 2013-11-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2010038514A1 (ja) * 2008-10-02 2010-04-08 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置
US8816437B2 (en) * 2010-06-15 2014-08-26 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR101764272B1 (ko) * 2010-12-02 2017-08-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101822012B1 (ko) * 2010-12-07 2018-01-26 삼성디스플레이 주식회사 유기전계발광 표시 장치 및 그 제조 방법
US9337213B2 (en) * 2012-04-04 2016-05-10 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR101432891B1 (ko) * 2012-08-30 2014-08-21 엘지디스플레이 주식회사 액정표시장치
KR20150011472A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR102137474B1 (ko) 2013-10-18 2020-07-27 삼성디스플레이 주식회사 패드 전극 구조물 및 상기 패드 전극 구조물을 포함하는 유기 발광 표시 장치
US10510821B2 (en) * 2016-06-10 2019-12-17 Innovation Counsel Llp Display device

Also Published As

Publication number Publication date
US9899428B2 (en) 2018-02-20
KR20170101095A (ko) 2017-09-05
KR101963007B1 (ko) 2019-03-27
JP2017151371A (ja) 2017-08-31
JP6663249B2 (ja) 2020-03-11
CN107132708A (zh) 2017-09-05
US20170250199A1 (en) 2017-08-31

Similar Documents

Publication Publication Date Title
CN107132708B (zh) 显示装置
US20220059643A1 (en) Display device
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
CN107134471B (zh) 显示装置和挠性显示装置
JP6715708B2 (ja) 表示装置
US7705454B2 (en) Semiconductor device
KR101961527B1 (ko) 표시 장치
US11730042B2 (en) Display device including wirings electrically connecting oxide conductive layer and sensor electrode
US11171194B2 (en) Display apparatus
TWI625855B (zh) Display device
JP2018116236A (ja) 表示装置
KR100686345B1 (ko) 평판표시소자 및 그 제조방법
TW201814484A (zh) 顯示裝置
US11723243B2 (en) Organic light emitting display device including a connecting structure with dummy pad on flexible substrate
JPWO2019225708A1 (ja) 表示装置用配線基板および表示装置、ならびに配線基板とその作製方法
US20230259239A1 (en) Display device and manufacturing method thereof
US10644094B2 (en) Display device
US20220320457A1 (en) Display device
CN114628445A (zh) 显示装置以及显示装置的制造方法
TW202329275A (zh) 連接結構以及電子裝置
JP2024055647A (ja) 表示装置
CN115548070A (zh) 显示装置
CN114725127A (zh) 显示装置
KR20200058821A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant