WO2014112363A1 - スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 - Google Patents

スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 Download PDF

Info

Publication number
WO2014112363A1
WO2014112363A1 PCT/JP2014/000136 JP2014000136W WO2014112363A1 WO 2014112363 A1 WO2014112363 A1 WO 2014112363A1 JP 2014000136 W JP2014000136 W JP 2014000136W WO 2014112363 A1 WO2014112363 A1 WO 2014112363A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
sputtering
target
Prior art date
Application number
PCT/JP2014/000136
Other languages
English (en)
French (fr)
Inventor
望 但馬
一晃 江端
Original Assignee
出光興産株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 出光興産株式会社 filed Critical 出光興産株式会社
Priority to JP2014557400A priority Critical patent/JP6141332B2/ja
Publication of WO2014112363A1 publication Critical patent/WO2014112363A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Definitions

  • the present invention relates to a sputtering target for producing an oxide thin film such as an oxide semiconductor or a transparent conductive film, a thin film produced using the target, a thin film transistor including the thin film, and a method for producing them.
  • TFTs thin film transistors
  • LCD liquid crystal display devices
  • EL electroluminescence display devices
  • FED field emission displays
  • a silicon semiconductor compound As a material for a semiconductor layer (channel layer) which is a main member of a field effect transistor, a silicon semiconductor compound is most widely used.
  • a silicon single crystal is used for a high-frequency amplifying element or an integrated circuit element that requires high-speed operation.
  • an amorphous silicon semiconductor (amorphous silicon) is used for a liquid crystal driving element or the like because of a demand for a large area.
  • an amorphous silicon thin film can be formed at a relatively low temperature, its switching speed is slower than that of a crystalline thin film, so when used as a switching element for driving a display device, it may not be able to follow the display of high-speed movies. is there.
  • amorphous silicon having a mobility of 0.5 to 1 cm 2 / Vs could be used, but when the resolution is SXGA, UXGA, QXGA or higher, 2 cm 2 / Mobility greater than Vs is required.
  • the driving frequency is increased in order to improve the image quality, higher mobility is required.
  • the crystalline silicon-based thin film has a high mobility, there are problems such as requiring a large amount of energy and the number of processes for manufacturing, and a problem that it is difficult to increase the area. For example, when annealing a silicon-based thin film, laser annealing using a high temperature of 800 ° C. or higher and expensive equipment is necessary. In addition, since the crystalline silicon-based thin film is normally limited to the top gate configuration of the TFT, the cost reduction such as reduction of the number of masks is difficult.
  • an oxide semiconductor thin film is manufactured by sputtering using a target (sputtering target) made of an oxide sintered body.
  • Patent Documents 1, 2, and 3 a target made of a compound having a homologous crystal structure represented by general formulas In 2 Ga 2 ZnO 7 and InGaZnO 4 is known (Patent Documents 1, 2, and 3).
  • sintering density relative density
  • it is necessary to perform a reduction treatment at a high temperature after sintering. was there.
  • the characteristics and deposition rate of the obtained film change greatly, and abnormal discharge occurs due to InGaZnO 4 or In 2 Ga 2 ZnO 7 abnormally grown during sintering.
  • There were problems such as generation of particles at times. If abnormal discharge frequently occurs, the plasma discharge state becomes unstable, and stable film formation is not performed, which adversely affects the film characteristics.
  • Patent Document 4 a thin film transistor using an amorphous oxide semiconductor film that does not contain gallium and is made of indium oxide and zinc oxide has also been proposed.
  • Patent Document 4 a thin film transistor using an amorphous oxide semiconductor film that does not contain gallium and is made of indium oxide and zinc oxide has also been proposed.
  • Patent Document 4 there is a problem that the normally-off operation of the TFT cannot be realized unless the oxygen partial pressure during film formation is increased.
  • Patent Documents 5 and 6 a sputtering target for a protective layer of an optical information recording medium in which an additive element such as Ta, Y, or Si is added to an In 2 O 3 —SnO 2 —ZnO-based oxide containing tin oxide as a main component has been studied ( Patent Documents 5 and 6).
  • these targets are not for oxide semiconductors, and there are problems that aggregates of insulating materials are easily formed, resistance values are increased, and abnormal discharge is likely to occur.
  • JP-A-8-245220 JP 2007-73312 A International Publication No. 2009/084537 International Publication No. 2005/088726 International Publication No. 2005/0778152 International Publication No. 2005/078153
  • the present invention includes an oxide containing indium element (In), tin element (Sn), zinc element (Zn), and magnesium element (Mg), and can realize a TFT having high mobility and high reliability.
  • the aim is to provide a target.
  • an object of the present invention is to provide a sputtering target capable of manufacturing a TFT having high mobility and high reliability by a back channel etching method with high productivity.
  • the following sputtering target and the like are provided. 1. It consists of an oxide containing indium element (In), tin element (Sn), zinc element (Zn), and magnesium element (Mg), and is represented by In 2 O 3 (ZnO) m (m is 0.1 to 20). Sputtering target comprising a homologous structural compound and a spinel structural compound represented by Zn 2 SnO 4 . 2. 2. The sputtering target according to 1, wherein an atomic ratio of the indium element, tin element, zinc element and magnesium element satisfies the following formulas (1) to (4).
  • the oxide semiconductor thin film is formed by sequentially transporting the substrate to a position facing three or more targets arranged in parallel in the vacuum chamber at a predetermined interval, and from each AC power source to each target. In the case of alternately applying a negative potential and a positive potential, at least one of the outputs from the AC power supply is switched between two or more targets that are branched and connected while switching the target to which the potential is applied. 12.
  • 13. 13 The method for producing an oxide semiconductor thin film according to 12, wherein the AC power density of the AC power source is 3 W / cm 2 or more and 20 W / cm 2 or less.
  • 14 The method for producing an oxide semiconductor thin film according to 12 or 13, wherein the frequency of the AC power source is 10 kHz to 1 MHz.
  • a thin film transistor comprising the oxide semiconductor thin film according to any one of 15.5 to 7 as a channel layer. 16. 16.
  • a display device comprising the thin film transistor according to any one of 15 to 17.
  • a TFT having high mobility and high reliability including an oxide containing indium element (In), tin element (Sn), zinc element (Zn), and magnesium element (Mg).
  • a sputtering target can be provided. Further, it is possible to provide a sputtering target capable of manufacturing a TFT having high mobility and high reliability with high productivity by a back channel etching method.
  • Example 2 is an X-ray chart of a sintered body obtained in Example 1.
  • 3 is an X-ray chart of a sintered body obtained in Example 2.
  • 4 is an X-ray chart of a sintered body obtained in Example 3. It is a figure which shows the sputtering device used for one Embodiment of this invention.
  • the sputtering target of the present invention is composed of an oxide containing indium element (In), tin element (Sn), zinc element (Zn), and magnesium element (Mg), and In 2 O 3 (ZnO) m (m is 0). 1-20) and a spinel structure compound represented by Zn ­ 2 SnO 4 .
  • the presence or absence of the homologous structural compound and the spinel structural compound can be confirmed by X-ray diffraction.
  • the homologous structure is a crystal structure composed of a “natural superlattice” structure having a long period obtained by superposing several crystal layers of different substances.
  • the crystal period or the thickness of each thin film layer is about nanometers, depending on the combination of the chemical composition of each layer and the thickness of the layer, it differs from the properties of a single substance or a mixed crystal in which each layer is uniformly mixed.
  • Unique characteristics can be obtained.
  • the crystal structure of the homologous phase can be confirmed, for example, because the X-ray diffraction pattern of the powder obtained by pulverizing the target matches the crystal structure X-ray diffraction pattern of the homologous phase assumed from the composition ratio. Specifically, it can be confirmed from the coincidence with the crystal structure X-ray diffraction pattern of the homologous phase obtained from JCPDS (Joint Committee of Powder Diffraction Standards) card or ICSD (Inorganic Crystal Structure Database).
  • the spinel structure can be confirmed by observing the peak of the spinel structure compound as a result of X-ray diffraction measurement of the sputtering target.
  • the spinel structure is described in detail in “Introduction to West Solid Chemistry” (Kodansha Scientific). According to this, the spinel structure is as follows.
  • Spinel has a composition formula of AB 2 O 4 and is classified into a normal spinel structure, a reverse spinel structure, and an intermediate structure between the two when classified according to the coordination state of A ions and B ions.
  • the regular spinel has a structure in which A is filled in one-eighth of the tetrahedral gap of the solid face-centered lattice formed by O 2 ⁇ and B is filled in one-half of the octahedral gap.
  • the reverse spinel structure has a structure in which one-eighth of the tetrahedral gap is filled with B and half of the octahedral gap is filled with A and B. Generally, it is a cubic crystal, but some of the cubic crystals are distorted. Also included in the spinel structure compound are substituted solid solutions in which atoms and ions in the crystal structure are partially substituted with other atoms, and interstitial solid solutions in which other atoms are added to interstitial positions.
  • m is 0.1 to 20
  • ZnO zinc oxide
  • m is an integer, preferably 0.1 to 10, more preferably 0.5 to 7, and still more preferably 2 to 5.
  • the atomic ratio of each element preferably satisfies the following formulas (1) to (4).
  • 0.05 ⁇ In / (In + Sn + Zn + Mg) ⁇ 0.70 (1) 0.01 ⁇ Sn / (In + Sn + Zn + Mg) ⁇ 0.35
  • In the formula, In, Sn, Zn, and Mg each indicate an atomic ratio of each element in the sputtering target.
  • the concentration of In is preferably 0.05 ⁇ In / (In + Sn + Zn + Mg) ⁇ 0.70. More preferably, the amount of In element [In / (In + Sn + Zn + Mg)] is 0.10 to 0.60.
  • the Sn concentration is preferably 0.01 ⁇ Sn / (In + Sn + Zn + Mg) ⁇ 0.35.
  • the amount of Sn element [Sn / (In + Sn + Zn + Mg)] is more preferably 0.03 to 0.35, and further preferably 0.05 to 0.30.
  • the amount of Zn element is 0.01 or more, the target density is easily improved and the target resistance is also easily lowered.
  • the amount of Zn element is 0.90 or less, ZnO that causes abnormal discharge is difficult to deposit in the target.
  • the Zn concentration is preferably 0.01 ⁇ Zn / (In + Sn + Zn + Mg) ⁇ 0.90.
  • the amount of Zn element [Zn / (In + Sn + Zn + Mg)] is more preferably 0.03 to 0.85, and further preferably 0.05 to 0.80.
  • the amount of Mg element is 0.01 or more, the carrier concentration of a thin film manufactured using the target is not easily increased, and good semiconductor characteristics are easily exhibited.
  • the Mg concentration is preferably 0.01 ⁇ Mg / (In + Sn + Zn + Mg) ⁇ 0.30.
  • the amount of Mg element [Mg / (In + Sn + Zn + Mg)] is more preferably 0.02 to 0.27, and still more preferably 0.02 to 0.25.
  • the atomic ratio of each element contained in the sputtering target can be determined by quantitative analysis of the contained elements using an inductively coupled plasma emission spectrometer (ICP-AES). Specifically, when a solution sample is atomized with a nebulizer and introduced into an argon plasma (about 6000 to 8000 ° C.), the elements in the sample are excited by absorbing thermal energy, and orbital electrons have a high energy from the ground state. Move to the level orbit. These orbital electrons move to a lower energy level orbit in about 10 ⁇ 7 to 10 ⁇ 8 seconds. At this time, the energy difference is emitted as light to emit light. Since this light shows a wavelength (spectral line) unique to the element, the presence of the element can be confirmed by the presence or absence of the spectral line (qualitative analysis).
  • ICP-AES inductively coupled plasma emission spectrometer
  • the sample concentration can be obtained by comparing with a standard solution having a known concentration (quantitative analysis). After identifying the elements contained in the qualitative analysis, the content can be obtained by quantitative analysis, and the atomic ratio of each element can be obtained from the result.
  • the metal element contained in the sputtering target is substantially composed of In, Sn, Zn, and Mg, and may contain other inevitable impurities as long as the effects of the present invention are not impaired.
  • “substantially” means that the effect as a sputtering target is caused by the above In, Sn, Zn and Mg, or 95% by weight to 100% by weight (preferably 98% by weight) of the metal element of the sputtering target. Means 100% by weight or less), In, Sn, Zn and Mg.
  • the sputtering target of the present invention preferably has a relative density of 97% or more.
  • the relative density is preferably 97% or more.
  • the relative density is a density calculated relative to the theoretical density calculated from the weighted average.
  • the density calculated from the weighted average of the density of each raw material is the theoretical density, which is defined as 100%.
  • the target surface may be blackened or abnormal discharge may occur if the relative density is less than 97%.
  • the relative density is more preferably 98.5% or more, still more preferably 99% or more.
  • the relative density can be calculated from the measured density and the theoretical density measured by the Archimedes method.
  • the relative density is preferably 100% or less. If it is 100% or less, it becomes difficult for metal particles to be generated in the sintered body or to form a lower oxide, and it is not necessary to strictly adjust the oxygen supply amount during film formation.
  • the density can be adjusted by performing a post-treatment step such as a heat treatment operation under a reducing atmosphere.
  • a post-treatment step such as a heat treatment operation under a reducing atmosphere.
  • a reducing atmosphere an atmosphere of argon, nitrogen, hydrogen, or a mixed gas atmosphere thereof is used.
  • the sputtering target of the present invention preferably has a relative density of 97% or more and a bulk specific resistance of 10 m ⁇ cm or less. Thereby, when sputtering the sputtering target of this invention, generation
  • the sputtering target of the present invention can form a high-quality oxide semiconductor thin film efficiently, inexpensively and with energy saving.
  • a bulk specific resistance can be measured by the method as described in an Example, for example.
  • the maximum grain size of the crystal in the sputtering target of the present invention is desirably 8 ⁇ m or less. If the crystal has a particle size of 8 ⁇ m or less, nodules are hardly generated.
  • the cutting speed varies depending on the direction of the crystal plane, and irregularities are generated on the target surface.
  • the size of the unevenness depends on the crystal grain size present in the sputtering target. In the target having a large crystal grain size, the unevenness is increased, and it is considered that nodules are generated from the convex portion.
  • the maximum grain size of these sputtering target crystals is the center point (one place) of the circle and the center point and the peripheral part on two center lines orthogonal to the center point.
  • the central point (one location) and the intermediate point (4) between the central point and the corner on the diagonal of the quadrangle is measured, and the average value of the particle sizes of the maximum particles present in each of these five locations is To express.
  • the particle size is measured for the major axis of the crystal grains.
  • the crystal grains can be observed with a scanning electron microscope (SEM).
  • the manufacturing method of the sputtering target of the present invention includes the following two steps. (1) Step of mixing raw material compounds and molding to form a molded body (2) Step of sintering the molded body
  • the raw material compound is not particularly limited, and is a compound containing In, Sn, Zn and Mg, and the sintered body has the following atomic ratio.
  • a compound that can be used may be used.
  • the raw material is preferably a powder.
  • the raw material is preferably a mixed powder of indium oxide, tin oxide, zinc oxide and magnesium oxide.
  • a single metal is used as the raw material
  • a combination of indium oxide, tin oxide, zinc oxide and single Mg is used as the raw material powder
  • single Mg particles are present in the obtained sintered body, In some cases, metal particles on the surface of the target melt in the film and are not released from the target, and the composition of the obtained film and the composition of the sintered body may be greatly different.
  • the average particle diameter of the raw material powder is preferably 0.1 ⁇ m to 1.2 ⁇ m, more preferably 0.1 ⁇ m to 1.0 ⁇ m or less.
  • the average particle diameter of the raw material powder can be measured with a laser diffraction type particle size distribution apparatus or the like.
  • an oxide containing MgO powder having an average particle size of 0.1 ⁇ m to 1.2 ⁇ m is used as a raw material powder, and these are prepared at a ratio satisfying the above formulas (1) to (4).
  • the mixing and forming method in step (1) is not particularly limited, and can be performed using a known method.
  • an aqueous solvent is blended with a raw material powder containing a mixed powder of oxides containing indium oxide powder, tin oxide, zinc oxide and magnesium oxide powder, and the resulting slurry is mixed for 12 hours or more, followed by solid-liquid separation. ⁇ Dry and granulate, and then put this granulated product into a mold and mold it.
  • a wet or dry ball mill, vibration mill, bead mill, or the like can be used.
  • a bead mill mixing method is most preferable because the crushing efficiency of the agglomerates is high in a short time and the additive is well dispersed.
  • the mixing time by the ball mill is preferably 15 hours or longer, more preferably 19 hours or longer. This is because if the mixing time is insufficient, a high resistance compound such as MgO may be formed in the finally obtained sintered body.
  • the pulverization and mixing time by the bead mill varies depending on the size of the apparatus and the amount of slurry to be processed, but is appropriately adjusted so that the particle size distribution in the slurry is all uniform at 1 ⁇ m or less. Further, when mixing, it is preferable to add an arbitrary amount of a binder and mix them at the same time.
  • a binder polyvinyl alcohol, vinyl acetate, or the like can be used.
  • granulated powder is obtained from the raw material powder slurry.
  • rapid drying granulation it is preferable to perform rapid drying granulation.
  • a spray dryer is widely used as an apparatus for rapid drying granulation. Since specific drying conditions are determined by various conditions such as the slurry concentration of the slurry to be dried, the temperature of hot air used for drying, and the amount of air, it is necessary to obtain optimum conditions in advance.
  • the sedimentation speed varies depending on the specific gravity difference of the raw material powder, so that separation of In 2 O 3 powder, Sn 2 O 2 powder, ZnO powder and MgO powder occurs, and uniform granulated powder may not be obtained.
  • the granulated powder is usually molded by a die press or cold isostatic press (CIP) at a pressure of, for example, 1.2 ton / cm 2 or more to obtain a molded body.
  • CIP cold isostatic press
  • the obtained molded product can be sintered at a sintering temperature of 1200 to 1650 ° C. for 10 to 50 hours to obtain a sintered body.
  • the sintering temperature is preferably 1300 to 1600 ° C, more preferably 1350 to 1550 ° C, and still more preferably 1400 to 1500 ° C.
  • the sintering time is preferably 12 to 40 hours, more preferably 13 to 30 hours.
  • the sintering temperature is 1200 ° C. or higher and the sintering time is 10 hours or longer, zinc oxide or magnesium oxide is hardly formed inside the target, and an abnormal discharge hardly occurs.
  • the sintering temperature is 1650 ° C. or less and the sintering time is 50 hours or less, the increase in the average crystal grain size due to remarkable crystal grain growth, the generation of coarse pores, etc. are suppressed, and the strength of the sintered body is reduced. And abnormal discharge can be made difficult to occur.
  • the average rate of temperature rise in the temperature range of 300 to 500 ° C. is 2 ° C./min or less (preferably 0.05 to 1 ° C./min, more preferably 0.05 to 0.5 ° C./min).
  • Magnesium oxide is hygroscopic and dehydration occurs at 300 ° C or higher.
  • a pressure sintering method such as hot press, oxygen pressurization, hot isostatic pressurization and the like can be employed in addition to the atmospheric pressure sintering method.
  • a normal pressure sintering method from the viewpoints of reducing manufacturing cost, possibility of mass production, and easy production of a large sintered body.
  • the compact is sintered in an air atmosphere or an oxidizing gas atmosphere, preferably an oxidizing gas atmosphere.
  • the oxidizing gas atmosphere is preferably an oxygen gas atmosphere.
  • the oxygen gas atmosphere is preferably an atmosphere having an oxygen concentration of, for example, 10 to 100% by volume.
  • a sintered compact density can be made higher by introduce
  • a reduction process may be provided as necessary.
  • the reduction method include a method using a reducing gas, vacuum firing, or reduction using an inert gas.
  • a reducing gas hydrogen, methane, carbon monoxide, a mixed gas of these gases and oxygen, or the like can be used.
  • reduction treatment by firing in an inert gas nitrogen, argon, a mixed gas of these gases and oxygen, or the like can be used.
  • the temperature during the reduction treatment is usually 100 to 800 ° C., preferably 200 to 800 ° C.
  • the reduction treatment time is usually 0.01 to 10 hours, preferably 0.05 to 5 hours.
  • an aqueous solvent is blended with a raw material powder containing a mixed powder of indium oxide powder, tin oxide powder, zinc oxide powder and magnesium oxide powder, and the resulting slurry is mixed for 12 hours or more. Liquid separation, drying, and granulation are carried out, and then this granulated product is put into a mold and molded. Thereafter, the resulting molded product is heated in an oxygen atmosphere at a temperature rising rate of 300 ° C. to 500 ° C. at 2 ° C. / Minute or less, and a sintered body can be obtained by firing at 1200 to 1650 ° C. for 10 to 50 hours.
  • the sputtering target of the present invention can be obtained by processing the sintered body obtained above.
  • a sputtering target material can be obtained by cutting the sintered body into a shape suitable for mounting on a sputtering apparatus, and a sputtering target can be obtained by bonding the target material to a backing plate.
  • the sintered body is ground with, for example, a surface grinder to obtain a material having a surface roughness Ra of 0.5 ⁇ m or less.
  • the sputter surface of the target material may be further mirror-finished so that the average surface roughness Ra may be 1000 angstroms or less.
  • Mirror surface processing can be performed using a known polishing technique such as mechanical polishing, chemical polishing, mechanochemical polishing (a combination of mechanical polishing and chemical polishing). For example, polishing to # 2000 or more with a fixed abrasive polisher (polishing liquid: water), or lapping with loose abrasive lapping (abrasive: SiC paste, etc.), and then lapping by changing the abrasive to diamond paste Can be obtained.
  • a polishing method is not particularly limited.
  • the surface of the target material is preferably finished with a diamond grindstone of No. 200 to 10,000, and particularly preferably finished with a diamond grindstone of No. 400 to 5,000.
  • a diamond grindstone larger than No. 200 and smaller than No. 10,000 is used, the target material becomes difficult to break.
  • the target material has a surface roughness Ra of 0.5 ⁇ m or less and has a non-directional ground surface. If Ra is 0.5 ⁇ m or less and there is no directionality on the polished surface, abnormal discharge or particles are unlikely to occur.
  • Air blow or running water washing can be used for the cleaning treatment.
  • air blow it is possible to remove the foreign matter more effectively by suctioning with a dust collector from the opposite side of the nozzle.
  • ultrasonic cleaning and the like can also be performed.
  • This ultrasonic cleaning is effective by performing multiple oscillations at a frequency of 25 to 300 kHz.
  • the thickness of the target material is usually 2 to 20 mm, preferably 3 to 12 mm, particularly preferably 4 to 6 mm.
  • a sputtering target can be obtained by bonding the target material obtained as described above to a backing plate. Further, a plurality of target materials may be attached to one backing plate to substantially serve as one target.
  • the oxide semiconductor thin film of the present invention can be obtained by forming a film by a sputtering method using the above-described sputtering target of the present invention.
  • the oxide semiconductor thin film of the present invention is composed of indium, tin, zinc, magnesium, and oxygen, and usually has an atomic ratio of (1) to (4).
  • a DC sputtering method having a high deposition rate can be applied.
  • the sputtering target of the present invention can be applied to an RF sputtering method, an AC sputtering method, and a pulsed DC sputtering method in addition to the DC sputtering method, and enables sputtering without abnormal discharge.
  • the oxide semiconductor thin film can also be manufactured by a vapor deposition method, an ion plating method, a pulse laser vapor deposition method, or the like using the above sputtering target.
  • a vapor deposition method an ion plating method, a pulse laser vapor deposition method, or the like using the above sputtering target.
  • the sputtering gas atmosphere
  • a mixed gas of a rare gas such as argon and an oxidizing gas can be used.
  • the oxidizing gas include O 2 , CO 2 , O 3 , water vapor (H 2 O), and N 2 O.
  • the sputtering gas is preferably a mixed gas containing a rare gas and one or more selected from water vapor, oxygen gas, and nitrous oxide gas, and more preferably a mixed gas containing at least a rare gas and water vapor.
  • the carrier concentration of the oxide semiconductor thin film is usually 10 19 cm ⁇ 3 or less, preferably 10 13 to 10 18 cm ⁇ 3 , more preferably 10 14 to 10 18 cm ⁇ 3 , and particularly preferably 10 13 cm ⁇ 3. 15 to 10 18 cm ⁇ 3 .
  • the carrier concentration of the oxide layer is 10 19 cm ⁇ 3 or less, when a device such as a thin film transistor is formed, it is possible to prevent generation of leakage current and TFT characteristics becoming normally on. Further, when the carrier concentration is 10 13 cm ⁇ 3 or more, good characteristics as a TFT are easily exhibited.
  • the carrier concentration of the oxide semiconductor thin film can be measured by a Hall effect measurement method.
  • the oxygen partial pressure ratio during sputtering film formation is preferably 0.1% to 30%.
  • a thin film manufactured under a condition where the oxygen partial pressure ratio is 30% or more significantly reduces the carrier concentration, and the carrier concentration may be less than 10 13 cm ⁇ 3 .
  • the partial pressure ratio of water vapor (water molecules) contained in the sputtering gas (atmosphere) during oxide thin film deposition in the present invention is preferably 0.1 to 25%.
  • the partial pressure ratio of water in the atmosphere during sputtering is more preferably 0.7 to 13%, particularly preferably 1 to 6%.
  • the substrate temperature when forming a film by sputtering is preferably 25 to 120 ° C., more preferably 25 to 100 ° C., and particularly preferably 25 to 90 ° C.
  • the substrate temperature at the time of film formation is 120 ° C. or lower, the incorporation of oxygen or the like introduced at the time of film formation is difficult to decrease, and the carrier concentration of the thin film is easily reduced to 10 19 cm ⁇ 3 or lower even after heating.
  • the substrate temperature during film formation is higher than 25 ° C., the film density of the thin film is improved, and the mobility of the TFT is hardly lowered.
  • the oxide thin film obtained by sputtering is preferably further annealed by holding at 150 to 500 ° C. for 15 minutes to 5 hours.
  • the annealing temperature after film formation is more preferably 200 ° C. or higher and 450 ° C. or lower, and further preferably 250 ° C. or higher and 350 ° C. or lower.
  • the atmosphere during heating is not particularly limited, but from the viewpoint of carrier controllability, an air atmosphere or an oxygen circulation atmosphere is preferable.
  • a lamp annealing device, a laser annealing device, a thermal plasma device, a hot air heating device, a contact heating device, or the like can be used in the presence or absence of oxygen.
  • the distance between the target and the substrate at the time of sputtering is preferably 1 to 15 cm, more preferably 2 to 8 cm in the direction perpendicular to the film formation surface of the substrate. If this distance is 1 cm or more, the kinetic energy of the particles of the target constituent element that reaches the substrate does not become too large, so that in-plane distribution of film thickness and electrical characteristics is unlikely to occur. On the other hand, if the distance between the target and the substrate is 15 cm or less, the kinetic energy of the particles of the target constituent element that reaches the substrate does not become too small, the film density is unlikely to decrease, and good semiconductor characteristics are easily obtained. .
  • the oxide thin film is preferably formed by sputtering in an atmosphere having a magnetic field strength of 300 to 1500 gauss.
  • the magnetic field strength is 300 gauss or more, the plasma density can be increased, so that even a high resistance sputtering target can be sputtered without problems.
  • the film thickness and the electrical characteristics in the film can be easily controlled.
  • the pressure in the gas atmosphere is not particularly limited as long as the plasma can be stably discharged, but is preferably 0.1 to 3.0 Pa, more preferably 0.1 to 1.5 Pa. Particularly preferred is 0.1 to 1.0 Pa. If the sputtering pressure is 3.0 Pa or less, the mean free path of sputtered particles can be lengthened and the density of the thin film can be easily improved. Moreover, when the sputtering pressure is 0.1 Pa or more, it becomes easy to prevent the formation of microcrystals in the film during film formation.
  • the sputtering pressure refers to the total pressure in the system at the start of sputtering after introducing a rare gas such as argon, water vapor, oxygen gas or the like.
  • the oxide semiconductor thin film may be formed by AC sputtering as described below.
  • the substrate is sequentially transported to a position facing three or more targets arranged in parallel at a predetermined interval in the vacuum chamber, and negative and positive potentials are alternately applied to each target from an AC power source. Then, plasma is generated on the target to form a film on the substrate surface.
  • an oxide semiconductor thin film is formed by AC sputtering
  • sputtering is performed in an atmosphere of a mixed gas containing a rare gas and one or more selected from water vapor, oxygen gas, and nitrous oxide gas. It is particularly preferable to perform sputtering in an atmosphere of a mixed gas containing at least a rare gas and water vapor.
  • the AC sputtering apparatus described in Japanese Patent Laid-Open No. 2005-290550 includes a vacuum chamber, a substrate holder disposed inside the vacuum chamber, and a sputtering source disposed at a position facing the substrate holder. .
  • FIG. 4 shows a main part of the sputtering source of the AC sputtering apparatus.
  • the sputter source has a plurality of sputter units, each of which has plate-like targets 31a to 31f, and the surfaces to be sputtered of the targets 31a to 31f are sputter surfaces. It arrange
  • Each target 31a to 31f is formed in an elongated shape having a longitudinal direction, each target has the same shape, and edge portions (side surfaces) in the longitudinal direction of the sputtering surface are arranged in parallel with a predetermined interval therebetween. Therefore, the side surfaces of the adjacent targets 31a to 31f are parallel.
  • AC power supplies 17a to 17c are arranged outside the vacuum chamber, and one of the two terminals of each AC power supply 17a to 17c is connected to one of the two adjacent electrodes. The other terminal is connected to the other electrode.
  • Two terminals of each of the AC power supplies 17a to 17c output voltages of positive and negative different polarities, and the targets 31a to 31f are attached in close contact with the electrodes, so that the two adjacent targets 31a to 31f are adjacent to each other.
  • AC voltages having different polarities are applied from the AC power sources 17a to 17c. Therefore, when one of the targets 31a to 31f adjacent to each other is placed at a positive potential, the other is placed at a negative potential.
  • Magnetic field forming means 40a to 40f are disposed on the surface of the electrode opposite to the targets 31a to 31f.
  • Each of the magnetic field forming means 40a to 40f has an elongated ring-shaped magnet whose outer periphery is substantially equal to the outer periphery of the targets 31a to 31f, and a bar-shaped magnet shorter than the length of the ring-shaped magnet.
  • Each ring-shaped magnet is arranged in parallel with the longitudinal direction of the targets 31a to 31f at the position directly behind the corresponding one of the targets 31a to 31f. As described above, since the targets 31a to 31f are arranged in parallel at a predetermined interval, the ring magnets are also arranged at the same interval as the targets 31a to 31f.
  • the AC power density when an oxide target is used in AC sputtering is preferably 3 W / cm 2 or more and 20 W / cm 2 or less.
  • the power density is 3 W / cm 2 or more, the deposition rate can be increased, which is economical in production. It can prevent that a target breaks that it is 20 W / cm ⁇ 2 > or less.
  • a more preferable power density is 3 W / cm 2 to 15 W / cm 2 .
  • the frequency of AC sputtering is preferably in the range of 10 kHz to 1 MHz. By exceeding 10 kHz, the problem of noise hardly occurs. If it does not exceed 1 MHz, it is possible to prevent the plasma from spreading too much, and it is possible to prevent the sputtering from being performed at a position other than the desired target position and the uniformity to be lost.
  • a more preferable frequency of AC sputtering is 20 kHz to 500 kHz. What is necessary is just to select suitably the conditions at the time of sputtering other than the above from what was mentioned above.
  • the oxide semiconductor thin film of the present invention is insoluble in a phosphoric acid etching solution and is soluble in an oxalic acid etching solution.
  • the oxide thin film is etched by oxalic acid-based etching, and the electrode formed on the oxide thin film is formed with a phosphoric acid-based etching solution. And patterning can be performed.
  • the etching rate at 35 ° C. by the phosphoric acid etching solution is 10 nm / min or less, and the etching rate at 35 ° C. by the oxalic acid etching solution is 20 nm / min or more.
  • the etching rate is in the above range, the selectivity of the etching solution can be exhibited, and a TFT can be manufactured by back channel etching.
  • oxalic acid-based etching solution examples include ITO-06N (manufactured by Kanto Chemical Co., Inc.). Preferably, it contains 0.5 to 10 wt% oxalic acid. However, in addition to oxalic acid, carboxylic acid such as malonic acid, succinic acid, and acetic acid and other acids may be included, and oxalic acid is not necessarily included.
  • Examples of the phosphoric acid-based etching solution include PAN-based etching solutions containing phosphoric acid, acetic acid, and nitric acid.
  • the PAN-based etching solution is preferably in the range of 45 to 95 wt% phosphoric acid, 3 to 50 wt% acetic acid, and 0.5 to 5 wt% nitric acid.
  • the oxide semiconductor thin film of the present invention can be used for a thin film transistor, and can be particularly suitably used as a channel layer. If the thin-film transistor of this invention has the oxide semiconductor thin film of this invention demonstrated above as a channel layer, the element structure will not be specifically limited, Various well-known element structures are employable.
  • the thickness of the channel layer in the thin film transistor of the present invention is usually 10 to 300 nm, preferably 20 to 250 nm, more preferably 30 to 200 nm, still more preferably 35 to 120 nm, and particularly preferably 40 to 80 nm.
  • the thickness of the channel layer is 10 nm or more, the non-uniformity of the film thickness when the film is formed in a large area can be reduced, and the characteristics of the manufactured TFT can be prevented from becoming non-uniform in the plane.
  • the film thickness is 300 nm or less, the film formation time does not become too long, which is industrially advantageous.
  • the channel layer in the thin film transistor of the present invention is usually used in an N-type region, but a PN junction transistor or the like in combination with various P-type semiconductors such as a P-type Si-based semiconductor, a P-type oxide semiconductor, and a P-type organic semiconductor. It can be used for various semiconductor devices.
  • the field effect mobility of the thin film transistor of the present invention is preferably 10 cm 2 / Vs or more, more preferably 11 m 2 / Vs or more.
  • the thin film transistor of the present invention preferably includes a protective film on the channel layer.
  • the protective film in the thin film transistor of the present invention preferably contains at least SiN x . Since SiN x can form a dense film as compared with SiO 2 , it has an advantage of a high TFT deterioration suppressing effect. Note that x is an arbitrary number, and the stoichiometric ratio of SiN x may not be constant.
  • the protective film may be, for example, SiO 2 , Al 2 O 3 , Ta 2 O 5 , TiO 2 , MgO, ZrO 2 , CeO 2 , K 2 O, Li 2 O, Na 2 O, Rb 2 O, Sc 2 O 3 , Y 2 O 3 , HfO 2 , CaHfO 3 , PbTiO 3 , BaTa 2 O 6 , Sm 2 O 3 , SrTiO 3, or an oxide such as AlN can be included.
  • the oxide semiconductor thin film containing indium element (In) tin element (Sn), zinc element (Zn), and magnesium element (Mg) according to the present invention contains Mg element, so the reduction resistance by CVD process is improved.
  • the back channel side is not easily reduced by the process of forming the protective film, and SiN x can be used as the protective film.
  • the channel layer is preferably subjected to ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment or nitrous oxide plasma treatment.
  • ozone treatment oxygen plasma treatment, nitrogen dioxide plasma treatment or nitrous oxide plasma treatment.
  • Such treatment may be performed at any timing after the channel layer is formed and before the protective film is formed, but is preferably performed immediately before the protective film is formed. By performing such pretreatment, generation of oxygen defects in the channel layer can be suppressed.
  • the threshold voltage may shift and the reliability of the TFT may be reduced.
  • a thin film transistor usually includes a substrate, a gate electrode, a gate insulating layer, an organic semiconductor layer (channel layer), a source electrode, and a drain electrode.
  • the channel layer is as described above, and a known material can be used for the substrate.
  • the material for forming the gate insulating film in the thin film transistor of the present invention is not particularly limited, and a commonly used material can be arbitrarily selected. Specifically, for example, SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, TiO 2, MgO, ZrO 2, CeO 2, K 2 O, Li 2 O, Na 2 O, Rb 2 O, Compounds such as Sc 2 O 3 , Y 2 O 3 , HfO 2 , CaHfO 3 , PbTiO 3 , BaTa 2 O 6 , SrTiO 3 , Sm 2 O 3 , and AlN can be used.
  • SiO 2 , SiN x , Al 2 O 3 , Y 2 O 3 , HfO 2 and CaHfO 3 are preferable, and SiO 2 , SiN x , HfO 2 and Al 2 O 3 are more preferable.
  • the gate insulating film can be formed by, for example, a plasma CVD (Chemical Vapor Deposition) method.
  • a gate insulating film is formed by plasma CVD and a channel layer is formed on the gate insulating film, hydrogen in the gate insulating film may diffuse into the channel layer, leading to deterioration in channel layer quality and TFT reliability. is there.
  • the gate insulating film may be subjected to ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment or nitrous oxide plasma treatment before forming the channel layer. preferable. By performing such pretreatment, it is possible to prevent deterioration of the channel layer film quality and TFT reliability.
  • the gate insulating film may have a structure in which two or more insulating films made of different materials are stacked.
  • the gate insulating film may be crystalline, polycrystalline, or amorphous, but is preferably polycrystalline or amorphous that can be easily manufactured industrially.
  • each of the drain electrode, the source electrode, and the gate electrode in the thin film transistor of the present invention there are no particular limitations on the material for forming each of the drain electrode, the source electrode, and the gate electrode in the thin film transistor of the present invention, and a commonly used material can be arbitrarily selected.
  • transparent electrodes such as indium tin oxide (ITO), indium zinc oxide, ZnO, SnO 2 , metal electrodes such as Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, Ta, or these An alloy metal electrode can be used.
  • the thin film transistor of the present invention can be manufactured by back channel etching without forming an etching stopper on the oxide thin film which is an active layer by utilizing the etching solution selectivity of the oxide thin film.
  • Thin-film transistors using an active layer of a normal oxide semiconductor thin film such as an IGZO system prevent etching on the oxide semiconductor thin film because the oxide semiconductor thin film is also etched against the etchant used to etch the electrodes.
  • a normal oxide semiconductor thin film such as an IGZO system
  • Productivity has been reduced by including a step of forming an etching stopper.
  • the oxide semiconductor thin film of the present invention has a high productivity because it is not necessary to form an etching stopper by appropriately selecting an etching solution for patterning the semiconductor thin film and the electrode when a thin film transistor is manufactured. improves. That is, in the thin film transistor using the oxide semiconductor thin film of the present invention as the semiconductor active layer, the semiconductor thin film and the electrode are patterned using different etching solutions without stacking the etching stopper on the semiconductor thin film, and the electrode is patterned. In this case, it can be manufactured by a manufacturing method including a step in which the etching solution directly contacts the semiconductor thin film.
  • an etchable solution such as an oxalic acid-based etchant
  • an electrode indium zinc oxide, ZnO, SnO 2 or the like
  • Etching is possible for electrode materials such as transparent conductive oxides, metals such as Al, Ag, Cu, Cr, Ni, Mo, Ti, Ta, or alloys containing these, and for oxide semiconductor thin films Etching is difficult.
  • the semiconductor thin film is not etched even when the electrode etchant directly contacts the semiconductor thin film, so that it is not necessary to form an etching stopper.
  • the drain electrode, the source electrode, and the gate electrode may have a multilayer structure in which two or more different conductive layers are stacked.
  • a good conductor such as Al or Cu may be sandwiched with a metal having excellent adhesion such as Ti or Mo.
  • the thin film transistor of the present invention can be applied to various integrated circuits such as a field effect transistor, a logic circuit, a memory circuit, and a differential amplifier circuit. Further, in addition to the field effect transistor, it can be applied to an electrostatic induction transistor, a Schottky barrier transistor, a Schottky diode, and a resistance element.
  • a field effect transistor in addition to the field effect transistor, it can be applied to an electrostatic induction transistor, a Schottky barrier transistor, a Schottky diode, and a resistance element.
  • known structures such as a bottom gate, a bottom contact, and a top contact can be adopted without limitation.
  • the bottom gate structure is advantageous because high performance can be obtained as compared with thin film transistors of amorphous silicon or ZnO.
  • the bottom gate configuration is preferable because it is easy to reduce the number of masks at the time of manufacturing, and it is easy to reduce the manufacturing cost for uses such as a large display.
  • the thin film transistor of the present invention can be suitably used for a display device.
  • a channel etch type bottom gate thin film transistor is particularly preferable.
  • a channel-etched bottom gate thin film transistor has a small number of photomasks at the time of a photolithography process, and can produce a display panel at a low cost.
  • a channel-etched bottom gate structure and a top contact structure thin film transistor are particularly preferable because they have good characteristics such as mobility and are easily industrialized.
  • Examples 1 to 3 [Production of sintered body] The following oxide powder was used as a raw material powder.
  • the average particle diameter of the oxide powder was measured with a laser diffraction particle size distribution analyzer SALD-300V (manufactured by Shimadzu Corporation), and the median diameter D50 was used as the average particle diameter.
  • Indium oxide powder average particle size 0.98 ⁇ m
  • Tin oxide powder Average particle size 0.96 ⁇ m
  • Zinc oxide powder Average particle size 0.98 ⁇ m
  • Magnesium oxide powder Average particle size 0.98 ⁇ m
  • the above powder was weighed so as to have the atomic ratio (percentage) shown in Table 1, and was uniformly pulverized and mixed, and then added with a molding binder and granulated. Next, the raw material grains were uniformly filled in a mold and subjected to pressure molding with a cold press machine at a press pressure of 140 MPa.
  • the obtained molded body was sintered as follows. First, the compact was placed in a sintering furnace, and oxygen was introduced at a rate of 5 liters / minute per volume of 0.1 m 3 in the sintering furnace. Sintering was performed in this atmosphere under the conditions shown in Table 1 (heating rate of 300 to 500 ° C., sintering holding temperature, sintering time). The heating rate from 500 ° C. to 800 ° C. was 0.5 ° C./min, and the heating rate from 800 ° C. to the sintering holding temperature was 1 ° C./min.
  • the relative density of the obtained sintered body was calculated from the measured density and the theoretical density measured by the Archimedes method. It was confirmed that the sintered bodies of Examples 1 to 3 had a relative density of 97% or more. Further, the bulk specific resistance (conductivity) of the obtained sintered body was measured based on the four-probe method (JIS R 1637) using a resistivity meter (Made by Mitsubishi Chemical Corporation, Loresta). The results are shown in Table 1. As shown in Table 1, the bulk specific resistance of the sintered bodies of Examples 1 to 3 was 10 m ⁇ cm or less.
  • the X-ray diffraction charts of the sintered bodies obtained in Examples 1 to 3 are shown in FIGS.
  • a homologous structure of In 2 Zn 4 O 7 and a spinel structure of Zn 2 SnO 4 were observed.
  • the crystal structure can be confirmed with a JCPDS card or ICSD.
  • the homologous structure of In 2 Zn 4 O 7 is ICSD # 162451
  • the spinel structure of Zn 2 SnO 4 is JCPDS card no. 24-1470.
  • Examples 2 to 3 as shown in Table 1, a homologous structure of In 2 O 3 (ZnO) m and a spinel structure of Zn 2 SnO 4 were observed.
  • the homologous structure of In 2 Zn 7 O 10 is ICSD # 162453
  • the homologous structure of In 2 Zn 3 O 6 is ICSD # 162450
  • the spinel structure of Zn 2 SnO 4 is JCPDS card No. . 24-1470.
  • sputtering target The surfaces of the sintered bodies obtained in Examples 1 to 3 were ground with a surface grinder, the side edges were cut with a diamond cutter, and bonded to a backing plate to prepare sputtering targets each having a diameter of 4 inches. In addition, six targets each having a width of 200 mm, a length of 1700 mm, and a thickness of 10 mm were prepared for AC sputtering film formation.
  • the obtained sputtering target having a diameter of 4 inches was mounted on a DC sputtering apparatus, a mixed gas in which water vapor was added to argon gas at a partial pressure ratio of 2% as an atmosphere, a sputtering pressure of 0.4 Pa, a substrate temperature of room temperature, DC 10 kWh continuous sputtering was performed at an output of 400 W. Voltage fluctuations during sputtering were accumulated in a data logger, and the presence or absence of abnormal discharge was confirmed. The results are shown in Table 1.
  • the presence or absence of the abnormal discharge was performed by monitoring the voltage fluctuation and detecting the abnormal discharge.
  • the abnormal discharge was determined when the voltage fluctuation generated during the measurement time of 5 minutes was 10% or more of the steady voltage during the sputtering operation.
  • the steady-state voltage during sputtering operation varies by ⁇ 10% in 0.1 second, a micro arc, which is an abnormal discharge of the sputter discharge, has occurred, and the device yield may decrease, making it unsuitable for mass production. is there.
  • the sputtering conditions were a sputtering pressure of 0.4 Pa, a DC output of 100 W, and a substrate temperature of room temperature. Hydrogen gas was added to the atmospheric gas to promote the generation of nodules.
  • Nodules are measured after sputtering at a total of five points: the center point (one place) of the circular sputtering target and the center point (four places) between the center point and the peripheral part on two center lines orthogonal to the center point.
  • a method of measuring the number average of nodules having a major axis of 20 ⁇ m or more generated in a visual field of 9 mm 2 was adopted by observing the change of the target surface 50 times with a stereomicroscope. Table 1 shows the number of nodules generated.
  • Comparative Examples 1 and 2 Raw material powders were mixed at an atomic ratio (percentage) shown in Table 1, and a sintered body and a sputtering target were produced and evaluated in the same manner as in Example 1. The results are shown in Table 1.
  • Comparative Examples 1 and 2 the density was 90% or less, and the density was low. This is thought to be because the temperature rising rate from 300 ° C. to 500 ° C. was as high as 2.5 ° C./min or more, so that moisture absorbed by MgO was rapidly desorbed and a large number of pores were generated. In the sputtering target of Comparative Example 1, abnormal discharge occurred during sputtering, and nodules were observed on the target surface. Comparative Example 2 had high resistance and could not be discharged.
  • Examples 4-6 Manufacture of oxide semiconductor thin films
  • a 4-inch target having the composition shown in Table 2 produced in Examples 1 to 3 was mounted on a magnetron sputtering apparatus, and a slide glass (# 1737 manufactured by Corning) was mounted as a substrate.
  • An amorphous film having a thickness of 50 nm was formed on the slide glass by a DC magnetron sputtering method.
  • Ar gas, O 2 gas, and water vapor were introduced at a partial pressure ratio (%) shown in Table 2.
  • the sputtering conditions are as follows. -Substrate temperature: 25 ° C (however, Example 6 is 100 ° C) -Ultimate pressure: 8.5 ⁇ 10 ⁇ 5 Pa Atmospheric gas: Ar gas, O 2 gas, water vapor (see Table 2 for partial pressure ratio) ⁇ Sputtering pressure (total pressure): 0.4 Pa -Input power: DC100W ⁇ S (substrate) -T (target) distance: 70 mm
  • the crystal structure of the thin film formed on the glass substrate was examined using an X-ray diffraction (XRD) measuring device (Rigaku Ultimate-III).
  • XRD X-ray diffraction
  • Examples 4 to 6 the diffraction peak was not observed immediately after deposition of the thin film, and it was confirmed that the film was amorphous.
  • the measurement conditions of XRD are as follows.
  • the substrate on which the amorphous film was formed was heated in the atmosphere at the annealing temperature shown in Table 2 for the annealing time to form an oxide semiconductor film.
  • the substrate formed on this glass substrate was set as a ResiTest 8300 type (manufactured by Toyo Technica Co., Ltd.) using the Hall effect measurement element, and the Hall effect was evaluated at room temperature. ICP-AES analysis confirmed that the atomic ratio of each element contained in the oxide semiconductor thin film was the same as that of the sputtering target.
  • a conductive silicon substrate with a thermal oxide film having a thickness of 100 nm was used as the substrate.
  • the thermal oxide film functions as a gate insulating film, and the conductive silicon portion functions as a gate electrode.
  • a sputter film was formed on the gate insulating film to produce an amorphous thin film with a thickness of 50 nm.
  • OFPR # 800 manufactured by Tokyo Ohka Kogyo Co., Ltd.
  • pre-baking 80 ° C., 5 minutes
  • exposure were performed.
  • An oxide semiconductor thin film was immersed in ITO-06N (Kanto Chemical Co., Ltd.), an oxalic acid-based etching solution, at 35 ° C., and the etching rate was calculated from the immersion time and the film thickness before and after the immersion.
  • a PAN etching solution (phosphoric acid 91.4 wt%, nitric acid 3.3 wt%, acetic acid 5.3 wt%) is set to 35 ° C., and the oxide semiconductor thin film is immersed, and the immersion time is as follows: The etching rate was calculated from the film thickness before and after the immersion.
  • Vth is the gate voltage (Vg) when the drain current (Id) is 1 nA.
  • the transfer characteristics of the manufactured transistors were evaluated with a drain voltage (Vd) of 5 V and a gate voltage (Vg) of ⁇ 15 to 25 V. The results are shown in Table 2.
  • the field effect mobility ( ⁇ ) was calculated from the linear mobility and defined as the maximum value of Vg ⁇ .
  • Comparative Example 3 An oxide semiconductor thin film and a thin film transistor were produced and evaluated in the same manner as in Example 4 except that the 4-inch target produced in Comparative Example 1 was used. The film forming conditions, annealing conditions, and results are shown in Table 2.
  • Examples 7-9 Using the film forming apparatus disclosed in Japanese Patent Application Laid-Open No. 2005-290550, AC sputtering was performed on a 4-inch target having the composition shown in Table 3 manufactured in Examples 1 to 3, and a thin film transistor was manufactured. Deposition conditions and heating (annealing) conditions for the amorphous film are as shown in Table 3. A thin film transistor was fabricated and evaluated in the same manner as in Example 4 except that the source / drain patterning was performed by dry etching. The results are shown in Table 3. ICP-AES analysis confirmed that the atomic ratio of each element contained in the oxide thin film was the same as that of the sputtering target.
  • AC sputtering was performed using the apparatus shown in FIG.
  • Six targets 31a to 31f having a width of 200 mm, a length of 1700 mm, and a thickness of 10 mm produced in Examples 1 to 3 were arranged at intervals of 2 mm so that the length directions thereof were parallel as shown in FIG. .
  • the width of the magnetic field forming means 40a to 40f was 200 mm, which is the same as that of the targets 31a to 31f.
  • Ar which is a sputtering gas, and water vapor and / or O 2 were introduced into the system from the gas supply system.
  • Comparative Example 4 The oxide semiconductor thin film was prepared in the same manner as in Example 7 except that the sputtering conditions were changed to those shown in Table 3 using the six targets 200 mm wide, 1700 mm long and 10 mm thick produced in Comparative Example 1. A thin film transistor was fabricated and evaluated. The results are shown in Table 3. As shown in Table 3, it can be seen that the device of Comparative Example 4 has a field effect mobility of less than 10 cm 2 / Vs, which is significantly lower than that of Examples 7 to 9.
  • Examples 10-12 A TFT fabricated under the same conditions as in Examples 4 to 6 except that back channel etching with PAN (phosphoric acid 91.4 wt%, nitric acid 3.3 wt%, acetic acid 5.3 wt%) was used for Mo patterning.
  • PAN phosphoric acid 91.4 wt%, nitric acid 3.3 wt%, acetic acid 5.3 wt%
  • Table 4 The characteristic results are shown in Table 4. It can be seen that good TFT characteristics can also be obtained by back channel etching.
  • the sputtering target of the present invention can be used for production of oxide thin films such as oxide semiconductors and transparent conductive films.
  • the oxide thin film of the present invention can be used for a transparent electrode, a semiconductor layer of a thin film transistor, an oxide thin film layer, and the like.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びマグネシウム元素（Ｍｇ）を含有する酸化物からなり、Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍは０．１～２０）で表されるホモロガス構造化合物、及びＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含むスパッタリングターゲット。

Description

スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
　本発明は、酸化物半導体や透明導電膜等の酸化物薄膜作製用のスパッタリングターゲット、そのターゲットを用いて作製される薄膜、その薄膜を含む薄膜トランジスタ及びそれらの製造方法に関する。
　薄膜トランジスタ（ＴＦＴ）等の電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用されている電子デバイスである。なかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、ＴＦＴが多用されている。
　電界効果型トランジスタの主要部材である半導体層（チャネル層）の材料としては、シリコン半導体化合物が最も広く用いられている。一般に、高速動作が必要な高周波増幅素子や集積回路用素子等には、シリコン単結晶が用いられている。一方、液晶駆動用素子等には、大面積化の要求から非晶質性シリコン半導体（アモルファスシリコン）が用いられている。
　アモルファスシリコンの薄膜は、比較的低温で形成できるものの、結晶性の薄膜に比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。具体的に、解像度がＶＧＡである液晶テレビでは、移動度が０．５～１ｃｍ２／Ｖｓのアモルファスシリコンが使用可能であったが、解像度がＳＸＧＡ、ＵＸＧＡ、ＱＸＧＡあるいはそれ以上になると２ｃｍ２／Ｖｓ以上の移動度が要求される。また、画質を向上させるため駆動周波数を上げるとさらに高い移動度が必要となる。
　一方、結晶性のシリコン系薄膜は、移動度は高いものの、製造に際して多大なエネルギーと工程数を要する等の問題や、大面積化が困難という問題があった。例えば、シリコン系薄膜を結晶化する際に８００℃以上の高温や、高価な設備を使用するレーザーアニールが必要である。また、結晶性のシリコン系薄膜は、通常ＴＦＴの素子構成がトップゲート構成に限定されるため、マスク枚数の削減等コストダウンが困難であった。
　このような問題を解決するために、酸化インジウム、酸化亜鉛及び酸化ガリウムからなる酸化物半導体膜を使用した薄膜トランジスタが検討されている。一般に、酸化物半導体薄膜の作製は酸化物焼結体からなるターゲット（スパッタリングターゲット）を用いたスパッタリングで行われる。
　例えば、一般式Ｉｎ２Ｇａ２ＺｎＯ７、ＩｎＧａＺｎＯ４で表されるホモロガス結晶構造を示す化合物からなるターゲットが知られている（特許文献１、２及び３）。
　しかしながら、このターゲットでは焼結密度（相対密度）を上げるために、酸化性雰囲気で焼結する必要があるが、その場合、ターゲットの抵抗を下げるため、焼結後に高温での還元処理をする必要があった。また、ターゲットを長期間使用していると、得られた膜の特性や成膜速度が大きく変化する、焼結時に異常成長したＩｎＧａＺｎＯ４やＩｎ２Ｇａ２ＺｎＯ７による異常放電が起きる、成膜時にパーティクルの発生が多い等の問題があった。異常放電が頻繁に起きると、プラズマ放電状態が不安定となり、安定した成膜が行われず、膜特性に悪影響を及ぼす。
　一方、ガリウムを含まず、酸化インジウム及び酸化亜鉛からなる非晶質酸化物半導体膜を用いた薄膜トランジスタも提案されている（特許文献４）。
　しかしながら、成膜時の酸素分圧を高くしないとＴＦＴのノーマリーオフ動作を実現できないといった問題があった。
　また、酸化スズを主成分としたＩｎ２Ｏ３－ＳｎＯ２－ＺｎＯ系酸化物に、ＴａやＹ、Ｓｉといった添加元素を含む光情報記録媒体の保護層用のスパッタリングターゲットが検討されている（特許文献５及び６）。
　しかしながら、これらターゲットは酸化物半導体用ではなく、また、絶縁性物質の凝集体が形成され易く、抵抗値が高くなってしまうことや異常放電が起こり易いという問題があった。
特開平８－２４５２２０号公報 特開２００７－７３３１２号公報 国際公開第２００９／０８４５３７号公報 国際公開第２００５／０８８７２６号公報 国際公開第２００５／０７８１５２号公報 国際公開第２００５／０７８１５３号公報
　本発明は、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びマグネシウム元素（Ｍｇ）を含有する酸化物を含み、高い移動度と高い信頼性を有するＴＦＴを実現可能なスパッタリングターゲットを提供することを目的とする。
　さらに、本発明は、高い移動度と高い信頼性を有するＴＦＴをバックチャネルエッチング法によって高い生産性で製造することが可能なスパッタリングターゲットを提供することを目的とする。
[規則91に基づく訂正 17.02.2014]　
　本発明によれば、以下のスパッタリングターゲット等が提供される。
１．インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びマグネシウム元素（Ｍｇ）を含有する酸化物からなり、Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍは０．１～２０）で表されるホモロガス構造化合物、及びＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含むスパッタリングターゲット。
２．前記インジウム元素、スズ元素、亜鉛元素及びマグネシウム元素の原子比が、下記式（１）～（４）を満たす１に記載のスパッタリングターゲット。
０．０５≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．７０　（１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３５　（２）
０．０１≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．９０　（３）
０．０１≦Ｍｇ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３０　（４）
（式中、Ｉｎ、Ｓｎ、Ｚｎ及びＭｇは、それぞれ、スパッタリングターゲットにおける各元素の原子比を示す。）
３．相対密度が９７％以上であり、バルク比抵抗が１０ｍΩｃｍ以下である１又は２に記載のスパッタリングターゲット。
４．成形体を３００℃～５００℃の温度範囲において昇温速度２℃／分以下で昇温し、１２００℃～１６５０℃で前記成形体を１０～５０時間保持して焼結することを含む１～３のいずれかに記載のスパッタリングターゲットの製造方法。
５．１～３のいずれかに記載のスパッタリングターゲットを用いて、スパッタリング法により成膜してなる酸化物半導体薄膜。
６．リン酸系エッチング液に対して不溶であり、かつシュウ酸系エッチング液に対して可溶である５に記載の酸化物半導体薄膜。
７．前記リン酸系エッチング液による３５℃でのエッチング速度が１０ｎｍ／分以下であり、かつ前記シュウ酸エッチング液による３５℃でのエッチング速度が２０ｎｍ／分以上である６に記載の酸化物半導体薄膜。
８．水蒸気、酸素ガス及び亜酸化窒素ガスから選択される１以上と希ガスとを含有する混合気体の雰囲気下において、１～３のいずれかに記載のスパッタリングターゲットを用いてスパッタリング法で成膜する酸化物半導体薄膜の製造方法。
９．前記酸化物半導体薄膜の成膜を、少なくとも水蒸気と希ガスとを含有する混合気体の雰囲気下において行う８に記載の酸化物半導体薄膜の製造方法。
１０．前記混合気体中に含まれる水蒸気の割合が分圧比で０．１％～２５％である８又は９に記載の酸化物半導体薄膜の製造方法。
１１．前記混合気体中に含まれる酸素ガスの割合が分圧比で０．１％～３０％である８～１０のいずれかに記載の酸化物半導体薄膜の製造方法。
１２．前記酸化物半導体薄膜の成膜を、真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行う８～１１のいずれかに記載の酸化物半導体薄膜の製造方法。
１３．前記交流電源の交流パワー密度が３Ｗ／ｃｍ２以上、２０Ｗ／ｃｍ２以下である１２に記載の酸化物半導体薄膜の製造方法。
１４．前記交流電源の周波数が１０ｋＨｚ～１ＭＨｚである１２又は１３に記載の酸化物半導体薄膜の製造方法。
１５．５～７のいずれかに記載の酸化物半導体薄膜をチャネル層として有する薄膜トランジスタ。
１６．電界効果移動度が１０ｃｍ２／Ｖｓ以上である１５に記載の薄膜トランジスタ。
１７．５～７のいずれかに記載の酸化物半導体薄膜の上に、少なくともＳｉＮｘ（ｘは任意の数である）を含有する保護膜を有する薄膜トランジスタ。
１８．半導体活性層として、５～７のいずれかに記載された酸化物半導体薄膜を用いた薄膜トランジスタの製造方法であって、前記半導体薄膜上にエッチングストッパーを積層させずに、前記半導体薄膜と電極を異なるエッチング液を用いてパターニングし、電極をパターニングする際に直接エッチング液が前記半導体薄膜に接する工程を含む薄膜トランジスタを製造する方法。
１９．１５～１７のいずれかに記載の薄膜トランジスタを備える表示装置。
　本発明によれば、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びマグネシウム元素（Ｍｇ）を含有する酸化物を含み、高い移動度と高い信頼性を有するＴＦＴを実現可能なスパッタリングターゲットを提供できる。
　また、高い移動度と高い信頼性を有するＴＦＴをバックチャネルエッチング法によって高い生産性で製造することが可能なスパッタリングターゲットを提供できる。
実施例１で得た焼結体のＸ線チャートである。 実施例２で得た焼結体のＸ線チャートである。 実施例３で得た焼結体のＸ線チャートである。 本発明の一実施形態に用いるスパッタリング装置を示す図である。
　以下、本発明のスパッタリングターゲット、酸化物薄膜、薄膜トランジスタ、表示装置及びこれらの製造方法について詳細に説明するが、本発明は下記実施態様及び実施例に限定されるものではない。
　本発明のスパッタリングターゲットは、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びマグネシウム元素（Ｍｇ）を含有する酸化物からなり、Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍは０．１～２０）で表されるホモロガス構造化合物、及びＺｎ­２ＳｎＯ４で表されるスピネル構造化合物を含む。
　ホモロガス構造化合物及びスピネル構造化合物は、Ｘ線回折によりその存在の有無を確認することができる。
　ホモロガス構造とは、異なる物質の結晶層を何層か重ね合わせた長周期を有する「自然超格子」構造から成る結晶構造である。結晶周期ないし各薄膜層の厚さが、ナノメートル程度の場合、これら各層の化学組成や層の厚さの組み合わせによって、単一の物質あるいは各層を均一に混ぜ合わせた混晶の性質とは異なる固有の特性が得られる。そして、ホモロガス相の結晶構造は、例えばターゲットを粉砕したパウダーにおけるＸ線回折パターンが、組成比から想定されるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認できる。具体的には、ＪＣＰＤＳ（Ｊｏｉｎｔ　Ｃｏｍｍｉｔｔｅｅ　ｏｆ　Ｐｏｗｄｅｒ　Ｄｉｆｆｒａｃｔｉｏｎ　Ｓｔａｎｄａｒｄｓ）カードやＩＣＳＤ（Ｉｎｏｒｇａｎｉｃ　Ｃｒｙｓｔａｌ　Ｓｔｒｕｃｔｕｒｅ　Ｄａｔａｂａｓｅ）から得られるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認することができる。
　スピネル構造であることは、スパッタリングターゲットをＸ線回折測定した結果、スピネル構造化合物のピークが観察されることにより確認できる。
　スピネル構造については、「ウエスト固体化学入門」（講談社サイエンティフィク）に詳細に記されており、それによればスピネル構造は以下のような構造である。
　スピネルはＡＢ２Ｏ４の組成式を有し、ＡイオンとＢイオンの配位状態によって分類すると、正スピネル構造、逆スピネル構造、両者の中間の構造に分けられる。
　正スピネルはＯ２－が形成する立体面心格子の四面体隙間の８分の１にＡが充填され、八面体隙間の２分の１にＢが充填された構造を有する。逆スピネル構造は、四面体隙間の８分の１にＢが充填され八面体隙間の２分の１にＡ及びＢが充填された構造を有する。一般的には立方晶であるが、中には立方晶が歪むものもある。
　また、結晶構造中の原子やイオンが一部他の原子で置換された置換型固溶体、他の原子が格子間位置に加えられた侵入型固溶体もスピネル構造化合物に含まれる。
　Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍは０．１～２０）で表されるホモロガス構造化合物を含むことにより、ターゲットの相対密度が向上しやすくなり、比抵抗も低下しやすくなり、異常放電がしにくいターゲットとすることができる。
　ｍは、例えば、整数であり、好ましくは、０．１～１０、より好ましくは、０．５～７、さらに好ましくは、２～５である。
[規則91に基づく訂正 17.02.2014]　
　また、Ｚｎ２ＳｎＯ４で表されるスピネル構造化合物を含むことにより、Ｍｇ元素が固溶して、Ｍｇの含有量が多くても、高抵抗なＭｇＯがターゲット中に生成することを防ぐことで、ターゲット抵抗を低くしやすくなり、異常放電を抑制しやすくなる。
　本発明のスパッタリングターゲットは、各元素の原子比が下記式（１）～（４）を満たすことが好ましい。
０．０５≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．７０　（１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３５　（２）
０．０１≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．９０　（３）
０．０１≦Ｍｇ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３０　（４）
（式中、Ｉｎ、Ｓｎ、Ｚｎ及びＭｇは、それぞれ、スパッタリングターゲットにおける各元素の原子比を示す。）
　上記式（１）において、Ｉｎ元素の量が０．０５以上だと、スパッタリングターゲットのバルク抵抗値が低くなりやすく、ＤＣスパッタリングがしやすくなる。
　一方、Ｉｎ元素の量が０．７０以下だと、そのターゲットを用いて作製した薄膜のキャリア濃度が高くなりすぎずに、半導体用薄膜として利用することができる。
　以上からＩｎの濃度は、０．０５≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．７０であることが好ましい。より好ましくは、Ｉｎ元素の量［Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）］が、０．１０～０．６０である。
　上記式（２）において、Ｓｎ元素の量が０．０１以上だと、ターゲットの密度が向上しやすくなり、スパッタリングターゲットのバルク抵抗値が低くしやすくなる。
　一方、Ｓｎ元素の量が０．３５以下だと、ターゲット中に異常放電の原因となるＳｎＯ２が析出しにくくなる。
　以上からＳｎの濃度は、０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３５であることが好ましい。
　Ｓｎ元素の量［Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）］は、より好ましくは０．０３～０．３５であり、さらに好ましくは、０．０５～０．３０である。
　上記式（３）において、Ｚｎ元素の量が０．０１以上だと、ターゲット密度が向上しやすくなり、またターゲット抵抗も低くしやすくなる。一方、Ｚｎ元素の量が０．９０以下だと、ターゲット中に異常放電の原因となるＺｎＯが析出しにくくなる。
　以上からＺｎの濃度は、０．０１≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．９０であることが好ましい。
　Ｚｎ元素の量［Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）］は、より好ましくは０．０３～０．８５であり、さらに好ましくは、０．０５～０．８０である。
　上記式（４）において、Ｍｇ元素の量が０．０１以上だと、そのターゲットを用いて作製した薄膜のキャリア濃度が高くなりにくく、良好な半導体特性を示しやすくなる。
　一方、Ｍｇ元素の量が０．３０以下だとＭｇＯが単独で現れることによる、ターゲットの高抵抗化が起りにくくなる。
　以上からＭｇの濃度は、０．０１≦Ｍｇ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３０であることが好ましい。
　Ｍｇ元素の量［Ｍｇ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）］は、より好ましくは０．０２～０．２７であり、さらに好ましくは、０．０２～０．２５である。
　スパッタリングターゲットに含まれる各元素の原子比は、誘導結合プラズマ発光分析装置（ＩＣＰ－ＡＥＳ）により、含有元素を定量分析して求めることができる。
　具体的には、溶液試料をネブライザーで霧状にして、アルゴンプラズマ（約６０００～８０００℃）に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は１０－７～１０－８秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長（スペクトル線）を示すため、スペクトル線の有無により元素の存在を確認できる（定性分析）。
　また、それぞれのスペクトル線の大きさ（発光強度）は試料中の元素数に比例するため、既知濃度の標準液と比較することで試料濃度を求めることができる（定量分析）。
　定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求めることができる。
　上記のように、スパッタリングターゲットに含有される金属元素は、実質的にＩｎ、Ｓｎ、Ｚｎ及びＭｇからなっており、本発明の効果を損なわない範囲で他に不可避不純物を含んでいてもよい。
　本発明において「実質的」とは、スパッタリングターゲットとしての効果が上記Ｉｎ、Ｓｎ、Ｚｎ及びＭｇに起因すること、又はスパッタリングターゲットの金属元素の９５重量％以上１００重量％以下（好ましくは９８重量％以上１００重量％以下）がＩｎ、Ｓｎ、Ｚｎ及びＭｇであることを意味する。
　本発明のスパッタリングターゲットは、好ましくは相対密度が９７％以上である。大型基板（１Ｇサイズ以上）にスパッタ出力を上げて酸化物半導体薄膜を成膜する場合は、相対密度が９７％以上であることが好ましい。相対密度とは、加重平均より算出した理論密度に対して相対的に算出した密度である。各原料の密度の加重平均より算出した密度が理論密度であり、これを１００％とする。
　相対密度が９７％以上であれば、安定したスパッタリング状態が保たれる。大型基板でスパッタ出力を上げて成膜する場合は、相対密度が９７％未満ではターゲット表面が黒化したり、異常放電が発生したりする場合がある。相対密度はより好ましくは９８．５％以上、さらに好ましくは９９％以上である。
　相対密度はアルキメデス法により測定した実測密度と理論密度とから算出できる。相対密度は、好ましくは１００％以下である。１００％以下であれば、金属粒子が焼結体に発生したり、低級酸化物が生成したりしにくくなり、成膜時の酸素供給量を厳密に調整しなくても済む。
　また、焼結後に、還元性雰囲気下での熱処理操作等の後処理工程等を行って密度を調整することもできる。還元性雰囲気は、アルゴン、窒素、水素等の雰囲気や、それらの混合気体雰囲気が用いられる。
　また、本発明のスパッタリングターゲットは、相対密度が９７％以上であり、かつバルク比抵抗が１０ｍΩｃｍ以下であることが好ましい。これにより、本発明のスパッタリングターゲットをスパッタリングする際には、異常放電の発生を抑制することができる。本発明のスパッタリングターゲットは、高品質の酸化物半導体薄膜を、効率的に、安価に、かつ省エネルギーで成膜することができる。
　バルク比抵抗は、例えば、実施例に記載の方法により測定することができる。
　本発明のスパッタリングターゲット中の結晶の最大粒径は８μｍ以下であることが望ましい。結晶が粒径８μｍ以下であれば、ノジュールが発生しにくくなる。
　スパッタによってターゲット表面が削られる場合、その削られる速度が結晶面の方向によって異なり、ターゲット表面に凹凸が発生する。この凹凸の大きさはスパッタリングターゲット中に存在する結晶粒径に依存している。大きい結晶粒径を有するターゲットでは、その凹凸が大きくなり、その凸部分よりノジュールが発生すると考えられる。
　これらのスパッタリングターゲットの結晶の最大粒径は、スパッタリングターゲットの形状が円形の場合、円の中心点（１箇所）と、その中心点で直交する２本の中心線上の中心点と周縁部との中間点（４箇所）の合計５箇所において、また、スパッタリングターゲットの形状が四角形の場合には、その中心点（１箇所）と、四角形の対角線上の中心点と角部との中間点（４箇所）の合計５箇所において１００μｍ四方の枠内で観察される最大径を有する粒子についてその最大径を測定し、これらの５箇所の枠内のそれぞれに存在する最大粒子の粒径の平均値で表す。粒径は、結晶粒の長径について測定する。結晶粒は走査型電子顕微鏡（ＳＥＭ）により観察することができる。
　本発明のスパッタリングターゲットの製造方法は以下の２工程を含む。
（１）原料化合物を混合し、成形して成形体とする工程
（２）上記成形体を焼結する工程
　以下、各工程について説明する。
（１）原料化合物を混合し、成形して成形体とする工程
　原料化合物は特に制限されず、Ｉｎ、Ｓｎ、Ｚｎ及びＭｇを含む化合物であり、焼結体が以下の原子比を有することができる化合物を用いればよい。
０．０５≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．７０　（１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３５　（２）
０．０１≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．９０　（３）
０．０１≦Ｍｇ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３０　（４）
（式中、Ｉｎ、Ｓｎ、Ｚｎ及びＭｇは、それぞれ、スパッタリングターゲットにおける各元素の原子比を示す。）
　例えば、酸化インジウム、酸化スズ、酸化亜鉛及び酸化マグネシウムの組合せ等が挙げられる。尚、原料は粉末であることが好ましい。
　原料は、酸化インジウム、酸化スズ、酸化亜鉛及び酸化マグネシウムの混合粉末であることが好ましい。
　原料に単体金属を用いた場合、例えば、酸化インジウム、酸化スズ、酸化亜鉛及び単体のＭｇの組み合わせを原料粉末として用いた場合、得られる焼結体中に単体のＭｇの粒が存在し、成膜中にターゲット表面の金属粒が溶融してターゲットから放出されないことがあり、得られる膜の組成と焼結体の組成が大きく異なってしまう場合がある。
　原料粉末の平均粒径は、好ましくは０．１μｍ～１．２μｍであり、より好ましくは０．１μｍ～１．０μｍ以下である。原料粉末の平均粒径はレーザー回折式粒度分布装置等で測定することができる。
　例えば、平均粒径が０．１μｍ～１．２μｍのＩｎ２Ｏ３粉末、平均粒径が０．１μｍ～１．２μｍのＳｎＯ２粉末、平均粒径が０．１μｍ～１．２μｍのＺｎＯ粉末及び平均粒径が０．１μｍ～１．２μｍのＭｇＯ粉末を含んだ酸化物を原料粉末とし、これらを、上記式（１）～（４）を満たす割合で調合する。
　工程（１）の混合、成形方法は特に限定されず、公知の方法を用いて行うことができる。例えば、酸化インジウム粉、酸化スズ、酸化亜鉛及び酸化マグネシウム粉を含んだ酸化物の混合粉を含む原料粉末に、水系溶媒を配合し、得られたスラリーを１２時間以上混合した後、固液分離・乾燥・造粒し、引き続き、この造粒物を型枠に入れて成形する。
　混合については、湿式又は乾式によるボールミル、振動ミル、ビーズミル等を用いることができる。均一で微細な結晶粒及び空孔を得るには、短時間で凝集体の解砕効率が高く、添加物の分散状態も良好となるビーズミル混合法が最も好ましい。
　ボールミルによる混合時間は、好ましくは１５時間以上、より好ましくは１９時間以上とする。混合時間が不足すると最終的に得られる焼結体中にＭｇＯ等の高抵抗の化合物が生成するおそれがあるからである。
　ビーズミルによる粉砕、混合時間は、装置の大きさ、処理するスラリー量によって異なるが、スラリー中の粒度分布がすべて１μｍ以下と均一になるように適宜調整する。
　また、混合する際にはバインダーを任意量だけ添加し、同時に混合を行うと好ましい。バインダーには、ポリビニルアルコール、酢酸ビニル等を用いることができる。
　次に、原料粉末スラリーから造粒粉を得る。造粒に際しては、急速乾燥造粒を行うことが好ましい。急速乾燥造粒するための装置としては、スプレードライヤが広く用いられている。具体的な乾燥条件は、乾燥するスラリーのスラリー濃度、乾燥に用いる熱風温度、風量等の諸条件により決定されるため、実施に際しては、予め最適条件を求めておくことが必要となる。
　自然乾燥を行うと、原料粉末の比重差によって沈降速度が異なるため、Ｉｎ２Ｏ３粉末、Ｓｎ２Ｏ２粉末、ＺｎＯ粉末及びＭｇＯ粉末の分離が起こり、均一な造粒粉が得られなくなるおそれがある。
　造粒粉に対して、通常、金型プレス又は冷間静水圧プレス（ＣＩＰ）により、例えば１．２ｔｏｎ／ｃｍ２以上の圧力で成形を施して成形体を得る。
（２）成形体を焼結する工程
　得られた成形物を１２００～１６５０℃の焼結温度で１０～５０時間焼結して焼結体を得ることができる。
　焼結温度は好ましくは１３００～１６００℃、より好ましくは１３５０～１５５０℃、さらに好ましくは１４００～１５００℃である。焼結時間は好ましくは１２～４０時間、より好ましくは１３～３０時間である。
　焼結温度が１２００℃以上であり、焼結時間が１０時間以上であると、酸化亜鉛や酸化マグネシウムがターゲット内部に形成されにくく、異常放電が起こりにくいターゲットとすることができる。一方、焼結温度が１６５０℃以下で焼結時間が５０時間以下であれば、著しい結晶粒成長による平均結晶粒径の増大や、粗大空孔の発生等が抑えられ、焼結体強度の低下や異常放電が起こりにくくすることができる。
　また、成形体を前述の焼結温度まで昇温する過程で、３００～５００℃の温度範囲における平均昇温速度は２℃／分以下（好ましくは０．０５～１℃／分、より好ましくは、０．０５～０．５℃／分）である。
　酸化マグネシウムは吸湿性があり３００℃以上で脱水反応が起こる。３００～５００℃の温度範囲における平均昇温速度を２℃／分以下にすることで、急激な脱水反応が起こるのを防ぐことができ、ポアができにくいターゲットとすることができる。
　本発明で用いる焼結方法としては、常圧焼結法の他、ホットプレス、酸素加圧、熱間等方圧加圧等の加圧焼結法も採用することができる。但し、製造コストの低減、大量生産の可能性、容易に大型の焼結体を製造できるといった観点から、常圧焼結法を採用することが好ましい。
　常圧焼結法では、成形体を大気雰囲気、又は酸化性ガス雰囲気、好ましくは酸化性ガス雰囲気にて焼結する。酸化性ガス雰囲気とは、好ましくは酸素ガス雰囲気である。酸素ガス雰囲気は、酸素濃度が、例えば１０～１００体積％の雰囲気であることが好ましい。本発明のスパッタリングターゲットの製造方法においては、昇温過程にて酸素ガス雰囲気を導入することで、焼結体密度をより高くすることができる。
　上記焼結工程で得られた焼結体のバルク抵抗をターゲット全体で均一化するために、必要に応じて還元工程を設けてもよい。
　還元方法としては、例えば、還元性ガスによる方法や真空焼成又は不活性ガスによる還元等が挙げられる。還元性ガスによる還元処理の場合、水素、メタン、一酸化炭素、又はこれらのガスと酸素との混合ガス等を用いることができる。不活性ガス中での焼成による還元処理の場合、窒素、アルゴン、又はこれらのガスと酸素との混合ガス等を用いることができる。
　還元処理時の温度は、通常１００～８００℃、好ましくは２００～８００℃である。また、還元処理の時間は、通常０．０１～１０時間、好ましくは０．０５～５時間である。
　以上をまとめると、例えば、酸化インジウム粉と酸化スズ粉と酸化亜鉛粉及び酸化マグネシウム粉の混合粉を含む原料粉末に、水系溶媒を配合し、得られたスラリーを１２時間以上混合した後、固液分離・乾燥・造粒し、引き続き、この造粒物を型枠に入れて成形し、その後、得られた成形物を酸素雰囲気中、３００～５００℃の温度範囲における昇温速度を２℃／分以下とし、１２００～１６５０℃で１０～５０時間焼成することで焼結体を得ることができる。
　上記で得られた焼結体を加工することにより本発明のスパッタリングターゲットとすることができる。具体的には、焼結体をスパッタリング装置への装着に適した形状に切削加工することでスパッタリングターゲット素材とし、該ターゲット素材をバッキングプレートに接着することでスパッタリングターゲットとすることができる。
　焼結体をターゲット素材とするには、焼結体を、例えば平面研削盤で研削して表面粗さＲａが０．５μｍ以下の素材とする。ここで、さらにターゲット素材のスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００オングストローム以下としてもよい。
　鏡面加工（研磨）は、機械的な研磨、化学研磨、メカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液：水）で＃２０００以上にポリッシングしたり、又は遊離砥粒ラップ（研磨材：ＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングしたりすることによって得ることができる。このような研磨方法には特に制限はない。
　ターゲット素材の表面は２００～１０，０００番のダイヤモンド砥石により仕上げを行うことが好ましく、４００～５，０００番のダイヤモンド砥石により仕上げを行うことが特に好ましい。２００番より大きく、１０，０００番より小さいダイヤモンド砥石を使用するとターゲット素材が割れにくくなる。
　ターゲット素材の表面粗さＲａが０．５μｍ以下であり、方向性のない研削面を備えていることが好ましい。Ｒａが０．５μｍ以下であり研磨面に方向性がなければ、異常放電が起きたり、パーティクルが発生したりしにくくなる。
　次に、得られたターゲット素材を清浄処理する。清浄処理にはエアーブロー又は流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。
　尚、以上のエアーブローや流水洗浄では限界があるので、さらに超音波洗浄等を行なうこともできる。この超音波洗浄は周波数２５～３００ｋＨｚの間で多重発振させて行なう方法が有効である。例えば周波数２５～３００ｋＨｚの間で、２５ｋＨｚ刻みに１２種類の周波数を多重発振させて超音波洗浄を行なうのが好ましい。
　ターゲット素材の厚みは通常２～２０ｍｍ、好ましくは３～１２ｍｍ、特に好ましくは４～６ｍｍである。
　上記のようにして得られたターゲット素材をバッキングプレートへボンディングすることによって、スパッタリングターゲットを得ることができる。また、複数のターゲット素材を１つのバッキングプレートに取り付け、実質１つのターゲットとしてもよい。
　本発明の酸化物半導体薄膜は、上記説明した本発明のスパッタリングターゲットを用いて、スパッタリング法により成膜することにより得られる。
　本発明の酸化物半導体薄膜は、インジウム、スズ、亜鉛、マグネシウム、酸素からなり、通常、原子比は（１）～（４）のとおりである
０．０５≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．７０　（１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３５　（２）
０．０１≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．９０　（３）
０．０１≦Ｍｇ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３０　（４）
（式中、Ｉｎ、Ｓｎ、Ｚｎ及びＭｇは、それぞれ、酸化物半導体薄膜における各元素の原子比を示す。）
　上記式（１）において、Ｉｎ元素の量が０．０５以上であると、成膜した膜をＴＦＴのチャネル層に適用したときに移動度が向上しやすくなる。一方、Ｉｎ元素の量が０．７０以下であると、成膜した膜をＴＦＴのチャネル層に適用したときに、ノーマリーオンの特性になりにくく、ＴＦＴとして良好な特性を示しやすくなる。
　上記式（２）において、Ｓｎ元素の量が０．０１以上であると、得られる薄膜がウェットエッチャントに対する溶解速度が速くなりすぎずに、ウェットエッチングしやすくなる。一方、Ｓｎ元素の量が０．３５以下だと、ウェットエッチング後でも残渣が残りにくくなる。
　上記式（３）において、Ｚｎ元素の量が０．０１以上だと、得られる膜が非晶質膜として安定しやすくなる。一方、Ｚｎ元素の量が０．９０以下だと、得られる薄膜がウェットエッチャントに対する溶解速度が速くなりすぎずに、ウェットエッチングしやすくなる。
　上記式（４）において、Ｍｇ元素の量が０．０１以上だと、膜中のキャリア濃度が高くなりすぎずに、ＴＦＴ特性がノーマリーオンになってしまうことを防ぐことができる。一方、Ｍｇ元素の量が０．３０以下だと、移動度が低下しにくくなる。
　本発明のスパッタリングターゲットは、高い導電性を有することから成膜速度の速いＤＣスパッタリング法を適用することができる。
　本発明のスパッタリングターゲットは、上記ＤＣスパッタリング法に加えて、ＲＦスパッタリング法、ＡＣスパッタリング法、パルスＤＣスパッタリング法にも適用することができ、異常放電のないスパッタリングが可能である。
　酸化物半導体薄膜は、上記スパッタリングターゲットを用いて、蒸着法、イオンプレーティング法、パルスレーザー蒸着法等により作製することもできる。
　スパッタリングガス（雰囲気）としては、アルゴン等の希ガスと酸化性ガスとの混合ガスを用いることができる。酸化性ガスとはＯ２、ＣＯ２、Ｏ３、水蒸気（Ｈ２Ｏ）、Ｎ２Ｏ等が挙げられる。スパッタリングガスは、希ガスと、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる一種以上を含有する混合気体が好ましく、少なくとも希ガスと水蒸気を含有する混合気体であることがより好ましい。
　酸化物半導体薄膜のキャリア濃度は、通常１０１９ｃｍ―３以下であり、好ましくは１０１３～１０１８ｃｍ－３であり、さらに好ましくは１０１４～１０１８ｃｍ－３であり、特に好ましくは１０１５～１０１８ｃｍ－３である。
　酸化物層のキャリア濃度が１０１９ｃｍ－３以下であると、薄膜トランジスタ等の素子を構成した際に、漏れ電流の発生や、ＴＦＴ特性がノーマリーオンになってしまうことを防ぐことができる。さらに、キャリア濃度が１０１３ｃｍ－３以上であると、ＴＦＴとして良好な特性を示しやすくなる。
　酸化物半導体薄膜のキャリア濃度は、ホール効果測定方法により測定することが出来る。
　スパッタリング成膜時の酸素分圧比は０．１％～３０％とすることが好ましい。酸素分圧比が３０％以上の条件で作製した薄膜は、大幅にキャリア濃度が低減し、キャリア濃度が１０１３ｃｍ－３未満となるおそれがある。
　より好ましくは、０．１％～２０％である。
　本発明における酸化物薄膜堆積時のスパッタガス（雰囲気）に含まれる水蒸気（水分子）の分圧比、即ち、［水蒸気（Ｈ２Ｏ）］／（［水蒸気（Ｈ２Ｏ）］＋［希ガス］＋［その他のガス分子］）は、０．１～２５％であることが好ましい。
　また、水の分圧比が２５％以下であれば、膜密度の低下を防ぐことができ、Ｉｎの５ｓ軌道の重なりが小さくなることがないので、移動度の低下しにくくなる。スパッタリング時の雰囲気中の水の分圧比は０．７～１３％がより好ましく、１～６％が特に好ましい。
　スパッタリングにより成膜する際の基板温度は、２５～１２０℃であることが好ましく、さらに好ましくは２５～１００℃、特に好ましくは２５～９０℃である。成膜時の基板温度が１２０℃以下だと、成膜時に導入する酸素等の取り込みが減少しにくくなり、加熱後でも薄膜のキャリア濃度が１０１９ｃｍ－３以下にしやすくなる。また、成膜時の基板温度が２５℃よりも高いと薄膜の膜密度が向上し、ＴＦＴの移動度が低下しにくくなる。
　スパッタリングによって得られた酸化物薄膜を、さらに１５０～５００℃に１５分～５時間保持してアニール処理を施すことが好ましい。成膜後のアニール処理温度は２００℃以上４５０℃以下であることがより好ましく、２５０℃以上３５０℃以下であることがさらに好ましい。上記アニールを施すことにより、半導体特性が得られる。
　また、加熱時の雰囲気は、特に限定されるわけではないが、キャリア制御性の観点から、大気雰囲気、酸素流通雰囲気が好ましい。
　酸化物薄膜の後処理アニール工程においては、酸素の存在下又は不存在下でランプアニール装置、レーザーアニール装置、熱プラズマ装置、熱風加熱装置、接触加熱装置等を用いることができる。
　スパッタリング時におけるターゲットと基板との間の距離は、基板の成膜面に対して垂直方向に好ましくは１～１５ｃｍであり、さらに好ましくは２～８ｃｍである。この距離が１ｃｍ以上であれば、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなりすぎないために、膜厚や電気特性の面内分布が起こりにくくなる。一方、ターゲットと基板との間隔が１５ｃｍ以下であれば、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎずに、膜密度が低下しにくくなり、良好な半導体特性を得やすくなる。
　酸化物薄膜の成膜は、磁場強度が３００～１５００ガウスの雰囲気下でスパッタリングすることが望ましい。磁場強度が３００ガウス以上であると、プラズマ密度を高くすることができるため、高抵抗のスパッタリングターゲットであっても、問題なくスパッタリングができる。一方、１５００ガウス以下であると、膜厚及び膜中の電気特性が制御しやすくなる。
　気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１～３．０Ｐａであり、さらに好ましくは０．１～１．５Ｐａであり、特に好ましくは０．１～１．０Ｐａである。スパッタ圧力が３．０Ｐａ以下であれば、スパッタ粒子の平均自由工程を長くすることができ、薄膜の密度を向上させやすくなる。また、スパッタ圧力が０．１Ｐａ以上であると、成膜時に膜中に微結晶が生成するのを防ぎやすくなる。尚、スパッタ圧力とは、アルゴン等の希ガス、水蒸気、酸素ガス等を導入した後のスパッタ開始時の系内の全圧をいう。
　また、酸化物半導体薄膜の成膜を、次のような交流スパッタリングで行ってもよい。
　真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
　このとき、交流電源からの出力の少なくとも１つを、分岐して接続された２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う。即ち、上記交流電源からの出力の少なくとも１つを分岐して２枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
　尚、交流スパッタリングによって酸化物半導体薄膜を成膜する場合も、例えば、希ガスと、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる一以上とを含有する混合気体の雰囲気下においてスパッタリングを行うことが好ましく、少なくとも希ガスと水蒸気を含有する混合気体の雰囲気下においてスパッタリングを行うことが特に好ましい。
　ＡＣスパッタリングで成膜した場合、工業的に大面積均一性に優れた酸化物層が得られると共に、ターゲットの利用効率の向上が期待できる。
　また、１辺が１ｍを超える大面積基板にスパッタ成膜する場合には、たとえば特開２００５－２９０５５０号公報記載のような大面積生産用のＡＣスパッタ装置を使用することが好ましい。
　特開２００５－２９０５５０号公報記載のＡＣスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。図４にＡＣスパッタ装置のスパッタ源の要部を示す。スパッタ源は、複数のスパッタ部を有し、板状のターゲット３１ａ～３１ｆをそれぞれ有し、各ターゲット３１ａ～３１ｆのスパッタされる面をスパッタ面とすると、各スパッタ部はスパッタ面が同じ平面上に位置するように配置される。各ターゲット３１ａ～３１ｆは長手方向を有する細長に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分（側面）が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット３１ａ～３１ｆの側面は平行になる。
　真空槽の外部には、交流電源１７ａ～１７ｃが配置されており、各交流電源１７ａ～１７ｃの二つの端子のうち、一方の端子は隣接する二つの電極のうちの一方の電極に接続され、他方の端子は他方の電極に接続されている。各交流電源１７ａ～１７ｃの２つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット３１ａ～３１ｆは電極に密着して取り付けられているので、隣接する２つのターゲット３１ａ～３１ｆには互いに異なる極性の交流電圧が交流電源１７ａ～１７ｃから印加される。従って、互いに隣接するターゲット３１ａ～３１ｆのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。
　電極のターゲット３１ａ～３１ｆとは反対側の面には磁界形成手段４０ａ～４０ｆが配置されている。各磁界形成手段４０ａ～４０ｆは、外周がターゲット３１ａ～３１ｆの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。
　各リング状磁石は、対応する１個のターゲット３１ａ～３１ｆの真裏位置で、ターゲット３１ａ～３１ｆの長手方向に対して平行に配置されている。上述したように、ターゲット３１ａ～３１ｆは所定間隔を空けて平行配置されているので、リング状磁石もターゲット３１ａ～３１ｆと同じ間隔を空けて配置されている。
　ＡＣスパッタで、酸化物ターゲットを用いる場合の交流パワー密度は、３Ｗ／ｃｍ２以上、２０Ｗ／ｃｍ２以下が好ましい。パワー密度が３Ｗ／ｃｍ２以上であると、成膜速度を速くすることができ、生産上経済的である。２０Ｗ／ｃｍ２以下であると、ターゲットが破損するのを防ぐことができる。より好ましいパワー密度は３Ｗ／ｃｍ２～１５Ｗ／ｃｍ２である。
　ＡＣスパッタの周波数は１０ｋＨｚ～１ＭＨｚの範囲が好ましい。１０ｋＨｚを上回ることで、騒音の問題が発生しにくくなる。１ＭＨｚを超えないと、プラズマが広がりすぎるのを防止し、所望のターゲット位置以外でスパッタが行われ、均一性が損なわれることを防ぐことができる。より好ましいＡＣスパッタの周波数は２０ｋＨｚ～５００ｋＨｚである。
　上記以外のスパッタリング時の条件等は、上述したものから適宜選択すればよい。
　本発明酸化物半導体薄膜は、リン酸系エッチング液に対して不溶であり、かつ、シュウ酸系エッチング液に対して可溶である。このように、エッチング液に対して、選択性を有することにより、シュウ酸系エッチングによって酸化物薄膜のエッチングを行い、さらに、この酸化物薄膜状上に形成した電極を、リン酸系エッチング液を用いてパターニングすることが可能となる。
　好ましくは、前記リン酸系エッチング液による３５℃におけるエッチング速度が１０ｎｍ／分以下であり、かつ、前記シュウ酸系エッチング液による３５℃におけるエッチング速度が２０ｎｍ／分以上であるとよい。エッチング速度が上記の範囲にあることで、エッチング液の選択性を発揮することができ、バックチャネルエッチングによるＴＦＴの作製が可能となる。
　シュウ酸系エッチング液としては、ＩＴＯ－０６Ｎ（関東化学（株）製）が挙げられる。好ましくは、シュウ酸を０．５～１０ｗｔ％含むものがよい。但し、シュウ酸以外でも、マロン酸やコハク酸、酢酸等のカルボン酸やその他の酸を含んでいてもよく、必ずしもシュウ酸を含む必要はない。
　リン酸系エッチング液としては、例えば、リン酸、酢酸、硝酸を含むＰＡＮ系エッチング液が挙げられる。ＰＡＮ系エッチング液は、リン酸４５～９５ｗｔ％、酢酸３～５０ｗｔ％、硝酸０．５～５ｗｔ％の範囲にあるものが好ましい。
　本発明の酸化物半導体薄膜は、薄膜トランジスタに使用でき、特にチャネル層として好適に使用できる。
　本発明の薄膜トランジスタは、上記説明した本発明の酸化半導体物薄膜をチャネル層として有していれば、その素子構成は特に限定されず、公知の各種の素子構成を採用することができる。
　本発明の薄膜トランジスタにおけるチャネル層の膜厚は、通常１０～３００ｎｍ、好ましくは２０～２５０ｎｍ、より好ましくは３０～２００ｎｍ、さらに好ましくは３５～１２０ｎｍ、特に好ましくは４０～８０ｎｍである。チャネル層の膜厚が１０ｎｍ以上であると、大面積に成膜した際の膜厚の不均一性を低減でき、作製したＴＦＴの特性が面内で不均一になることを防ぐことができる。一方、膜厚が３００ｎｍ以下であれば、成膜時間が長くなりすぎずに工業的に有利となる。
　本発明の薄膜トランジスタにおけるチャネル層は、通常、Ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せてＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。
　本発明の薄膜トランジスタの電界効果移動度は、好ましくは１０ｃｍ２／Ｖｓ以上であり、より好ましくは１１ｍ２／Ｖｓ以上である。
　本発明の薄膜トランジスタは、上記チャネル層上に保護膜を備えることが好ましい。本発明の薄膜トランジスタにおける保護膜は、少なくともＳｉＮｘを含有することが好ましい。ＳｉＮｘはＳｉＯ２と比較して緻密な膜を形成できるため、ＴＦＴの劣化抑制効果が高いという利点を有する。
　尚、ｘは任意の数であり、ＳｉＮｘは化学量論比が一定でなくともよい。
　保護膜は、ＳｉＮｘの他に例えばＳｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ、ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＣａＨｆＯ３、ＰｂＴｉＯ３、ＢａＴａ２Ｏ６、Ｓｍ２Ｏ３、ＳｒＴｉＯ３又はＡｌＮ等の酸化物等を含むことができる。
　本発明のインジウム元素（Ｉｎ）スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びマグネシウム元素（Ｍｇ）を含有する酸化物半導体薄膜は、Ｍｇ元素を含有しているためＣＶＤプロセスによる耐還元性が向上し、保護膜を作製するプロセスによりバックチャネル側が還元されにくく、保護膜としてＳｉＮｘを用いることができる。
　保護膜を形成する前に、チャネル層に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような処理は、チャネル層を形成した後、保護膜を形成する前であれば、どのタイミングで行ってもよいが、保護膜を形成する直前に行うことが望ましい。このような前処理を行うことによって、チャネル層における酸素欠陥の発生を抑制することができる。
　また、ＴＦＴ駆動中に酸化物半導体膜中の水素が拡散すると、閾値電圧のシフトが起こりＴＦＴの信頼性が低下するおそれがある。チャネル層に対し、オゾン処理、酸素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことにより、薄膜構造中においてＩｎ－ＯＨの結合が安定化され酸化物半導体膜中の水素の拡散を抑制することができる。
　薄膜トランジスタは、通常、基板、ゲート電極、ゲート絶縁層、有機半導体層（チャネル層）、ソース電極及びドレイン電極を備える。チャネル層については上述した通りであり、基板については公知の材料を用いることができる。
　本発明の薄膜トランジスタにおけるゲート絶縁膜を形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ、ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＣａＨｆＯ３、ＰｂＴｉＯ３、ＢａＴａ２Ｏ６、ＳｒＴｉＯ３、Ｓｍ２Ｏ３、ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＣａＨｆＯ３であり、より好ましくはＳｉＯ２、ＳｉＮｘ、ＨｆＯ２、Ａｌ２Ｏ３である。
　ゲート絶縁膜は、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長）法により形成することができる。
　プラズマＣＶＤ法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やＴＦＴの信頼性低下を招くおそれがある。チャネル層の膜質低下やＴＦＴの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やＴＦＴの信頼性低下を防ぐことができる。
　尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよく、例えば、ＳｉＯ２でもＳｉＯｘでもよい。
　ゲート絶縁膜は、異なる材料からなる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。
　本発明の薄膜トランジスタにおけるドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ２等の透明電極や、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｔｉ、Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
　本発明の薄膜トランジスタは、酸化物薄膜のエッチング液選択性を利用して、活性層である酸化物薄膜上にエッチングストッパーを形成することなく、バックチャネルエッチングによって作製することができる。
　ＩＧＺＯ系等の通常の酸化物半導体薄膜を活性層に用いた薄膜トランジスタは、電極をエッチングする際のエッチング液に対して、酸化物半導体薄膜もエッチングされるため、酸化物半導体薄膜上にエッチングを防止するための、例えばＳｉＯｘ等のエッチングストッパーを形成することが必要である。エッチングストッパーを形成する工程を含むことで生産性が低下していた。
　しかし、本発明の酸化物半導体薄膜は、薄膜トランジスタを作製する際に、半導体薄膜と電極をパターニングする際のエッチング液を適切に選択することによって、エッチングストッパーを形成しなくて済むために生産性が向上する。
　即ち、半導体活性層として、本発明の酸化物半導体薄膜を用いた薄膜トランジスタは、半導体薄膜上にエッチングストッパーを積層させずに、半導体薄膜と電極を異なるエッチング液を用いてパターニングし、電極をパターニングする際に直接エッチング液が半導体薄膜に接する工程を含む製造方法により製造できる。
　具体的には、酸化物半導体薄膜パターニングする際に、シュウ酸系エッチング液等のエッチングが可能な溶液を用いる一方で、電極をパターニングする際には、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ２等の透明導電酸化物やＡｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ｔｉ、Ｔａ等の金属、又はこれらを含む合金等の電極材料に対してはエッチングが可能で、かつ酸化物半導体薄膜に対してはエッチングが困難である、例えばリン酸系エッチングを用いることで、電極のエッチング液が直接半導体薄膜に接触しても、半導体薄膜はエッチングさせることがないためにエッチングストッパーを形成する必要がなくなる。
　ドレイン電極、ソース電極及びゲート電極の各電極は、異なる２層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使用してもよい。
　本発明の薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。
　本発明の薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。
　特にボトムゲート構成が、アモルファスシリコンやＺｎＯの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
　本発明の薄膜トランジスタは、表示装置に好適に用いることができる。
　大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成及びトップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。
実施例１～３
［焼結体の製造］
　原料粉体として下記の酸化物粉末を使用した。尚、酸化物粉末の平均粒径はレーザー回折式粒度分布測定装置ＳＡＬＤ－３００Ｖ（島津製作所製）で測定し、平均粒径はメジアン径Ｄ５０を採用した。
酸化インジウム粉：平均粒径０．９８μｍ
酸化スズ粉：平均粒径０．９６μｍ
酸化亜鉛粉：平均粒径０．９８μｍ
酸化マグネシウム粉：平均粒径０．９８μｍ
　上記の粉体を、表１に示す原子比（百分率）になるように秤量し、均一に微粉砕混合後、成形用バインダーを加えて造粒した。次に、この原料粒を金型へ均一に充填し、コールドプレス機にてプレス圧１４０ＭＰａで加圧成形した。
　得られた成形体を以下のように焼結した。まず、焼結炉内に、成形体を載置し、この焼結炉内の容積０．１ｍ３当たり５リットル／分の割合で、酸素を流入した。この雰囲気中で、表１に記載の条件（３００～５００℃の昇温速度、焼結保持温度、焼結時間）で焼結を行った。尚、５００℃～８００℃の昇温速度は０．５℃／分、８００℃から焼結保持温度までの昇温速度は１℃／分とした。
　得られた焼結体の相対密度をアルキメデス法により測定した実測密度と理論密度とから算出した。実施例１～３の焼結体は相対密度９７％以上であることを確認した。
　また、得られた焼結体のバルク比抵抗（導電性）を抵抗率計（三菱化学（株）製、ロレスタ）を使用して四探針法（ＪＩＳ　Ｒ　１６３７）に基づき測定した。結果を表１に示す。表１に示すように実施例１～３の焼結体のバルク比抵抗は、１０ｍΩｃｍ以下であった。
［焼結体の分析］
　得られた焼結体についてＩＣＰ－ＡＥＳ分析を行い、表１に示す原子比であることを確認した。
　また、得られた焼結体についてＸ線回折測定装置（ＸＲＤ）により結晶構造を調べた。ＸＲＤの測定条件は以下のとおりである。
・装置：（株）リガク製Ｕｌｔｉｍａ－ＩＩＩ
・Ｘ線：Ｃｕ－Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
・２θ－θ反射法、連続スキャン（１．０°／分）
・サンプリング間隔：０．０２°
・スリット　ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ
　実施例１～３で得られた焼結体のＸ線回折チャートを図１～３に示す。チャートを分析した結果、実施例１の焼結体では、Ｉｎ２Ｚｎ４Ｏ７のホモロガス構造とＺｎ２ＳｎＯ４のスピネル構造が観測された。
　結晶構造はＪＣＰＤＳカード又はＩＣＳＤで確認することができる。
　Ｉｎ２Ｚｎ４Ｏ７のホモロガス構造はＩＣＳＤ＃１６２４５１であり、Ｚｎ２ＳｎＯ４のスピネル構造はＪＣＰＤＳカードＮｏ．２４－１４７０である。
　実施例２～３についても、表１に示すようにＩｎ２Ｏ３（ＺｎＯ）ｍのホモロガス構造とＺｎ２ＳｎＯ４のスピネル構造が観測された。
　実施例２～３において、Ｉｎ２Ｚｎ７Ｏ１０のホモロガス構造はＩＣＳＤ＃１６２４５３であり、Ｉｎ２Ｚｎ３Ｏ６のホモロガス構造はＩＣＳＤ＃１６２４５０であり、Ｚｎ２ＳｎＯ４のスピネル構造はＪＣＰＤＳカードＮｏ．２４－１４７０である。
［スパッタリングターゲットの製造］
　実施例１～３で得られた焼結体の表面を平面研削盤で研削し、側辺をダイヤモンドカッターで切断し、バッキングプレートに貼り合わせ、それぞれ直径４インチのスパッタリングターゲットを作製した。
　また、それぞれ幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲットをＡＣスパッタリング成膜用に作製した。
［異常放電の有無の確認］
　得られた直径４インチのスパッタリングターゲットをＤＣスパッタリング装置に装着し、雰囲気としてアルゴンガスに水蒸気を分圧比で２％添加した混合ガスを使用し、スパッタ圧０．４Ｐａ、基板温度を室温とし、ＤＣ出力４００Ｗにて、１０ｋＷｈ連続スパッタを行った。スパッタ中の電圧変動をデータロガーに蓄積し、異常放電の有無を確認した。結果を表１に示す。
　尚、上記異常放電の有無は、電圧変動をモニターして異常放電を検出することにより行った。具体的には、５分間の測定時間中に発生する電圧変動がスパッタ運転中の定常電圧の１０％以上あった場合を異常放電とした。特にスパッタ運転中の定常電圧が０．１秒間に±１０％変動する場合は、スパッタ放電の異常放電であるマイクロアークが発生しており、素子の歩留まりが低下し、量産化に適さないおそれがある。
［ノジュール発生の有無の確認］
　また、得られた直径４インチのスパッタリングターゲットを用いて、雰囲気としてアルゴンガスに水素ガスを分圧比で３％添加した混合ガスを使用し、４０時間連続してスパッタリングを行い、ノジュールの発生の有無を確認した。
　その結果、実施例１～３のスパッタリングターゲット表面において、ノジュールは観測されなかった。
　尚、スパッタ条件は、スパッタ圧０．４Ｐａ、ＤＣ出力１００Ｗ、基板温度は室温とした。水素ガスは、ノジュールの発生を促進するために雰囲気ガスに添加した。
　ノジュールは、円形のスパッタリングターゲットの中心点（１箇所）と、その中心点で直交する２本の中心線上の中心点と周縁部との中間点（４箇所）の合計５箇所において、スパッタリング後のターゲット表面の変化を実体顕微鏡により５０倍に拡大して観察し、視野９ｍｍ２中に発生した長径２０μｍ以上のノジュールについて数平均を計測する方法を採用した。発生したノジュール数を表１に示す。
比較例１～２
　表１に示す原子比（百分率）で原料粉末を混合し、実施例１と同様に焼結体及びスパッタリングターゲットを製造し、評価した。結果を表１に示す。
　比較例１、２ではＩｎ２Ｏ３（ＺｎＯ）ｍのホモロガス構造とＺｎ２ＳｎＯ４のスピネル構造が同時に観測されることはなかった。
　ＭｇＩｎ２Ｏ４のスピネル構造はＩＣＳＤ＃２４９９２、ＭｇＯの岩塩型構造はＪＣＰＤＳカードＮｏ．４５－０９４６であり、ＳｎＯ２のルチル型構造はＪＣＰＤＳカードＮｏ．００－１０２４にそれぞれ対応していた。
　比較例１、２は密度が９０％以下であり、低密度であった。これは、３００℃～５００℃における昇温速度が２．５℃／分以上と速かったために、ＭｇＯが吸湿した水分が急速に脱離して、多数のポアが生成したためと考えられる。
　比較例１のスパッタリングターゲットにおいて、スパッタ時に異常放電が発生し、ターゲット表面にはノジュールが観測された。比較例２は抵抗が高く、放電ができなかった。　　　
Figure JPOXMLDOC01-appb-T000001
実施例４～６
［酸化物半導体薄膜の製造］
　マグネトロンスパッタリング装置に、実施例１～３で作製した表２に示す組成の４インチターゲットを装着し、基板としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。ＤＣマグネトロンスパッタリング法により、スライドガラス上に膜厚５０ｎｍの非晶質膜を成膜した。成膜時には、表２に示す分圧比（％）でＡｒガス、Ｏ２ガス、及び水蒸気を導入した。
　スパッタ条件は以下のとおりである。
・基板温度：２５℃（但し、実施例６は１００℃）
・到達圧力：８．５×１０－５Ｐａ
・雰囲気ガス：Ａｒガス、Ｏ２ガス、水蒸気（分圧比は表２を参照）
・スパッタ圧力（全圧）：０．４Ｐａ
・投入電力：ＤＣ１００Ｗ
・Ｓ（基板）－Ｔ（ターゲット）距離：７０ｍｍ
　ガラス基板上に成膜した薄膜についてＸ線回折（ＸＲＤ）測定装置（リガク製Ｕｌｔｉｍａ－ＩＩＩ）により結晶構造を調べた。
　実施例４～６では、薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。
　ＸＲＤの測定条件は以下のとおりである。
・装置：（株）リガク製Ｕｌｔｉｍａ－ＩＩＩ
・Ｘ線：Ｃｕ－Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
・２θ－θ反射法、連続スキャン（１．０°／分）
・サンプリング間隔：０．０２°
・スリット　ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ
　次いで、非晶質膜を形成した基板を、大気中、表２に示すアニール温度で、アニール時間の間加熱して酸化物半導体膜を形成した。このガラス基板上に成膜した基板を、ホール効果測定用素子として用いてＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）にセットし、室温でホール効果を評価した。
　また、ＩＣＰ－ＡＥＳ分析により、酸化物半導体薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
［薄膜トランジスタの製造］
　基板として、膜厚１００ｎｍの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
　ゲート絶縁膜上にスパッタ成膜し、膜厚５０ｎｍの非晶質薄膜を作製した。レジストとしてＯＦＰＲ♯８００（東京応化工業株式会社製）を使用し、塗布、プレベーク（８０℃、５分）、露光した。現像後、ポストベーク（１２０℃、５分）し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後熱風加熱炉内にて、表２に示すアニール温度で、アニール時間の間加熱処理（アニール処理）を行った。
　その後、リフトオフ法によりＭｏ（１００ｎｍ）をスパッタ成膜により成膜し、ソース／ドレイン電極を所望の形状にパターニングした。さらに保護膜を形成する前段階の処理として、酸化物半導体膜に対し、亜酸化窒素プラズマ処理を施した。その後、プラズマＣＶＤ法（ＰＥＣＶＤ）にてＳｉＯｘを成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、薄膜トランジスタを作製した。
［エッチング速度の評価］
　非晶質膜の膜厚を１００ｎｍとした以外は同様の条件で成膜した実施例４～６の酸化物半導体薄膜を用いて、エッチング速度を評価した。
　シュウ酸系エッチング液であるＩＴＯ－０６Ｎ（関東化学（株））を３５℃にして、酸化物半導体薄膜を浸漬し、浸漬時間と、浸漬の前後の膜厚から、エッチング速度を算出した。
　また、リン酸系エッチング液であるＰＡＮエッチング液（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸５．３ｗｔ％）を３５℃にして、酸化物半導体薄膜を浸漬し、浸漬時間と、浸漬の前後の膜厚から、エッチング速度を算出した。
［薄膜トランジスタの評価］
　実施例４～６で作製した薄膜トランジスタについて、電界効果移動度（μ）、Ｓ値及び閾値電圧（Ｖｔｈ）を評価した。これらの特性値は、半導体パラメーターアナライザー（ケースレーインスツルメンツ株式会社製４２００ＳＣＳ）を用い、室温、遮光環境下（シールドボックス内）で測定した。Ｖｔｈはドレイン電流（Ｉｄ）が１ｎＡの時のゲート電圧（Ｖｇ）とする。
　また、製造したトランジスタについて、ドレイン電圧（Ｖｄ）を５Ｖ及びゲート電圧（Ｖｇ）を－１５～２５Ｖとして伝達特性を評価した。結果を表２に示す。尚、電界効果移動度（μ）は、線形移動度から算出し、Ｖｇ－μの最大値で定義した。
　次に、実施例４～６のＴＦＴに対し、ＤＣバイアスストレス試験を行った。表２に、Ｖｇ＝１５Ｖ、Ｖｄ＝１５ＶのＤＣストレス（ストレス温度８０℃下）を１００００秒印加した前後における、Ｖｔｈの変化量ΔＶｔｈを示す。本発明のＴＦＴでは閾値電圧の変動が非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かる。
比較例３
　比較例１で作製した４インチターゲットを用いた他は実施例４と同様にして酸化物半導体薄膜及び薄膜トランジスタを作製し、評価した。成膜条件、アニール条件、及び結果を表２に示す。
　表２に示すように、比較例３の素子は電界効果移動度が１０ｃｍ２／Ｖｓ未満であり、実施例４～６と比べて大幅に低いことが分かる。
　また、比較例３のＴＦＴに対し、ＤＣバイアスストレス試験を行った。表２に、Ｖｇ＝１５Ｖ、Ｖｄ＝１５ＶのＤＣストレス（ストレス温度８０℃下）を１００００秒印加した前後における、Ｖｔｈの変化量ΔＶｔｈを示す。
Figure JPOXMLDOC01-appb-T000002
実施例７～９
　特開２００５－２９０５５０号公報に開示された成膜装置を用い、実施例１～３で作製した表３に示す組成の４インチターゲットについてＡＣスパッタリングを行い、薄膜トランジスタを作製した。成膜条件、非晶質膜の加熱（アニール）条件は表３に示すとおりである。ソース・ドレインパターニングをドライエッチングで行った他は実施例４と同様にして薄膜トランジスタを作製し、評価した。結果を表３に示す。
　また、ＩＣＰ－ＡＥＳ分析により、酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
　ＡＣスパッタリングは、図４に示す装置を用いて行った。
　実施例１～３で作製した幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲット３１ａ～３１ｆを、図４に示すようにそれぞれの長さ方向が平行となるよう２ｍｍの間隔で配置した。磁界形成手段４０ａ～４０ｆの幅はターゲット３１ａ～３１ｆと同じ２００ｍｍであった。ガス供給系からスパッタガスであるＡｒ並びに、水蒸気及び／又はＯ２をそれぞれ系内に導入した。
　例えば実施例７では、成膜雰囲気は０．５Ｐａ、交流電源のパワーは３Ｗ／ｃｍ２（＝１０．２ｋＷ／３４００ｃｍ２）とし、周波数は１０ｋＨｚとした。
　以上の条件で成膜速度は５４ｎｍ／分と高速であり、量産に適するものであった。
比較例４
　比較例１で作製した幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲットを用いてスパッタ条件を、表３に記載のものに変更した他は実施例７と同様にして酸化物半導体薄膜及び薄膜トランジスタを作製し、評価した。結果を表３に示す。
　表３に示すように、比較例４の素子は電界効果移動度が１０ｃｍ２／Ｖｓ未満であり、実施例７～９と比べて大幅に電界効果移動度が低いことが分かる。
Figure JPOXMLDOC01-appb-T000003
実施例１０～１２
　ＭｏのパターニングをＰＡＮ（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸５．３ｗｔ％）エッチング液によるバックチャネルエッチングを用いた以外は、実施例４～６と同様の条件で作製したＴＦＴ特性の結果を表４に示す。
　バックチャネルエッチングによっても、良好なＴＦＴ特性が得られることがわかる。
Figure JPOXMLDOC01-appb-T000004
　本発明のスパッタリングターゲットは、酸化物半導体や透明導電膜等の酸化物薄膜の作製に使用できる。また、本発明の酸化物薄膜は、透明電極、薄膜トランジスタの半導体層、酸化物薄膜層等に使用できる。
　上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
　本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。
 

Claims (19)

  1. [規則91に基づく訂正 17.02.2014]　
    　インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びマグネシウム元素（Ｍｇ）を含有する酸化物からなり、Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍは０．１～２０）で表されるホモロガス構造化合物、及びＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含むスパッタリングターゲット。
  2. 　前記インジウム元素、スズ元素、亜鉛元素及びマグネシウム元素の原子比が、下記式（１）～（４）を満たす請求項１に記載のスパッタリングターゲット。
    ０．０５≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．７０　（１）
    ０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３５　（２）
    ０．０１≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．９０　（３）
    ０．０１≦Ｍｇ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｍｇ）≦０．３０　（４）
    （式中、Ｉｎ、Ｓｎ、Ｚｎ及びＭｇは、それぞれ、スパッタリングターゲットにおける各元素の原子比を示す。）
  3. 　相対密度が９７％以上であり、バルク比抵抗が１０ｍΩｃｍ以下である請求項１又は２に記載のスパッタリングターゲット。
  4. 　成形体を３００℃～５００℃の温度範囲において昇温速度２℃／分以下で昇温し、１２００℃～１６５０℃で前記成形体を１０～５０時間保持して焼結することを含む請求項１～３のいずれかに記載のスパッタリングターゲットの製造方法。
  5. 　請求項１～３のいずれかに記載のスパッタリングターゲットを用いて、スパッタリング法により成膜してなる酸化物半導体薄膜。
  6. 　リン酸系エッチング液に対して不溶であり、かつシュウ酸系エッチング液に対して可溶である請求項５に記載の酸化物半導体薄膜。
  7. 　前記リン酸系エッチング液による３５℃でのエッチング速度が１０ｎｍ／分以下であり、かつ前記シュウ酸エッチング液による３５℃でのエッチング速度が２０ｎｍ／分以上である請求項６に記載の酸化物半導体薄膜。
  8. 　水蒸気、酸素ガス及び亜酸化窒素ガスから選択される１以上と希ガスとを含有する混合気体の雰囲気下において、請求項１～３のいずれかに記載のスパッタリングターゲットを用いてスパッタリング法で成膜する酸化物半導体薄膜の製造方法。
  9. 　前記酸化物半導体薄膜の成膜を、少なくとも水蒸気と希ガスとを含有する混合気体の雰囲気下において行う請求項８に記載の酸化物半導体薄膜の製造方法。
  10. 　前記混合気体中に含まれる水蒸気の割合が分圧比で０．１％～２５％である請求項８又は９に記載の酸化物半導体薄膜の製造方法。
  11. 　前記混合気体中に含まれる酸素ガスの割合が分圧比で０．１％～３０％である請求項８～１０のいずれかに記載の酸化物半導体薄膜の製造方法。
  12. 　前記酸化物半導体薄膜の成膜を、真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行う請求項８～１１のいずれかに記載の酸化物半導体薄膜の製造方法。
  13. 　前記交流電源の交流パワー密度が３Ｗ／ｃｍ２以上、２０Ｗ／ｃｍ２以下である請求項１２に記載の酸化物半導体薄膜の製造方法。
  14. 　前記交流電源の周波数が１０ｋＨｚ～１ＭＨｚである請求項１２又は１３に記載の酸化物半導体薄膜の製造方法。
  15. 　請求項５～７のいずれかに記載の酸化物半導体薄膜をチャネル層として有する薄膜トランジスタ。
  16. 　電界効果移動度が１０ｃｍ２／Ｖｓ以上である請求項１５に記載の薄膜トランジスタ。
  17. 　請求項５～７のいずれかに記載の酸化物半導体薄膜の上に、少なくともＳｉＮｘ（ｘは任意の数である）を含有する保護膜を有する薄膜トランジスタ。
  18. 　半導体活性層として、請求項５～７のいずれかに記載された酸化物半導体薄膜を用いた薄膜トランジスタの製造方法であって、前記半導体薄膜上にエッチングストッパーを積層させずに、前記半導体薄膜と電極を異なるエッチング液を用いてパターニングし、電極をパターニングする際に直接エッチング液が前記半導体薄膜に接する工程を含む薄膜トランジスタを製造する方法。
  19. 　請求項１５～１７のいずれかに記載の薄膜トランジスタを備える表示装置。
PCT/JP2014/000136 2013-01-15 2014-01-15 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 WO2014112363A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014557400A JP6141332B2 (ja) 2013-01-15 2014-01-15 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013004272 2013-01-15
JP2013-004272 2013-01-15

Publications (1)

Publication Number Publication Date
WO2014112363A1 true WO2014112363A1 (ja) 2014-07-24

Family

ID=51209459

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/000136 WO2014112363A1 (ja) 2013-01-15 2014-01-15 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法

Country Status (3)

Country Link
JP (1) JP6141332B2 (ja)
TW (1) TWI607104B (ja)
WO (1) WO2014112363A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017212363A1 (en) * 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
WO2019026954A1 (ja) * 2017-08-01 2019-02-07 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066276A (ja) * 2006-08-09 2008-03-21 Idemitsu Kosan Co Ltd 酸化物導電性材料及びその製造方法
JP2009051676A (ja) * 2007-08-23 2009-03-12 Tosoh Corp 導電性セラミックス焼結体の製造方法
WO2010023889A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
WO2010058533A1 (ja) * 2008-11-20 2010-05-27 出光興産株式会社 ＺｎＯ－ＳｎＯ２－Ｉｎ２Ｏ３系酸化物焼結体及び非晶質透明導電膜
WO2011132418A1 (ja) * 2010-04-22 2011-10-27 出光興産株式会社 成膜方法
WO2012173108A1 (ja) * 2011-06-15 2012-12-20 住友電気工業株式会社 導電性酸化物およびその製造方法ならびに酸化物半導体膜

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066276A (ja) * 2006-08-09 2008-03-21 Idemitsu Kosan Co Ltd 酸化物導電性材料及びその製造方法
JP2009051676A (ja) * 2007-08-23 2009-03-12 Tosoh Corp 導電性セラミックス焼結体の製造方法
WO2010023889A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
WO2010058533A1 (ja) * 2008-11-20 2010-05-27 出光興産株式会社 ＺｎＯ－ＳｎＯ２－Ｉｎ２Ｏ３系酸化物焼結体及び非晶質透明導電膜
WO2011132418A1 (ja) * 2010-04-22 2011-10-27 出光興産株式会社 成膜方法
WO2012173108A1 (ja) * 2011-06-15 2012-12-20 住友電気工業株式会社 導電性酸化物およびその製造方法ならびに酸化物半導体膜

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017212363A1 (en) * 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
US11309181B2 (en) 2016-06-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
WO2019026954A1 (ja) * 2017-08-01 2019-02-07 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
JPWO2019026954A1 (ja) * 2017-08-01 2020-09-10 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
JP7075934B2 (ja) 2017-08-01 2022-05-26 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器

Also Published As

Publication number Publication date
TW201435118A (zh) 2014-09-16
TWI607104B (zh) 2017-12-01
JP6141332B2 (ja) 2017-06-07
JPWO2014112363A1 (ja) 2017-01-19

Similar Documents

Publication Publication Date Title
JP5301021B2 (ja) スパッタリングターゲット
WO2014073210A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5965338B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6284710B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014112376A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
JP2014218706A (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014214359A (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
TWI619825B (zh) Sputter target, oxide semiconductor film and method of manufacturing same
JP5762204B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6353369B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014112369A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びこれらの製造方法
JP2013127118A (ja) スパッタリングターゲット
JP6141332B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6188712B2 (ja) スパッタリングターゲット
JP6006055B2 (ja) スパッタリングターゲット
JP6052967B2 (ja) スパッタリングターゲット
JP6470352B2 (ja) 酸化物半導体薄膜

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14740314

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014557400

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14740314

Country of ref document: EP

Kind code of ref document: A1