CN104798205A - 氧化物半导体薄膜及其制造方法以及薄膜晶体管 - Google Patents

氧化物半导体薄膜及其制造方法以及薄膜晶体管 Download PDF

Info

Publication number
CN104798205A
CN104798205A CN201380060993.5A CN201380060993A CN104798205A CN 104798205 A CN104798205 A CN 104798205A CN 201380060993 A CN201380060993 A CN 201380060993A CN 104798205 A CN104798205 A CN 104798205A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor thin
vsec
carrier mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380060993.5A
Other languages
English (en)
Other versions
CN104798205B (zh
Inventor
中山德行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN104798205A publication Critical patent/CN104798205A/zh
Application granted granted Critical
Publication of CN104798205B publication Critical patent/CN104798205B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明的目的在于，通过氧化物结晶质薄膜提供具有比较高的载流子迁移率并且适宜作为TFT的信道层材料的氧化物半导体薄膜。该氧化物半导体薄膜是通过对由含有铟和钛的氧化物构成且钛含量以Ti/In原子数比计为0.005～0.12的非晶质膜，以250℃以上的加热温度以及1分钟～120分钟的处理时间进行退火处理而获得。所述氧化物半导体薄膜是结晶质薄膜且仅由方铁锰矿型结构的In2O3相构成，并且载流子浓度为1×1019cm-3以下，载流子迁移率为1cm2/Vsec以上。

Description

氧化物半导体薄膜及其制造方法以及薄膜晶体管
技术领域
本发明涉及一种氧化物半导体薄膜及其制造方法，以及使用了该氧化物半导体薄膜的薄膜晶体管。
背景技术
薄膜晶体管(ThIn Film TranSistor：TFT)是电场效应晶体管(Field EffectTranSistor：FET)的一种。TFT，是作为基本构成具有栅极端子、源极端子以及漏极端子的三端子元件，是具有如下功能的有源元件：将基板上成膜的半导体薄膜作为电子或空穴迁移的信道层使用，在栅极端子上施加电压而控制流动于信道层的电流，从而开关源极端子和漏极端子之间的电流。
目前，作为TFT的信道层，广泛使用着多结晶硅膜或非晶硅膜。特别是，非晶硅膜因为能在大面积的第十代玻璃基板上均匀地成膜，因此其可作为液晶面板用TFT的信道层广泛得到使用。但是，作为载流子的电子的迁移率(载流子迁移率)为1cm2/Vsec以下，因迁移率低而难以适用于高精细面板用TFT。即，随着液晶的高精细化，要求TFT的高速驱动，为了实现这样的TFT的高速驱动，需要在信道层中使用显示比非晶硅膜的载流子迁移率1cm2/Vsec更高的载流子迁移率的半导体薄膜。
相对于此，多结晶硅膜显示出100cm2/Vsec左右的高的载流子迁移率，因此，其具有可用于高精细面板用TFT的信道层材料的充分的特性。但是，多结晶硅膜在晶界中载流子迁移率降低，因此缺乏基板的面内均匀性，从而存在TFT的特性上产生偏差的问题。另外，在多结晶硅膜的制造工序中，在300℃以下的比较低的温度条件下形成非晶硅膜之后，通过对该膜进行退火处理而使之结晶化。该退火处理是适用了准分子激光退火等的特殊的工序，因此需要高的运行成本。而且，可对应适用的玻璃基板的大小也只能是第五代程度，因此在成本的降低方面存在局限性，在产品拓展方面也受到了限制。
根据上述情形，作为TFT的信道层的材料，目前在盛行开发一种兼具非晶硅膜和多结晶硅膜的优异特性且能够以低成本获得的信道层材料。例如，在日本特开2010-219538号公报中，提出了一种透明半绝缘性非晶态氧化物薄膜、以及以该透明半绝缘性非晶态氧化物薄膜作为信道层的薄膜晶体管，其中，该透明半绝缘性非晶态氧化物薄膜是通过气相成膜法成膜的由铟(In)、镓(Ga)、锌(Zn)和氧(O)构成的透明非晶态氧化物薄膜(a-IGZO膜)，并且，其结晶化时的组成为InGaO3(ZnO)m(m为小于6的自然数)，在不添加杂质离子的情况下载流子迁移率超过1cm2/Vsec，且载流子浓度为1016cm-3以下。
然而，在日本特开2010-219538号公报中提出的通过溅射法或脉冲激光沉积法的气相成膜法成膜的a-IGZO膜，虽然显示出大致1cm2/Vsec～10cm2/Vsec范围的比较高的载流子迁移率，但是，因为非晶态氧化物薄膜本身就易发生氧缺陷，而且作为载流子的电子对热等外在因素的行为(振る舞い)不一定稳定，由此产生TFT等设备的运行时常变得不稳定的问题。而且，发生非晶态膜特有的现象即在可见光照射下对TFT元件连续施加负偏压时阈电压向负侧移位的现象(光负偏压劣化现象)，该现象在液晶等的显示器用途中成为严重问题而被指出。
另一方面，在日本特开2008-192721号公报中提出了如下方案：以获得无需高温的工艺也可在高分子基材上制作元件而且在低成本的情况下获得具有高性能且高可靠性的薄膜晶体管为目的，对于信道层可适用掺杂有锡(Sn)、钛(Ti)、钨(W)中的任意成分的氧化铟膜或掺杂有钨以及锌和/或锡的氧化铟膜。根据日本特开2008-192721号公报，通过将采用该技术得到的氧化铟膜适用于信道层，可以使TFT元件的载流子迁移率达到5cm2/Vsec以上。
另外，在日本特开2010-251604号公报中，同样公开了以掺杂了锡、钛、钨和锌中的一种或两种以上的氧化铟的烧结体作为靶，并以无加热的溅射成膜法形成后在150℃～300℃下进行10分钟～120分钟的热处理的技术。基于该技术，在保持着兼备高迁移率和非晶态性的特征的情况下，能够通过比较容易的控制获得具有稳定特性的氧化铟膜，进而，通过将该氧化铟膜作为信道层使用，可获得具有稳定特性的TFT元件。
但是，由这些文献所述的技术得到的氧化铟膜均为非晶态膜，因此无法从根本上解决所谓容易产生氧缺陷、对热等外在因素不稳定的问题、发生非晶态膜特有的光负偏压劣化现象的问题。另外，当考虑到作为面向高精细面板用TFT的信道层材料使用时，希望达到更高的载流子迁移率。
现有技术文献
专利文献
专利文献1：日本特开2010-219538号公报
专利文献2：日本特开2008-192721号公报
专利文献3：日本特开2010-251604号公报
发明内容
发明要解决的课题
本发明的目的在于，为了解决作为氧化物半导体薄膜的氧化物非晶态薄膜所具有的问题，通过氧化物结晶质薄膜提供具有比较高的载流子迁移率且适宜作为薄膜晶体管(TFT)的信道层材料的氧化物半导体薄膜。
解决课题的方法
本发明人等对可适用于氧化物半导体薄膜的氧化物非晶态薄膜的替代替材料反复进行了精心研究。具体而言，反复进行了如下实验：通过对由溅射法所获得的铟和钛的氧化物实施退火处理，形成结晶质的氧化物半导体薄膜。此时，对于结晶化的氧化物半导体薄膜显示出高的载流子迁移率的条件，即，对于作为氧化物半导体薄膜的铟和钛的氧化物的组成、膜厚以及结晶化条件等，进行了详细的研究。
其结果是，本发明人等获得了如下见解：通过将以铟和钛的氧化物作为主要成分的氧化物半导体薄膜的钛含量限制在规定的范围内，并且，对这种组成的非晶质膜实施规定条件的退火处理，形成仅由方铁锰矿型(bixbite type)结构的In2O3相构成的结晶质氧化物半导体薄膜，能够获得显示出1cm2/Vsec以上的高载流子迁移率且1×1019cm-3以下的低载流子浓度，并适宜作为薄膜晶体管(TFT)的信道层材料的氧化物半导体薄膜。本发明就是基于如上见解而完成的发明。
即，本发明的氧化物半导体薄膜，其特征在于，由含有铟和钛的氧化物构成，钛含量以Ti/In原子数比计为0.005～0.12，并且，所述氧化物半导体薄膜是结晶质薄膜的仅由方铁锰矿型结构的In2O3相构成且载流子浓度为1×1019cm-3以下，载流子迁移率为1cm2/Vsec以上。
具备上述特性的本发明的氧化物半导体薄膜，可通过以下工序来制造：通过对由含有铟和钛的氧化物构成且钛含量以Ti/In原子数比计为0.005～0.12的非晶质氧化物半导体薄膜，以250℃以上的加热温度以及1分钟～120分钟的处理时间实施退火处理，由此获得结晶质且仅由方铁锰矿型结构的In2O3相构成，并且载流子浓度为1×1019cm-3以下，载流子迁移率为1cm2/Vsec以上的氧化物半导体薄膜。
优选前述钛含量以Ti/In原子数比计为0.01～0.06。
优选前述载流子迁移率为3cm2/Vsec以上，更优选前述载流子浓度为5×1017cm-3以下并且前述载流子迁移率为5cm2/Vsec以上。
优选前述氧化物半导体薄膜的膜厚为15nm～200nm，更优选为40nm～100nm。
优选前述In2O3相的结晶粒径为10nm以上。
另外，本发明的薄膜晶体管是具有源极电极、漏极电极、栅极电极、信道层以及栅极绝缘膜的薄膜晶体管，其特征在于，所述信道层由本发明的氧化物半导体薄膜构成。
发明效果
由于本发明的氧化物半导体薄膜是氧化物结晶质薄膜，因此，具有超过1cm2/Vsec的高的载流子迁移率，并且，难以生成氧缺陷，对热等的外在因素稳定且不会引起发生光负偏压劣化现象等问题。
另外，对本发明的氧化物半导体薄膜而言，对规定组成的氧化物非晶态薄膜例如以400℃以下的温度实施退火处理，以此可获得仅由方铁锰矿型结构的In2O3相构成且具有高结晶性的氧化物结晶质薄膜。
因此，通过将本发明的氧化物半导体薄膜作为信道层材料使用，能够以低成本实现TFT特性的提高，从而其工业上的意义极大。
附图说明
图1是本发明的TFT元件的概要剖面图。
图2是表示对实施例5的氧化物半导体薄膜实施X射线衍射测定的结果的图。
图3是表示退火处理中的加热温度与所获得的氧化物半导体薄膜的结晶化之间关系的图。
具体实施方式
下面，对本发明的氧化物半导体薄膜以及将该氧化物半导体薄膜作为信道层材料使用的薄膜晶体管(TFT)进行详细的说明。
1.氧化物半导体薄膜
(a)组成
本发明的由含有铟(In)和钛(Ti)的氧化物构成的结晶质的氧化物半导体薄膜，其特征在于，钛含量以Ti/In原子数比计为0.005～0.12的范围。由此，可以达到载流子浓度为1×1019cm-3以下并且载流子迁移率为1cm2/Vsec以上、进而为3cm2/Vsec以上的良好的载流子特性。
由不含有添加元素的只有铟的氧化物所构成的结晶质氧化物半导体薄膜的载流子源，主要是氧缺陷，但是，通过添加氧化亲和性高的钛，可抑制其生成。另一方面，结晶质的氧化物半导体薄膜中的钛为四价离子，且作为供体动作(振る舞う)，因此可作为载流子源。另外，钛是作为所谓的离子化杂质散射中心而动作(振る舞い)，成为载流子散射的原因，因此使载流子迁移率降低。基于以上理由，在由含有铟和钛的氧化物构成的结晶质的氧化物半导体薄膜中，需要以使作为载流子源的载流子浓度不会提高到所需值以上的情况下对氧缺陷发生的抑制作用处于优势，并且将钛含量控制在上述范围内以使离子散射不会变得过度。
当钛含量以Ti/In原子数比计低于0.005时，无法充分获得抑制因钛的氧亲和性产生载流子源的效果。另一方面，当钛含量以Ti/In原子数比计超过0.12时，不仅钛的作为载流子源的作用处于优势，而且载流子的散射变得显著，导致载流子迁移率成为1cm2/Vsec以下。因此，在上述任一种情况下，氧化物半导体薄膜的载流子浓度都会超过1×1019cm-3。
此外，作为TFT的信道层，优选显示出更低的载流子浓度且高的载流子迁移率，在本发明的氧化物半导体薄膜中，通过将钛含量控制在以Ti/In原子数比计为0.01～0.06的范围内，能够同时达到5×1017cm-3以下的载流子浓度和5cm2/Vsec以上的载流子迁移率。
另外，本发明的氧化物半导体薄膜，可通过除了不可避免的杂质外由铟和钛构成的氧化物而形成，此外还可通过以铟和钛作为主要成分且适宜含有除了不可避免的杂质以外的公知的添加元素的氧化物而构成。作为这样的添加元素，例如，可举出：镓(Ga)、铝(Al)、铬(Cr)、铁(Fe)、钽(Ta)等。当添加元素的原子数作为M时，这些添加元素的含量以M/In原子数比计优选为0.0025以下，更加优选为0.001以下。当添加元素的含量以M/In原子数比计超过0.0025时，因与铟和钛的含量之间的关系而无法获得所需的特性。
(b)结晶结构
本发明的氧化物半导体薄膜的特征在于，其是结晶质薄膜且实质上仅由方铁锰矿型结构的氧化铟(In2O3)相构成，并且实质上不含有除该结构以外的结晶相。方铁锰矿型结构的In2O3相中形成有由铟和氧构成的InO6八面体结构，邻近的InO6八面体结构为棱共有的构成，In-In之间的距离短。因此，构成载流子的电子的轨道的重叠性大，载流子迁移率提高。此外，钛、添加元素等除铟以外的元素固溶于该方铁锰矿型结构的In2O3层中。
其中，实质上不含有方铁锰矿型结构的In2O3相以外的结晶相是指，本发明的氧化物半导体薄膜，除包括仅由方铁锰矿型结构的In2O3相构成的氧化物半导体薄膜以外，只要氧化物半导体薄膜的特性(载流子浓度以及载流子迁移率)在本发明的范围内，略含有InO6八面体结构所棱共有的In2O3相以外的结晶相的薄膜也包括在本发明的范围内。此外，氧化物半导体薄膜的生成相以及组织可通过X射线衍射测定来求出。
(c)平均结晶粒径
本发明的氧化物半导体薄膜中，构成氧化物半导体薄膜的结晶粒的大小即平均结晶粒径优选为10nm以上，更加优选为20nm以上，特别优选为50nm以上。通过平均结晶粒径为10nm以上的结晶粒构成氧化物半导体薄膜时，晶界中的载流子的散乱变少，由此可使载流子迁移率稳定地达到1cm2/Vsec以上。对于平均结晶粒径的上限值并不特别限制，但是，从均匀地形成存在于信道层的晶界分布的观点考虑时，优选1000nm以下。此外，对于平均结晶粒径，例如，可从X射线衍射测定结果中计算出平均结晶粒径，或者通过SEM、EBSD观察图像的图像分析等求出平均结晶粒径。
(d)膜厚
本发明的氧化物半导体薄膜的膜厚优选控制在15nm～200nm的范围内，更加优选控制在30nm～150nm的范围内，进一步优选控制在40nm～100nm的范围内。
一般情况下，不限于氧化物，半导体薄膜形成在玻璃基板上的情况多。即，在非晶质的基板上形成结晶质的基板。因此，本发明的氧化物半导体薄膜中，当膜厚小于15nm时，虽根据钛含量而有所不同，但是，由于基板的影响即使是在400℃左右的高温下实施退火处理的情况下，有时作为前驱体的氧化物非晶态薄膜也不发生结晶化。另外，该氧化物非晶态薄膜即使发生了结晶化，有时也无法获得充分的结晶性，或者其平均结晶粒径难以达到10nm以上。因此，在所获得的氧化物半导体薄膜中，不能稳定地获得高的载流子迁移率。
对于基板为非晶质的情况对氧化物半导体薄膜的结晶性所带来的影响而言，通过将氧化物半导体薄膜的膜厚控制在30nm以上可减轻所述影响，通过控制在40nm以上可稳定地排除其影响。但是，考虑到成本方面时，膜厚优选控制在200nm以下，更加优选控制在150nm以下，进一步优选控制在100nm以下。此外，通过将膜厚控制在100nm附近，当本发明的氧化物半导体薄膜形成在玻璃基板上时，基于光学干涉可期待蓝光透过率的提高。因此，适用于透明TFT时，优选控制膜厚在100nm附近。
(e)特性
如上所述的本发明的氧化物半导体薄膜，由含有铟和钛的氧化物构成，而且，是结晶质薄膜且仅由方铁锰矿型结构的In2O3相构成。因此，适用了本发明的氧化物半导体薄膜的TFT，对热等外在因素具有高稳定性，并且难以发生光负偏压劣化现象。
另外，本发明的氧化物半导体薄膜中，通过将氧化物半导体中的钛含量控制在规定的范围内，将载流子浓度限制在1×1019cm-3以下且将载流子迁移率限制在1cm2/Vsec以上。通过将载流子浓度和载流子迁移率限制在上述范围内，可作为要求载流子浓度比透明导电膜低两位数至四位数的信道层材料使用的同时，通过其高的载流子迁移率，可确保TFT的高的像素控制性能。
当载流子浓度超过1×1019cm-3时，难以用作TFT的信道层材料。此外，为了实现开/关比(on/off比)高的TFT，需要限制信道层的载流子浓度优选为1×1018cm-3以下，更优选为5×1017cm-3以下，而本发明的氧化物半导体薄膜能够实现如此低的载流子浓度。在此，所谓开/关比，意思是关(off)状态的电阻相对于开(on)状态的电阻之比，可通过半导体参数分析仪进行测定。
另一方面，在载流子迁移率低于1cm2/Vsec的情况下，难以确保TFT高的像素控制性能。特别是，若考虑在高精细液晶面板用TFT中的使用，需要设定载流子迁移率优选为3cm2/Vsec以上，更优选为5cm2/Vsec以上，而本发明的氧化物半导体薄膜能够实现如此高的载流子迁移率。
2.氧化物半导体薄膜的制造方法
(a)成膜工序
(a-1)原材料
使用氧化物烧结体的靶(target)或料片(tablet)，并通过溅射法、离子镀法等可适用的公知的成膜技术，将本发明的氧化物半导体薄膜形成在基板上。此时，成为原材料的氧化物烧结体的金属元素的组成比，也可以根据成膜条件而适宜地进行设定。但是，可以说使氧化物烧结体的金属元素的组成比与目的氧化物半导体薄膜的组成比相同，并以维持该组成比的方式控制成膜条件而进行成膜是容易的方法。因此，在本发明中，优选设定氧化物烧结体的组成比与目的氧化物半导体薄膜的金属元素的组成比相同。即，作为本发明的氧化物半导体薄膜的原材料，使用由含有铟和钛的氧化物构成，且钛含量以Ti/In原子数比计为0.005～0.12、优选为0.01～0.06的氧化物烧结体。
作为这种氧化物烧结体，使用主要由方铁锰矿型结构的In2O3相构成的氧化物烧结体。一般情况下，在该In2O3相中固溶有钛。其中，还可共存未固溶有钛的In2O3相，即，还可共存除不可避免的杂质外未固溶有任何元素的In2O3相。另外，通过TiO、TiO2等的氧化钛的形态，进而通过In2Ti3O12等的氧化铟-氧化钛之间的复合氧化物的形态，In2O3相以外的结晶相分散在氧化铟烧结体中的氧化物烧结体，也可作为靶或料片的原材料使用。
但是，In2O3相以外的结晶相相对于In2O3相的面积比率需要在10％以下。在通常的直流(DC)溅射法中，为了提高成膜速度，提高所投入的直流电力。此时，若上述面积比率超过10％，则在溅射进行的同时In2O3相以外的结晶相会成为结节(nodule)生长的起点。因此，在本发明的氧化物半导体薄膜的成膜中所用的氧化物烧结体中，除In2O3相以外的结晶相的面积比率控制在10％以下，在实质上，由于除In2O3相以外的结晶相被微细分散，因此构成了难以成为结节生长的起点的结构。通过将这样的氧化物烧结体作为靶材料或料片材料使用，成膜时，即使提高所投入的直流电力，结节的发生也会被抑制，难以发生电弧(arcing)等的异常放电，因此，可使氧化物半导体薄膜有效地进行成膜。
(a-2)成膜条件
本发明的氧化物半导体薄膜是，可使用常规的溅射法或离子镀法并根据这些方法中常规选择的条件进行成膜。当通过溅射法将本发明的氧化物半导体薄膜形成在基板上时，特别是，只要是直流溅射法，成膜时的热影响少且能够高速成膜，因此，在工业上有利。
作为基板，玻璃基板是代表性基板，但是，也可以是硅等能够用作半导体设备用基板的材料，另外，只要能够耐受上述工艺的温度即可，例如，树脂板或树脂膜可作为基板使用。
基板温度优选设定为由含有铟和钛的氧化物构成的非晶质膜的结晶化温度以下。若成膜时进行结晶化，则在其后的退火处理中无法进行氧缺陷的消除，结果是，难以将载流子浓度控制在1×1019cm-3以下，进而难以控制在5×1017cm-3以下。从这样的观点考虑时，若膜厚在15nm～70nm的范围，则基板温度优选设为200℃以下；若膜厚在70nm～200nm的范围，则基板温度优选设定为100℃以下。无论何种情况，更优选设为室温至100℃的范围。
对于其它的成膜条件，无需特别限制，需要根据成膜方法或成膜装置等适宜选择。例如，当通过直流溅射法将本发明的氧化物半导体薄膜进行成膜时，对溅射装置的腔室内实施真空排气至2×10-4Pa以下之后，导入溅射气体，气体压设定为0.1Pa～1Pa，优选设定为0.2Pa～0.8Pa，更加优选设定为0.2Pa～0.5Pa。作为此时所使用的溅射气体，优选非活性气体和氧的混合气体，特别优选由氩和氧构成的混合气体。之后，将靶-基板之间的距离调整在10nm～100mm的范围内，优选调整在40nm～70mm的范围内，进而，施加直流电力以使相对于靶面积的直流电力即直流电力密度处于1W/cm2～3W/cm2左右的范围内，以此产生直流等离子体，实施5分钟～30分钟的预溅射之后，根据需要补正基板位置之后，优选在同样的条件下实施溅射。
(b)结晶化
作为使本发明的氧化物半导体薄膜结晶化的方法，可以举出：通过将成膜时的基板加热至氧化物半导体薄膜的结晶化温度以上，从而使结晶质的氧化物半导体薄膜进行成膜的方法；或者，控制基板温度在室温至100℃左右的比较低的温度范围而使非晶质膜进行成膜，然后将该非晶质膜在结晶化温度以上进行退火处理而使其结晶化的方法。在本发明中，虽能够采用任何方法，但若在成膜时进行结晶化，其后即使进行退火处理也无法进行氧缺陷的消除，结果是，有时难以将载流子浓度控制在1×1019cm-3以下。因此，在本发明中，优选将非晶质膜成膜之后，通过对该非晶质膜进行退火处理而使其结晶化。此外，本发明中，无论采用何种方法，均可使退火处理中的加热温度控制在400℃以下。
在非晶质膜已成膜之后，通过对该非晶质膜进行热处理，例如，通过使用了退火炉的退火处理进行结晶化时，需要使加热温度达到250℃、优选达到300℃以上、更优选达到350℃以上。在本发明中，将钛含量控制在以Ti/In原子数比计为0.005～0.12的范围内，此时，氧化物半导体薄膜的结晶化温度达到220℃左右。因此，若加热温度低于250℃，则无法使非晶质的氧化物半导体薄膜充分结晶化。此外，若加热温度超过450℃，则有时载流子迁移率极度降低，该倾向在加热温度超过400℃左右开始出现。因此，从能够稳定地获得具有高载流子迁移率的氧化物半导体薄膜的观点出发，优选设定加热温度为400℃以下。但是，对于退火处理的机构而言，除了使用退火炉以外，可以广泛使用公知的用于退火处理的机构，可适用根据各自的机构的包括加热温度的退火条件。
处理时间优选设为1分钟～120分钟，更优选设为5分钟～60分钟。若处理时间低于1分钟，则无法使所获得的氧化物半导体薄膜充分结晶化。另一方面，即使超过120分钟，也无从期待有上述以上的效果，生产效率差。
另外，对退火处理的环境没有限制，通常能够在大气中进行。若除了结晶化以外还以减少载流子浓度为目的，则优选为含氧的环境，更优选设定其浓度20vol％以上。
此外，在日本特开2010-251604号公报中公开了一种技术，即如上所述，通过无加热溅射法将信道层等成膜之后，通过在大气中以150℃～300℃、10分钟～120分钟的条件进行退火处理，由此在保持非晶态性的状态下减少非晶态膜中的过量的缺陷。另外，在其实施例中，针对在无加热条件下成膜的In-W-Zn-O膜(W＝1wt％～10wt％)，在大气中150℃下进行30分钟的退火处理。即，日本特开2010-251604号公报所述的技术，是通过添加相当量的、可固溶于In2O3相中以提高结晶化温度的元素，能够在上述温度范围的退火处理中保持氧化物半导体薄膜的非晶态性的技术，这一点是与本发明不同之处。
(c)微细加工
本发明的氧化物半导体薄膜，可根据湿式蚀刻或干式蚀刻实施TFT等用途中所需的微细加工。当采用最初形成非晶质膜之后以结晶化温度以上的条件实施热处理而使氧化物半导体薄膜结晶化的方法时，在形成非晶质膜之后能够实施使用弱酸的湿式蚀刻加工。此时，只要是弱酸通常均可使用，但是，优选以草酸为主要成分的弱酸。例如，可以使用关东化学株式会社制的透明导电膜蚀刻液(ITO-06N)等。另一方面，对于结晶化后的氧化物薄膜、或通过使基板的温度达到结晶化温度以上而成膜的结晶质的氧化物薄膜，可通过使用了适当的蚀刻气体的干式蚀刻来进行加工。
3.TFT元件
本发明的薄膜晶体管(TFT)，其特征在于，如上所述，对于信道层材料适用由含有铟和钛的氧化物构成的氧化物半导体薄膜。此外，对本发明的TFT元件的结构没有特别的限定。例如，除了如图1所示的底栅极(bottomgate)-顶电极(top contact)型以外，还可以选择底栅极-底电极(bottom contact)型、顶栅极(top gate)-底电极型、顶栅极-顶电极型等其它形态。
图1的TFT元件，由在通过热氧化在表面上形成有SiO2膜的SiO2/Si基板上，通过本发明的氧化物半导体薄膜以及Au/Ti积层电极构成。该构成中，栅极电极1由Si基板构成、栅极绝缘层2由SiO2膜构成、信道层3由本发明的氧化物半导体薄膜构成、源极电极4以及漏极电极5由Au/Ti积层电极构成。
图1的TFT元件中，虽然使用了SiO2/Si基板，但是，基板并不限制于此，可以使用以往以来作为含有薄膜晶体管的电子设备的基板所使用的基板。例如，除了SiO2/Si基板或Si基板以外，可以使用无碱玻璃、石英玻璃等的玻璃基板。另外，还可以使用各种金属基板或塑料基板、聚酰亚胺等的不透明耐热性高分子膜基板等。
图1的TFT元件中，是由Si基板构成栅极电极1，但并不限制于此，例如，也能够通过Mo、Al、Ta、Ti、Au、Pt等金属薄膜，这些金属的导电性氧化物、氮化物薄膜或氧化氮化物薄膜、或者各种导电性高分子材料构成。在透明TFT的情况下，可以使用氧化铟锡(ITO)等的透明导电膜。另外，还可将具有与本发明的氧化物半导体薄膜相同的组成的氧化物半导体薄膜作为透明导电膜使用。在任一种情况下，对于该栅极电极1都需求良好的导电性。具体而言，这些电极的比电阻优选控制在1×10-6Ω·cm～1×10-1Ω·cm的范围内，更加优选控制在1×10-6Ω·cm～1×10-3Ω·cm的范围内。
作为栅极绝缘层2可以使用SiO2、Y2O3、Ta2O5、Hf氧化物等的金属氧化物薄膜或SiNx等的金属氮化物薄膜、或者包括聚酰亚胺的绝缘性高分子材料等公知材料。栅极绝缘层2的比电阻优选处于1×106Ω·cm～1×1015Ω·cm的范围内，更优选处于1×1010Ω·cm～1×1015Ω·cm的范围内。
对于信道层3的比电阻并不特别限制，但是，优选控制在1×10-1Ω·cm～1×106Ω·cm的范围内，更加优选控制在1×100Ω·cm～1×103Ω·cm的范围内。对本发明的氧化物半导体薄膜而言，能够通过选择溅射法或离子镀法的成膜条件、退火处理的条件而调整其氧缺陷的生成量。因此，可比较容易地达到上述范围的比电阻(电阻率)。
作为源极电极4以及漏极电极5，与栅极电极1同样地，可以使用Mo、Al、Ta、Ti、Au、Pt等的金属薄膜或这些金属的合金薄膜、这些金属的导电性氧化物或氮化物薄膜、或者各种导电性高分子材料，或者，对于透明TFT可以使用ITO等的透明导电膜。另外，也可以将这些薄膜层叠化。对于源极电极4或漏极电极5需求良好的导电性。具体而言，这些电极的比电阻优选控制在10-6Ω·cm～10-1Ω·cm的范围内，更优选控制在10-6Ω·cm～10-3Ω·cm的范围内。
4.TFT元件的制造方法
针对本发明的TFT元件的制造方法进行详细说明。此外，下面举例说明氧化物半导体薄膜的形成时在低温成膜后进行退火处理的方法，但本发明的TFT元件也能够采用高温下成膜的方法，除此之外，能够适宜地组合公知的方法来制造。
首先，在高掺杂的n型Si晶片基板的表面上，通过热氧化形成SiO2膜以作为SiO2/Si基板。将该基板保持在100℃以下的状态下，采用直流磁控溅射法，在该基板的SiO2膜上形成具有规定膜厚的非晶质的氧化物半导体薄膜。此外，此时的成膜条件与“2.氧化物半导体薄膜的制造方法”中说明的条件相同，因此在处省略了说明。此外，作为形成具有所需的信道长度和/或信道宽度的氧化物半导体薄膜的方法，可以举出：如上所述地，在氧化物半导体薄膜的成膜后，利用光刻法技术等进行蚀刻的方法。或者，也能够采用在形成氧化物半导体薄膜时，掩蔽(masking)后进行成膜的方法。
接着，通过对该氧化物半导体薄膜实施退火处理，将非晶质薄膜成为结晶质的氧化物半导体薄膜。关于该退火处理的条件，也与“2.氧化物半导体薄膜的制造方法”中说明的条件相同，因此，在此省略了说明。
然后，通过在所得到的结晶质的氧化物半导体薄膜(信道层)上施加掩蔽(masking)后，依次层叠膜厚5nm的Ti薄膜和膜厚100nm的Au薄膜，形成源极电极和漏极电极，能够获得本发明的TFT元件。此外，关于源极电极和漏极电极的形成，与信道层的形成相同地，也可以采用在形成Ti薄膜和Au薄膜后利用光刻法技术等进行蚀刻的方法。
实施例
下面，使用本发明的实施例更加详细说明，但是，本发明并非限定于这些实施例。此外，通过下述方法对氧化物烧结体、氧化物半导体薄膜以及TFT元件实施评价。
[氧化物烧结体的评价]
对于通过各实施例以及比较例所获得的氧化物烧结体的材料(端材)，使用X射线衍射装置(X’Pert PRO MPD，飞利浦公司(フィリップス社)制造)，通过粉末X射线衍射法鉴定生成相。
[氧化物半导体薄膜的基本特性评价]
对于通过各实施例以及比较例所获得的氧化物半导体薄膜的组成，通过ICP发光分光法进行测定。另外，对于氧化物半导体薄膜的膜厚，通过表面形状测定装置(KLA-Tencor公司(ケーエルエー·テルコール社)制)进行测定，根据其结果和成膜时间计算出成膜速度。另外，对于氧化物半导体薄膜的载流子浓度以及比电阻，通过霍尔效应测定装置(株式会社东阳特克尼卡(株式会社東陽テクニカ)制)进行测定，根据这些值计算出其载流子迁移率。此外，氧化物半导体薄膜的生成相的鉴定，与氧化物烧结体的评价同样地，通过X射线衍射测定来进行。
[TFT元件的特性评价]
对于TFT元件的特性评价，使用半导体参数分析仪(吉时利(Keithley)公司制、4200SCS)进行如下操作：确认TFT元件的运转的同时测定开/关比(on/off比)、电场效应迁移率。在此，电场效应迁移率是指相关于TFT元件的高速运转的指标。
(实施例1)
作为溅射靶，准备了由含有钛的氧化铟(In2O3)构成的氧化物烧结体(氧化物烧结体靶)。该氧化物烧结体的钛含量以Ti/In原子数比计为0.018，且仅由In2O3相构成。
将该氧化物烧结体靶，安装在没有电弧(arcing)抑制功能的直流磁控溅射装置(TOKKI公司(トッキ株式会社)制)的非磁性体靶用阴极(cathode)上。作为基板，使用无碱玻璃基板(#7059，康宁公司(コーニング社)制)，将靶-基板之间距离固定成60mm。然后，将腔室内进行真空排气至2×10-4Pa以下后，导入Ar和O2的混合气体以使氧的比率达到6.0％，将气压调整至0.6Pa。
在该条件下，施加直流电力300W(1.64W/cm2)生成直流等离子体，使氧化物半导体薄膜成膜。具体地，实施10分钟的预溅射之后，在溅射靶的静止相向位置上配置基板，通过以不加热基板的方式进行溅射，形成膜厚为50nm的氧化物半导体薄膜。对于所得到的氧化物半导体薄膜的组成，采用ICP发光分析法测定的结果是，确认与氧化物烧结体的组成几乎相同。另外，X射线衍射测定的结果是，确认该氧化物半导体薄膜为非晶质。
接着，对该氧化物半导体薄膜，在大气中以300℃、30分钟的条件实施了退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)峰计算平均结晶粒径时，其为50nm。
最后，实施氧化物半导体薄膜的霍尔效应的测定的结果是，该氧化物半导体薄膜的载流子浓度为3.0×1017cm-3，载流子迁移率为12.3cm2/Vsec。
(实施例2)
在大气中以400℃、30分钟的条件对与实施例1同样地进行而获得的非晶质的氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)峰计算平均结晶粒径时，其为59nm。并且，实施氧化物半导体薄膜的霍尔效应测定的结果是，该氧化物半导体薄膜的载流子浓度为5.0×1017cm-3，载流子迁移率为11.6cm2/Vsec。
(实施例3)
除了将氧化物烧结体靶的Ti含量设定为以Ti/In原子数比计0.01以外，与实施例1同样地进行操作，使氧化物半导体薄膜成膜。对于所得到的氧化物半导体薄膜的组成，采用ICP发光分析法测定的结果是，确认与氧化物烧结体的组成几乎相同。另外，X射线衍射测定的结果是，确认该氧化物半导体薄膜为非晶质。
接着，在与实施例1相同的条件下，对该氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)峰计算平均结晶粒径时，其为58nm。并且，实施氧化物半导体薄膜的霍尔效应测定的结果，该氧化物半导体薄膜的载流子浓度为4.8×1017cm-3，载流子迁移率为10.7cm2/Vsec。
(实施例4)
除了将氧化物烧结体靶的Ti含量设定为以Ti/In原子数比计0.06以外，与实施例1同样地进行操作，使氧化物半导体薄膜成膜。对于所得到的氧化物半导体薄膜的组成，采用ICP发光分析法测定的结果是，确认与氧化物烧结体的组成几乎相同。另外，X射线衍射测定的结果，确认到，该氧化物半导体薄膜为非晶质。
接着，在与实施例1相同的条件下，对该氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)计算平均结晶粒径时，其为55nm。并且，实施氧化物半导体薄膜的霍尔效应测定的结果，该氧化物半导体薄膜的载流子浓度为4.5×1017cm-3，载流子迁移率为10.2cm2/Vsec。
(实施例5)
除了将氧化物烧结体靶的钛含量变更为以Ti/In原子数比计为0.09以外，与实施例1同样地进行操作，使氧化物半导体薄膜成膜。对于所得到的氧化物半导体薄膜的组成，采用ICP发光分析法测定的结果是，确认与氧化物烧结体的组成几乎相同。另外，X射线衍射测定的结果，确认到，该氧化物半导体薄膜为非晶质。
接着，在与实施例1相同的条件下，对该氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)计算平均结晶粒径时，其为55nm。并且，实施氧化物半导体薄膜的霍尔效应的测定的结果，该氧化物半导体薄膜的载流子浓度为4.7×1017cm-3，载流子迁移率为5.2cm2/Vsec。
(实施例6)
在大气中以400℃、30分钟的条件对与实施例5同样地进行而获得的非晶质的氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)计算平均结晶粒径时，其为58nm。并且，实施氧化物半导体薄膜的霍尔效应的测定的结果，该氧化物半导体薄膜的载流子浓度为3.9×1017cm-3，载流子迁移率为6.0cm2/Vsec。
(实施例7)
除了将氧化物烧结体靶的钛含量变更为以Ti/In原子数比计为0.005以外，与实施例1同样地进行操作，使氧化物半导体薄膜成膜。对于所得到的氧化物半导体薄膜的组成，采用ICP发光分析法测定的结果是，确认与氧化物烧结体的组成几乎相同。另外，X射线衍射测定的结果，确认到，该氧化物半导体薄膜为非晶质。
接着，在与实施例1相同的条件下，对该氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)计算平均结晶粒径时，其为53nm。并且，实施氧化物半导体薄膜的霍尔效应的测定的结果，该氧化物半导体薄膜的载流子浓度为8.2×1017cm-3，载流子迁移率为8.8cm2/Vsec。
(实施例8)
除了将氧化物烧结体靶的钛含量变更为以Ti/In原子数比计为0.12以外，与实施例1同样地进行操作，使氧化物半导体薄膜成膜。对于所得到的氧化物半导体薄膜的组成，采用ICP发光分析法测定的结果是，确认与氧化物烧结体的组成几乎相同。另外，X射线衍射测定的结果，确认到，该氧化物半导体薄膜为非晶质。
接着，在与实施例1相同的条件下，对该氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)计算平均结晶粒径时，其为54nm。并且，实施氧化物半导体薄膜的霍尔效应的测定的结果，该氧化物半导体薄膜的载流子浓度为4.3×1017cm-3，载流子迁移率为3.0cm2/Vsec。
(实施例9)
除了设定膜厚为15nm以外，与实施例1同样地进行操作，使氧化物半导体薄膜成膜。对于所得到的氧化物半导体薄膜的组成，采用ICP发光分析法测定的结果是，确认与氧化物烧结体的组成几乎相同。另外，X射线衍射测定的结果，确认到，该氧化物半导体薄膜为非晶质。
接着，在与实施例1相同的条件下，对该氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)计算平均结晶粒径时，其为13nm。并且，实施氧化物半导体薄膜的霍尔效应的测定的结果，该氧化物半导体薄膜的载流子浓度为4.4×1017cm-3，载流子迁移率为10.5cm2/Vsec。
(实施例10)
除了设定膜厚为200nm以外，与实施例1同样地进行操作，使氧化物半导体薄膜成膜。对于该氧化物半导体薄膜的组成，采用ICP发光分析法测定的结果是，确认与氧化物烧结体的组成几乎相同。另外，X射线衍射测定的结果，确认到，该氧化物半导体薄膜为非晶质。
接着，在与实施例1相同的条件下，对该氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)计算平均结晶粒径时，其为71nm。并且，实施氧化物半导体薄膜的霍尔效应的测定的结果，该氧化物半导体薄膜的载流子浓度为2.7×1017cm-3，载流子迁移率为12.1cm2/Vsec。
(比较例1)
除了将氧化物烧结体靶的钛含量变更为以Ti/In原子数比计为0.001以外，与实施例1同样地进行操作，使氧化物半导体薄膜成膜。对于所得到的氧化物半导体薄膜的组成，采用ICP发光分析法测定的结果是，确认与氧化物烧结体的组成几乎相同。另外，X射线衍射测定的结果，确认到，该氧化物半导体薄膜为非晶质。
接着，在与实施例1相同的条件下，对该氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)计算平均结晶粒径时，其为55nm。并且，实施氧化物半导体薄膜的霍尔效应的测定的结果，该氧化物半导体薄膜的载流子浓度为1.5×1019cm-3，载流子迁移率为9.6cm2/Vsec。
(比较例2)
除了将氧化物烧结体靶的钛含量变更为以Ti/In原子数比计为0.15以外，与实施例1同样地进行操作，使氧化物半导体薄膜成膜。对于所得到的氧化物半导体薄膜的组成，采用ICP发光分析法测定的结果是，确认与氧化物烧结体的组成几乎相同。另外，X射线衍射测定的结果，确认到，该氧化物半导体薄膜为非晶质。
接着，在与实施例1相同的条件下，对该氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，退火处理后的氧化物半导体薄膜被结晶化并且其以In2O3(222)为主峰，该氧化物半导体薄膜实质上由方铁锰矿型结构的In2O3相构成。另外，通过In2O3(222)计算平均结晶粒径时，其为50nm。并且，实施氧化物半导体薄膜的霍尔效应的测定的结果，该氧化物半导体薄膜的载流子浓度为1.3×1019cm-3，载流子迁移率为0.84cm2/Vsec。
(比较例3)
在大气中以200℃、30分钟的条件对与实施例1同样地进行而获得的非晶质的氧化物半导体薄膜实施退火处理。X射线衍射测定的结果，确认到，该氧化物半导体薄膜未被结晶化，也不存在In2O3相的任何的表面定向(surface orientation)峰。因此，未实施氧化物薄膜的霍尔效应的测定。
此外，另行准备与实施例1同样地进行而获得的非晶质的氧化物半导体薄膜，在加热升温的同时，采用薄膜X射线法实施了高温X射线衍射测定。该结果，确认到，氧化物半导体薄膜的结晶化得到确认的加热温度的范围为205℃～210℃(参照图3)。
表1
[氧化物半导体薄膜的评价]
实施例1～10是控制钛含量以Ti/In原子数比计为0.005～0.12的范围内并且在大气中、400℃以下实施退火处理的例子。因此，实施例1～10中，氧化物半导体薄膜均进行了结晶化，平均结晶粒径、载流子浓度和载流子迁移率均处于本发明规定的范围内。
特别是，在实施例1～4中，将钛含量控制在以Ti/In原子数比计为0.01～0.06的范围内，并且在大气中、400℃以下实施退火处理，因此，示出了载流子浓度为5×1017cm-3以下、并且载流子迁移率为10cm2/Vsec以上的优良的载流子特性。
在实施例5和6中，钛含量以Ti/In原子数比计为0.09，并且在大气中、400℃以下实施退火处理，因此，示出了载流子浓度为5×1017cm-3以下，并且载流子迁移率为5cm2/Vsec以上的值。
另外，实施例7和8是钛含量为下限值或上限值的例子，尽管载流子浓度和载流子迁移率均在本发明规定的范围内，但是，实施例7的载流子浓度、实施例8的载流子迁移率与其它实施例相比显示出稍差的值。
并且，根据实施例9和10确认到，当钛含量以Ti/In原子数比计为0.018、膜厚为15nm和200nm时，即使退火处理中的加热温度为300℃也能够结晶化，此时的结晶粒径为10nm以上，而且示出了载流子浓度为1×10cm-3以下，并且载流子迁移率为5cm2/Vsec以上的值。
相对于此，比较例1是钛含量以Ti/In原子数比计为低于0.005的示例，即为低于下限值的示例，此时，确认到载流子浓度超过1×1019cm-3。
比较例2是钛含量以Ti/In原子数比计超过0.12的例子，即为超过上限值的例子，此时，确认到载流子浓度超过1×1019cm-3，并且载流子迁移率低于1cm2/Vsec。
比较例3是退火处理中的加热温度设为200℃的例子，未能使非晶质的氧化物半导体薄膜结晶化。
(实施例11)
作为溅射靶，准备了由含有钛的氧化铟(In2O3)构成的氧化物烧结体(氧化物烧结体靶)。该氧化物烧结体的钛含量以Ti/In原子数比计为0.018，且仅由In2O3相构成。
将该氧化物烧结体靶，安装在没有电弧抑制功能的直流磁控溅射装置的非磁性体靶用阴极上，在形成有热氧化的SiO2膜的厚度300nm的Si晶片基板的SiO2膜上，以膜厚达到50nm的方式使非晶质的氧化物半导体薄膜成膜。此外，此时的成膜条件与实施例1相同。
接着，在大气中、300℃以及30分钟的条件下对该氧化物半导体薄膜实施退火处理以使其结晶化。由此，将上述Si基板、SiO2膜以及结晶质的氧化物半导体薄膜，分别作为栅极电极1、栅极绝缘层2以及信道层3。
接着，在信道层3的表面上，通过直流磁控溅射法，依次成膜厚度5nm的Ti膜以及厚度100nm的Au膜，从而形成了由Au/Ti层叠膜构成的源极电极4以及漏极电极5，以此获得了具有图1所示构成的薄膜晶体管(TFT元件)。此外，源极电极4以及漏极电极5的成膜条件是：作为溅射气体仅使用氩(Ar)、直流电力变更为50W以外，其余与氧化物半导体薄膜的成膜条件相同。
最后，对于源极电极4以及漏极电极5，使用金属掩模进行图案化，以此获得了信道长度100μm、信道宽度450μm的TFT元件。
使用半导体参数分析仪对所获得的TFT元件的运转特性进行检测的结果，确认到作为TFT元件的运转特性。另外，确认到，该TFT元件显示出开/关(on/off)比为108以上、电场效应迁移率为22.5cm2/Vsec的良好的值。
附图标记的说明
1 栅极电极
2 栅极绝缘层
3 信道层
4 源极电极
5 漏极电极

Claims (9)

1.一种氧化物半导体薄膜，其特征在于，
所述氧化物半导体薄膜由含有铟和钛的氧化物构成，
并且，钛含量以Ti/In原子数比计为0.005～0.12，
并且，所述氧化物半导体薄膜是结晶质的薄膜且仅由方铁锰矿型结构的In2O3相构成，
并且，载流子浓度为1×1019cm-3以下，载流子迁移率为1cm2/Vsec以上。
2.如权利要求1所述的氧化物半导体薄膜，其中，所述钛含量以Ti/In原子数比计为0.01～0.06。
3.如权利要求1或2所述的氧化物半导体薄膜，其中，所述载流子迁移率为3cm2/Vsec以上。
4.如权利要求1或2所述的氧化物半导体薄膜，其中，所述载流子浓度为5×1017cm-3以下，且所述载流子迁移率为5cm2/Vsec以上。
5.如权利要求1～4中任一项所述的氧化物半导体薄膜，其中，所述氧化物半导体薄膜的膜厚为15nm～200nm。
6.如权利要求1～4中任一项所述的氧化物半导体薄膜，其中，所述氧化物半导体薄膜的膜厚为40nm～100nm。
7.如权利要求1～6中任一项所述的氧化物半导体薄膜，其中，所述In2O3相的结晶粒径为10nm以上。
8.一种薄膜晶体管，具有源极电极、漏极电极、栅极电极、信道层以及栅极绝缘膜，其中，所述信道层由权利要求1～7中任一项所述的氧化物半导体薄膜构成。
9.一种氧化物半导体薄膜的制造方法，其中，对由含有铟和钛的氧化物构成且钛含量以Ti/In原子数比计为0.005～0.12的非晶质的氧化物半导体薄膜，以250℃以上的加热温度以及1分钟～120分钟的处理时间实施退火处理，由此获得结晶质的仅由方铁锰矿型结构的In2O3相构成且载流子浓度为1×1019cm-3以下，载流子迁移率为1cm2/Vsec以上的氧化物半导体薄膜。
CN201380060993.5A 2012-11-22 2013-11-21 氧化物半导体薄膜及其制造方法以及薄膜晶体管 Expired - Fee Related CN104798205B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-256866 2012-11-22
JP2012256866A JP6107085B2 (ja) 2012-11-22 2012-11-22 酸化物半導体薄膜および薄膜トランジスタ
PCT/JP2013/081445 WO2014080996A1 (ja) 2012-11-22 2013-11-21 酸化物半導体薄膜とその製造方法および薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN104798205A true CN104798205A (zh) 2015-07-22
CN104798205B CN104798205B (zh) 2018-01-05

Family

ID=50776173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380060993.5A Expired - Fee Related CN104798205B (zh) 2012-11-22 2013-11-21 氧化物半导体薄膜及其制造方法以及薄膜晶体管

Country Status (6)

Country Link
US (1) US9368639B2 (zh)
JP (1) JP6107085B2 (zh)
KR (1) KR20150088793A (zh)
CN (1) CN104798205B (zh)
TW (1) TWI594433B (zh)
WO (1) WO2014080996A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573774B (zh) * 2015-08-06 2017-03-11 鴻海精密工業股份有限公司 濺鍍靶及氧化物半導體膜以及其製備方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104319262B (zh) * 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种多晶氧化物薄膜晶体管阵列基板及其制备方法
JP2019124598A (ja) * 2018-01-17 2019-07-25 住友金属鉱山株式会社 非晶質試料の結晶化温度測定方法および結晶化温度測定システム
JP7187775B2 (ja) * 2018-01-17 2022-12-13 住友金属鉱山株式会社 非晶質試料の結晶化温度測定方法および結晶化温度測定システム
CN109378274B (zh) * 2018-10-11 2022-04-22 吉林建筑大学 一种制备不同类型铟镓锌氧薄膜晶体管的方法
KR20200072408A (ko) * 2018-12-11 2020-06-22 한양대학교 산학협력단 인듐산화물층, 인듐 산화물층을 채널층으로 포함하는 박막트랜지스터, 및 박막트랜지스터의 제조방법
JP7326795B2 (ja) * 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1498875A (zh) * 2002-10-29 2004-05-26 ס�ѽ�����ɽ��ʽ���� 氧化物烧结体和溅射靶，以及用作电极的透明导电氧化物膜的制备方法
CN101680081A (zh) * 2007-03-20 2010-03-24 出光兴产株式会社 溅射靶、氧化物半导体膜及半导体器件
US20100140609A1 (en) * 2007-03-23 2010-06-10 Koki Yano Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
WO2011152048A1 (ja) * 2010-06-02 2011-12-08 出光興産株式会社 スパッタリングターゲット

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7646015B2 (en) 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
CN103233204A (zh) 2008-06-06 2013-08-07 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
US8647537B2 (en) * 2008-09-19 2014-02-11 Idemitsu Kosan Co., Ltd. Oxide sintered body and sputtering target
JPWO2010047077A1 (ja) 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2010106291A (ja) 2008-10-28 2010-05-13 Idemitsu Kosan Co Ltd 酸化物半導体及びその製造方法
JP5553997B2 (ja) 2009-02-06 2014-07-23 古河電気工業株式会社 トランジスタおよびその製造方法
JP2010251604A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタの製造方法
JP2010251606A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタ
EP2421048A4 (en) 2009-04-17 2012-08-29 Bridgestone Corp THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
EP2463255B1 (en) * 2009-08-05 2016-09-07 Sumitomo Metal Mining Co., Ltd. Tablet for ion plating, method for producing same, and transparent conductive film
JPWO2011040028A1 (ja) * 2009-09-30 2013-02-21 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物焼結体
JP5437825B2 (ja) * 2010-01-15 2014-03-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｏ系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1498875A (zh) * 2002-10-29 2004-05-26 ס�ѽ�����ɽ��ʽ���� 氧化物烧结体和溅射靶，以及用作电极的透明导电氧化物膜的制备方法
CN101680081A (zh) * 2007-03-20 2010-03-24 出光兴产株式会社 溅射靶、氧化物半导体膜及半导体器件
US20100140609A1 (en) * 2007-03-23 2010-06-10 Koki Yano Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
WO2011152048A1 (ja) * 2010-06-02 2011-12-08 出光興産株式会社 スパッタリングターゲット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573774B (zh) * 2015-08-06 2017-03-11 鴻海精密工業股份有限公司 濺鍍靶及氧化物半導體膜以及其製備方法

Also Published As

Publication number Publication date
JP2014107303A (ja) 2014-06-09
US20150287830A1 (en) 2015-10-08
CN104798205B (zh) 2018-01-05
US9368639B2 (en) 2016-06-14
WO2014080996A1 (ja) 2014-05-30
TW201431077A (zh) 2014-08-01
KR20150088793A (ko) 2015-08-03
JP6107085B2 (ja) 2017-04-05
TWI594433B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN104685634B (zh) 氧化物半导体薄膜以及薄膜晶体管
CN104798205A (zh) 氧化物半导体薄膜及其制造方法以及薄膜晶体管
JP5466939B2 (ja) 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
CN101622714B (zh) 薄膜晶体管及其制造方法
JP5386084B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101723245B1 (ko) 산화물 소결체 및 스퍼터링 타겟
JP6376153B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
CN105009298A (zh) 氧氮化物半导体薄膜
JP2018107316A (ja) 酸化物半導体薄膜及びその製造方法、並びに薄膜トランジスタ
JP2018104772A (ja) 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法
WO2020116499A1 (ja) 薄膜トランジスタ及びその製造方法
WO2023189014A1 (ja) 半導体膜、及び半導体膜の製造方法
JP2014055324A (ja) 酸化物半導体膜の製造方法
JP2017168572A (ja) 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180105

Termination date: 20191121

CF01 Termination of patent right due to non-payment of annual fee