CN104485358B - 一种基于陷阱产生机制的半导体器件其制造方法及应用 - Google Patents
一种基于陷阱产生机制的半导体器件其制造方法及应用 Download PDFInfo
- Publication number
- CN104485358B CN104485358B CN201410771351.2A CN201410771351A CN104485358B CN 104485358 B CN104485358 B CN 104485358B CN 201410771351 A CN201410771351 A CN 201410771351A CN 104485358 B CN104485358 B CN 104485358B
- Authority
- CN
- China
- Prior art keywords
- doped region
- drain terminal
- metal electrode
- voltage
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000007246 mechanism Effects 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000005611 electricity Effects 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000000725 suspension Substances 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 238000007667 floating Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000000018 DNA microarray Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 230000007723 transport mechanism Effects 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种基于陷阱产生机制的半导体器件其制造方法及应用，衬底区上一侧设有电学悬浮掺杂区，另一侧设有漏端掺杂区，电学悬浮掺杂区和漏端掺杂区中间为陷阱层，栅介质绝缘层覆盖在电学悬浮掺杂区和陷阱层之上，其上并设有栅端金属电极层，漏端掺杂区上设有漏端金属电极层，电学悬浮掺杂区和漏端掺杂区分别使用隔离氧化区区与旁边区域隔离，在漏掺杂区的隔离氧化区区另一侧设有衬底电极处，其上为衬底金属电极层。本发明中的器件结构，和传统的CMOS工艺有很好的兼容性。
Description
技术领域
本发明涉及一种半导体器件，具体地说，涉及一种基于陷阱产生机制的半导体器件其制造方法及应用。
背景技术
集成电路的发展，对低功耗器件的要求越来越高。传统半导体器件的工作原理基本上以扩散和漂移为主要的载流子传输机制，因此器件的工作电流较大，这也导致了较大的功耗。随着半导体器件的尺寸的越来越小，各种泄漏电流变得越来越大，因此目前在半导体器件低功耗方面的器件研究领域主要集中在降低器件的动态以及静态泄漏电流方面。
随着需要具有超低功耗的半导体器件的生物芯片以及具有特殊应用的芯片的未来的发展，目前的传统低功耗器件受制于载流子输运机制的限制，因此并不适合在这些领域的应用。超低功耗的器件的主要的实现途径之一即为使得半导体器件具有极低的工作电流。因此，如何使得半导体器件具有极低工作电流问题已经成为了本领域普通技术人员努力的方向。
发明内容
为了克服现有技术中存在的缺陷，本发明提供一种基于陷阱产生机制的半导体器件其制造方法及应用，可实现极低的输出工作电流，并且对这种超低输出电流进行控制。本器件具有两种导电类型结构：P型衬底时漏端输出电流为电子电流，称为电子导电型；N型衬底时漏端输出电流为空穴导电电流，这种类型称为空穴导电型。陷阱层为对衬底表面进行处理形成的一层陷阱密度很大的区域。改变陷阱层中宽度以及陷阱密度可以调节输出电流的大小。
基本工作原理：
栅电压使得沟道为耗尽状态，同时漏端电极上施加反向漏PN结电压，这时陷阱层中的陷阱起到产生中心的作用会产生出新载流子。根据漏区的导电类型，载流子中电子或者空穴流向漏端形成漏极输出电流，该电流最低至10-12安培(pA)级别；同时设置与漏区具有相同导电类型的电学悬浮掺杂区来改变沟道的电子或空穴受到的横向电压差，通过栅电压和漏电压的变化来实现对器件超低电流的控制。其技术方案如下：
一种基于陷阱产生机制的半导体器件，衬底区1上一侧设有电学悬浮掺杂区3，另一侧设有漏端掺杂区4，电学悬浮掺杂区3和漏端掺杂区4中间为陷阱层5，栅介质绝缘层6覆盖在电学悬浮掺杂区3和陷阱层5之上，其上并设有栅端金属电极层7，漏端掺杂区4上设有漏端金属电极层8，电学悬浮掺杂区3和漏端掺杂区4分别使用隔离氧化区2与旁边区域隔离，在漏掺杂区的隔离氧化区2区另一侧设有衬底电极处，其上为衬底金属电极层9。
优选地，所述衬底区1为P型衬底。
优选地，所述衬底区1为N型衬底。
一种基于陷阱产生机制的半导体器件的制造方法，包括以下步骤：
第一步：选取较低掺杂的P型或N型衬底区1，在衬底表面生长一层氧化层，通过光刻确定电学悬浮区、漏区以及场氧隔离区位置，刻蚀掉这些区域上面的氧化层，通过离子注入法或扩散法形成场隔离氧化区2、衬底对应的N型或P型电学悬浮掺杂区3以及漏端掺杂区4；
第二步：去除氧化层，重新在整个衬底表面生长一层氧化层；光刻，刻蚀掉沟道上面的氧化层；通过金或者其他硅中深能级杂质对沟道表面进行离子轰击表面处理，形成一层很薄的陷阱层5；控制表面处理时的金或者其他深能级杂质的浓度，可有效的改变陷阱层的特性；
第三步：去除氧化层，重新在整个衬底表面生长一层氧化层；通过光刻及刻蚀掉栅氧化层以外的氧化层，形成栅介质绝缘层6；
第四步：通过金属淀积工艺，分别形成栅端金属电极层7、漏端金属电极层8和衬底金属电极层9。
一种基于陷阱产生机制的半导体器件的应用方法，包括以下步骤：
步骤1：当栅电压大于阈值电压时，电学悬浮层掺杂区中电压通过反型层的传导变得与漏端电压相同，当栅压重新变小使得沟道为耗尽状态时，陷阱层产生的载流子一般与衬底少子同类型由于沟道两侧受到的电压差近似没有，不能流向漏极，这时无输出电流；因此可通过漏极电压和栅极电压脉冲之间的匹配设置，可获得输出电流的出现和消失的切换；
步骤2：当栅电压大于阈值电压时，电学悬浮层掺杂区中电压通过反型层的传导变得与漏端电压相同，之后当栅压重新变小使得沟道为耗尽状态时，同时降低漏极电压，这时悬浮掺杂区的电压将大于新的漏端电压，陷阱层产生的载流子一般与衬底少子同类型将流向电学悬浮区，这时漏端出现负的输出电流脉冲。
本发明的有益效果：
本发明通过设置与漏区具有相同导电类型的电学悬浮掺杂区来改变沟道的电子或空穴受到的横向电压差，能够非常有效的对陷阱层中陷阱引发的极低产生电流，实现了对这种极低产生电流输出正脉冲信号、无脉冲信号与负脉冲信号三种状态之间灵活的切换。相比与传统的半导体器件，该器件的最低工作电流可低至10-12A，本发明可为具有极低功耗要求的生物芯片以及具有特殊应用的芯片提供的基本的半导体基本单元器件。而且本发明中的器件结构，与传统的CMOS工艺有很好的兼容性。。
附图说明
图1.P型衬底电子导电型具有电学悬浮区的基于陷阱产生机制的半导体器件结构图；
图2.N型衬底电子导电型具有电学悬浮区的基于陷阱产生机制的半导体器件结构图；
图3.本发明中型衬底电子导电型器件的仿真特性曲线。
附图标记说明：
1-衬底区，2-隔离氧化区，3-电学悬浮掺杂区，4-漏端掺杂区，5-陷阱层，6-栅介质绝缘层，7-栅端金属电极层，8-漏端金属电极层，9-衬底金属电极层。
具体实施方式
下面结合附图和具体实施方式对本发明的技术方案作进一步详细地说明。
衬底区1上一侧设有电学悬浮掺杂区3，另一侧设有漏端掺杂区4，电学悬浮掺杂区3和漏端掺杂区4中间为陷阱层5，栅介质绝缘层6覆盖在电学悬浮掺杂区3和陷阱层5之上，其上并设有栅端金属电极层7，漏端掺杂区4上设有漏端金属电极层8，电学悬浮掺杂区3和漏端掺杂区4分别使用隔离氧化区2区与旁边区域隔离，在漏掺杂区的隔离氧化区2另一侧设有衬底电极处，其上为衬底金属电极层9。
如图1所示，所述衬底区1为P型衬底。
如图2所示，所述衬底区1为N型衬底。
一种基于陷阱产生机制的半导体器件的制造方法，
包括以下步骤：
第一步：选取较低掺杂的P型或N型衬底区1，在衬底表面生长一层氧化层，通过光刻确定电学悬浮区、漏区以及场氧隔离区位置，刻蚀掉这些区域上面的氧化层，通过离子注入法或扩散法形成场隔离氧化区2、衬底对应的N型或P型电学悬浮掺杂区3以及漏端掺杂区4；
第二步：去除氧化层，重新在整个衬底表面生长一层氧化层；光刻，刻蚀掉沟道上面的氧化层；通过金或者其他硅中深能级杂质对沟道表面进行离子轰击表面处理，形成一层很薄的陷阱层5；控制表面处理时的金或者其他深能级杂质的浓度，可有效的改变陷阱层的特性；
第三步：去除氧化层，重新在整个衬底表面生长一层氧化层；通过光刻及刻蚀掉栅氧化层以外的氧化层，形成栅介质绝缘层6；
第四步：通过金属淀积工艺，分别形成栅端金属电极层7、漏端金属电极层8和衬底金属电极层9。
一种基于陷阱产生机制的半导体器件的应用方法，包括以下步骤：
步骤1：当栅电压大于阈值电压时，电学悬浮层掺杂区中电压通过反型层的传导变得与漏端电压相同，当栅压重新变小使得沟道为耗尽状态时，陷阱层产生的载流子(一般与衬底少子同类型)由于沟道两侧受到的电压差近似没有，不能流向漏极，这时无输出电流；因此可通过漏极电压和栅极电压脉冲之间的匹配设置，可获得输出电流的出现和消失的切换；
步骤2：当栅电压大于阈值电压时，电学悬浮层掺杂区中电压通过反型层的传导变得与漏端电压相同，之后当栅压重新变小使得沟道为耗尽状态时，同时降低漏极电压，这时悬浮掺杂区的电压将大于新的漏端电压，陷阱层产生的载流子(一般与衬底少子同类型)将流向电学悬浮区，这时漏端出现负的输出电流脉冲。
图3给出了本发明中型衬底电子导电型器件的仿真特性曲线。仿真中，陷阱层中陷阱浓度度为4×1011cm-3。仿真给出了上述应用方法中的步骤1和步骤2的两种切换结果。
步骤1情形：当漏电压VD＝0.2V时，进行第一次栅电压VG从-0.4V到0.6V扫描时，漏端出现了基于陷阱的产生电流ID脉冲信号。紧接着进行了第二次栅电压VG扫描时，漏端出现了基于陷阱的产生电流ID消失。
步骤2情形：当漏电压VD＝0.2V时，进行第一次栅电压VG从-0.4V到0.6V扫描时，漏端出现了基于陷阱的产生电流ID。紧接着进行了第二次栅电压VG扫描时，同时漏电压VD变为0.18V时，从结果看漏端出现了基于陷阱的产生电流ID曲线出现负的脉冲信号。
上述仿真结果说明了电学悬浮区在器件中起到了控制陷阱层中陷阱产生电流特性的作用，验证了本器件的工作原理的正确性及应用方法的可操作性。
以上所述，仅为本发明较佳的具体实施方式，本发明的保护范围不限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可显而易见地得到的技术方案的简单变化或等效替换均落入本发明的保护范围内。
Claims (3)
1.一种基于陷阱产生机制半导体器件的应用方法，其特征在于，
所述半导体器件的结构为:
衬底区(1) 上一侧设有电学悬浮掺杂区(3)，另一侧设有漏端掺杂区(4)，电学悬浮掺杂区(3) 和漏端掺杂区(4) 中间为导电沟道区域，导电沟道区域表面设置有陷阱层(5)，栅介质绝缘层(6) 覆盖在电学悬浮掺杂区(3) 和陷阱层(5) 之上，其上设有栅端金属电极层(7)，漏端掺杂区(4) 上设有漏端金属电极层(8)，电学悬浮掺杂区(3) 和漏端掺杂区(4)分别使用隔离氧化区(2) 与旁边区域隔离，在漏端掺杂区(4)的隔离氧化区(2)另一侧设有衬底电极处，其上为衬底金属电极层(9)；
上述半导体器件的应用方法为：
步骤1，当栅端金属电极层(7)电压大于阈值电压时，电学悬浮层掺杂区(3)中电压通过反型层的传导变得与漏端金属电极层(8)电压相同，当栅端金属电极层(7)电压重新变小使得导电沟道区域为耗尽状态时，陷阱层(5)产生的载流子由于导电沟道区域两侧受到的电压差近似没有，不能流向漏端金属电极层(8)，这时无输出电流；通过漏端金属电极层(8)电压和栅端金属电极层(7)电压脉冲之间的匹配设置，获得输出电流的出现和消失的切换；
步骤2，当栅端金属电极层(7)电压大于阈值电压时，电学悬浮层掺杂区(3)中电压通过反型层的传导变得与漏端金属电极层(8)电压相同，之后当栅端金属电极层(7)电压重新变小使得导电沟道区域为耗尽状态时，同时降低漏端金属电极层(8)电压，这时电学悬浮掺杂区(3)的电压将大于新的漏端金属电极层(8)电压，陷阱层(5)产生的载流子将流向电学悬浮掺杂区(3)，这时漏端金属电极层(8)出现负的输出电流脉冲。
2.根据权利要求1 所述基于陷阱产生机制半导体器件的应用方法，其特征在于，所述衬底区(1) 为P 型衬底。
3.根据权利要求1 所述基于陷阱产生机制半导体器件的应用方法，其特征在于，所述衬底区(1) 为N 型衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410771351.2A CN104485358B (zh) | 2014-12-12 | 2014-12-12 | 一种基于陷阱产生机制的半导体器件其制造方法及应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410771351.2A CN104485358B (zh) | 2014-12-12 | 2014-12-12 | 一种基于陷阱产生机制的半导体器件其制造方法及应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104485358A CN104485358A (zh) | 2015-04-01 |
| CN104485358B true CN104485358B (zh) | 2018-01-05 |
Family
ID=52759886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410771351.2A Expired - Fee Related CN104485358B (zh) | 2014-12-12 | 2014-12-12 | 一种基于陷阱产生机制的半导体器件其制造方法及应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104485358B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112885931B (zh) * | 2021-01-08 | 2022-09-06 | 广东顺德侨安电子有限公司 | 一种光电转换装置的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208446B (zh) * | 2011-04-20 | 2013-04-10 | 北京大学 | 隧穿电流放大晶体管 |
| CN103268889B (zh) * | 2013-05-23 | 2016-06-01 | 清华大学 | 一种无结型横向隧穿场效应晶体管 |
-
2014
- 2014-12-12 CN CN201410771351.2A patent/CN104485358B/zh not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 《Gate-modulated generation–recombination current in n-type metal–oxide–semiconductor field-effect transistor》;Chen Hai-Feng;《Chin.Phys.B》;20141020;第23卷(第12期);第128502-1至128502-5页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104485358A (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103748684B (zh) | 以负斜角封端的具有高阻断电压的碳化硅器件 | |
| CN104254920B (zh) | 半导体装置及半导体装置的制造方法 | |
| US9577081B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8350289B2 (en) | Semiconductor device | |
| US8994065B2 (en) | High-voltage vertical power component | |
| US8686503B2 (en) | Lateral high-voltage transistor and associated method for manufacturing | |
| US20100140699A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN105489618B (zh) | 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法 | |
| CN103904117A (zh) | 半导体器件及其制造方法 | |
| TW201332020A (zh) | 溝槽蕭特基位障二極體及其製造方法 | |
| CN108987479A (zh) | 包括具有多个介电区段的垂直栅的ldmos晶体管及相关方法 | |
| CN104485358B (zh) | 一种基于陷阱产生机制的半导体器件其制造方法及应用 | |
| CN109346525A (zh) | 一种n型ldmos器件及其制作方法 | |
| CN104465775B (zh) | 基于陷阱产生机制的双漏区半导体器件其制造方法及应用 | |
| CN107958936A (zh) | 半导体器件以及用于制造半导体器件的方法 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN109643689A (zh) | 基于碳化硅的晶体管以及制造该晶体管的方法 | |
| CN104465776B (zh) | 一种双栅电极的半导体器件其制造方法及应用 | |
| CN107302020A (zh) | 一种沟槽栅rc‑igbt及其制备方法 | |
| CN206711901U (zh) | 一种内置肖特基界面的沟槽式mos结构二极管 | |
| CN106486546A (zh) | 横向双扩散金属氧化物半导体元件及其制造方法 | |
| TW201603276A (zh) | 半導體元件及其製作方法 | |
| CN103855089A (zh) | 逆导型绝缘栅双极晶体管及其制作方法 | |
| JP4876297B2 (ja) | 電力用半導体素子 | |
| JP2019040960A (ja) | 窒化物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180105 Termination date: 20201212 |