CN111952174A - 一种沟槽底部氧化层加厚的igbt及其制作方法 - Google Patents
一种沟槽底部氧化层加厚的igbt及其制作方法 Download PDFInfo
- Publication number
- CN111952174A CN111952174A CN202010815678.0A CN202010815678A CN111952174A CN 111952174 A CN111952174 A CN 111952174A CN 202010815678 A CN202010815678 A CN 202010815678A CN 111952174 A CN111952174 A CN 111952174A
- Authority
- CN
- China
- Prior art keywords
- trench
- region
- oxide layer
- substrate
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000009271 trench method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 239000001301 oxygen Substances 0.000 claims abstract description 19
- -1 oxygen ions Chemical class 0.000 claims abstract description 14
- 230000000149 penetrating effect Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000008719 thickening Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及电子产品技术领域，具体涉及一种沟槽底部氧化层加厚的IGBT及其制作方法，旨在解决现有技术中开关时间及开关损耗较大的问题，其技术要点在于：包含以下步骤：S1：准备具有发射区的基体，形成贯穿基体的第一表面和发射区的沟槽，S2：形成覆盖所述沟槽和第一表面的栅氧层，并在沟槽内注入氧离子，然后形成覆盖所述栅氧层的栅极层，所述栅极层中的部分填充于所述沟槽中；S3，在沟槽与沟槽之间的区域形成阱区、N+源区、P+区、或者P+源区、N+区；S4：在基体表面生长绝缘介质膜，并在N+源区、P+区形成接触孔。通过在沟槽中增加注入氧离子的步骤，使得沟槽底部生成更厚的氧化层出来，从而降低了电容提高开关速度，降低开关损耗。
Description
技术领域
本发明涉及电子器械技术领域，具体涉及一种沟槽底部氧化层加厚的IGBT及其制作方法。
背景技术
绝缘栅双极型晶体管(IGBT)，是一种由BJT(双极型晶体管)和MOS(绝缘栅型场效应晶体管)组成的复合全控型电压驱动式功率半导体器件，IGBT是一种双极器件，既有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度高、开关损耗小的优点，又具有双极功率晶体管的电流密度大、饱和压降低、电流处理能力强的优点。
随着IGBT产品技术的日益成熟，IGBT由最初的PT型，经过NPT型的过渡，发展成为目前的FieldStop，LPT，SPT等IGBT结构，也由平面栅逐渐向拥有更大电流密度，相同电流规格具有更小芯片面积，降低芯片成本，并且具有更低Vcesat的槽栅结构转变。但是，在其具体应用过程中并未考虑到开关时间及开关损耗问题。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中开关时间及开关损耗较大形成的缺陷，从而提供一种沟槽底部氧化层加厚的IGBT及其制作方法。
本发明的上述技术目的是通过以下技术方案得以实现的：
一种沟槽底部氧化层加厚的IGBT的制作方法，包含以下步骤：
S1：提供具有发射区的基体，形成贯穿基体的第一表面和发射区的沟槽，
S2：形成覆盖所述沟槽和第一表面的第一栅氧层，并在沟槽内注入氧离子，然后形成覆盖所述第一栅氧层的栅极层，所述栅极层中的部分填充于所述沟槽中；
S3，在沟槽与沟槽之间的区域形成阱区、N+源区、P+区、或者P+源区、N+区；
S4：在基体表面生长绝缘介质膜，并在N+源区、P+区形成接触孔；
S5：在绝缘介质膜上淀积金属薄膜，以形成发射极与集电极。
优选的，所述S1中，具有发射区的基体为单晶硅片。
本发明的另外一个目的在于提供一种沟槽底部氧化层加厚的IGBT，使用上述所述沟槽底部氧化层加厚的IGBT的制作方法制作得到。
优选的，所述沟槽底部氧化层加厚的IGBT包括衬底及掩膜层，所述掩膜层覆盖在所述衬底上，所述衬底上设置有沟槽指向所述掩膜层的沟槽，所述沟槽内填充氧离子。
本发明所提供的一种沟槽底部氧化层加厚的IGBT的制作方法，通过增加在沟槽中注入氧离子的步骤，提高了沟槽底部氧的含量，在后续的高温栅氧生长过程中，可以使沟槽底部硅中的氧离子与硅反应不再受限制，并且氧化过程中氧分子到达沟槽底部的浓度，使得沟槽底部生成更厚的氧化层，从而降低了电容提高开关速度，降低开关损耗。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一种实施方式的沟槽底部氧化层加厚的IGBT的截面示意图；
图2为本发明的一种实施方式的沟槽底部氧化层加厚的IGBT使用过程中的截面示意图。
附图标记说明：
1、衬底；2、掩膜层；3、沟槽。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明的上述技术目的是通过以下技术方案得以实现的：
一种沟槽底部氧化层加厚的IGBT的制作方法，包含以下步骤：
S1：准备具有发射区的基体，形成贯穿基体的第一表面和发射区的沟槽3。
具体的，在一实施方式中，具有发射区的机体为单晶硅片。并且本实施方式中，沟槽3可以通过现有技术中常规的光刻及刻蚀工艺形成，如形成上述沟槽3的工艺步骤可以包括：在基体的第一表面形成一层掩膜材料层，进行涂胶、曝光和显影等光刻工序，然后通过刻蚀工艺将掩膜层图形化，去胶后以图形化的掩膜材料层为掩膜对基体进行刻蚀以形成上述沟槽3，最后去除上述掩膜材料层。
S2：形成覆盖沟槽3和第一表面的栅氧层，形成覆盖所述沟槽3和第一表面的栅氧层，并在沟槽3内注入氧离子，然后形成覆盖所述栅氧层的栅极层，所述栅极层中的部分填充于所述沟槽3中。
在一实施方式中，栅极层可以通过现有技术中常规的沉积工艺制备而成。本申请中通过在沟槽3中增加注入氧离子的步骤，提高了沟槽3底部氧的含量在后续的高温栅氧生长过程中可以使沟槽3底部硅中的氧离子与硅反应不再受限制与氧化过程中氧分子到达沟槽3底部的浓度，使得沟槽3底部生成更厚的氧化层出来，从而降低了电容提高开关速度，降低开关损耗。
S3，在沟槽3与沟槽3之间的区域形成阱区、N+源区、P+区、或者P+源区、N+区；
S4：在基体表面生长绝缘介质膜，并在N+源区、P+区形成接触孔；
S5：在绝缘介质膜上淀积金属薄膜，以形成发射极与集电极。
本发明的另外一个目的在于提供一种沟槽底部氧化层加厚的IGBT，使用上述沟槽底部氧化层加厚的IGBT的制作方法制备得到，请参阅图1，在一实施方式中，沟槽3底部氧化层加厚的IGBT包括衬底1及掩膜层2，所述掩膜层2覆盖在所述衬底1上，所述衬底1上设置有沟槽3指向所述掩膜层2的沟槽3，所述沟槽3内填充有氧离子。在一实施方式中，掩膜层2为二氧化硅掩膜层。
本发明提供的一种沟槽底部氧化层加厚的IGBT的制作方法，请参阅图2，通过在沟槽3中增加注入氧离子的步骤，提高了沟槽3底部氧的含量，在后续的高温栅氧生长过程中，可以使沟槽3底部硅中的氧离子与硅反应不再受限制，并且氧化过程中氧分子到达沟槽3底部的浓度，使得沟槽3底部生成更厚的氧化层，从而降低了电容提高开关速度，降低开关损耗。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (4)
1.一种沟槽底部氧化层加厚的IGBT的制作方法，其特征在于：包含以下步骤：
S1：准备具有发射区的基体，形成贯穿基体的第一表面和发射区的沟槽；
S2：形成覆盖所述沟槽和第一表面的栅氧层，并在沟槽内注入氧离子，然后形成覆盖所述栅氧层的栅极层，所述栅极层中的部分填充于所述沟槽中；
S3，在沟槽与沟槽之间的区域形成阱区、N+源区、P+区、或者P+源区、N+区；
S4：在基体表面生长绝缘介质膜，并在N+源区、P+区形成接触孔；
S5：在绝缘介质膜上淀积金属薄膜，以形成发射极与集电极。
2.根据权利要求1所述的沟槽底部氧化层加厚的IGBT的制作方法，其特征在于：所述S1中，具有发射区的基体为单晶硅片。
3.一种沟槽底部氧化层加厚的IGBT，其特征在于：使用权利要求1或2所述沟槽底部氧化层加厚的IGBT的制作方法制作得到。
4.根据权利要求3所述的沟槽底部氧化层加厚的IGBT，其特征在于：包括衬底(1)及掩膜层(2)，所述掩膜层(2)覆盖在所述衬底(1)上，所述衬底(1)上设置有开口指向所述掩膜层(2)的沟槽(3)，所述沟槽(3)内填充氧离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010815678.0A CN111952174A (zh) | 2020-08-14 | 2020-08-14 | 一种沟槽底部氧化层加厚的igbt及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010815678.0A CN111952174A (zh) | 2020-08-14 | 2020-08-14 | 一种沟槽底部氧化层加厚的igbt及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111952174A true CN111952174A (zh) | 2020-11-17 |
Family
ID=73343349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010815678.0A Pending CN111952174A (zh) | 2020-08-14 | 2020-08-14 | 一种沟槽底部氧化层加厚的igbt及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111952174A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864250A (zh) * | 2021-01-11 | 2021-05-28 | 江苏东海半导体科技有限公司 | 改善栅漏电荷的沟槽型功率半导体器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877314A (zh) * | 2009-04-29 | 2010-11-03 | 上海华虹Nec电子有限公司 | 在沟槽底部制作厚氧化层的方法 |
| CN102184855A (zh) * | 2010-05-06 | 2011-09-14 | 天津环鑫科技发展有限公司 | 一种具有场截止构造的非穿通型沟槽igbt制造方法 |
| CN206401322U (zh) * | 2016-11-17 | 2017-08-11 | 无锡同方微电子有限公司 | 一种具有底部厚氧结构的fs型igbt |
-
2020
- 2020-08-14 CN CN202010815678.0A patent/CN111952174A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877314A (zh) * | 2009-04-29 | 2010-11-03 | 上海华虹Nec电子有限公司 | 在沟槽底部制作厚氧化层的方法 |
| CN102184855A (zh) * | 2010-05-06 | 2011-09-14 | 天津环鑫科技发展有限公司 | 一种具有场截止构造的非穿通型沟槽igbt制造方法 |
| CN206401322U (zh) * | 2016-11-17 | 2017-08-11 | 无锡同方微电子有限公司 | 一种具有底部厚氧结构的fs型igbt |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864250A (zh) * | 2021-01-11 | 2021-05-28 | 江苏东海半导体科技有限公司 | 改善栅漏电荷的沟槽型功率半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58210678A (ja) | パワ−ｍｏｓｆｅｔ構成体及びその製造方法 | |
| CN111952174A (zh) | 一种沟槽底部氧化层加厚的igbt及其制作方法 | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| JPH08250743A (ja) | 半導体装置の作製方法 | |
| CN111162009B (zh) | 一种低导通电阻低压分离栅mos器件的制造方法 | |
| CN1956196B (zh) | biCMOS器件及biCMOS器件的制造方法 | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| CN112103181A (zh) | 一种新型高可靠性igbt及其制造方法 | |
| EP0017934B1 (en) | Method of manufacturing insulated-gate field-effect transistors | |
| JPH05198796A (ja) | 半導体装置およびその作製方法 | |
| KR100193118B1 (ko) | 전력용 트랜지스터 및 그 제조방법 | |
| KR0165377B1 (ko) | 고내압용 트랜지스터 및 그 제조방법 | |
| US4037309A (en) | Methods for making transistor structures | |
| CN109545851A (zh) | 增强型GaN基功率器件及其制备方法 | |
| JPH02105521A (ja) | 半導体装置の製造方法 | |
| JPS6185864A (ja) | バイポ−ラ型トランジスタ | |
| JPS6286752A (ja) | 半導体集積回路の製造方法 | |
| JPS58169971A (ja) | 半導体装置およびその製造方法 | |
| KR890005885A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPS6052038A (ja) | 半導体装置の製造方法 | |
| JPH04348532A (ja) | 半導体装置およびその製造方法 | |
| KR960019764A (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| CN109659360A (zh) | Igbt器件和制作方法 | |
| JPH0349238A (ja) | 縦形二重拡散ｍｏｓトランジスタの製造方法 | |
| JPS6020570A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201117 |
|
| RJ01 | Rejection of invention patent application after publication |