KR960019764A - 자기정렬 쌍극자 트랜지스터의 제조방법 - Google Patents
자기정렬 쌍극자 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR960019764A KR960019764A KR1019940031325A KR19940031325A KR960019764A KR 960019764 A KR960019764 A KR 960019764A KR 1019940031325 A KR1019940031325 A KR 1019940031325A KR 19940031325 A KR19940031325 A KR 19940031325A KR 960019764 A KR960019764 A KR 960019764A
- Authority
- KR
- South Korea
- Prior art keywords
- base
- emitter
- silicon
- self
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract 6
- 239000010703 silicon Substances 0.000 claims abstract 6
- 239000010409 thin film Substances 0.000 claims abstract 3
- 208000012868 Overgrowth Diseases 0.000 claims abstract 2
- 229910052751 metal Inorganic materials 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims abstract 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract 2
- 239000010408 film Substances 0.000 claims 4
- 239000005388 borosilicate glass Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract 2
- 230000010365 information processing Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 229910021332 silicide Inorganic materials 0.000 abstract 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 컴퓨터나 통신기기 등의 차세대 고속 정보처리 시스템에 널리 이용되고 있는 고속 쌍극자(bipolar) 트랜지스터에 관한 것으로서, 실리콘 에미터 전극을 선택적 단결정 과성장(epitaxial lateral overgr-owth)하여 에미터와 베이스가 자기정렬되게 하고 금속성 박막을 이용하여 베이스 기생저항을 크게 감소시킨 쌍극자 트랜지스터 제조방법에 관한 것이다.
본 발명은 비활성 베이스로 금속성 박막인 티타늄 실리사이드를 사용하기 때문에 소자의 기생 베이스 저항이 작으며, 에미터와 베이스를 자기정렬 시킴으로서 재현성이 높고 소자의 크기를 줄여 집적도를 높일 수 있는 장점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 쌍극자 트랜지스터의 구조를 나타낸 단면도,
제4도는 본 발명에 의한 쌍극자 트랜지스터의 제조방법을 순차적으로 나타낸 공정 단면도이다.
Claims (1)
- 실리콘 기판(41)에 고농도의 불순물을 이온주입하여 서브 콜렉터(42)를 형성하고, 콜렉터(43)와 소자격리를 위한 산화막(44)을 형성한 후 고농도 불순물을 이온주입하여 콜렉터 싱커(45)와 베이스 박막(46)을 형성하는 단계; 상기 베이스 박막(46) 위에 BSG(boro-silicate glass)막(67)을 도포한 후 패터닝 하여 비활성 베이스 영역과 활성영역을 정의하고 측벽 산화막(48)을 형성하여 에미터 활성영역을 정의하는 단계; 실리콘(49)을 선택적 단결정 과성장(epitaxial lateral overgr-owth)허여 실리콘 에미터와 에미터 전극을 동시에 성장시킨 후, 상기 실리콘(49)을 마스크로 하여 상기 BSG막(67)을 식각하여 에미터와 베이스를 자기정렬 시키는 단계; 및 상기 비활성 베이스 영역과 에미터 전극인 실리콘(49) 상부에 선택적으로 티타늄 실리사이드(50)를 형성하고, 절연막(51) 도포후 금속배선(52)하는 단계로 이루어진 자기정렬 쌍극자 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940031325A KR0163739B1 (ko) | 1994-11-26 | 1994-11-26 | 자기정렬 쌍극자 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940031325A KR0163739B1 (ko) | 1994-11-26 | 1994-11-26 | 자기정렬 쌍극자 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019764A true KR960019764A (ko) | 1996-06-17 |
| KR0163739B1 KR0163739B1 (ko) | 1998-12-01 |
Family
ID=19399104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940031325A KR0163739B1 (ko) | 1994-11-26 | 1994-11-26 | 자기정렬 쌍극자 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0163739B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268376B2 (en) | 2002-09-19 | 2007-09-11 | Samsung Electronics Co., Ltd. | Bipolar transistor for increasing signal transfer efficiency and method of manufacturing the same |
-
1994
- 1994-11-26 KR KR1019940031325A patent/KR0163739B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268376B2 (en) | 2002-09-19 | 2007-09-11 | Samsung Electronics Co., Ltd. | Bipolar transistor for increasing signal transfer efficiency and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0163739B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970054342A (ko) | 베이스 결정박막 바이폴러 트랜지스터의 소자격리와 컬렉터－베이스 자기정렬의 동시 형성방법 | |
| KR890007434A (ko) | 반도체 장치 제조방법 | |
| KR910013577A (ko) | 반도체 장치의 제조방법 | |
| KR890005884A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR970054344A (ko) | 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터 장치 및 그 제조방법 | |
| KR960030437A (ko) | 확산 소스 유전층으로부터의 외인성 베이스 확산을 이용하여 베이스 접촉부의 저항을 감소시킨 단일 폴리실리콘 바이폴러 트랜지스터 및 그 형성 방법 | |
| KR930001460A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR880005690A (ko) | 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법 | |
| KR960019764A (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| KR890005882A (ko) | 수직 반도체 소자 | |
| KR950021503A (ko) | 병합 디바이스를 지원하기 위한 바이씨모스(BiCMOS) 및 이의 형성방법 | |
| KR970003939A (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| KR890005885A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR890008997A (ko) | 트렌치내에 베이스 및 에미터 구조를 갖는 반도체 바이폴라 트랜지스터 및 이의 제조 방법 | |
| KR890013792A (ko) | 반도체장치 및 그 제조방법 | |
| KR900019255A (ko) | 질화막을 이용한 자기정렬 바이폴라 트랜지스터 제조방법 | |
| KR940016886A (ko) | 수직구조 쌍극자 트랜지스터 및 그 제조방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| JPS5929458A (ja) | 半導体装置 | |
| KR970053006A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR970018770A (ko) | 인슐레이티드 게이트 바이폴라 트랜지스터 및 다이오드를 동일기판 내에 갖는 반도체 장치 제조 방법 | |
| KR930015048A (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| KR940022895A (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR920015624A (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR920007229A (ko) | 바이폴라 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040831 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |