KR970054344A - 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터 장치 및 그 제조방법 - Google Patents

폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터 장치 및 그 제조방법 Download PDF

Info

Publication number
KR970054344A
KR970054344A KR1019950052693A KR19950052693A KR970054344A KR 970054344 A KR970054344 A KR 970054344A KR 1019950052693 A KR1019950052693 A KR 1019950052693A KR 19950052693 A KR19950052693 A KR 19950052693A KR 970054344 A KR970054344 A KR 970054344A
Authority
KR
South Korea
Prior art keywords
thin film
depositing
conductive semiconductor
bipolar transistor
base electrode
Prior art date
Application number
KR1019950052693A
Other languages
English (en)
Other versions
KR100205024B1 (ko
Inventor
염병렬
조덕호
한태현
이수민
편광의
Original Assignee
이준
한국전기통신공사
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이준, 한국전기통신공사, 양승택, 한국전자통신연구원 filed Critical 이준
Priority to KR1019950052693A priority Critical patent/KR100205024B1/ko
Priority to JP23296796A priority patent/JP3213549B2/ja
Priority to US08/729,840 priority patent/US5696007A/en
Publication of KR970054344A publication Critical patent/KR970054344A/ko
Application granted granted Critical
Publication of KR100205024B1 publication Critical patent/KR100205024B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터 장치 및 제조방법에 관한 것으로서, 그 특징은 바이폴러 트랜지스터의 제조방법에 있어서, 반도체 기판에 전도성 매몰 컬렉트를 형성시키는 제1과정과, 절연막과 베이스 전극용 전도성 반도체 박막을 패터닝하는 제2과정과, 정의된 활성영역에만 컬렉터용 전도성 반도체 박막을 증착시키는 제3과정과, 측면부분에 전도성 반도체 박막을 형성시키는 제4과정과, 다중층 구조의 베이스용 전도성 반도체 소정개수의 층의 박막을 증착시키는 제5과정과, 베이스 전극을 증착시키고 패터닝시키는 제6과정과, 측면 절연막을 형성시키는 제7과정 및 에미터용 전도성 반도체 박막과 에미터 전극용 전도성 반도체 박막을 자기정렬시켜 증착시키는 제8과정을 포함하여, 초자기정렬 상하 양방향 동작성 수직 구조를 갖게 하는 데에 있으므로, 본 발명은 바이폴러 트랜지스터의 동작속도를 이종접합의 박막 구조를 사용하여 증가시키는 동시에 소자의 기생용량 및 기생저항을 최소화하고 더 나아가 소자크기를 감소시킴으로써 보다 더 고속화 고잡적화 그리고 저전력화를 이룰 수 있으며, 공정을 간단화함으로써 공정수가 줄어들어 소자의 생산성향상을 도모할 수 있다는 데에 그 효과가 있다.

Description

폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 컬렉터 베이스 에미터를 선택적 박막성장법으로 형성한 초자기정렬 바이폴러 소자의 단면도.

Claims (8)

  1. 바이폴러 트랜지스터의 제조방법에 있어서, 반도체 기판에 전도성 매몰 컬렉터를 형성시키는 제1과정과; 절연막과 베이스 전극용 전도성 반도체 패터닝하는 제2과정과; 정의된 활성영역에만 컬렉터용 전도성 반도체 박막을 증착시키는 제3과정과; 측면부분에 전도성 반도체 박막을 형성시키는 제4과정과; 다중층 구조의 베이스용 전도성 반도체 소정개수의 층의 박막을 증착시키는 제5과정과; 베이스 전극을 증착시키고 패터닝시키는 제6과정과; 측면 절연막을 형성시키는 제7과정; 및 에미터용 전도성 반도체 박막과 에미터 전극용 전도성 반도체 박막을 자기정렬시켜 증착시키는 제8과정을 포함하여; 초자기정열 상하 양방향 동작성 수직구조를 갖게 하는 것을 특징으로 하는 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 제1과정에서 열처리를 수반하는 불순물 이온주입이나 확산으로 형성한 전도성 매몰 컬렉터를 형성시키는 것을 특징으로 하는 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 제6과정이, 베이스 전극용 금속 박막 또는 금속성 실리사이드 박막을 증착시키는 제1단계와; 측면 절연막을 증착시키는 제2단계; 및 패터닝시키는 제3단계로 이루어지는 것을 특징으로 하는 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 제6과정에서 금속 혹은 금속성 실리사이드 박막과 측면 절연막을 사용하지 않는 것을 특징으로 하는 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터의 제조방법.
  5. 바이폴러 트랜지스터의 제조방법에 있어서, 반도체 기판에 전도성 매몰 에미터를 형성시키는 제1과정과; 절연막과 베이스 전극용 전도성 반도체 박막을 패터닝하는 제2과정과; 정의된 활성영역에만 에미터용 전도성 반도체 박막을 증착시키는 제3과정과; 측면부분에 전도성 반도체 박막을 형성시키는 제4과정과; 다중층 구조의 베이스용 전도성 반도체 소정개수의 층의 박막을 증착시키는 제5과정과; 베이스 전극을 증착시키고 패터닝시키는 제6과정과; 측면 절연막을 형성시키는 제7과정; 및 컬렉터용 전도성 반도체 박막과 컬렉터 전극용 전도성 반도체 박막을 자기정렬시켜 증착시키는 제8과정을 포함하여, 초자기정렬 상하 양방향 동작성 수직구조를 갖게 하는 것을 특징으로 하는 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터의 제조방법.
  6. 제1항에 있어서, 상기 제1과정에서 열처리를 수반하는 불순물 이온주입이나 확산으로 형성한 전도성 매몰 컬렉터를 형성시키는 것을 특징으로 하는 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터의 제조방법.
  7. 제1항에 있어서, 상기 제6과정이, 베이스 저극용 금속 박막 또는 금속성 실리사이드 박막을 증착시키는 제1단계와; 측면 절연막을 증착시키는 제2단계; 및 패터닝시키는 제3단계로 이루어지는 것을 특징으로 하는 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터의 제조방법.
  8. 제1항에 있어서, 상기 제6과정에서 금속 혹은 금속성 실리사이드 박막과 측면 절연막을 사용하지 않는 것을 특징으로 하는 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052693A 1995-12-20 1995-12-20 초 자기 정렬 바이폴러 트랜지스터의 제조방법 KR100205024B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950052693A KR100205024B1 (ko) 1995-12-20 1995-12-20 초 자기 정렬 바이폴러 트랜지스터의 제조방법
JP23296796A JP3213549B2 (ja) 1995-12-20 1996-09-03 超自己整列バイポーラトランジスタの製造方法
US08/729,840 US5696007A (en) 1995-12-20 1996-10-15 Method for manufacturing a super self-aligned bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052693A KR100205024B1 (ko) 1995-12-20 1995-12-20 초 자기 정렬 바이폴러 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR970054344A true KR970054344A (ko) 1997-07-31
KR100205024B1 KR100205024B1 (ko) 1999-07-01

Family

ID=19441868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052693A KR100205024B1 (ko) 1995-12-20 1995-12-20 초 자기 정렬 바이폴러 트랜지스터의 제조방법

Country Status (3)

Country Link
US (1) US5696007A (ko)
JP (1) JP3213549B2 (ko)
KR (1) KR100205024B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275544B1 (ko) * 1995-12-20 2001-01-15 이계철 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법
KR100233834B1 (ko) * 1996-12-09 1999-12-01 한흥섭 규소/규소게르마늄 쌍극자 트랜지스터 제조방법
KR100275540B1 (ko) * 1997-09-23 2000-12-15 정선종 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
DE19842106A1 (de) 1998-09-08 2000-03-09 Inst Halbleiterphysik Gmbh Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
WO2001037331A1 (en) * 1999-11-18 2001-05-25 Koninklijke Philips Electronics N.V. METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE COMPRISING SiGe HBTs
US6562688B2 (en) * 1999-12-23 2003-05-13 Asb, Inc. Method of manufacturing a bipolar device
US6506657B1 (en) * 2000-04-19 2003-01-14 National Semiconductor Corporation Process for forming damascene-type isolation structure for BJT device formed in trench
US6552374B2 (en) * 2001-01-17 2003-04-22 Asb, Inc. Method of manufacturing bipolar device and structure thereof
US6911716B2 (en) * 2002-09-09 2005-06-28 Lucent Technologies, Inc. Bipolar transistors with vertical structures
US7038298B2 (en) * 2003-06-24 2006-05-02 International Business Machines Corporation High fT and fmax bipolar transistor and method of making same
US7541624B2 (en) * 2003-07-21 2009-06-02 Alcatel-Lucent Usa Inc. Flat profile structures for bipolar transistors
US6911681B1 (en) * 2004-04-14 2005-06-28 International Business Machines Corporation Method of base formation in a BiCMOS process
DE102004053393B4 (de) * 2004-11-05 2007-01-11 Atmel Germany Gmbh Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
US7635599B2 (en) * 2005-09-29 2009-12-22 Hitachi Global Storage Technologies Netherlands B.V. Three terminal magnetic sensing devices having base lead layers in-plane with collector substrate materials and methods of making the same
US7772060B2 (en) * 2006-06-21 2010-08-10 Texas Instruments Deutschland Gmbh Integrated SiGe NMOS and PMOS transistors
JP5085092B2 (ja) * 2006-10-31 2012-11-28 株式会社日立製作所 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829015A (en) * 1987-05-21 1989-05-09 Siemens Aktiengesellschaft Method for manufacturing a fully self-adjusted bipolar transistor
US4829016A (en) * 1987-10-19 1989-05-09 Purdue Research Foundation Bipolar transistor by selective and lateral epitaxial overgrowth
US5106767A (en) * 1990-12-07 1992-04-21 International Business Machines Corporation Process for fabricating low capacitance bipolar junction transistor
DE4301333C2 (de) * 1993-01-20 2003-05-15 Daimler Chrysler Ag Verfahren zur Herstellung von Silizium-Germanium-Heterobipolartransistoren
US5484737A (en) * 1994-12-13 1996-01-16 Electronics & Telecommunications Research Institute Method for fabricating bipolar transistor

Also Published As

Publication number Publication date
KR100205024B1 (ko) 1999-07-01
JPH09181089A (ja) 1997-07-11
JP3213549B2 (ja) 2001-10-02
US5696007A (en) 1997-12-09

Similar Documents

Publication Publication Date Title
KR970054344A (ko) 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터 장치 및 그 제조방법
KR970054345A (ko) 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터와 그 제조방법
US4329706A (en) Doped polysilicon silicide semiconductor integrated circuit interconnections
CA1203641A (en) Semiconductor circuit containing integrated bipolar and mos transistors on a chip and method of producing same
KR20000033197A (ko) 반도체소자 및 그 제조방법
KR970054342A (ko) 베이스 결정박막 바이폴러 트랜지스터의 소자격리와 컬렉터－베이스 자기정렬의 동시 형성방법
JPS58210678A (ja) パワ−ｍｏｓｆｅｔ構成体及びその製造方法
JPH06112493A (ja) 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法およびこの方法により製造したトランジスタ
US5484737A (en) Method for fabricating bipolar transistor
JPS6046074A (ja) 電界効果トランジスタの製造方法
JPH07211799A (ja) Ｄｒａｍセルの製造方法
KR970054343A (ko) 규소/규소게르마늄 쌍극자 트랜지스터 제조방법
KR930001460A (ko) 반도체 집적회로장치 및 그 제조방법
KR960019765A (ko) 바이폴라 트랜지스터 및 그 제조방법
KR100245813B1 (ko) 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법
US5736447A (en) Method for manufacturing a bipolar junction transistor having a polysilicon emitter
KR960006042A (ko) 반도체장치 및 그 제조방법
JPH0744184B2 (ja) シリサイド接触を有するバイポーラ半導体デバイスの製造方法
EP0248606A2 (en) Submicron bipolar transistor with buried silicide region
JPH03203270A (ja) 半導体装置
KR100275114B1 (ko) 낮은비트라인커패시턴스를갖는반도체소자및그제조방법
JPS6313352B2 (ko)
KR960019764A (ko) 자기정렬 쌍극자 트랜지스터의 제조방법
KR0149434B1 (ko) 쌍극자 트랜지스터 및 그 제조방법
KR890013792A (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee