KR970054342A - 베이스 결정박막 바이폴러 트랜지스터의 소자격리와 컬렉터－베이스 자기정렬의 동시 형성방법 - Google Patents

베이스 결정박막 바이폴러 트랜지스터의 소자격리와 컬렉터－베이스 자기정렬의 동시 형성방법 Download PDF

Info

Publication number
KR970054342A
KR970054342A KR1019950052690A KR19950052690A KR970054342A KR 970054342 A KR970054342 A KR 970054342A KR 1019950052690 A KR1019950052690 A KR 1019950052690A KR 19950052690 A KR19950052690 A KR 19950052690A KR 970054342 A KR970054342 A KR 970054342A
Authority
KR
South Korea
Prior art keywords
thin film
base
collector
forming
insulating film
Prior art date
Application number
KR1019950052690A
Other languages
English (en)
Other versions
KR100205017B1 (ko
Inventor
염병렬
조덕호
한태현
이수민
편광의
Original Assignee
이준
한국전기통신공사
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이준, 한국전기통신공사, 양승택, 한국전자통신연구원 filed Critical 이준
Priority to KR1019950052690A priority Critical patent/KR100205017B1/ko
Priority to US08/729,841 priority patent/US5798277A/en
Priority to DE19643903A priority patent/DE19643903B4/de
Publication of KR970054342A publication Critical patent/KR970054342A/ko
Application granted granted Critical
Publication of KR100205017B1 publication Critical patent/KR100205017B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions

Abstract

본 발명은 이온주입이나 도랑을 이용한 베이스 결정박막 바이폴러 트랜지스터의 소자격리와 컬렉터－베이스 자기정렬의 동시형성방법에 관한 것으로서, 그 특징은 바이폴러 트랜지스터의 제조방법에 있어서, 반도체 기판에 전도성 매몰 컬렉터를 형성시키는 제1과정과, 컬렉터 박막을 성장시키는 제2과정과, 컬렉터 연ㄱ려영역과 절연막을 형성하는 제3과정과, 절연막과 베이스 전극용 전도성 반도체 박막을 패터닝하는 제4과정과, 측면부분에 절연막을 형성시키는 제5과정과, 정의된 활성영역에만 컬렉터 영역을 형성하는 제6과정과, 절연막과 소작격리용으로 절연막이 채워진 얇은 도랑을 형성시키는 제7과정과, 전도성 측면 반도체 박막을 형성하는 제8과정과, 베이스와 컬렉터가 자기정렬되어 베이스용 전도성 반도체 박막을 증착시키는 제9과정과, 패터닝하여 박막으로 구성된 베이스 전극영역을 형성하는 제10과정과, 절연막을 도포하는 제11과정 및 컬렉터용 전도성 반도체 박막과 베이스 전극용 전도성 반도체 박막과 베이스용 전도성 반도체 박막을 자기정렬하는 제12과정을 포함하며, 절연막이 채워진 얇은 도랑으로 소자격리가 이루어지며, 컬렉터용 반도체 박막에 마스크 없이 선택적으로 컬렉터 영역을 형성하며, 상하 양방향 동작성 수직구조를 갖게 하는데에 있으므로, 본 발명은 바이폴러 트랜지스터의 동작속도를 규소／규소 게르마늄 이종접합 박막구조를 사용하여 증가시키는 동시에 이온주입이나 도랑을 이용한 소자격리 공정과 컬렉터－베이스의 자기정렬 및 선택적 컬렉터 이온주입 공정을 동시에 하나의 감광막 마스크로 형성시킴으로써 제작공정을 간단화하며, 생산성을 제고하며 동시에 컬렉터－베이스 기생용량의 감소를 통하여 소자의 차단 주파수 및 최대 진동 주파수를 증가시키는데에 그 효과가 있다.

Description

베이스 결정박막 바이폴러 트랜지스터의 소자격리와 컬렉터－베이스 자기정렬의 동시 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 소자격리와 선택적 이온주입 컬렉터를 동시에 형성하고 컬렉터－베이스를 자기정렬한 npn 규소／규소 게르마늄 이종접합 바이폴러 소자의 베이스 박막 성장후의 단면도.

Claims (2)

  1. 바이폴러 트랜지스터의 제조방법에 있어서, 반도체 기판에 전도성 매몰 컬렉터를 형성시키는 제1과정과; 컬렉터 박막을 성장시키는 제2과정과; 컬렉터 연결영역과 절연막을 형성하는 제3과정과; 절연막과 베이스 전극용 전도성 반도체 박막을 패터닝하는 제4과정과; 측면부분에 절연막을 형성시키는 제5과정과; 정의된 활성영역에만 컬렉터 영역을 형성하는 제6과정과; 절연막과 소자격리용으로 절연막이 채워진 얇은 도랑을 형성시키는 제7과정과; 전도성 측면 반도체 박막을 형성하는 제8과정과; 베이스와 컬렉터가 자기정렬되어 베이스용 전도성 반도체 박막을 증착시키는 제9과정과; 패터닝하여 박막으로 구성된 베이스 전극영역을 형성하는 제10과정과; 절연막을 도포하는 제11과정; 및 컬렉터용 전도성 반도체 박막과 베이스 전극용 전도성 반도체 박막과 베이스용 전도성 반도체 박막을 자기정렬하는 제12과정을 포함하며; 절연막이 채워진 얇은 도랑으로 소자격리가 이루어지며; 컬렉터용 반도체 박막이 마스크 없이 선택적으로 컬렉터 영역을 형성하며; 상하 양방향 동작성 수직구조를 갖게 하는 것을 특징으로 하는 베이스 결정박막 바이폴러 트랜지스터의 소자격리와 컬렉터－베이스 자기 정렬의 동시형성방법.
  2. 바이폴러 트랜지스터의 제조방버에 있어서, 반도체 기판에 전도성 매몰 에미터를 형성시키는 제1과정과; 에미터 박막을 성장시키는 제2과정과; 에미터 연결영역과 절연막을 형성하는 제3과정과; 절연막과 베이스 전극용 전도성 반도체 박막을 패터닝하는 제4과정과; 측면부분에 절연막을 형성시키는 제5과정과; 정의된 활성영역에만 에미터 영역을 형성하는 제6과정과; 절연막과 소자격리용으로 절연막이 채워진 얇은 도랑을 형성시키는 제7과정과; 전도성 측면 반도체 박막을 형성하는 제8과정과; 베이스와 에미터가 자기정렬되어 베이스용 전도성 반도체 박막을 증착시키는 제9과정과; 패터닝하여 박막으로 구성된 베이스 전극영역을 형성하는 제10과정과; 절연막을 도포하는 제11과정과; 및 에미터용 전도성 반도체 박막과 베이스 전극용 전도성 반도체 박막과 베이스용 전도성 반도체 박막을 자기정렬하는 제12과정을 포함하여; 절연막이 채워진 얇은 도랑으로 소자격리가 이루어지며; 에미터용 반도체 박막에 마스크없이 선택적으로 에미터 영역을 형성하며; 상하 양방향 동작성 수직구조를 갖게 하는 것을 특징으로 하는 베이스 결정박막 바이폴러 트랜지스터의 소자격리와 에미터－베이스 자기정렬의 동시형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052690A 1995-12-20 1995-12-20 이종접합 바이폴러 트랜지스터의 제조방법 KR100205017B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950052690A KR100205017B1 (ko) 1995-12-20 1995-12-20 이종접합 바이폴러 트랜지스터의 제조방법
US08/729,841 US5798277A (en) 1995-12-20 1996-10-15 Method for fabricating heterojunction bipolar transistor
DE19643903A DE19643903B4 (de) 1995-12-20 1996-10-30 Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052690A KR100205017B1 (ko) 1995-12-20 1995-12-20 이종접합 바이폴러 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR970054342A true KR970054342A (ko) 1997-07-31
KR100205017B1 KR100205017B1 (ko) 1999-07-01

Family

ID=19441866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052690A KR100205017B1 (ko) 1995-12-20 1995-12-20 이종접합 바이폴러 트랜지스터의 제조방법

Country Status (3)

Country Link
US (1) US5798277A (ko)
KR (1) KR100205017B1 (ko)
DE (1) DE19643903B4 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275544B1 (ko) * 1995-12-20 2001-01-15 이계철 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
JP3728755B2 (ja) * 1996-10-22 2005-12-21 セイコーエプソン株式会社 アクティブマトリックス型液晶パネル
FR2779571B1 (fr) 1998-06-05 2003-01-24 St Microelectronics Sa Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee
DE19852852A1 (de) * 1998-11-11 2000-05-18 Inst Halbleiterphysik Gmbh Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren
JP3411235B2 (ja) * 1999-05-20 2003-05-26 シャープ株式会社 ヘテロ接合バイポーラトランジスタ
US6218254B1 (en) 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6559020B1 (en) 1999-10-20 2003-05-06 Applied Micro Circuits Corporation Bipolar device with silicon germanium (SiGe) base region
FR2801420B1 (fr) * 1999-11-23 2002-04-12 St Microelectronics Sa Transistor bipolaire vertical a faible bruit basse frequence et gain en courant eleve, et procede de fabrication correspondant
US6387768B1 (en) * 2000-08-29 2002-05-14 Semiconductor Components Industries Llc Method of manufacturing a semiconductor component and semiconductor component thereof
EP1345260B1 (en) * 2000-12-20 2009-09-30 Sony Corporation Vapor growth method, semiconductor producing method, and production method for semiconductor device
US6552374B2 (en) * 2001-01-17 2003-04-22 Asb, Inc. Method of manufacturing bipolar device and structure thereof
US6660607B2 (en) 2001-03-30 2003-12-09 International Business Machines Corporation Method for fabricating heterojunction bipolar transistors
US6534802B1 (en) * 2001-05-07 2003-03-18 Newport Fab, Llc Method for reducing base to collector capacitance and related structure
US6459104B1 (en) * 2001-05-10 2002-10-01 Newport Fab Method for fabricating lateral PNP heterojunction bipolar transistor and related structure
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
JP3732814B2 (ja) * 2002-08-15 2006-01-11 株式会社東芝 半導体装置
US6911716B2 (en) * 2002-09-09 2005-06-28 Lucent Technologies, Inc. Bipolar transistors with vertical structures
KR100486265B1 (ko) * 2002-09-19 2005-05-03 삼성전자주식회사 바이폴라 트랜지스터 및 그 제조 방법
US7541624B2 (en) * 2003-07-21 2009-06-02 Alcatel-Lucent Usa Inc. Flat profile structures for bipolar transistors
US7300849B2 (en) * 2005-11-04 2007-11-27 Atmel Corporation Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement
US7439558B2 (en) 2005-11-04 2008-10-21 Atmel Corporation Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement
US20070102729A1 (en) * 2005-11-04 2007-05-10 Enicks Darwin G Method and system for providing a heterojunction bipolar transistor having SiGe extensions
US7651919B2 (en) * 2005-11-04 2010-01-26 Atmel Corporation Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274470A (ja) * 1988-04-26 1989-11-02 Nec Corp バイポーラ・トランジスタ装置及びその製造方法
JPH027529A (ja) * 1988-06-27 1990-01-11 Nec Corp バイポーラトランジスタ及びその製造方法
US5496745A (en) * 1994-12-19 1996-03-05 Electronics And Telecommunications Research Institute Method for making bipolar transistor having an enhanced trench isolation

Also Published As

Publication number Publication date
DE19643903A1 (de) 1997-06-26
US5798277A (en) 1998-08-25
KR100205017B1 (ko) 1999-07-01
DE19643903B4 (de) 2006-07-06

Similar Documents

Publication Publication Date Title
KR970054342A (ko) 베이스 결정박막 바이폴러 트랜지스터의 소자격리와 컬렉터－베이스 자기정렬의 동시 형성방법
JP3195185B2 (ja) バーチカル・ヘテロ接合バイポーラ・トランジスタの製造方法
KR940702647A (ko) 높은 얼리전압, 고주파성능 및 고항복전압 특성을 구비한 상보형 바이폴라 트랜지스터 및 그 제조방법(complementary bipolar transistors having high early voltage, high frezuency performance and high breakdown voltage characteristics and method of making same)
KR960032765A (ko) 패턴 형성된 베이스 링크가 있는 더블 폴리실리콘 bjt를 위한 적층 장벽-확산 소스 및 에치 스톱
SE0103036D0 (sv) Semiconductor process and integrated circuit
US5484737A (en) Method for fabricating bipolar transistor
KR100379586B1 (ko) 외인성베이스접점으로서SiGe스페이서를사용하는자체정렬된더블폴리BJT형성방법
KR100205024B1 (ko) 초 자기 정렬 바이폴러 트랜지스터의 제조방법
KR930003371A (ko) 바이폴러 및 mos 트랜지스터가 통합된 반도체 디바이스와 그 제조방법
JPH0831478B2 (ja) バイポーラ・トランジスタおよびその製造方法
EP0348626A3 (en) Process for fabricating isolated vertical bipolar and jfet transistors
KR0149434B1 (ko) 쌍극자 트랜지스터 및 그 제조방법
JP2797774B2 (ja) 半導体装置およびその製造方法
JP2522383B2 (ja) 半導体集積回路装置およびその製造方法
KR940001438A (ko) 상향구조 바이폴라 트랜지스터 및 그 제조방법
KR100332116B1 (ko) 바이폴라트랜지스터제조방법
KR960006749B1 (ko) 수직구조 쌍극자 트랜지스터의 제조방법
KR900000816B1 (ko) I^2l소자의 제조방법
KR960019764A (ko) 자기정렬 쌍극자 트랜지스터의 제조방법
KR960026917A (ko) 임시 에미터 전극과 폴리이미드 측벽막을 이용한 자기정렬형 이종접합 바이폴라 트랜지스터의 제작방법
KR950004577A (ko) 동일기판에 바이폴라 및 모스소자를 형성하는 방법 및 장치
JPH04241422A (ja) 半導体集積回路装置
KR970052980A (ko) 화합물 반도체 소자의 제조방법
JPH04287329A (ja) ラテラルバイポーラトランジスタの製造方法
KR970006218B1 (en) Fabrication method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee